CN111564486B - 具有横向电场夹断结构的功率半导体器件及其制造方法 - Google Patents

具有横向电场夹断结构的功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN111564486B
CN111564486B CN202010442255.9A CN202010442255A CN111564486B CN 111564486 B CN111564486 B CN 111564486B CN 202010442255 A CN202010442255 A CN 202010442255A CN 111564486 B CN111564486 B CN 111564486B
Authority
CN
China
Prior art keywords
type impurity
doped region
epitaxial layer
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010442255.9A
Other languages
English (en)
Other versions
CN111564486A (zh
Inventor
何慧强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Mingsha Technology Co ltd
Original Assignee
Wuxi Mingsha Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Mingsha Technology Co ltd filed Critical Wuxi Mingsha Technology Co ltd
Priority to CN202010442255.9A priority Critical patent/CN111564486B/zh
Publication of CN111564486A publication Critical patent/CN111564486A/zh
Application granted granted Critical
Publication of CN111564486B publication Critical patent/CN111564486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种具有横向电场夹断结构的功率半导体器件，包括：衬底；第一外延层，位于该衬底上方并掺杂有第一类型杂质；第一掺杂区，位于该第一外延层中并掺杂有第二类型杂质；位于该第二外延层中并掺杂有该第二类型杂质的第二掺杂区和第三掺杂区；其中该第一掺杂区、该第二掺杂区以及该第三掺杂区一同结合形成BODY区，该BODY区的至少一部分掺杂有第一类型杂质以形成源区；栅氧层和栅多晶层，该栅氧层和该栅多晶层位于该第二外延层上方；介质氧化层，位于该栅氧层和该栅多晶层的上方以及侧面；第一导电层，位于该第二外延层上方并用于形成第一电极和/或第二电极；以及第二导电层，位于该衬底下方并用于形成第三电极。还提供了一种上述器件的制造方法。

Description

具有横向电场夹断结构的功率半导体器件及其制造方法
技术领域
本发明涉及功率半导体器件领域，具体涉及一种具有横向电场夹断结构的功率半导体器件及其制造方法。
背景技术
分立的功率半导体器件，如MOSFET，因其开关速度快、电压控制型和输入阻抗高等特性在各种电源系统中得到非常广泛的应用。工业上和学术上对其研究，聚焦于高压、高电流密度、高开关速度、低功耗、高可靠性等，产生了一大批不同的结构，典型的MOSFET结构有VD-MOSFET(垂直扩散MOSFET)、UMOSFET(沟槽型MOSFET)、SJ-MOSFET(超级结MOSFET)、GST-MOSFET(沟槽栅屏蔽MOSFET)等等。
参见图1，图1是现有的典型的MOSFET结构图。该MOSFET包括衬底102；位于该衬底上方的外延层104；位于该外延层104中的BODY区106；位于BODY区106中的源区108；位于该外延层104上方的栅氧层110和栅多晶层112；位于该栅氧层和该栅多晶层的上方以及侧面的介质氧化层114；以及位于该介质氧化层114上方以及该衬底102下方的金属层116。
在图1的MOSFET结构中，外加偏置电压会影响沟道区的有效长度，为了防止沟道区在反向偏置电压下穿通，必须要留有足够的沟道长度。如果功率半导体器件的击穿电压越高，所需要的沟道长度就越长，沟道越长，则会导致电流密度、跨导、沟道区电阻等一系列参数的恶化。
应用层面对功率半导体器件参数的要求，在功率半导体器件设计层面往往是相互矛盾的，比如更高的电压往往意味着更大的导通电阻；又比如提高开关速度往往也会引起更大的导通电阻。
有些结构虽然可以获得较好的功率半导体器件电参数折衷，但是对加工工艺要求很高，比如高压的SJ-MOSFET需要用多次的外延工艺来实现电荷耦合平衡结构，GST-MOSFET需要在沟槽中实现栅下隔离的屏蔽结构，这些方法除了对生产线的要求很高，生产成本也很高。因此，迫切的需要对现有功率半导体器件进行改进以解决上述技术问题。
发明内容
本发明的目的在于提供了一种具有横向电场夹断结构的功率半导体器件，将相关电性能参数的关键影响因素分离开来，不用考虑结构参数的变化对其他电性参数的影响，给设计提供更大的自由度，更好地分开优化各个电性能参数。
为实现上述目的，本发明提供一种具有横向电场夹断结构的功率半导体器件，包括：
衬底；
第一外延层，位于该衬底上方并掺杂有第一类型杂质；
第一掺杂区，位于该第一外延层中并掺杂有第二类型杂质，该第一类型杂质与该第二类型杂质不相同；
第二外延层，位于该第一外延层上方并掺杂有第一类型杂质；
第二掺杂区，位于该第二外延层中并掺杂有该第二类型杂质；
第三掺杂区，位于该第二外延层中并掺杂有该第二类型杂质，其中该第一掺杂区、该第二掺杂区以及该第三掺杂区一同结合形成BODY区，该BODY区的至少一部分掺杂有第一类型杂质以形成源区；
栅氧层和栅多晶层，该栅氧层和该栅多晶层位于该第二外延层上方；
介质氧化层，位于该栅氧层和该栅多晶层的上方以及侧面；
第一导电层，位于该第二外延层上方并用于形成第一电极和/或第二电极；以及
第二导电层，位于该衬底下方并用于形成第三电极。
优选地，该具有横向电场夹断结构的功率半导体器件还包括第四掺杂区，该第四掺杂区位于该第二外延层中并掺杂有该第二类型杂质，该第一掺杂区、该第二掺杂区、该第三掺杂区以及该第四掺杂区一同结合形成该BODY区。
优选地，该第一外延层的掺杂浓度小于该第二外延层的掺杂浓度。
优选地，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。
优选地，该具有横向电场夹断结构的功率半导体器件从由MOSFET以及IGBT所构成的组中选择。
本发明还提供一种具有横向电场夹断结构的功率半导体器件的制造方法，包括：
在衬底上方生长掺杂有第一类型杂质的第一外延层；
在该第一外延层掺杂第二类型杂质以形成第一掺杂区，其中该第一类型杂质与第二类型杂质不同；
在该第一外延层上方生长掺杂有第一类型杂质的第二外延层，使得该第一掺杂区的该第二类型杂质向上扩散形成第二掺杂区；
在该第二外延层上方生长栅氧层和栅多晶层；
在该第二外延层掺杂该第二类型杂质以形成第三掺杂区；
进行高温扩散，将该第一掺杂区、该第二掺杂区和该第三掺杂区结合在一起形成BODY区；
对该BODY区的至少一部分进行掺杂和扩散第一类型杂质以形成源区；
在该栅氧层和该栅多晶层的上方和侧面生长介质氧化层；
在该第二外延层上方淀积第一导电层，对该导电层进行光刻和腐蚀以形成第一电极和/或第二电极；以及
在该衬底下方淀积第二导电层以形成第三电极。
优选地，该具有横向电场夹断结构的功率半导体器件的制造方法，还包括：对该第二外延层掺杂第二类型杂质以形成第四掺杂区；以及进行高温扩散，将该第一掺杂区、该第二掺杂区、该第三掺杂区以及该第四掺杂区结合在一起形成该BODY区。
优选地，该第一外延层的掺杂浓度小于该第二外延层的掺杂浓度。
优选地，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。
优选地，该具有横向电场夹断结构的功率半导体器件从由MOSFET以及IGBT所构成的组中选择。
本发明公开的具有横向电场夹断结构的功率半导体器件，该第一掺杂区、该第二掺杂区以及该第三掺杂区一同结合形成BODY区，该BODY区的至少一部分掺杂有第一类型杂质以形成源区，在外加反向偏置电压下，第一掺杂区之间的第一外延层率先被耗尽，形成横向的电场夹断结构。通过产生横向电场夹断，使得沟道区附近的PN结被屏蔽，后续增加的偏置电压不会消耗沟道区的电荷，沟道区的长度不会进一步缩短。所以，沟道长度和沟道区浓度等器件元胞参数可以和击穿电压的设计分开考虑，使得功率半导体器件的相关参数可以单独分开优化。
附图说明
图1是现有的典型的MOSFET的结构图；
图2是本发明公开的具有横向电场夹断结构的功率半导体器件的第一实施例的剖面结构示意图；
图3是本发明公开的具有横向电场夹断结构的功率半导体器件的另一实施例的剖面结构示意图；
图4是本发明公开的功率半导体器件在外加偏置电压下，发生横向电场夹断的示意图；
图5是在第一外延层中形成第一掺杂区的示意图；
图6是在第一外延层上生长第二外延层的示意图；
图7是将第一掺杂区和第二掺杂区进行高温扩散和场氧化的示意图；
图8是生长栅氧层和栅多晶层的示意图；
图9是在第二外延层中形成第三掺杂区的示意图；
图10是进行高温扩散将第一掺杂区、第二掺杂掺杂区和第三掺杂区结合在一起的示意图；
图11是形成源区的示意图；
图12是对源区进行扩散的示意图；以及
图13是生长介质氧化层和淀积第一导电层和第二导电层的示意图；
图14是在第二外延层中形成第四掺杂区的示意图；
图15是进行高温扩散将第二掺杂区和第四掺杂区结合在一起的示意图；
图16是生长栅氧层和栅多晶层的示意图；
图17是形成第三掺杂区的示意图；
图18是对第三掺杂区进行扩散的示意图；
图19是形成源区的示意图；
图20是对源区进行扩散的示意图；以及
图21是生长介质氧化层和淀积第一导电层和第二导电层的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，在附图或说明书描述中，相似或相同的特征都使用相同的标号。
本文中提及的方位词“上方”、“下方”“上表面”等，用于参照的图中所描绘的朝向。由于实施例的部件可以被定位在多个不同朝向，方向性术语是用于说明的目的并且不以任何方式进行限制。要理解的是，可以利用其他实施例，并且可以进行结构上或逻辑上的改变而不脱离本发明的范围。因此，下面的详细描述不应被视为具有限制意义，并且本发明的范围由所附的权利要求所限定。
现在将参考各实施例详细说明在附图中示出的一个或多个示例。每一个示例通过解释的方式提供，并且不旨在限制本发明。例如，示出或描述为一个实施例的一部分可以被用于其它实施例中或者与其它实施例结合使用，以产生又一个实施例。本发明旨在包括这样的修改和变型。示例采用特定的语言进行描述不应被解释为限制所附权利要求的范围。附图不按比例绘制，并且仅用于说明的目的。为了清楚起见，如果没有另外说明，相同的元件或制造步骤已在不同的附图中通过相同的标号标示。
图2是本发明提供的具有横向电场夹断结构的功率半导体器件的第一实施例的剖面结构示意图。如图2所示，包括：衬底202；位于该衬底202上方并掺杂有第一类型杂质的第一外延层204；位于该第一外延层204中并掺杂有第二类型杂质的第一掺杂区206，该第一类型杂质与该第二类型杂质不相同；位于该第一外延层204上方并掺杂有第一类型杂质的第二外延层208；位于该第二外延层208中并掺杂有该第二类型杂质的第二掺杂区210；位于该第二外延层208中并掺杂有该第二类型杂质的第三掺杂区214，其中该第一掺杂区206、该第二掺杂区210以及该第三掺杂区214一同结合形成BODY区218，该BODY区218的至少一部分掺杂有第一类型杂质以形成源区220；位于该第二外延层上方栅氧层222和栅多晶层224；位于该栅氧层222和该栅多晶层224的上方以及侧面的介质氧化层226；位于该第二外延层208上方并用于形成第一电极和/或第二电极的第一导电层228；以及位于该衬底202下方并用于形成第三电极的第二导电层。在本实施例中，优选地，该第一外延层204的掺杂浓度小于该第二外延层208的掺杂浓度。
在本发明的另一实施例中，该具有横向电场夹断结构的功率半导体器件还包括第四掺杂区。参见图3，该第四掺杂区212位于该第二外延层208中并掺杂有该第二类型杂质，该第一掺杂区206、该第二掺杂区210、该第三掺杂区214以及该第四掺杂区212一同结合形成该BODY区218。在本实施例中，该具有横向电场夹断结构的功率半导体器件的其他部分的位置、参数、作用等与图2基本一致，在此不再赘述。第四掺杂区212的存在有利于第二掺杂区210和第三掺杂区214之间的结合，也为第三掺杂区214的杂质分布调整提供了便利，同时也可以改善BODY区的短路接触区的欧姆接触特性。
上面实施例中的具有横向电场夹断结构的功率半导体器件可以是MOSFET或IGBT。MOSFET或IGBT之间的其中一个差异为衬底的最终掺杂类型，选择不同掺杂类型的衬底，使得该功率半导体器件可以是MOSFET或者是IGBT。本发明的实施例中，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。在本发明的一些实施例中，该栅氧层和该栅多晶层的图形保持一致。在本发明的一些实施例中，该第一导电层和该第二导电层的材料为金属。在本发明的一些实施例中，该第一电极为源极，该第二电极为栅极，以及该第三电极为漏极。
上面实施例公开的结构，采用两种不同浓度的外延层，并且第一外延层的浓度远低于第二外延层的浓度，通过在第一外延层中制备埋层结构的第一掺杂区，当外加偏置电压增加时，第一外延层中的JFET区的将率先被耗尽，JFET区被夹断，形成横向电场夹断结构。
此后，再增加的偏置电压只会分布在第一外延层中，第二外延层中的沟道区等被夹断电场所屏蔽。通过优化第一外延层和第二外延层的掺杂浓度和JFET区的宽度，可以使得功率半导体器件在较低的偏置电压下发生电场夹断，而大部分的偏置电压由夹断发生后的第一外延层承担。
实施例的优点在于：可以将功率半导体器件的击穿电压和其他主要参数分离开设计，避免了功率半导体器件设计过程中主要参数之间的相互折衷，使得主要的参数可以分别单独优化。因为不用考虑功率半导体器件的击穿电压，沟道区的长度和沟道区的浓度可以自由设计，将极大的方便阈值电压、跨导等重要参数的调整。降低沟道区的浓度，可以降低阈值电压；缩短沟道的长度，可以获得更大的跨导；同时，更短的沟道长度，意味着更小器件元胞尺寸和更大的沟道密度。
参见图1，现有器件的击穿点位于BODY区的球面结处(即图1的B点)，这个区域靠近沟道区，并且靠近栅氧层，这种击穿点的分布会限制了击穿电压的进一步提高。而且，栅氧层附近的击穿点处的强电场会影响栅氧层的可靠性并引起阈值电压的不稳定。
参见图4，本发明公开的具有横向电场夹断结构的功率半导体器件，在外加偏置电压下，发生横向电场夹断，虚线表示PN结两侧的电场的边界。通过引入第一掺杂区206形成埋层结构，将功率半导体器件的击穿点转换到埋层结构的正下方(图中的A点)，使得功率半导体器件的击穿电压进一步提高，在功率半导体器件的终端的击穿电压足够高的情况下，器件元胞的击穿电压可以达到理想的平面结的击穿电压。由于埋层结构导致第一外延层中的JFET区夹断(图中的CC’点之间)，沟道区和栅氧层远离了强电场，使得栅氧层更稳定可靠，功率半导体器件的阈值电压等参数更稳定。
下面以第一类型杂质为N型杂质以及该第二类型杂质为P型杂质为例，对本发明的公开具有横向电场夹断结构的功率半导体器件的性能进行说明。由于横向电场夹断产生的屏蔽结构，功率半导体器件的dv/dt的能力将大大增加。位移电压产生的电流主要发生在埋层结构的下方(图中的A点附近)，这些电流的流通路径不会在源区220下面流过，所以不会偏置源区220，也就不会诱发源区220的载流子注入，防止寄生的NPN三极管开通。如果寄生的NPN三极管开通，功率半导体器件将失去对电流的控制能力，并且功率半导体器件会被损坏。同时，由于功率半导体器件的击穿点被转移到了埋层结构的下方(图中的A点附近)，漏电流主要发生在埋层结构的下方，这些电流的流通路径不会在源区220下面流过，所以不会偏置源区220，也就不会诱发源区220的载流子注入，防止寄生的NPN三极管开通。如果寄生的NPN三极管开通，功率半导体器件将失去对电流的控制能力，并且功率半导体器件会被损坏。
由于埋层结构的引入，大大的增加了体二极管的PN结的结面积(BODY区和第一外延层以及第二外延层的接触面)，并且通过将击穿点转移到结构的下方，大大的提高的体二极管的雪崩击穿能力，使得功率半导体器件的EAS、EAR和IAR等参数性能大大提升。
由于引入埋层产生的屏蔽结构，当第一外延层中的JFET区被夹断后，偏置电压的变化不会传到栅极，也就是输出电压的变化不会传到输入端，不会在输入端抽取电荷以维持反向传导电容Cgd的电荷平衡，这也意味着米勒平台被大大的缩短，开关过程中所需要的电荷Qgd被大大减少，开关损耗大大降低，功率半导体器件可以用在更高频的场景。
埋层结构虽然会导致JFET区在电流方向上的长度增加，但是由于第二外延层的浓度可以大大增加，所以第二外延层中的JFET区的导通电阻可以忽略不计。特别是对于高压功率半导体器件，功率半导体器件的导通电阻主要由N-Drift区决定(对应现有结构的N型外延层、本发明结构的第一外延层)，JFET区的电阻不是决定因素。
本发明还提供了制造具有横向电场夹断结构的功率半导体器件的方法，制备流程的第一实施例可参见图5至图12，实施例以N沟道高压MOSFET为例。
参见图5，具有横向电场夹断结构的功率半导体器件的制造方法包括：在衬底上方生长掺杂有第一类型杂质的第一外延层；在该第一外延层掺杂第二类型杂质以形成第一掺杂区，其中该第一类型杂质与第二类型杂质不同。具体地，提供硅衬底202，该衬底202为N型衬底，所选N型衬底电阻率0.003ohm.cm；在该衬底202上生长N型的第一外延层204，该第一外延层204的厚度为45-50μm；最后在该第一外延层204上表面生长氧化层213，光刻并腐蚀，然后注入硼离子，在该第一外延层204中形成P型的第一掺杂区206，扩散后第一掺杂区206的结深度为2～5μm。
参见图6和图7，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：在该第一外延层上方生长掺杂有第一类型杂质的第二外延层，使得该第一掺杂区的该第二类型杂质向上扩散形成第二掺杂区；在二次外延层表面生产场氧化层并光刻，形成有源区。具体地，图6中，用HF酸去除第一外延层204表面的氧化层，在第一外延层204的上表面生长N型的第二外延层208，该第二外延层208的厚度为3-6μm，在外延过程中，第一掺杂区206的P型杂质会扩散到该第二外延层208相对应的区域，在该第二外延层208中形成P型的第二掺杂区210；图7中，对该第一掺杂区206和该第二掺杂区210进行高温扩散，在第二外延层208的上表面生长场氧化层211，对该场氧化层211进行光刻，形成有源区。
参见图8，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：在该第二外延层上方生长栅氧层和栅多晶层。具体地，在该第二外延层208上表面生长栅氧层222和栅多晶层224，光刻并腐蚀使该栅氧层222和该栅多晶层224的图形保持一致，用于后续形成功率半导体器件的栅极，栅极下面的硅表面是功率半导体器件的导电沟道区和JFET区，栅极和栅极之间的区域形成功率半导体器件的多晶窗口区，功率半导体器件的源区接触区和BODY区的短路接触区就形成于该多晶窗口区。
参见图9和图10，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：对该第二外延层掺杂第二类型杂质以形成第三掺杂区；以及进行高温扩散，将该第一掺杂区、该第二掺杂区、以及该第三掺杂区结合在一起形成该BODY区。具体地，参见图9，利用栅极多晶做掩膜层，在多晶窗口区注入硼离子，形成P型的第三掺杂区214；以及参见图10，进行高温扩散，扩散后P型的第三掺杂区214的横向结深1.5～3μm，最终该第一掺杂区206、该第二掺杂区210和该第三掺杂区214结合在一起形成BODY区218。
参见图11和图12，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：对该BODY区的至少一部分进行掺杂和扩散第一类型杂质以形成源区。具体地，图11中，光刻并腐蚀氧化层，然后注入磷离子，并形成N型的源区220；在图12中，通过扩散激活N型源区220的杂质离子，扩散后N型源区220的横向结深为0.6～1.2μm。
参见图13，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：在该栅氧层和该栅多晶层的上方和侧面生长介质氧化层；在该第二外延层上方淀积第一导电层，对该导电层进行光刻和腐蚀以形成第一电极和/或第二电极；以及在该衬底下方淀积第二导电层以形成第三电极。具体地，淀积介质氧化层226、光刻并腐蚀，确保该介质氧化层226将该栅氧层和该栅多晶层完全保护起来；对该介质氧化层226进行光刻腐蚀，形成功率半导体器件的源区接触区和BODY区的短路接触区，然后淀积第一导电层228，该第一导电层228具体为金属层，光刻并腐蚀该金属层，形成功率半导体器件的第一电极和第二电极，即功率半导体器件的源极和栅极；将衬底202的背面减薄，去除衬底202的部分厚度，以获得更好的导通电阻，然后在衬底背面淀积背面第二导电层230，该第二导电层230具体为金属层，形成功率半导体器件的第三电极，即漏极。
优选地，本发明还提供制造具有横向电场夹断结构的功率半导体器件的方法的另一实施例，可参见图5-6以及图14-21，实施例以N沟道高压MOSFET为例。
参见图5和图6，具有横向电场夹断结构的功率半导体器件的制造方法包括：在衬底上方生长掺杂有第一类型杂质的第一外延层；在该第一外延层掺杂第二类型杂质以形成第一掺杂区，其中该第一类型杂质与第二类型杂质不同；在该第一外延层上方生长掺杂有第一类型杂质的第二外延层，使得该第一掺杂区的该第二类型杂质向上扩散形成第二掺杂区。具体过程可参见上面对图5和图6的具体描述，在此不再赘述。
参见图14和图15，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：在该第二外延层掺杂该第二类型杂质以形成第四掺杂区；在二次外延层表面生长场氧化层并光刻，形成有源区。具体地，在图14中，在该第二外延层208上表面生长氧化层213，光刻并腐蚀，然后注入硼离子，形成第四掺杂区212；在图15中，进行高温扩散，确保该第二掺杂区210和该第四掺杂区212可以结合在一起，在第二外延层208的上表面生长场氧化层211，对该场氧化层211进行光刻，形成有源区。参见图16，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：在该第二外延层上方生长栅氧层和栅多晶层。具体地，在该第二外延层208上表面生长栅氧层222和栅多晶层224，光刻并腐蚀使该栅氧层222和该栅多晶层224的图形保持一致，用于后续形成功率半导体器件的栅极，栅极下面的硅表面是功率半导体器件的导电沟道区和JFET区，栅极和栅极之间的区域形成功率半导体器件的多晶窗口区，功率半导体器件的源区接触区和BODY区的短路接触区就形成于多晶窗口区。参见图17和图18，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：对该第二外延层掺杂第二类型杂质以形成第三掺杂区；以及进行高温扩散，将该第一掺杂区、该第二掺杂区、该第三掺杂区以及该第四掺杂区结合在一起形成该BODY区。具体地，参见图17，利用栅极多晶做掩膜层，在多晶窗口区注入硼离子，形成P型的第三掺杂区214；以及参见图18，进行高温扩散，扩散后P型的第三掺杂区214的横向结深1.5～3μm，最终该第一掺杂区206、该第二掺杂区210、该第三掺杂区214和第四掺杂区212结合在一起形成BODY区218。第四掺杂区212的存在有利于第二掺杂区210和第三掺杂区214之间的结合，也为第三掺杂区214的杂质分布调整提供了便利，同时也可以改善BODY区的短路接触区的欧姆接触特性。
参见图19和图20，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：对该BODY区的至少一部分进行掺杂和扩散第一类型杂质以形成源区。具体地，图19中，光刻并腐蚀氧化层，然后注入磷离子，并形成N型的源区220；在图20中，通过扩散激活N型源区220的杂质离子，扩散后N型源区220的横向结深为0.6～1.2μm。
参见图21，该具有横向电场夹断结构的功率半导体器件的制造方法还包括：在该栅氧层和该栅多晶层的上方和侧面生长介质氧化层；在该第二外延层上方淀积第一导电层，对该导电层进行光刻和腐蚀以形成第一电极和/或第二电极；以及在该衬底下方淀积第二导电层以形成第三电极。具体地，淀积介质氧化层226、光刻并腐蚀，确保该介质氧化层226将该栅氧层和该栅多晶层完全保护起来；对该介质氧化层226进行光刻腐蚀，形成功率半导体器件的源区接触区和BODY区的短路接触区，然后淀积第一导电层228，该第一导电层228具体为金属层，光刻并腐蚀该金属层，形成功率半导体器件的第一电极和第二电极，即功率半导体器件的源极和栅极；将衬底202的背面减薄，去除衬底202的部分厚度，以获得更好的导通电阻，然后在衬底背面淀积背面第二导电层230，该第二导电层230具体为金属层，形成功率半导体器件的第三电极，即漏极。
在上述制造方法中，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质，但是在别的实施方式中，该第一类型杂质也可以为P型杂质以及该第二类型杂质为N型杂质。上面的实施例中该具有横向电场夹断结构的功率半导体器件具体为N沟道高压MOSFET，但是本发明的实施例不限于此，如果把VD-MOSFET的衬底换成导电类型相反的杂质，便形成了IGBT器件，所以，本发明公开的具有横向电场夹断结构的功率半导体器件，不限于VD-MOSFET，同样也适用于IGBT，该具有横向电场夹断结构的功率半导体器件可以从由MOSFET以及IGBT所构成的组中选择。同样，栅极的材料不限于多晶，也可以用其他的材料，如金属铝等。本发明公开的具有横向电场夹断结构的功率半导体器件，不限于硅材料器件，同样也适用于碳化硅等其他半导体材料的器件。
在上述制造方法中，该第一外延层的掺杂浓度小于该第二外延层的掺杂浓度。
以上提及的制造方法，除了特别指明先后顺序，方法中的步骤的顺序可以调整，某些步骤可以按不同顺序进行及/或与其它步骤同时进行，说明书中描述步骤的先后不应被解释为本发明的限制。本文提及每一个步骤可以包含数个子步骤。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种具有横向电场夹断结构的功率半导体器件，包括：
衬底；
第一外延层，位于该衬底上方并掺杂有第一类型杂质；
第一掺杂区，位于该第一外延层中并掺杂有第二类型杂质，该第一类型杂质与该第二类型杂质不相同；
第二外延层，位于该第一外延层上方并掺杂有第一类型杂质；
第二掺杂区，位于该第二外延层中并掺杂有该第二类型杂质；
第三掺杂区，位于该第二外延层中并掺杂有该第二类型杂质，其中该第一掺杂区、该第二掺杂区以及该第三掺杂区一同结合形成BODY区，该BODY区的至少一部分掺杂有第一类型杂质以形成源区；
栅氧层和栅多晶层，该栅氧层和该栅多晶层位于该第二外延层上方；
介质氧化层，位于该栅氧层和该栅多晶层的上方以及侧面；
第一导电层，位于该第二外延层上方并用于形成第一电极和/或第二电极；以及
第二导电层，位于该衬底下方并用于形成第三电极。
2.如权利要求1所述的具有横向电场夹断结构的功率半导体器件，其特征在于，该具有横向电场夹断结构的功率半导体器件还包括第四掺杂区，该第四掺杂区位于该第二外延层中并掺杂有该第二类型杂质，该第一掺杂区、该第二掺杂区、该第三掺杂区以及该第四掺杂区一同结合形成该BODY区。
3.如权利要求1所述的具有横向电场夹断结构的功率半导体器件，其特征在于，该第一外延层的掺杂浓度小于该第二外延层的掺杂浓度。
4.如权利要求1所述的具有横向电场夹断结构的功率半导体器件，其特征在于，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。
5.如权利要求1所述的具有横向电场夹断结构的功率半导体器件，其特征在于，该功率半导体器件从由MOSFET以及IGBT所构成的组中选择。
6.一种具有横向电场夹断结构的功率半导体器件的制造方法，包括：
在衬底上方生长掺杂有第一类型杂质的第一外延层；
在该第一外延层掺杂第二类型杂质以形成第一掺杂区，其中该第一类型杂质与第二类型杂质不同；
在该第一外延层上方生长掺杂有第一类型杂质的第二外延层，使得该第一掺杂区的该第二类型杂质向上扩散形成第二掺杂区；
在该第二外延层上方生长栅氧层和栅多晶层；
在该第二外延层掺杂该第二类型杂质以形成第三掺杂区；
进行高温扩散，将该第一掺杂区、该第二掺杂区和该第三掺杂区结合在一起形成BODY区；
对该BODY区的至少一部分进行掺杂和扩散第一类型杂质以形成源区；
在该栅氧层和该栅多晶层的上方和侧面生长介质氧化层；
在该第二外延层上方淀积第一导电层，对该导电层进行光刻和腐蚀以形成第一电极和/或第二电极；以及
在该衬底下方淀积第二导电层以形成第三电极。
7.如权利要求6所述的具有横向电场夹断结构的功率半导体器件的制造方法，其特征在于，还包括：对该第二外延层掺杂第二类型杂质以形成第四掺杂区；以及进行高温扩散，将该第一掺杂区、该第二掺杂区、该第三掺杂区以及该第四掺杂区结合在一起形成该BODY区。
8.如权利要求6所述的具有横向电场夹断结构的功率半导体器件的制造方法，其特征在于，该第一外延层的掺杂浓度小于该第二外延层的掺杂浓度。
9.如权利要求6所述的具有横向电场夹断结构的功率半导体器件的制造方法，其特征在于，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。
10.如权利要求6所述的电场夹断结构的功率半导体器件的制造方法，其特征在于，该功率半导体器件从由MOSFET以及IGBT所构成的组中选择。
CN202010442255.9A 2020-05-22 2020-05-22 具有横向电场夹断结构的功率半导体器件及其制造方法 Active CN111564486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010442255.9A CN111564486B (zh) 2020-05-22 2020-05-22 具有横向电场夹断结构的功率半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010442255.9A CN111564486B (zh) 2020-05-22 2020-05-22 具有横向电场夹断结构的功率半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111564486A CN111564486A (zh) 2020-08-21
CN111564486B true CN111564486B (zh) 2023-06-27

Family

ID=72075292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010442255.9A Active CN111564486B (zh) 2020-05-22 2020-05-22 具有横向电场夹断结构的功率半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111564486B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
CN106571394A (zh) * 2016-11-01 2017-04-19 杭州士兰微电子股份有限公司 功率器件及其制造方法
CN109860300A (zh) * 2018-12-27 2019-06-07 北京顿思集成电路设计有限责任公司 半导体器件及其制造方法
CN110534581A (zh) * 2019-09-06 2019-12-03 电子科技大学 一种半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035714A (zh) * 2012-06-21 2013-04-10 上海华虹Nec电子有限公司 超级结mosfet的元胞结构
CN106571394A (zh) * 2016-11-01 2017-04-19 杭州士兰微电子股份有限公司 功率器件及其制造方法
CN109860300A (zh) * 2018-12-27 2019-06-07 北京顿思集成电路设计有限责任公司 半导体器件及其制造方法
CN110534581A (zh) * 2019-09-06 2019-12-03 电子科技大学 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN111564486A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US5349224A (en) Integrable MOS and IGBT devices having trench gate structure
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
KR100883795B1 (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
CN111799322B (zh) 面向高频应用的双沟槽型SiC MOSFET结构及制造方法
JP2023522273A (ja) 同じゲート・ソースドーピングを有する電界効果トランジスタ、セル構造及び製造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN111509034A (zh) 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN111564486B (zh) 具有横向电场夹断结构的功率半导体器件及其制造方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN211017082U (zh) 一种超结型mosfet器件
CN114597130A (zh) 一种基于分裂栅的碳化硅mosfet器件及其制造方法
KR102285500B1 (ko) 탄화규소 스위치 소자 및 제작방법
CN111725318A (zh) 一种功率半导体器件的元胞结构及其制作方法
CN110473871A (zh) 一种恒流器件及其制造方法
CN216871974U (zh) 一种多通道超结igbt器件
CN213459737U (zh) 新型高抗动态闩锁能力的功率器件
US20240234507A1 (en) Buried shield structures for power semiconductor devices and related fabrication methods
WO2022205556A1 (zh) 绝缘栅双极型晶体管装置及其制备方法
CN221239618U (zh) 碳化硅场效应晶体管
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
CN114420561B (zh) 一种igbt器件及其制造方法
US20240204111A1 (en) Self-aligned jfet device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant