CN114597130A - 一种基于分裂栅的碳化硅mosfet器件及其制造方法 - Google Patents
一种基于分裂栅的碳化硅mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN114597130A CN114597130A CN202210344709.8A CN202210344709A CN114597130A CN 114597130 A CN114597130 A CN 114597130A CN 202210344709 A CN202210344709 A CN 202210344709A CN 114597130 A CN114597130 A CN 114597130A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- epitaxial layer
- heavily doped
- gate
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 32
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 210000000746 body region Anatomy 0.000 claims abstract description 44
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 43
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000407 epitaxy Methods 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于分裂栅的碳化硅MOSFET器件及其制造方法，所述该方法包括：将第一导电类型重掺杂区上的中间区域刻蚀出第一沟槽结构；第二导电类型体区深入到第一导电类型外延层内刻蚀出第二沟槽结构，第二沟槽结构的宽度小于第一沟槽结构的宽度；所述第一导电类型重掺杂区深入第二导电类型体区；第一沟槽结构和第二沟槽结构内表面形成二氧化硅；二氧化硅上淀积多晶硅，形成多晶硅栅。通过第一沟槽结构和第二沟槽结构形成了MOSFET的T型分裂栅沟槽结构，缩小了MOSFET器件元胞的尺寸，有效的消除JFET电阻、提高沟道的迁移率，降低碳化硅MOSFET器件的损耗。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种基于分裂栅的碳化硅MOSFET器件及其制造方法。
背景技术
传统的平面型宽禁带半导体金属氧化物半导体场效应晶体管(Planar SiCMOSFET)由于栅极的平面结构导致通态电阻大，寄生电容高，导致其损耗较大，同时平面型宽禁带半导体MOSFET元胞的尺寸较大，影响其集成度和电流导通密度的提高，同时会提高器件的制造成本。
宽禁带半导体T型沟槽分裂栅结构MOSFET有效得消除了JFET区的电阻、提高沟道的迁移率，减小了栅漏寄生电容，降低器件的工作损耗，同时纵向的导电沟道使得器件的集成度和电流导通密度得到了明显的提升。
发明内容
本发明提供一种基于分裂栅的碳化硅MOSFET器件及其制造方法，能够解决背景技术中的技术的问题，通过宽禁带半导体T型沟槽分裂栅结构MOSFET有效得消除了JFET区的电阻、提高沟道的迁移率，减小了栅漏寄生电容，降低器件的工作损耗，纵向的导电沟道提升了器件的集成度和电流导通密度。
为解决上述技术问题，本发明提供一种基于分裂栅的碳化硅MOSFET器件的制造方法，包括以下步骤：
在第一导电类型衬底上的第一导电类型外延层上通过离子注入或外延形成第二导电类型体区；
在第二导电类型体区上通过离子注入形成第二导电类型重掺杂区；
通过掩膜在所述第一导电类型重掺杂区上的中间区域刻蚀出第一沟槽结构；
在第二导电类型体区深入到第一导电类型外延层内刻蚀出第二沟槽结构，所述第二沟槽结构的宽度小于所述第一沟槽结构的宽度；
在所述第二沟槽结构内对所述第一导电类型外延层进行离子注入，形成第二导电类型屏蔽区；
在第二导电类型重掺杂区深入第二导电类型体区通过离子注入形成第一导电类型重掺杂区；
在所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅；
在形成所述二氧化硅后，淀积多晶硅，形成多晶硅栅；
掩蔽刻蚀多晶硅栅至多晶硅层的底部，并淀积二氧化硅。
较佳的，在第一导电类型衬底上的第一导电类型外延层上通过离子注入或外延形成第二导电类型体区之前还包括以下步骤：
在第一导电类型衬底上生长第一导电类型外延层；
对第一导电类型衬底和第一导电类型外延层掺杂元素，所述第一导电类型衬底的掺杂浓度高于所述第一导电类型外延层的掺杂浓度。
较佳的，所述第一导电类型衬底上生长所述第一导电类型外延层102，对第一导电类型衬底和第一导电类型外延层掺杂元素，第一导电类型衬底的掺杂浓度高于第一导电类型外延层的掺杂浓度，第一导电类型外延层的厚度和掺杂浓度根据器件耐压的额定值确定。
所述第一导电类型掺杂元素可以为氮、磷，使得第一导电类型外延层掺杂类型为N型；也可以为硼、铝使得第一导电类型外延层掺杂类型为P型。第一导电类型和第二导电类型相反，当第一导电类型为N型时，第二导电类型为P型；当第一导电类型为P型时，第二导电类型为N型。
较佳的，在所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅之后还包括以下步骤：
在多晶硅栅上生长二氧化硅；
对器件进行欧姆接触工艺或金属化工艺；
对器件表面进行钝化处理。
本发明还提供一种基于分裂栅的碳化硅MOSFET器件，包括：
第一导电类型衬底，在所述第一导电类型衬底生长第一导电类型外延层，在所述第一导电类型外延层通过离子注入或外延形成第二导电类型体区；
所述第二导电类型体区通过离子注入形成第二导电类型重掺杂区；
所述第一导电类型重掺杂区上的中间区域刻蚀出第一沟槽结构；
所述第二导电类型体区深入到第一导电类型外延层内刻蚀出第二沟槽结构，所述第二沟槽结构的宽度小于所述第一沟槽结构的宽度；
所述第二沟槽结构内对所述第一导电类型外延层进行离子注入，形成第二导电类型屏蔽区；
所述第二导电类型重掺杂区深入第二导电类型体区通过离子注入形成第一导电类型重掺杂区，所述第一导电类型重掺杂区的长度小于所述第二导电类型重掺杂区的长度；
所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅；
所述二氧化硅上淀积多晶硅，形成多晶硅栅；
掩蔽刻蚀多晶硅栅至多晶硅层的底部，并淀积二氧化硅。
较佳的，所述多晶硅栅上生长二氧化硅。
较佳的，所述MOSFET器件的最上方为漏极。
本发明的有益效果是：
1.通过第一沟槽结构和第二沟槽结构形成了MOSFET的T型沟槽分裂栅结构，缩小了MOSFET器件元胞的尺寸，有效的消除JFET电阻、提高沟道的迁移率，降低碳化硅MOSFET器件的损耗。
2.通过第二导电类型体区上通过离子注入分别形成第二导电类型重掺杂区，以利于形成较低的体区欧姆接触电阻。
3.纵向的导电沟道提高了器件的集成度和电流导通密度。
4.在相等的驱动电压下，T型二氧化硅提高沟道区的载流子迁移率和导通速度。
附图说明
图1为本发明一种基于分裂栅的碳化硅MOSFET器件的制造方法流程图；
图2为步骤S10中基于分裂栅的碳化硅MOSFET器件的结构图；
图3为步骤S100中基于分裂栅的碳化硅MOSFET器件的结构图；
图4为步骤S200中基于分裂栅的碳化硅MOSFET器件的结构图；
图5为步骤S300中基于分裂栅的碳化硅MOSFET器件的结构图；
图6为步骤S400中基于分裂栅的碳化硅MOSFET器件的结构图；
图7为步骤S500中基于分裂栅的碳化硅MOSFET器件的结构图；
图8为步骤S600中基于分裂栅的碳化硅MOSFET器件的结构图；
图9为步骤S700中基于分裂栅的碳化硅MOSFET器件的结构图；
图10为步骤S800中基于分裂栅的碳化硅MOSFET器件的结构图；
图11为步骤S900中基于分裂栅的碳化硅MOSFET器件的结构图；
图12为本发明一种基于分裂栅的碳化硅MOSFET器件的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例提供一种基于分裂栅的碳化硅MOSFET器件的制造方法，如图1所示，包括以下步骤：
S100、在第一导电类型衬底101上的第一导电类型外延层102上通过离子注入或外延形成第二导电类型体区103；
S200、在第二导电类型体区103上通过离子注入形成第二导电类型重掺杂区104；
S300、通过掩膜在所述第一导电类型重掺杂区105上的中间区域刻蚀出第一沟槽结构106；
S400、在第二导电类型体区103深入到第一导电类型外延层102内刻蚀出第二沟槽结构107，所述第二沟槽结构107的宽度小于所述第一沟槽结构106的宽度；
S500、在所述第二沟槽结构内对所述第一导电类型外延层102进行离子注入，形成第二导电类型屏蔽区108；
S600、在第二导电类型重掺杂区104深入第二导电类型体区103通过离子注入形成第一导电类型重掺杂区105；
S700、在所述第一沟槽结构106和所述第二沟槽结构107内表面形成二氧化硅109；
S800、在形成所述二氧化硅109后，淀积多晶硅，形成多晶硅栅110；
S900、掩蔽刻蚀多晶硅栅110至多晶硅层的底部，并淀积二氧化硅109。
如图3所示，在外延层102上通过离子注入工艺或者外延工艺形成第二导电类型的体区103，这里第二导电类型为。离子注入工艺完成后，需要做相应的退火处理，以下不再赘述。
如图4所示，在第二导电类型体区103上通过离子注入分别形成第二导电类型重掺杂区104，以利于形成较低的体区欧姆接触电阻。
如图5所示，通过掩膜在第二导电类型重掺杂区105上中心位置处刻蚀出图5所示的第一沟槽结构106。
如图6所示，在第二导电类型体区103内刻蚀出第二沟槽结构107。第二沟槽结构107的宽度要小于第一沟槽结构106的宽度。第一沟槽结构106和第二沟槽结构107形成了MOSFET的T型沟槽分裂栅结构。
如图7所示，在沟槽内对外延层102进行离子注入，形成第二导电类型屏蔽区108。注意屏蔽区108形状包括并不局限与方形，也可以为圆弧形等形状。
如图8所示，在第二导电类型重掺杂区104通过离子注入形成第二导电类型重掺杂区105，以利于形成较低的源区欧姆接触电阻。
如图9所示，在第一沟槽结构106和第二沟槽结构107内表面形成二氧化硅109。
如图10所示，在形成二氧化硅109后，淀积多晶硅，形成多晶硅栅110。注意，沟槽这里的填充物多晶硅仅仅是示例性的，还可以为其他适合的材料，如钨等金属或者其他导电性良好的金属硅化物等。
如图11所示，掩蔽刻蚀多晶硅栅110至多晶硅层的底部，并淀积二氧化硅109。
作为一种优选的实施方式，在第一导电类型衬底101上的第一导电类型外延层102上通过离子注入或外延形成第二导电类型体区103之前还包括以下步骤：
S10、在第一导电类型衬底101上生长第一导电类型外延层102；
S20、对第一导电类型衬底101和第一导电类型外延层102掺杂元素，所述第一导电类型衬底101的掺杂浓度高于所述第一导电类型外延层102的掺杂浓度。
本实施例中，如图2所示，在第一导电类型衬底101上生长第一导电类型外延层102，对第一导电类型衬底101和第一导电类型外延层102掺杂元素，第一导电类型衬底101的掺杂浓度高于第一导电类型外延层102的掺杂浓度，第一导电类型外延层102的厚度和掺杂浓度根据器件耐压的额定值确定。
第一导电类型掺杂元素可以为氮、磷等，使得第一导电类型外延层102掺杂类型为N型；也可以为硼、铝等使得第一导电类型外延层102掺杂类型为P型。第一导电类型和第二导电类型相反，当第一导电类型为N型时，第二导电类型为P型；当第一导电类型为P型时，第二导电类型为N型。
作为一种优选的实施方式，在掩蔽刻蚀多晶硅栅110至多晶硅层的底部，并淀积二氧化硅109之后还包括以下步骤：
S1000、在多晶硅栅110上生长二氧化硅109；
S2000、对器件进行欧姆接触工艺或金属化工艺；
S3000、对器件表面进行钝化处理。
本实施例中，如图12所示，在多晶硅栅110上生长二氧化硅109，再对MOSFET器件进行欧姆接触工艺或金属化工艺，形成MOSFET的源极和栅极，MOSFET器件结构的最上方为漏极111，最后对MOSFET器件表面进行钝化，防止MOSFET器件表面的沾污，提高MOSFET器件的电学特性的稳定性和可靠性。
实施例2
本实施例提供一种基于分裂栅的碳化硅MOSFET器件，如图12所示，包括：
第一导电类型衬底101，在所述第一导电类型衬底101生长第一导电类型外延层102，在所述第一导电类型外延层102通过离子注入或外延形成第二导电类型体区103；
所述第二导电类型体区103通过离子注入形成第二导电类型重掺杂区104；
所述第一导电类型重掺杂区105上的中间区域刻蚀出第一沟槽结构106；
所述第二导电类型体区103深入到第一导电类型外延层102内刻蚀出第二沟槽结构107，所述第二沟槽结构107的宽度小于所述第一沟槽结构106的宽度；
所述第二沟槽结构内对所述第一导电类型外延层102进行离子注入，形成第二导电类型屏蔽区108；
所述第二导电类型重掺杂区104深入第二导电类型体区103通过离子注入形成第一导电类型重掺杂区105，所述第一导电类型重掺杂区105的长度小于所述第二导电类型重掺杂区104的长度；
所述第一沟槽结构106和所述第二沟槽结构107内表面形成二氧化硅109；
所述二氧化硅109上淀积多晶硅，形成多晶硅栅110；
掩蔽刻蚀多晶硅栅110至多晶硅层的底部，并淀积二氧化硅109。
本实施例中，在第一导电类型衬底101上生长第一导电类型外延层102，对第一导电类型衬底101和第一导电类型外延层102掺杂元素，第一导电类型衬底101的掺杂浓度高于第一导电类型外延层102的掺杂浓度，第一导电类型外延层102的厚度和掺杂浓度根据器件耐压的额定值确定。
第一导电类型掺杂元素可以为氮、磷等，使得第一导电类型外延层102掺杂类型为N型；也可以为硼、铝等使得第一导电类型外延层102掺杂类型为P型。第一导电类型和第二导电类型相反，当第一导电类型为N型时，第二导电类型为P型；当第一导电类型为P型时，第二导电类型为N型。
作为一种优选的实施方式，所述多晶硅栅110上生长二氧化硅109。
作为一种优选的实施方式，所述MOSFET器件的最上方为漏极111。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种基于分裂栅的碳化硅MOSFET器件的制造方法，其特征在于，包括以下步骤：
在第一导电类型宽禁带衬底(101)上的第一导电类型外延层(102)上通过离子注入或外延形成第二导电类型体区(103)；
在第二导电类型体区(103)上通过离子注入形成第二导电类型重掺杂区(104)；
通过掩膜在所述第一导电类型重掺杂区(105)上的中间区域刻蚀出第一沟槽结构(106)；
在第二导电类型体区(103)深入到第一导电类型外延层(102)内刻蚀出第二沟槽结构(107)，所述第二沟槽结构(107)的宽度小于所述第一沟槽结构(106)的宽度；
在所述第二沟槽结构内对所述第一导电类型外延层(102)进行离子注入，形成第二导电类型屏蔽区(108)；
在第二导电类型重掺杂区(104)深入第二导电类型体区(103)通过离子注入形成第一导电类型重掺杂区(105)；
在所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅(109)；
在形成所述二氧化硅(109)后，淀积多晶硅，形成多晶硅栅(110)；
掩蔽刻蚀多晶硅栅(110)至多晶硅层的底部，并淀积二氧化硅(109)。
2.根据权利要求1所述的一种基于分裂栅的碳化硅MOSFET器件的制造方法，其特征在于，在第一导电类型衬底(101)上的第一导电类型外延层(102)上通过离子注入或外延形成第二导电类型体区(103)之前还包括以下步骤：
在第一导电类型衬底(101)上生长第一导电类型外延层(102)；
对第一导电类型衬底(101)和第一导电类型外延层(102)掺杂元素，所述第一导电类型衬底(101)的掺杂浓度高于所述第一导电类型外延层(102)的掺杂浓度。
3.根据权利要求1所述的一种基于分裂栅的碳化硅MOSFET器件的制造方法，其特征在于，在所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅(109)之后还包括以下步骤：
在多晶硅栅(110)上生长二氧化硅(109)；
对器件进行欧姆接触工艺或金属化工艺；
对器件表面进行钝化处理。
4.一种基于分裂栅的碳化硅MOSFET器件，其特征在于，包括：
第一导电类型衬底(101)，在所述第一导电类型衬底(101)生长第一导电类型外延层(102)，在所述第一导电类型外延层(102)通过离子注入或外延形成第二导电类型体区(103)；
所述第二导电类型体区(103)通过离子注入形成第二导电类型重掺杂区(104)；
所述第一导电类型重掺杂区(105)上的中间区域刻蚀出第一沟槽结构(106)；
所述第二导电类型体区(103)深入到第一导电类型外延层(102)内刻蚀出第二沟槽结构(107)，所述第二沟槽结构(107)的宽度小于所述第一沟槽结构(106)的宽度；
所述第二沟槽结构内对所述第一导电类型外延层(102)进行离子注入，形成第二导电类型屏蔽区(108)；
所述第二导电类型重掺杂区(104)深入第二导电类型体区(103)通过离子注入形成第一导电类型重掺杂区(105)，所述第一导电类型重掺杂区(105)的长度小于所述第二导电类型重掺杂区(104)的长度；
所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅(109)；
所述二氧化硅(109)上淀积多晶硅，形成多晶硅栅(110)；
掩蔽刻蚀多晶硅栅(110)至多晶硅层的底部，并淀积二氧化硅(109)。
5.根据权利要求4所述的一种基于分裂栅的碳化硅MOSFET器件，其特征在于，所述多晶硅栅(110)上生长二氧化硅(109)。
6.一种基于分裂栅的碳化硅MOSFET器件的制造方法，其特征在于，包括以下步骤：
在第二导电类型衬底(101)上的第二导电类型外延层(102)上通过离子注入或外延形成第一导电类型体区(103)；
在第一导电类型体区(103)上通过离子注入形成第一导电类型重掺杂区(104)；
通过掩膜在所述第二导电类型重掺杂区(105)上的中间区域刻蚀出第一沟槽结构(106)；
在第一导电类型体区(103)深入到第二导电类型外延层(102)内刻蚀出第二沟槽结构(107)，所述第二沟槽结构(107)的宽度小于所述第一沟槽结构(106)的宽度；
在所述第二沟槽结构内对所述第二导电类型外延层(102)进行离子注入，形成第一导电类型屏蔽区(108)；
在第一导电类型重掺杂区(104)深入第二导电类型体区(103)通过离子注入形成第二导电类型重掺杂区(105)；
在所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅(109)；
在形成所述二氧化硅(109)后，淀积多晶硅，形成多晶硅栅(110)；
掩蔽刻蚀多晶硅栅(110)至多晶硅层的底部，并淀积二氧化硅(109)。
7.根据权利要求6所述的一种基于分裂栅的碳化硅MOSFET器件的制造方法，其特征在于，在第二导电类型衬底(101)上的第二导电类型外延层(102)上通过离子注入或外延形成第一导电类型体区(103)之前还包括以下步骤：
在第二导电类型衬底(101)上生长第二导电类型外延层(102)；
对第二导电类型衬底(101)和第二导电类型外延层(102)进行掺杂元素，所述第二导电类型衬底(101)的掺杂浓度高于所述第二导电类型外延层(102)的掺杂浓度。
8.根据权利要求6所述的一种基于分裂栅的碳化硅MOSFET器件的制造方法，其特征在于，在所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅(109)之后还包括以下步骤：
在多晶硅栅(110)上生长二氧化硅(109)；
对器件进行欧姆接触工艺或金属化工艺；
对器件表面进行钝化处理。
9.一种基于分裂栅的碳化硅MOSFET器件，其特征在于，包括：
第二导电类型衬底(101)，在所述第二导电类型衬底(101)生长第二导电类型外延层(102)，在所述第二导电类型外延层(102)通过离子注入或外延形成第一导电类型体区(103)；
所述第一导电类型体区(103)通过离子注入形成第一导电类型重掺杂区(104)；
所述第二导电类型重掺杂区(105)上的中间区域刻蚀出第一沟槽结构(106)；
所述第一导电类型体区(103)深入到第二导电类型外延层(102)内刻蚀出第二沟槽结构(107)，所述第二沟槽结构(107)的宽度小于所述第一沟槽结构(106)的宽度；
所述第二沟槽结构内对所述第一导电类型外延层(102)进行离子注入，形成第二导电类型屏蔽区(108)；
所述第一导电类型重掺杂区(104)深入第二导电类型体区(103)通过离子注入形成第二导电类型重掺杂区(105)，所述第二导电类型重掺杂区(105)的长度小于所述第一导电类型重掺杂区(104)的长度；
所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅(109)；
所述二氧化硅(109)上淀积多晶硅，形成多晶硅栅(110)；
掩蔽刻蚀多晶硅栅(110)至多晶硅层的底部，并淀积二氧化硅(109)。
10.根据权利要求9所述的一种基于分裂栅的碳化硅MOSFET器件，其特征在于，所述多晶硅栅(110)上生长二氧化硅(109)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210344709.8A CN114597130B (zh) | 2022-04-02 | 2022-04-02 | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210344709.8A CN114597130B (zh) | 2022-04-02 | 2022-04-02 | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114597130A true CN114597130A (zh) | 2022-06-07 |
| CN114597130B CN114597130B (zh) | 2022-12-27 |
Family
ID=81811954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210344709.8A Active CN114597130B (zh) | 2022-04-02 | 2022-04-02 | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114597130B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116682860A (zh) * | 2023-08-03 | 2023-09-01 | 南京第三代半导体技术创新中心有限公司 | 环绕栅沟道碳化硅场效应晶体管及其制作方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703387A (en) * | 1994-09-30 | 1997-12-30 | United Microelectronics Corp. | Split gate memory cell with vertical floating gate |
| US20030094624A1 (en) * | 2001-11-21 | 2003-05-22 | Fwu-Iuan Hshieh | Trench MOSFET device with improved on-resistance |
| US20060148177A1 (en) * | 2004-12-31 | 2006-07-06 | Dongbuanam Semiconductor Inc. | Method for forming split gate flash nonvolatile memory devices |
| US20090166734A1 (en) * | 2007-12-28 | 2009-07-02 | Hee-Dae Kim | Trench gate mosfet and method for fabricating the same |
| CN103594377A (zh) * | 2013-11-14 | 2014-02-19 | 哈尔滨工程大学 | 一种集成肖特基分裂栅型功率mos器件的制造方法 |
| CN105845724A (zh) * | 2016-06-17 | 2016-08-10 | 电子科技大学 | 一种积累型垂直hemt器件 |
| US20180097069A1 (en) * | 2016-10-05 | 2018-04-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN111276540A (zh) * | 2020-01-13 | 2020-06-12 | 上海瞻芯电子科技有限公司 | 沟槽栅功率mosfet及其制造方法 |
| CN113410309A (zh) * | 2021-06-23 | 2021-09-17 | 电子科技大学 | 一种低比导通电阻的分立栅mosfet器件及其制造方法 |
| CN113690321A (zh) * | 2021-10-25 | 2021-11-23 | 浙江大学杭州国际科创中心 | 一种碳化硅沟槽栅mosfet及其制造方法 |
| CN114068680A (zh) * | 2021-12-17 | 2022-02-18 | 无锡市捷瑞微电子有限公司 | 一种分裂栅mos器件及其制备方法 |
| CN114141621A (zh) * | 2021-12-06 | 2022-03-04 | 复旦大学 | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 |
-
2022
- 2022-04-02 CN CN202210344709.8A patent/CN114597130B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703387A (en) * | 1994-09-30 | 1997-12-30 | United Microelectronics Corp. | Split gate memory cell with vertical floating gate |
| US20030094624A1 (en) * | 2001-11-21 | 2003-05-22 | Fwu-Iuan Hshieh | Trench MOSFET device with improved on-resistance |
| US20060148177A1 (en) * | 2004-12-31 | 2006-07-06 | Dongbuanam Semiconductor Inc. | Method for forming split gate flash nonvolatile memory devices |
| US20090166734A1 (en) * | 2007-12-28 | 2009-07-02 | Hee-Dae Kim | Trench gate mosfet and method for fabricating the same |
| CN103594377A (zh) * | 2013-11-14 | 2014-02-19 | 哈尔滨工程大学 | 一种集成肖特基分裂栅型功率mos器件的制造方法 |
| CN105845724A (zh) * | 2016-06-17 | 2016-08-10 | 电子科技大学 | 一种积累型垂直hemt器件 |
| US20180097069A1 (en) * | 2016-10-05 | 2018-04-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN111276540A (zh) * | 2020-01-13 | 2020-06-12 | 上海瞻芯电子科技有限公司 | 沟槽栅功率mosfet及其制造方法 |
| CN113410309A (zh) * | 2021-06-23 | 2021-09-17 | 电子科技大学 | 一种低比导通电阻的分立栅mosfet器件及其制造方法 |
| CN113690321A (zh) * | 2021-10-25 | 2021-11-23 | 浙江大学杭州国际科创中心 | 一种碳化硅沟槽栅mosfet及其制造方法 |
| CN114141621A (zh) * | 2021-12-06 | 2022-03-04 | 复旦大学 | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 |
| CN114068680A (zh) * | 2021-12-17 | 2022-02-18 | 无锡市捷瑞微电子有限公司 | 一种分裂栅mos器件及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116682860A (zh) * | 2023-08-03 | 2023-09-01 | 南京第三代半导体技术创新中心有限公司 | 环绕栅沟道碳化硅场效应晶体管及其制作方法 |
| CN116682860B (zh) * | 2023-08-03 | 2023-10-20 | 南京第三代半导体技术创新中心有限公司 | 环绕栅沟道碳化硅场效应晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114597130B (zh) | 2022-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| KR100232369B1 (ko) | 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법 | |
| US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
| US4476622A (en) | Recessed gate static induction transistor fabrication | |
| EP0671056A1 (en) | Power mosfet in silicon carbide | |
| JP2660855B2 (ja) | 縦型▲ｉｉｉ▼−▲ｖ▼化合物電界効果トランジスタおよびその製造方法 | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| US8343841B2 (en) | Method for fabricating a semiconductor device | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN112259598A (zh) | 一种沟槽型mosfet器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN114597130B (zh) | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 | |
| CN111276540A (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN115084236B (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN114783880A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN114823341A (zh) | 一种基于t型沟槽栅的碳化硅mosfet器件及其制造方法 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN114899103B (zh) | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 | |
| US11824086B2 (en) | Method of fabricating super-junction based vertical gallium nitride JFET and MOSFET power devices | |
| US11616123B2 (en) | Enhancement on-state power semiconductor device characteristics utilizing new cell geometries | |
| CN111564486B (zh) | 具有横向电场夹断结构的功率半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |