CN115714141A - JFET注入型N沟道SiC MOSFET器件及其制备方法 - Google Patents
JFET注入型N沟道SiC MOSFET器件及其制备方法 Download PDFInfo
- Publication number
- CN115714141A CN115714141A CN202211434734.1A CN202211434734A CN115714141A CN 115714141 A CN115714141 A CN 115714141A CN 202211434734 A CN202211434734 A CN 202211434734A CN 115714141 A CN115714141 A CN 115714141A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- jfet
- region
- type
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种JFET注入型N沟道SiC MOSFET器件及其制备方法,所述方法包括如下步骤:在外延层上淀积第一介质层作为离子注入缓冲层;将JFET区上方的第二介质层刻蚀,刻蚀后进行JFET区离子注入;淀积第三介质层,再大面积刻蚀第三介质层并终止于第二介质层,腐蚀第二介质层,自对准形成P阱注入图形,进行P阱注入;再淀积第四介质层,对第四介质层进行光刻形成N型重掺杂源区图形,自对准形成沟道;腐蚀掉第三介质层与第四介质层,光刻形成P型重掺杂接触区,进行离子注入;热氧化形成栅介质层,通过LPCVD淀积多晶硅作栅极完成正面结构。所述方法避免了光刻精度不足,且光刻步骤少,易于精确控制沟道长度,并能够降低JFET电阻,提升器件性能。
Description
技术领域
本发明涉及电子元器件技术领域,尤其涉及一种JFET注入型N沟道SiC MOSFET器件及其制备方法。
背景技术
由于宽禁带半导体SiC的材料优势以及与Si工艺相兼容的特性,SiC二极管以及MOSFET逐渐开始商业化,高击穿电压、低导通电阻以及大功率的需求也随之逐渐上升。
对于1 KV级平面栅SiC MOSFET器件而言,导通电阻的主要占比有沟道电阻、JFET区电阻以及漂移区电阻。当器件的沟道长度较大时,沟道电阻为导通电阻的重要影响因素,占比大于50%。因此,为了实现低导通电阻的大功率器件,器件的沟道长度需缩短,而随着沟道长度的减小,JFET区电阻以及漂移区电阻占比逐渐提高,且当JFET区宽度以及沟道长度减小到一定程度时,JFET区电阻与漂移区电阻相当。漂移区掺杂浓度以及厚度受到击穿电压的限制,因此,漂移区电阻仅由其材料参数决定。JFET区电阻的决定因素包括JFET区宽度与JFET区掺杂浓度,JFET区宽度作为元胞尺寸的一部分,当器件元胞尺寸受限时,JFET区宽度变化对导通电阻影响不大;所以,为了降低JFET区电阻,可以提升JFET区掺杂浓度,目前有两种方法:第一种是在N型漂移区上外延生长高浓度N型电流扩展层(Current SpreadingLayer, CSL);另外一种则是通过离子注入进行JFET区注入。
此外,随着沟道长度的减小,受光刻精度限制,沟道长度的尺寸较难精确控制,而自对准工艺通过淀积刻蚀避开了使用光刻形成注入图形,能够精确控制沟道尺寸,达到亚微米级别。在元胞中相邻P阱之间的区域即为JFET区,因此,P阱的离子注入与JFET区离子注入可通过自对准实现,并可以与后续沟道自对准工艺相兼容。
发明内容
本发明所要解决的技术问题是如何提供一种避免光刻精度不足,且光刻步骤少,易于精确控制沟道长度,并能够降低JFET电阻,提升器件性能的JFET注入型N沟道SiCMOSFET器件。
为解决上述技术问题,本发明所采取的技术方案是:一种JFET注入型N沟道SiCMOSFET器件,其特征在于:包括外延层,外延层的上部中间形成有JFET注入区,所述JFET注入区的两侧各形成一个P阱区,每个所述P阱区上表面的内侧形成有一个N+区,所述N+区外侧的所述P阱区的上表面成有一个P+区,所述外延层的上表面形成有栅介质层,所述栅介质层的左右两侧分别延伸到所述N+区的上表面,所述栅介质层的上表面形成有栅极,所述栅极的外侧形成有层间介质,所述层间介质将所述栅极以及栅介质层的左右侧面覆盖,且所述层间介质与左右两侧的N+区的上表面接触,所述层间介质的外侧形成有源极,所述源极的左右两侧与所述P+区以及层间介质外侧的N+区接触,所述外延层的下表面形成有漏极。
进一步的技术方案在于:所述外延层包括位于下侧的N+衬底和位于上侧的N-漂移区。
本发明还公开了一种JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于包括如下步骤:
S1:在外延层上淀积第一介质层作为离子注入缓冲层;在第一介质层的表面淀积第二介质层,将JFET区上方的第二介质层刻蚀,刻蚀后进行JFET区离子注入;
S2:在上述器件的表面淀积第三介质层,再大面积刻蚀第三介质层并终止于第二介质层,使用湿法腐蚀去掉剩余的第二介质层,自对准形成P阱注入图形,在JFET区的两侧进行P阱离子注入;
S3:再淀积第四介质层,对第四介质层进行光刻形成N型重掺杂源区图形,并刻蚀,在JFET区上方第三介质层上形成侧墙,进行N型重掺杂源区离子注入,自对准形成沟道;
S4:腐蚀掉第三介质层与第四介质层,光刻形成P型重掺杂接触区,进行离子注入;表面处理后,热氧化形成栅介质层,通过LPCVD淀积多晶硅作栅极完成正面结构;
S5:蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
进一步的技术方案在于,所述步骤S1具体包括如下步骤:
步骤S101:在N+型衬底上外延生长厚度为5μm~15μm且掺杂浓度为5×1015~2×1016cm-3的N-型漂移区,在N-型漂移区上淀积30nm~100nm的第一介质层作为离子注入缓冲层;
步骤S102:在第一介质层的上表面淀积0.4μm~2μm厚度的第二介质层,对JFET注入区上侧的第二介质层进行光刻,形成JFET区图形,刻蚀后进行JFET区的N型离子注入,JFET区宽度为0.5μm ~5 μm,N型掺杂浓度为5×1016~1×1017 cm-3,深度为0.6~1.2μm。
进一步的技术方案在于,所述步骤S2具体包括如下步骤:
步骤S201:在步骤S1处理后的器件的上表面淀积0.3μm~2 μm厚度的第三介质层;
步骤S202:大面积刻蚀第三介质层并终止于第二介质层,使得JFET注入区上侧的第三介质层保留,然后使用湿法腐蚀去掉第三介质层两侧的第二介质层,自对准形成P阱注入图形,进行P阱离子注入,P阱区域的宽度为4~7 μm,P型掺杂浓度为1×1017~8×1017 cm-3,深度为0.6~1.2μm。
进一步的技术方案在于,所述步骤S3具体包括如下步骤:
步骤S301:在步骤S2处理后的器件的表面淀积0.1μm~1 μm厚度的第四介质层;
步骤S302、对所述第四介质层进行光刻,光刻形成N型重掺杂源区图形,刻蚀,并在JFET注入区上方第三介质层的左右两侧上形成侧墙,进行N型重掺杂源区离子注入,自对准形成沟道,沟道长度为0.1~1 μm,N型重掺杂源区深度为0.1~0.6 μm,N型掺杂浓度为1×1019~1×1021 cm-3。
进一步的技术方案在于,所述步骤S4具体包括如下步骤:
步骤S401、腐蚀去掉第三介质层与第四介质层,光刻形成P型重掺杂接触区,进行离子注入,其深度为0.1~0.6 μm,掺杂浓度为1×1019~1×1021 cm-3;
步骤S402、腐蚀去掉剩余的第一介质层,在器件的表面热氧化生长栅介质层;
步骤S403、在所述栅介质层的上表面使用LPCVD多晶硅工艺作为栅电极;
步骤S404、在栅极的外侧淀积层间介质,用于隔离多晶硅栅极与源极金属,在所述层间介质的外侧形成源极金属。
进一步的技术方案在于,所述步骤S5具体包括如下步骤:
蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
采用上述技术方案所产生的有益效果在于:本发明由于采用P阱与沟道双自对准的JFET注入型N沟道SiC MOSFET器件,解决了光刻精度不足的问题,且通过双自对准工艺,器件制备减少了光刻步骤,并易于精确控制沟道长度,同时,JFET注入降低了JFET电阻,其均提升了器件性能,改善了器件折衷特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明实施例所述器件的结构示意图;
图2是本发明实施例所述方法的流程图;
图3a-3i是本发明实施例所述器件的制备过程的结构图;
其中:1、外延层;1-1、N+衬底;1-2、N-漂移区;2、第一介质层;3、第二介质层;4、第三介质层;5、第四介质层;6、栅介质层;7、栅极;8、层间介质;9、源极;10、漏极。
具体实施方式
下面结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
实施例一
如图1所示,本发明公开了一种JFET注入型N沟道SiC MOSFET器件,包括外延层,所述外延层1包括位于下侧的N+衬底1-1和位于上侧的N-漂移区1-2。N-漂移区1-2的上部中间形成有JFET注入区,所述JFET注入区的两侧各形成一个P阱区,每个所述P阱区上表面的内侧形成有一个N+区,所述N+区外侧的所述P阱区的上表面成有一个P+区,所述外延层的上表面形成有栅介质层6,所述栅介质层6的左右两侧分别延伸到所述N+区的上表面;所述栅介质层6的上表面形成有栅极7,所述栅极7的外侧形成有层间介质8,所述层间介质8将所述栅极7以及栅介质层6的左右侧面覆盖,且所述层间介质8与左右两侧的N+区的上表面接触,所述层间介质8的外侧形成有源极9,所述源极9的左右两侧与所述P+区以及层间介质8外侧的N+区接触,所述N+衬底1-1的下表面形成有漏极10。
本发明实施例所述器件包括N型漂移区、JFET注入区,平面栅正面结构;其中,N型漂移区是通过在N型4H-SiC衬底上外延形成;JFET注入区与P阱是使用自对准工艺通过离子注入形成;平面栅结构中的沟道也是延续P阱自对准工艺步骤通过第二次自对准工艺形成,剩余正面结构则与常规SiC MOSFET制备工艺一致,从而完成整个JFET注入型N沟道SiCMOSFET器件,器件结构如图1所示。
实施例二
相应的,如图2所示,本发明实施例还公开了一种JFET注入型N沟道SiC MOSFET器件的制备方法,具体包括如下步骤:
S1:在外延层1上淀积第一介质层2作为离子注入缓冲层,所述外延层包括位于下侧的N+衬底1-1和位于上侧的N-漂移区1-2,所述第一介质层2位于所述N-漂移区1-2的上表面;
S2:在第一介质层2的表面淀积第二介质层3,将JFET区上方的第二介质层3刻蚀,刻蚀后进行JFET区离子注入;
S3:在上述器件的表面淀积第三介质层4,再大面积刻蚀第三介质层4并终止于第二介质层3,使用湿法腐蚀去掉剩余的第二介质层3,自对准形成P阱注入图形,在JFET区的两侧进行P阱离子注入;
S4:再淀积第四介质层5,对第四介质层5进行光刻形成N型重掺杂源区图形,并刻蚀,在JFET区上方第三介质层4上形成侧墙,进行N型重掺杂源区离子注入,自对准形成沟道;
S5:腐蚀掉第三介质层4与第四介质层5,光刻形成P型重掺杂接触区,进行离子注入;表面处理后,热氧化形成栅介质层6,通过LPCVD淀积多晶硅作栅极完成正面结构;
S6:蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
所述方法是在N型外延层上淀积第一介质层作为离子注入缓冲层,再淀积第二介质层作为JFET注入掩膜;JFET注入完成后,淀积第三介质层将第二介质层的刻蚀口填平,再大面积刻蚀第三介质层并终止于第二介质层,使用湿法腐蚀去掉第二介质层,自对准形成P阱注入图形;然后,再淀积第四介质层,光刻形成N型重掺杂源区图形,刻蚀第四介质层,并在JFET区上方第三介质上形成侧墙,自对准形成沟道;自对准工艺完成后去掉相关的介质,进行后续工艺完成正面器件结构。此制备方法可精确控制器件沟道,并进行JFET区离子注入,降低JFET区电阻,实现高压大功率需求,使得器件在耐受高压的同时,其导通特性与开关特性得到较为理想的折衷。
下面结合具体的工艺对上述内容进行详细的说明
所述步骤S1具体包括如下步骤:
步骤S101:在N+型衬底1-1上外延生长厚度为5μm~15μm且掺杂浓度为5×1015~2×1016 cm-3的N-型漂移区1-2,在N-型漂移区1-2上淀积30nm~100nm的第一介质层2作为离子注入缓冲层;
步骤S102:在第一介质层2的上表面淀积0.4μm~2μm厚度的第二介质层3,对JFET注入区上侧的第二介质层3进行光刻,形成JFET区图形,刻蚀后进行JFET区的N型离子注入,JFET区宽度为0.5μm ~5 μm,N型掺杂浓度为5×1016~1×1017 cm-3,深度为0.6~1.2μm,其结构如图3a所示。
所述步骤S2具体包括如下步骤:
步骤S201:在步骤S1处理后的器件的上表面淀积0.3μm~2 μm厚度的第三介质层4,如图3b所示;
步骤S202:大面积刻蚀第三介质层4并终止于第二介质层3,使得JFET注入区上侧的第三介质层4保留,如图3c所示,然后使用湿法腐蚀去掉第三介质层4两侧的第二介质层3,自对准形成P阱注入图形,进行P阱离子注入,其结构如图3d-3e所示,P阱区域的宽度为4~7 μm,P型掺杂浓度为1×1017~8×1017cm-3,深度为0.6~1.2μm。
所述步骤S3具体包括如下步骤:
步骤S301:在步骤S2处理后的器件的表面淀积0.1μm~1 μm厚度的第四介质层5,如图3f所示;
步骤S302、对所述第四介质层5进行光刻,光刻形成N型重掺杂源区图形,刻蚀,并在JFET注入区上方第三介质层4的左右两侧上形成侧墙,如图3g所示,进行N型重掺杂源区离子注入,如图3h所示,自对准形成沟道,沟道长度为0.1~1 μm,N型重掺杂源区深度为0.1~0.6 μm,N型掺杂浓度为1×1019~1×1021 cm-3。
所述步骤S4具体包括如下步骤:
步骤S401、腐蚀去掉第三介质层4与第四介质层5,光刻形成P型重掺杂接触区,进行离子注入,其深度为0.1~0.6 μm,掺杂浓度为1×1019~1×1021 cm-3;
步骤S402、腐蚀去掉剩余的第一介质层2,在器件的表面热氧化生长栅介质层6;
步骤S403、在所述栅介质层6的上表面使用LPCVD多晶硅工艺制作栅极7;
步骤S404、在栅极7的外侧淀积层间介质8,用于隔离多晶硅栅极与源极金属,在所述层间介质的外侧形成源极9金属。
所述步骤S5具体包括如下步骤:
蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构,如图3i所示。
本发明由于采用P阱与沟道双自对准的JFET注入型N沟道SiC MOSFET器件,解决了光刻精度不足的问题,且通过双自对准工艺,器件制备减少了光刻步骤,并易于精确控制沟道长度,同时,JFET注入降低了JFET电阻,其均提升了器件性能,改善了器件折衷特性。
Claims (9)
1.一种JFET注入型N沟道SiC MOSFET器件,其特征在于:包括外延层,外延层(1)的上部中间形成有JFET注入区,所述JFET注入区的两侧各形成一个P阱区,每个所述P阱区上表面的内侧形成有一个N+区,所述N+区外侧的所述P阱区的上表面成有一个P+区,所述外延层的上表面形成有栅介质层(6),所述栅介质层(6)的左右两侧分别延伸到所述N+区的上表面,所述栅介质层(6)的上表面形成有栅极(7),所述栅极(7)的外侧形成有层间介质(8),所述层间介质(8)将所述栅极(7)以及栅介质层(6)的左右侧面覆盖,且所述层间介质(8)与左右两侧的N+区的上表面接触,所述层间介质(8)的外侧形成有源极(9),所述源极(9)的左右两侧与所述P+区以及层间介质(8)外侧的N+区接触,所述外延层(1)的下表面形成有漏极(10)。
2.如权利要求1所述的JFET注入型N沟道SiC MOSFET器件,其特征在于:所述外延层(1)包括位于下侧的N+衬底(1-1)和位于上侧的N-漂移区(1-2)。
3.如权利要求2所述的JFET注入型N沟道SiC MOSFET器件,其特征在于:所述N-漂移区为N型4H-SiC。
4.一种JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于包括如下步骤:
S1:在外延层(1)上淀积第一介质层(2)作为离子注入缓冲层;在第一介质层(2)的表面淀积第二介质层(3),将JFET区上方的第二介质层(3)刻蚀,刻蚀后进行JFET区离子注入;
S2:在上述器件的表面淀积第三介质层(4),再大面积刻蚀第三介质层(4)并终止于第二介质层(3),使用湿法腐蚀去掉剩余的第二介质层(3),自对准形成P阱注入图形,在JFET区的两侧进行P阱离子注入;
S3:再淀积第四介质层(5),对第四介质层(5)进行光刻形成N型重掺杂源区图形,并在JFET区上方第三介质层(4)上形成侧墙,进行N型重掺杂源区离子注入,自对准形成沟道;
S4:腐蚀掉第三介质层(4)与第四介质层(5),光刻形成P型重掺杂接触区,进行离子注入;表面处理后,热氧化形成栅介质层(6),通过LPCVD淀积多晶硅作栅极完成正面结构;
S5:蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
5.如权利要求4所述的JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于,所述步骤S1具体包括如下步骤:
步骤S101:在N+型衬底(1-1)上外延生长厚度为5μm~15μm且掺杂浓度为5×1015~2×1016cm-3的N-型漂移区(1-2),在N-型漂移区(1-2)上淀积30nm~100nm的第一介质层(2)作为离子注入缓冲层;
步骤S102:在第一介质层(2)的上表面淀积0.4μm~2μm厚度的第二介质层(3),对JFET注入区上侧的第二介质层(3)进行光刻,形成JFET区图形,刻蚀后进行JFET区的N型离子注入,JFET区宽度为0.5μm ~5 μm,N型掺杂浓度为5×1016~1×1017 cm-3,深度为0.6~1.2μm。
6.如权利要求4所述的JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于,所述步骤S2具体包括如下步骤:
步骤S201:在步骤S1处理后的器件的上表面淀积0.3μm~2 μm厚度的第三介质层(4);
步骤S202:大面积刻蚀第三介质层(4)并终止于第二介质层(3),使得JFET注入区上侧的第三介质层(4)保留,然后使用湿法腐蚀去掉第三介质层(4)两侧的第二介质层(3),自对准形成P阱注入图形,进行P阱离子注入,P阱区域的宽度为4~7 μm,P型掺杂浓度为1×1017~8×1017cm-3,深度为0.6~1.2μm。
7.如权利要求4所述的JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于,所述步骤S3具体包括如下步骤:
步骤S301:在步骤S2处理后的器件的表面淀积0.1μm~1 μm厚度的第四介质层(5);
步骤S302、对所述第四介质层(5)进行光刻,光刻形成N型重掺杂源区图形,刻蚀,并在JFET注入区上方第三介质层(4)的左右两侧上形成侧墙,进行N型重掺杂源区离子注入,自对准形成沟道,沟道长度为0.1~1 μm,N型重掺杂源区深度为0.1~0.6 μm,N型掺杂浓度为1×1019~1×1021 cm-3。
8.如权利要求4所述的JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于,所述步骤S4具体包括如下步骤:
步骤S401、腐蚀去掉第三介质层(4)与第四介质层(5),光刻形成P型重掺杂接触区,进行离子注入,其深度为0.1~0.6 μm,掺杂浓度为1×1019~1×1021 cm-3;
步骤S402、腐蚀去掉剩余的第一介质层(2),在器件的表面热氧化生长栅介质层(6);
步骤S403、在所述栅介质层(6)的上表面使用LPCVD多晶硅工艺制作栅极(7);
步骤S404、在栅极(7)的外侧淀积层间介质(8),用于隔离多晶硅栅极与源极金属,在所述层间介质的外侧形成源极(9)金属。
9.如权利要求4所述的JFET注入型N沟道SiC MOSFET器件的制备方法,其特征在于,所述步骤S5具体包括如下步骤:
蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211434734.1A CN115714141A (zh) | 2022-11-16 | 2022-11-16 | JFET注入型N沟道SiC MOSFET器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211434734.1A CN115714141A (zh) | 2022-11-16 | 2022-11-16 | JFET注入型N沟道SiC MOSFET器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115714141A true CN115714141A (zh) | 2023-02-24 |
Family
ID=85233402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211434734.1A Pending CN115714141A (zh) | 2022-11-16 | 2022-11-16 | JFET注入型N沟道SiC MOSFET器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115714141A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117613097A (zh) * | 2024-01-24 | 2024-02-27 | 南京第三代半导体技术创新中心有限公司 | 碳化硅mosfet功率器件及其制造方法 |
CN117711949A (zh) * | 2024-02-05 | 2024-03-15 | 南京第三代半导体技术创新中心有限公司 | 改进型碳化硅mosfet及其制造方法 |
-
2022
- 2022-11-16 CN CN202211434734.1A patent/CN115714141A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117613097A (zh) * | 2024-01-24 | 2024-02-27 | 南京第三代半导体技术创新中心有限公司 | 碳化硅mosfet功率器件及其制造方法 |
CN117711949A (zh) * | 2024-02-05 | 2024-03-15 | 南京第三代半导体技术创新中心有限公司 | 改进型碳化硅mosfet及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111668312B (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
CN111987166B (zh) | 横向双扩散晶体管的制造方法 | |
CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
KR20100029701A (ko) | 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 | |
CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
JP4990458B2 (ja) | 自己整合されたシリコンカーバイトlmosfet | |
CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
CN109979987A (zh) | 一种屏蔽栅功率器件及制造方法 | |
CN107437566A (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
CN114068680A (zh) | 一种分裂栅mos器件及其制备方法 | |
CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
CN114597130B (zh) | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 | |
CN111276540A (zh) | 沟槽栅功率mosfet及其制造方法 | |
CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
CN113782444A (zh) | 一种底部厚氧沟槽mosfet器件的制造方法 | |
CN210156383U (zh) | 一种超结功率半导体器件 | |
CN210837711U (zh) | 一种深浅沟槽的金属氧化物半导体场效应晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |