CN113314592B - 一种集成sbr的低损耗高压超结器件及其制备方法 - Google Patents
一种集成sbr的低损耗高压超结器件及其制备方法 Download PDFInfo
- Publication number
- CN113314592B CN113314592B CN202110589057.XA CN202110589057A CN113314592B CN 113314592 B CN113314592 B CN 113314592B CN 202110589057 A CN202110589057 A CN 202110589057A CN 113314592 B CN113314592 B CN 113314592B
- Authority
- CN
- China
- Prior art keywords
- layer
- sbr
- type
- region
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229920003048 styrene butadiene rubber Polymers 0.000 title claims description 48
- 239000002174 Styrene-butadiene Substances 0.000 title claims description 44
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000008020 evaporation Effects 0.000 claims abstract description 11
- 238000001704 evaporation Methods 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims description 32
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 19
- 210000000746 body region Anatomy 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 238000004347 surface barrier Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- FAWGZAFXDJGWBB-UHFFFAOYSA-N antimony(3+) Chemical compound [Sb+3] FAWGZAFXDJGWBB-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及超结器件领域，公开了一种集成SBR的低损耗高压超结器件及其制备方法，其技术方案要点是在超结MOS器件上集成有SBR二极管，超结MOS器件包括N型外延层、N型衬底片，N型衬底片的外侧设置有蒸发层；N型外延层的表面有第一氧化层，N型外延层的外侧内部设置有深沟槽，深沟槽内填设有P型掺杂部，N型外延层在对应于MOS有源区的位置形成P型体区部；在P型体区部外侧设置有栅氧化层，栅氧化层的外侧有多晶层，在P型体区部的外侧边沿和栅氧化层边沿两侧下方之间设置有源极结构层，多晶层和源极结构层的外侧沉积设置有介质层；介质层进行开孔，开孔的孔底溅射设置势垒金属并形成势垒层，在开孔位置和介质层的外侧设置有金属层。
Description
技术领域
本发明涉及超结器件领域，更具体地说，它涉及一种集成SBR的低损耗高压超结器件及其制备方法。
背景技术
普通超结MOS功率管结构，如图2所示，由于引入深槽填充或外延生长方式形成P-pillar区域，带来更优Rsp的同时，为了电场平衡，P-pillar浓度较普通高压MOS的Body体区浓度要高出2个数量级以上，导致超结器件的体二极管效应和反向恢复特性较差，开关功耗略高。
发明内容
本发明的目的是提供一种集成SBR的低损耗高压超结器件及其制备方法，能够减少开关过程中的损耗，提高器件的稳定性和UIS特性。
本发明的上述技术目的是通过以下技术方案得以实现的：一种集成SBR的低损耗高压超结器件，包括超结MOS器件，且在超结MOS器件上集成有SBR二极管，所述超结MOS器件包括相互重叠连接的N型外延层、N型衬底片，所述N型衬底片的外侧设置有蒸发层；所述N型外延层的表面在对应于MOS终端区的位置设置有第一氧化层，在所述第一氧化层的范围内刻蚀并于刻蚀区域内设置有JFET注入层，所述N型外延层的外侧内部还设置有若干穿透所述第一氧化层和所述JFET注入层的深沟槽，所述深沟槽内填设有P型掺杂部，所述N型外延层在对应于MOS有源区的位置形成P型体区部；
在所述P型体区部外侧有源区位置生长设置有栅氧化层，所述栅氧化层的外侧沉积设置有多晶层，在所述P型体区部的外侧边沿和所述栅氧化层边沿两侧下方之间设置有源极结构层，所述多晶层和所述源极结构层的外侧沉积设置有介质层；
所述介质层对应于SBR二极管区域、MOS源极区的位置进行开孔，在所述SBR二极管区域的开孔深度到达多晶层的表面，在MOS源极区的开孔深度到达P型体区部，所述开孔的孔底溅射设置势垒金属并形成势垒层，在所述开孔位置和所述介质层的外侧沉积设置有金属层。
作为本发明的一种优选技术方案，在设置所述介质层时，通过选择性曝光工艺在所述介质层、所述多晶层以及所述第一氧化层之间形成多晶+场氧结构部或多晶刻蚀+介质填充部。
作为本发明的一种优选技术方案，对应于SBR二极管区域的多晶层宽度和厚度均小于对应于超结MOS器件Gate区域多晶层的宽度和厚度。
作为本发明的一种优选技术方案，所述SBR二极管区域的多晶表面势垒层和P型体区部的势垒层，共同与所述P型体区部边沿之间形成有低势垒沟道。
一种集成SBR的低损耗高压超结器件的制备方法，包括如下步骤：
在N型衬底片上形成N型外延层，得到外延片；
在外延片上形成第一氧化层，并进行JFET光刻及JFET注入，形成JFET注入层，得到JFET注入片；
对JFET注入片进行二氧化硅淀积，再进行光刻和刻蚀，在外延层上形成深沟槽，并在深沟槽内进行P型外延回填，形成P型掺杂部，得到超结器件P/N结构片；
对超结器件P/N结构片，在MOS有源区位置进行选择性曝光后进行注入、体区退火，形成P型体区部，得到P型体区片；
对P型体区片进行栅极氧化、沉积多晶并进行掺杂、多晶光刻、多晶刻蚀，形成栅氧化层和多晶层，得到带有栅极的结构片；
对带有栅极的结构片，进行N+光刻、N+注入及N+推阱，形成MOS器件的N+源极结构，即源极结构层，得到带有源极结构的结构片；
对带有源极结构的结构片，淀积介质，形成介质层，并进行光刻腐蚀，在MOS源极区、SBR二极管阳极区域的位置开孔，得到带有通孔的结构片；
对带有通孔的结构片进行势垒金属溅射并快速热退火，使势垒金属和N型外延层、多晶层形成势垒层接触，形成势垒层，得到具有势垒层的结构片；
对具有势垒层的结构片进行金属沉积并光刻，形成金属层，得到具有金属层的结构片；
对具有金属层的结构片的背面进行蒸发Ti-Ni-Ag的操作，形成蒸发层，得到超结MOS器件。
作为本发明的一种优选技术方案，在得到具有金属层的结构片后，进行钝化层沉积，钝化层光刻，腐蚀，沉积钝化层氮化硅7000-12000埃，然后光刻腐蚀，形成Gate和Source的开口区。
综上所述，本发明具有以下有益效果：在超结MOS器件中集成SBR二极管结构，SBR二极管区较短的多晶层和引入的金属势垒层最终与P型体区部形成低势垒沟道，此沟道能减少开关过程中的损耗，且集成SBR二极管的结构无Source源区，由于不存在寄生三极管结构，因此能提高器件的稳定性和UIS特性；同时通过选择性曝光工艺形成多晶+场氧结构部或多晶刻蚀+介质填充部的设计，可在不增加曝光层次的基础上，获得更低的米勒电容和栅极电荷，将进一步降低开关损耗。
附图说明
图1是本发明的集成SBR的低损耗高压超结器件有源区结构示意图；
图2是普通超结MOS功率管结构示意图；
图3是本发明的集成SBR的低损耗低栅极电荷的高压超结器件有源区结构示意图。
具体实施方式
以下结合附图对本发明作进一步详细说明。
本发明提供一种集成SBR的低损耗高压超结器件，如图1和3所示，包括超结MOS器件，且在超结MOS器件上集成有SBR二极管，超结MOS器件包括相互重叠连接的N型外延层、N型衬底片，N型衬底片的外侧设置有蒸发层；N型外延层的表面在对应于MOS终端区的位置设置有第一氧化层，在第一氧化层的范围内刻蚀并于刻蚀区域内设置有JFET注入层，N型外延层的外侧内部还设置有若干穿透第一氧化层和JFET注入层的深沟槽，N型外延层的外侧内部还设置有若干穿透第一氧化层的深沟槽，深沟槽内填设有P型掺杂部，N型外延层在对应于MOS有源区的位置形成P型体区部；
在P型体区部外侧有源区位置生长设置有栅氧化层，栅氧化层的外侧沉积设置有多晶层，且更具体的，对应于SBR二极管区域的多晶层宽度和厚度均小于对应于超结MOS器件Gate区域多晶层的宽度和厚度，在P型体区部的外侧边沿和栅氧化层边沿两侧下方之间设置有源极结构层，多晶层和源极结构层的外侧沉积设置有介质层，具体的，在设置所述介质层时，可通过选择性曝光工艺在所述介质层、所述多晶层以及所述第一氧化层之间形成多晶+场氧结构部或多晶刻蚀+介质填充部，引入了更低栅极电荷的有源区结构；
介质层对应于SBR二极管区域、MOS源极区的位置进行开孔，在SBR二极管区域的开孔深度到达多晶层的表面，在MOS源极区的开孔深度到达P型体区部，开孔的孔底溅射设置势垒金属并形成势垒层，更具体的，SBR二极管区域的多晶表面势垒层和P型体区部的势垒层，共同与P型体区部边沿之间形成有低势垒沟道，在开孔位置和介质层的外侧沉积设置有金属层。
对应于上述的一种集成SBR的低损耗高压超结器件，本发明还提供了制备方法，包括如下步骤：
在N型衬底片上形成N型外延层，得到外延片；即初始外延准备阶段：外延片的衬底采用N型（100）晶向，砷元素或锑元素掺杂，电阻率通常为0.001~0.005Ω.cm.选择不同的外延电阻率和厚度，可得到不同的器件耐压。通常电阻率为1~3Ω.cm，外延总厚度达到45-60um，器件耐压可以达到500V-800V。
在外延片上形成第一氧化层，并进行JFET光刻及JFET注入，形成JFET注入层，得到JFET注入片；即JFET光刻和imp阶段：在外延片上普长一层300埃-500埃的第一氧化层，用于JFET注入的掩蔽层。然后JFET光刻，再JFET注入，注入的能量为60Kev~80Kev，剂量为1E12~3E12，磷元素。该步骤的目的是对CELL中JFET区进行掺杂.
对JFET注入片进行二氧化硅淀积，再进行光刻和刻蚀，在外延层上形成深沟槽，并在深沟槽内进行P型外延回填，形成P型掺杂部，得到超结器件P/N结构片，即Trench光刻刻蚀及P型外延回填阶段：Hardmask（氧化层）淀积，Trench光刻，刻蚀，再生长一层牺牲氧化并去除，将Trench表面缺陷或颗粒等去除；之后进行Trench内EPI回填，形成超结MOS器件P/N结构。
对超结器件P/N结构片，在MOS有源区位置进行选择性曝光后进行注入、体区退火，形成P型体区部，得到P型体区片；即Body光刻、注入和退火阶段：在有源区进行选择性曝光后进行注入，量为4E13~6E13,注入能量为100Kev-140Kev，注入元素为硼。然后BODY退火，温度为1100℃，时间为30-180分钟。从而形成P型体区部。
对P型体区片进行栅极氧化、沉积多晶并进行掺杂、多晶光刻、多晶刻蚀，形成栅氧化层和多晶层，得到带有栅极的结构片；即栅氧，沉积多晶和多晶掺杂阶段、光刻、刻蚀阶段：栅氧化层厚度一般500-1500埃，沉积多晶厚度6000-8000埃并进行掺杂，多晶光刻和刻蚀，注意的SBR二极管区域多晶层宽度较MOS区域Gate多晶层略短1~3um，且SBR二极管区域的多晶为独立浮空多晶，不连接GateBus或Finger结构。
对带有栅极的结构片，进行N+光刻、N+注入及N+推阱，形成MOS器件的N+源极结构，即源极结构层，得到带有源极结构的结构片；即NP光刻、NP注入、NP推进阶段：形成主MOS管源区，NP注入剂量：5E15~1E16,注入能量：60Kev-120Kev，注入元素：砷。NP推阱温度：950℃，时间：30分钟。
对带有源极结构的结构片，淀积介质，形成介质层，并进行光刻腐蚀，在MOS源极区、SBR二极管阳极区域的位置开孔，得到带有通孔的结构片；即生成介质，孔光刻，孔腐蚀阶段：沉积介质BPSG（硼磷硅玻璃）10000埃；然后开孔，MOS源极区正常开孔，而SBR二极管阳极区域多晶层表面介质全部刻开，孔刻蚀完成后继续追加过刻腐蚀，外延位置向下刻蚀1000~5000埃，SBR二极管区域的多晶层剩余1000埃左右。
对带有通孔的结构片进行势垒金属溅射并快速热退火，使势垒金属和N型外延层、多晶层形成势垒层接触，形成势垒层，得到具有势垒层的结构片；即溅射势垒金属阶段，选择Ti或者Ni金属，溅射300~1000埃，再溅射TIN阻挡层300~1000埃；接着用650~750℃30~60S的快速热退火工序，使势垒金属和N型外延层、多晶层形成势垒层接触，势垒层富有可自由移动的电子，此时SBR区的阳极下寄生漏极和栅极形成，MOS区则形成良好孔接触。
对具有势垒层的结构片进行金属沉积并光刻，形成金属层，得到具有金属层的结构片；即溅射金属，金属光刻，腐蚀阶段：沉积4um铝，然后光刻腐蚀铝，形成MOS的栅区和源区。
对具有金属层的结构片的背面进行蒸发Ti-Ni-Ag的操作，形成蒸发层，得到超结MOS器件。可选的，在得到具有金属层的结构片后，背面蒸发之前，进行钝化层沉积，钝化层光刻，腐蚀阶段：沉积钝化层氮化硅7000-12000埃，然后光刻腐蚀，形成Gate和Source的开口区。
在本发明中，如图1所示，在超结MOS器件中集成SBR二极管结构，SBR二极管区较短的多晶层和引入的金属势垒层最终与P型体区部形成低势垒沟道，此沟道能减少开关过程中的损耗，且集成SBR二极管的结构无Source源区，由于不存在寄生三极管结构，因此能提高器件的稳定性和UIS特性；同时如图3所示，在图1的基础上，通过选择性曝光工艺形成多晶+场氧结构部或多晶刻蚀+介质填充部的设计，可在不增加曝光层次的基础上，获得更低的米勒电容和栅极电荷，将进一步降低开关损耗。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种集成SBR的低损耗高压超结器件，其特征是：包括超结MOS器件，且在超结MOS器件上集成有SBR二极管，所述超结MOS器件包括相互重叠连接的N型外延层、N型衬底片，所述N型衬底片的外侧设置有蒸发层；所述N型外延层的表面在对应于MOS终端区的位置设置有第一氧化层，在所述第一氧化层的范围内刻蚀并于刻蚀区域内设置有JFET注入层，所述N型外延层的外侧内部还设置有若干穿透所述第一氧化层和所述JFET注入层的深沟槽，所述深沟槽内填设有P型掺杂部，所述N型外延层在对应于MOS有源区的位置形成P型体区部；
在所述P型体区部外侧有源区位置生长设置有栅氧化层，所述栅氧化层的外侧沉积设置有多晶层，在所述P型体区部的外侧边沿和所述栅氧化层边沿两侧下方之间设置有源极结构层，所述多晶层和所述源极结构层的外侧沉积设置有介质层；
所述介质层对应于SBR二极管区域、MOS源极区的位置进行开孔，在所述SBR二极管区域的开孔深度到达多晶层的表面，在MOS源极区的开孔深度到达P型体区部，所述开孔的孔底溅射设置势垒金属并形成势垒层，在所述开孔位置和所述介质层的外侧沉积设置有金属层；
对应于SBR二极管区域的多晶层宽度和厚度均小于对应于超结MOS器件Gate区域多晶层的宽度和厚度；所述SBR二极管区域的多晶表面势垒层和P型体区部的势垒层，共同与所述P型体区部边沿之间形成有低势垒沟道，且集成SBR二极管的结构无源区。
2.根据权利要求1所述的一种集成SBR的低损耗高压超结器件，其特征是：在设置所述介质层时，通过选择性曝光工艺在所述介质层、所述多晶层以及所述第一氧化层之间形成多晶+场氧结构部或多晶刻蚀+介质填充部。
3.一种集成SBR的低损耗高压超结器件的制备方法，其特征是：包括如下步骤：
在N型衬底片上形成N型外延层，得到外延片；
在外延片上形成第一氧化层，并进行JFET光刻及JFET注入，形成JFET注入层，得到JFET注入片；
对JFET注入片进行二氧化硅淀积，再进行光刻和刻蚀，在外延层上形成深沟槽，并在深沟槽内进行P型外延回填，形成P型掺杂部，得到超结器件P/N结构片；
对超结器件P/N结构片，在MOS有源区位置进行选择性曝光后进行注入、体区退火，形成P型体区部，得到P型体区片；
对P型体区片进行栅极氧化、沉积多晶并进行掺杂、多晶光刻、多晶刻蚀，形成栅氧化层和多晶层，得到带有栅极的结构片；
对带有栅极的结构片，进行N+光刻、N+注入及N+推阱，形成MOS器件的N+源极结构，即源极结构层，得到带有源极结构的结构片；
对带有源极结构的结构片，淀积介质，形成介质层，并进行光刻腐蚀，在MOS源极区、SBR二极管阳极区域的位置开孔，得到带有通孔的结构片；
对带有通孔的结构片进行势垒金属溅射并快速热退火，使势垒金属和N型外延层、多晶层形成势垒层接触，形成势垒层，得到具有势垒层的结构片；
对具有势垒层的结构片进行金属沉积并光刻，形成金属层，得到具有金属层的结构片；
对具有金属层的结构片的背面进行蒸发Ti-Ni-Ag的操作，形成蒸发层，得到超结MOS器件；
所述超结MOS器件中，对应于SBR二极管区域的多晶层宽度和厚度均小于对应于超结MOS器件Gate区域多晶层的宽度和厚度；所述SBR二极管区域的多晶表面势垒层和P型体区部的势垒层，共同与所述P型体区部边沿之间形成有低势垒沟道，且集成SBR二极管的结构无源区。
4.根据权利要求3所述的一种集成SBR的低损耗高压超结器件的制备方法，其特征是：在得到具有金属层的结构片后，进行钝化层沉积，钝化层光刻，腐蚀，沉积钝化层氮化硅7000-12000埃，然后光刻腐蚀，形成Gate和Source的开口区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110589057.XA CN113314592B (zh) | 2021-05-28 | 2021-05-28 | 一种集成sbr的低损耗高压超结器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110589057.XA CN113314592B (zh) | 2021-05-28 | 2021-05-28 | 一种集成sbr的低损耗高压超结器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113314592A CN113314592A (zh) | 2021-08-27 |
| CN113314592B true CN113314592B (zh) | 2023-04-11 |
Family
ID=77375881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110589057.XA Active CN113314592B (zh) | 2021-05-28 | 2021-05-28 | 一种集成sbr的低损耗高压超结器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113314592B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114520144B (zh) * | 2022-04-21 | 2022-06-28 | 南京华瑞微集成电路有限公司 | 一种半导体器件及其制作方法、高精度过温保护电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185957A (zh) * | 2020-05-08 | 2021-01-05 | 娜美半导体有限公司 | 一种集成sbr的sgt mosfet |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8058685B2 (en) * | 2009-07-08 | 2011-11-15 | Force Mos Technology Co., Ltd. | Trench MOSFET structures using three masks process |
| CN105977308B (zh) * | 2016-06-21 | 2023-06-02 | 华润微电子（重庆）有限公司 | 超级势垒整流器器件及其制备方法 |
| CN109817720A (zh) * | 2019-01-30 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及制造方法 |
| US11114558B2 (en) * | 2019-10-18 | 2021-09-07 | Nami MOS CO., LTD. | Shielded gate trench MOSFET integrated with super barrier rectifier |
-
2021
- 2021-05-28 CN CN202110589057.XA patent/CN113314592B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185957A (zh) * | 2020-05-08 | 2021-01-05 | 娜美半导体有限公司 | 一种集成sbr的sgt mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113314592A (zh) | 2021-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331467B1 (en) | Method of manufacturing a trench gate field effect semiconductor device | |
| CN111463281B (zh) | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 | |
| CN115831759B (zh) | 一种集成sbd结构的sgt mosfet及其制作方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| US11837630B1 (en) | Semiconductor device for reducing switching loss and manufacturing method thereof | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN211295110U (zh) | 一种优化电特性的dmos | |
| CN107134492B (zh) | 超级结功率器件及其制造方法 | |
| CN114597130B (zh) | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN115332329A (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
| CN110739349A (zh) | 一种碳化硅横向jfet器件及其制备方法 | |
| CN117766403B (zh) | 一种优化电位分布的sgt器件及其制作方法 | |
| CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
| CN117954479B (zh) | 一种平面栅极功率器件及其制造方法 | |
| CN112117330B (zh) | 一种改善深槽超结mosfet耐压的器件结构及其工艺方法 | |
| CN114628496B (zh) | 一种沟槽型功率半导体器件结构及其制作方法 | |
| CN113921400B (zh) | 集成鳍式sbd结构的沟槽栅mosfet及其制造方法 | |
| CN111276544A (zh) | 一种优化电特性的dmos及其制造方法 | |
| CN118098940A (zh) | 一种沟道长度可控的自对准沟槽型功率器件及其制作方法 | |
| CN117954479A (zh) | 一种平面栅极功率器件及其制造方法 | |
| CN116417501A (zh) | 一种横纵向功率mosfet器件及制造方法 | |
| CN117790312A (zh) | 一种具有High K介质的超结SGT结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |