CN110998861A - 带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型mosfet - Google Patents

带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型mosfet Download PDF

Info

Publication number
CN110998861A
CN110998861A CN201980002353.6A CN201980002353A CN110998861A CN 110998861 A CN110998861 A CN 110998861A CN 201980002353 A CN201980002353 A CN 201980002353A CN 110998861 A CN110998861 A CN 110998861A
Authority
CN
China
Prior art keywords
substrate
pillar
schottky
buried
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980002353.6A
Other languages
English (en)
Other versions
CN110998861B (zh
Inventor
丘树坚
王兆伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/657,376 external-priority patent/US10777689B1/en
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN110998861A publication Critical patent/CN110998861A/zh
Application granted granted Critical
Publication of CN110998861B publication Critical patent/CN110998861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

屏蔽型肖特基异质结功率晶体管由碳化硅(SiC)晶圆制成，该晶圆具有SiC外延层，该外延层包括N+源极和位于栅极下方的硅N外延层，其沟道迁移率比SiC高。晶片的块体是与背面金属接触的N+SiC漏极。沟槽形成在异质结晶体管之间。与N+源极接触的金属延伸到沟槽中，与N‑SiC衬底形成肖特基二极管。沟槽侧面的P+抽头将金属连接到异质结栅极下方的P‑SiC体二极管，并防止肖特基金属直接接触P体二极管。在沟槽肖特基二极管下方和异质结晶体管下方形成带有P+柱帽的掩埋P柱。P柱通过与N衬底平衡电荷来提供屏蔽，充当电介质以减小柱上方的电场。

Description

带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型MOSFET
技术领域
本发明涉及功率晶体管，特别涉及具有肖特基(Schottky)二极管和掩埋式屏蔽(buried shielding)的碳化硅(SiC)异质结功率晶体管。
背景技术
功率晶体管承载的高电流会损坏半导体器件，从而降低可靠性。功率晶体管的效率和可靠性可能会受到金属氧化物半导体场效应晶体管(MOSFET)沟道和体二极管的限制。与传统的硅(Si)衬底相比，诸如碳化硅(SiC)或氮化镓(GaN)之类的复合衬底可产生更高的效率和更可靠的器件。
但是，SiC沟道中的电子迁移率低于硅沟道中的电子迁移率，从而导致SiC器件中较高的沟道传导损耗。SiC体二极管的较高正向电压也会引起较高的传导损耗。体二极管具有双极性电流，因此在开关期间存在时间延迟，从而导致开关损耗。随着时间的推移，退化会逐渐增加漂移区电阻，从而降低体二极管的可靠性。电荷会被困在SiC沟道和栅氧化层之间的界面中，从而随着时间的推移而改变阈值电压。
期望有一种在碳化硅(SiC)衬底上构造的功率晶体管。期望有一种异质结器件，该异质结器件在SiC衬底上具有硅沟道，以减少困在栅氧化层界面处的电荷，并提高迁移率。期望有一种肖特基二极管，提供单极性而不是双极性电流，以减少开关损耗并提高可靠性。期望有掩埋式屏蔽，以减少肖特基二极管和异质结栅极附近的电场拥挤。期望有一种屏蔽的、集成的肖特基二极管、异质结碳化硅器件。
附图说明
图1是具有沟槽型肖特基二极管和掩埋式屏蔽的SiC异质结功率晶体管的示意图。
图2A-2C突出显示由掩埋式P柱提供的屏蔽。
图3显示当肖特基二极管被正向偏压时的电流流动。
图4显示异质结晶体管中的栅极控制的沟道电流。
图5是具有图1所示的沟槽型肖特基二极管和P柱的异质结晶体管的示意图。
图6的垂直截面图为图7-9的水平截面图确定垂直位置。
图7是穿过异质结晶体管沟道的水平截面图。
图8是穿过体二极管的水平截面图。
图9是穿过P柱的水平截面图。
图10显示两个排列在一起的异质结晶体管单元。
图11A-11V是用于制造屏蔽型肖特基异质结功率晶体管的工艺流程图。
具体实施方式
本发明涉及功率晶体管的改进。以下描述以使本领域普通技术人员能够制造和使用在特定应用及其要求的上下文中所提供的本发明。对本领域技术人员而言，对优选实施例的各种修改将是显而易见的，本发明定义的一般原理可以应用于其他实施例。因此，本发明并不限于所示和所述的特定实施例，而是应被赋予与本发明披露的原理和新颖特征一致的最宽范围。
图1是具有沟槽型肖特基二极管和掩埋式屏蔽的SiC异质结功率晶体管示意图。高掺杂的N+SiC晶片衬底形成N+漏极52，漏极金属28形成在背面。N+漏极52非常厚，例如150-350微米，并作为机械衬底或晶圆支撑其他薄层(小于20微米)。
轻掺杂的N衬底50和P柱40、42和P+柱帽44，一起在N+漏极52上生长为一个或多个外延层。P体二极管30通过P+抽头36连接到源极金属26，同时N+源极32也与源极金属26接触。N+源极32、P+抽头36、P体二极管30、N衬底50、P柱40、42、P+柱帽44和N+漏极52均为碳化硅(SiC)。
Si N-外延34(Si N-Epi 34)是一个硅层，其在SiC层上生长为外延层。Si N-外延34形成MOS沟道，其由多晶硅栅极22控制。栅氧化层25生长在Si N-外延34上方，并将Si N-外延34与多晶硅栅极22分离。绝缘体24将源极金属26与多晶硅栅极22隔离开。
沟槽20形成在N衬底50中并且在P+抽头36之间。肖特基金属38沉积在沟槽20的壁上。肖特基金属38与N衬底50形成肖特基二极管结，并形成与P+抽头36的欧姆或肖特基接触。肖特基金属38和源极金属26有直接的金属对金属接触。
中心P柱42可以比其他P柱40更短，以允许更深的沟槽20。中心P柱42可以在沟槽20的居中位置，并且延伸超过沟槽20的角落以屏蔽沟槽20的肖特基二极管，并防止在肖特基结处的电流拥挤。P柱40可以位于MOS栅极之下，在Si N-外延34的源极边缘下方。P柱40可以比中心P柱42更高，以减小Si N-外延34和P柱40之间的漂移距离(drift distance)。
图2A-2C突出显示由掩埋式P柱提供的屏蔽。在图2A-2C，偏压10将一正电压施加到漏极金属28，而将一负电压施加到源极金属26。肖特基二极管因为该反向偏压而关闭。施加到多晶硅栅极22上的栅极电压(未示出)低于晶体管阈值电压VTH，因此该栅极关闭。
在图2A，由于P柱40中过量的p型掺杂，在N衬底50与P柱40、42之间的界面处，N衬底50中的自由电子被吸引向P柱40、42。由于N衬底50中过量的n型掺杂，P柱40、42中的自由空穴被引向N衬底50。
在图2B，空穴和电子沿着N衬底50与P柱40、42和P+柱帽44之间的界面结成对。自由空穴和电子的正负电荷的电相互吸引，它们沿着界面结成对。由于自由空穴和电子是成对的，因此电荷是平衡的。
在图2C，当肖特基二极管处于反向偏压时，沿着柱界面的平衡的自由载流子充当电介质。由于自由载流子是沿着界面边界配对的，因此很少的自由载流子载有电流。P柱40、42之间的N衬底50中的自由电子已向侧面漂移到与P柱40、42和P+柱帽44的界面，从而导致几乎没有自由电子来承载电流。因此，在P柱40、42和P+柱帽44之间的N衬底50内的N区域51用作电介质层。P柱40、42和P+柱帽44同样用作电介质层。
线55下方的N区域51和P柱40、42以及P+柱帽44可以承载高电场(E场)。线55下方的高电场允许线55上方有减小的电场。因为P柱40、42和P+柱帽44提供如图2A-2C所示的电荷平衡，所以线55上方的N衬底50中的N漂移区53有较低的E场。在沟槽20的底部中的肖特基金属38附近，电场减小，从而提高了肖特基二极管的可靠性和效率。
高E场通过P柱40、42，落在P+柱帽44上，然后下降到较低E场，穿过N衬底50到达肖特基金属38。因此，高E场集中在P+柱帽44上，而不是肖特基二极管上。阻断电压得到改善，可靠性得到改善。P+柱帽44的掺杂高于P柱40、42，因此P+柱帽44用作E场阻挡层，突然地将E场锁定在P柱40、42内。
图3显示当肖特基二极管被正向偏压时的电流流动。偏压10被反转，使得漏极-源极电压VDS为负。小于VTH的栅极偏压(未示出)使得晶体管栅极关闭。
电子被正向偏压的肖特基二极管结吸收，其中沟槽20中肖特基金属38与N衬底50接触。N衬底50中的自由电子从P柱40、42之间的N+漏极52流向与肖特基金属38的结，其中电子可以通过金属流到电压源的正极端，例如偏压10。由于肖特基二极管结中没有p型材料，只有肖特基金属38，因此肖特基结没有双极性电流，也没有注入空穴。相反，如P+抽头36和P体二极管30到N衬底50的pn结有双极性电流，因为空穴会注入到pn结处的p型材料中。由于只有电子，而不是空穴，是需要漂移到结界面的自由载流子，因此肖特基二极管可以在开关期间更快地恢复。使用肖特基二极管可减少双极性退化，从而提高可靠性和效率。
图4显示异质结晶体管中的栅极控制的沟道电流。偏压10向漏极金属28施加的电压比向源极金属26施加的电压更高，VDS>0。高于VTH的栅极偏置电压(未示出)被施加到多晶硅栅极22，从而导通晶体管沟道。多晶硅栅极22上的高栅极电压将自由电子拉向栅氧化层25，以在Si N-外延34中形成一个导电沟道。来自偏压10的负极端的电子流过源极金属26到N+源极32，然后流过形成在多晶硅栅极22下方的Si N-外延34中的沟道，到达N衬底50。然后这些电子流过在P柱40之间的N衬底50，流到N+漏极52，然后流过漏极金属28到达偏压10的正极端。
可以对施加到多晶硅栅极22的栅极电压进行调制，以调制流过Si N-外延34的电流。栅极电压的调制可以允许各种应用，例如功率转换器、逆变器、车载充电器等。
如图2A-2C所示，P柱40上方的E场减小。特别地，Si N-外延34中的栅氧化层25附近的E场减小了大约一个数量级，从106V/cm2降低到105V/cm2。硅的击穿E场约为3x 105V/cm2，介于106V/cm2至105V/cm2之间。当存在P柱40时，可以使用硅，但是当不存在P柱40时，可以不使用硅。由P柱40产生的较低的E场，使硅Si而不是碳化硅SiC被用于多晶硅栅极22下方的沟道。没有P柱40，较高的E场将需要具有较高击穿E场的SiC用于沟道。
由于P柱40的屏蔽，较低的E场使得晶体管沟道可以使用硅(Si N-外延34)而不是SiC。由于硅沟道比碳化硅沟道具有更高的迁移率，因此使用Si N-外延34的异质结沟道可降低沟道电阻并提高效率。由于硅Si而不是SiC具有更高的沟道迁移率，沟道电阻可提高10倍。由于晶体管的导通电阻包括沟道电阻以及通过N衬底50的电阻，因此对于使用Si N-外延34和P柱40的650V MOSFET，总导通电阻可提高约20％。
异质结沟道的另一个优点是硅在与栅氧化层25的界面处具有较少的界面陷阱。硅具有更规则的晶体结构，因为它仅包含除少数掺杂原子之外的Si原子。相反，碳化硅(SiC)在晶格中同时具有硅和碳原子。Si和C原子具有不同的物理尺寸，这会导致晶格应力。增加的晶格应力会降低SiC的迁移率，并在与栅氧化层的界面处产生更多的界面陷阱。
特别地，SiC在栅氧化层处的界面陷阱密度是Si的约100倍。这些界面陷阱会在半导体沟道(Si或SiC)和栅氧化层之间的界面处困住/捕获电荷。随着时间的流逝，就会困住/捕获越来越多的电荷，这就需要增加晶体管导通所需的阈值电压以补偿这些被捕获的电荷。该阈值漂移是不希望的，因为它会随着时间的推移降低可靠性。阈值漂移可能取决于器件的工作条件–栅极导通的总时间越长，捕获的电荷越多，阈值漂移也越大。由于可靠性取决于使用情况，因此非常不希望这样依赖于工作条件。
图5是具有图1所示的沟槽型肖特基二极管和P柱的异质结晶体管的示意图。异质结晶体管106由多晶硅栅极22作为栅极G、N+源极32作为源极S、N+漏极52作为漏极D形成的。
异质结晶体管106的沟道是Si N-外延34，并且还包括在P柱40之间的N衬底50。异质结晶体管106的块体(bulk)或衬底节点是P体二极管30，其通过P+抽头36连接到源极金属26。异质结晶体管106是n沟道晶体管(NMOS器件)。
体二极管102的阳极连接到源极S，其阴极连接到漏极D。阳极有源极金属26连接到P+抽头36和P体二极管30，P体二极管30在P体二极管30和N衬底50之间具有pn结。阴极端通过漏极金属28和N+漏极52连接到N衬底50。
肖特基二极管104的阳极端连接到源极S，阴极连接到漏极D。阳极有源极金属26连接到肖特基金属38，肖特基金属38在肖特基金属38和N衬底50之间具有金属-半导体结。阴极端通过漏极金属28和N+漏极52连接到N衬底50。
肖特基二极管104具有比pn结更低的正向偏压电压降，因此，肖特基二极管104将在pn二极管即体二极管102之前导通。由于肖特基金属-半导体结的正向压降比pn结的正向压降低，所以对于任何特定的施加电压，肖特基二极管104的传导电流密度也将比体二极管102的传导电流密度更高。
图6的垂直截面图为图7-9的水平截面图确定垂直位置。图6与图1相同。横截面62显示在图7，穿过Si N-外延34、N+源极32、P+抽头36、肖特基金属38和沟槽20。横截面64显示在图8，穿过P体二极管30、P+抽头36、肖特基金属38和沟槽20。横截面66显示在图9，穿过N衬底50和P柱40、42。
图7是穿过异质结晶体管沟道的水平截面图。图7显示图6所示的横截面62，穿过SiN-外延34、N+源极32、P+抽头36、肖特基金属38和沟槽20。Si N-外延34可以围绕在N+源极32周围形成一个甜甜圈形或环形，N+源极32可以围绕在P+抽头36和沟槽20周围形成一个环形，沟槽20侧面上具有肖特基金属38。N衬底50保留在Si N-外延34外部的拐角中。
图8是穿过体二极管的水平截面图。图8显示穿过P体二极管30、P+抽头36、肖特基金属38和沟槽20的横截面64。P体二极管30的边缘可以与P柱40的中心对齐，P柱40在横截面64的下方，因此在图8中用虚线显示。P体二极管30的这种布置有助于引导沟道电流从Si N-外延34到从相邻对的P柱40之间流过，并且不靠近中心P柱42(未示出，但在沟槽20下方)。这种对齐改善了电流扩散并减小了MOSFET和体二极管的电阻。
图9是穿过P柱的水平截面图。图9显示穿过N衬底50和P柱40、42的横截面66。一旦中心P柱42被8个P柱40包围，则肖特基二极管电流主要流过靠近中心P柱42的N衬底50，而来自Si N-外延34的沟道电流主要流过P柱40和图的周边之间的N衬底50，远离中心P柱42。
图10显示两个排列在一起的异质结晶体管单元。可以同时排列一个以上的异质结晶体管。每个异质结晶体管单元都具有一个Si N-外延34环，该环围绕着沟槽20中的肖特基金属38。每个单元都有自己的源极金属26，该源极金属可以与其他单元的源极金属26分离，或者可以连接在一起用作并联晶体管，可以承载更多电流。所有单元共享N衬底50、N+漏极52和漏极金属28。
来自沟槽20中的肖特基二极管的肖特基电流可以流过中心P柱42和周围P柱40之间的N衬底50。来自Si N-外延34的异质结晶体管沟道电流可以流过相邻P柱40之间的N衬底50，例如在图10的中间，在两个相邻的P柱40之间。
图11A-11V是用于制造屏蔽型肖特基异质结功率晶体管的制作流程。可以使用图11A-11V描述的半导体过程来制造图1-10的器件。在图11A，进来的碳化硅(SiC)晶片有高掺杂N+区域形成的N+漏极52，以及轻掺杂N区域的SiC形成在晶片的上表面上，其形成底部N衬底50。N+漏极52的厚度可以为150-350μm，而N衬底50的初始外延层可以小于20μm，也许只有几微米。初始晶片可以进行标准的RCA清洁。
在图11B，在晶片上生长一氧化物层，并且将光致抗蚀剂(未示出)施加至晶片的上表面，并通过曝光和显影或通过其他方法(例如，通过离子束直接写入)进行图案化。使用图案化光致抗蚀剂的图案蚀刻氧化物层，以形成氧化物掩模74，该氧化物掩模74在去除光致抗蚀剂时保留。在图11C，使用氧化物掩模74进行蚀刻，蚀刻掉没有氧化物掩模74覆盖的一部分N衬底50。在图11D，当去除氧化物掩模74时，保留N衬底50的岛。
在图11E，通过p型SiC材料的外延生长来填充N衬底50的岛之间的被蚀刻掉的间隙。该生长的p-SiC形成P柱40、42的底部，直接连接到N+漏极52。化学机械平面化(Chemical-Mechanical Planarization，CMP)去除在N衬底50的岛的顶部上形成的任何p-SiC外延，从而获得如图所示的平坦顶表面。
在图11F，使用n型而不是p型SiC进行外延生长，从而增加了N衬底50的高度。在N衬底50顶部的、没有P柱40的区域上形成氧化物掩模74。然后，通过蚀刻去除在P柱40、42顶部上形成的n-SiC外延，然后去除氧化物掩模74。这些在图11E-11F的步骤可以重复多次，直到获得如图11F所示的中心P柱42的期望高度。
一旦中心P柱42达到期望的高度，则当P柱40要生长得更高时，中心P柱42可以和N衬底50一起被保护性的氧化物掩模74覆盖，从而允许P柱40高于中心P柱42，如图11G所示。或者，所有P柱40、42都长得更高，然后仅将中心P柱42蚀刻到期望高度，而不蚀刻周围的P柱40。
在图11H，p+SiC材料的外延生长，在整个晶片上形成新的p+层，并填充了中心P柱42的顶部的间隙。这种生长的p+SiC在中心P柱42的顶部形成P+柱帽44。化学机械平面化(CMP)去除了在N衬底50的岛的顶部和P柱40的顶部上形成的任何p+SiC外延，获得了如图所示的平坦顶表面。
在图11I，在N衬底50上生长n-SiC外延。在n-SiC外延生长之后，在N衬底50顶部的、没有P柱40的区域上形成氧化物掩模74。然后通过蚀刻去除在P柱40顶部上形成的n-SiC外延，然后去除氧化物掩模74。通过p型SiC材料的外延生长来填充N衬底50岛之间的蚀刻掉的间隙。化学机械平面化(CMP)去除在N衬底50的岛的顶部上形成的任何p-SiC外延，从而获得了如图所示的平坦顶表面。P柱40和N衬底50的高度增加，并且重复该过程直到达到P柱40的期望高度。然后，再进行n-SiC外延、图案化、和蚀刻以在P柱40的顶部上方形成间隙，如图11J所示。
在图11K，p+SiC材料的外延生长在整个晶片上形成新的p+层，并填充了P柱40顶部的间隙。该生长的p+SiC在周围P柱40的顶部上形成P+柱帽44。化学机械平面化(CMP)去除了在N衬底50的岛的顶部上形成的任何p+SiC外延，从而获得了平坦的顶表面。或者，可以使用离子注入在P柱40的顶部上形成P+柱帽44。
在图11L，通过在下面的N衬底50和P柱40的顶部上的P+柱帽44上外延生长n型SiC材料，增加了N衬底50的厚度。可以进行一个或多个外延生长和CMP步骤。
在图11M，氧化物沉积、掩膜和蚀刻氧化物层允许进行离子注入。对于P+、P-和N+的三个离子注入，这些步骤总共可以重复3次。这三个离子注入在退火以修复离子注入损伤之后形成P+抽头36、P体二极管30和N+源极32。在该步骤中，P+抽头36比最终的P+抽头36宽，这是因为此步骤的P+抽头36还包括稍后将在形成沟槽20时去除的部分。
在图11N，进行氧化物沉积，施加光致抗蚀剂并进行图案化，蚀刻氧化物以在N+源极32和P+抽头36上形成氧化物掩模68。在去除光致抗蚀剂之后，氧化物掩模68的岛被用来刻蚀掉一部分P体二极管30和N衬底50以获得图11N所示的轮廓。进行蚀刻直到N衬底50的表面到达N+源极32和P体二极管30之间的界面。
在图11O，去除氧化物掩模68，清洁，在晶片的表面上沉积外延层，通过CMP平面化。尽管所有先前的外延层都是SiC，但这次外延层是硅。形成n型Si外延层作为Si N-外延34。
在图11P，重复CMP以去除多余的Si N-外延34，直到N+源极32和P+抽头36顶部的SiN-外延34被完全去除，仅留下在N+源极32隔壁的Si N-外延34，但没有在N+源极32上方的SiN-外延34。因此Si N-外延34和N+源极32有一个共平面的表面。然后，在Si N-外延34上方以及在其他层(例如N+源极32和P+抽头36，它们是SiC而不是Si)上生长栅氧化层25。多晶硅栅极22沉积在栅氧化层25上方。
在图11Q，对多晶硅栅极22进行掩模、图案化和蚀刻。去除未被多晶硅栅极22覆盖的栅氧化层25，暴露出N+源极32和P+抽头36。
在图11R，在晶片上沉积诸如层间电介质(Inter-Layer-Dielectric，ILD)的绝缘体，图案化、蚀刻，以在多晶硅栅极22的顶部上形成绝缘体24，并且在P+抽头36的中心上方形成绝缘体27。在图11S，在N+源极32和P+抽头36的暴露表面上形成欧姆接触。可在先前的绝缘体24、27蚀刻结束和到达N+源极32的表面时引入气体，形成欧姆接触。可以通过化学气相沉积(CVD)或其他工艺(例如退火或溅射)形成金属硅化物接触。欧姆接触33形成在N+源极32的表面上和P+抽头36的表面上。
在图11T，施加掩模并进行蚀刻，以在P+抽头36的中间蚀刻出沟槽20，在沟槽20的两侧上留下较小的P+抽头36。去除掩模，沉积金属，图案化，蚀刻，形成源极金属26和沟槽20内的肖特基金属38，如图11U所示。源极金属26和肖特基金属38可以具有相同的金属成分，或者可以有不同的化学式，可以同时或顺序地沉积。可以进行退火以形成肖特基接触，其中肖特基金属38接触沟槽20内的N衬底50。
在图11V，将金属施加到晶片的背面，以形成漏极金属28，该漏极金属28与N+漏极52形成欧姆接触。制作的最终器件与图1所示有相同的轮廓。
【替代实施例】
发明人还考虑了若干个其他实施例。例如，可以使用不同的尺寸、形状、布局和轮廓。可以针对所使用的特定工艺来调整各个层的厚度。掺杂水平和掺杂密度也可以改变。可以使用各种组合的结构。源极金属26和肖特基金属38可以是同一金属层的一部分，或者可以是彼此接触的分开的金属层。沟槽20可以用源极金属26填充。肖特基金属38的厚度可以更厚并且可以填充沟槽20，或者在沟槽20的壁和底部上可以非常薄，在肖特基金属38上有其他金属。P+抽头36可以是掩埋层，其与沟槽20侧壁的肖特基金属38或源极金属26接触，并不与顶表面上的源极金属26接触。P+抽头36不必接触N+源极32，但可以在其间具有另一层，例如N衬底50。
对于增强器件，晶体管阈值电压VTH可以大于零，或者对于耗尽型器件，晶体管阈值电压VTH可以小于零。可以调节Si N-外延34和N衬底50的掺杂水平以调节阈值。
举一个掺杂水平的例子，N衬底50可以是1016至1019，Si N-外延34可以是1015至1018，P体二极管30可以是1016至1019，P柱40、42可以是1016至1019，P+柱帽44、P+抽头36、N+源极32和N+漏极52可以为1017至1020。
如图所示，P体二极管30的边缘可以与P柱40的中心对齐，或者可以有其他对齐。多晶硅栅极边缘处的Si N-外延34下方的P体二极管30的对齐可以向右或向左移动。P体二极管30可以比P+抽头36深或浅，只要P体二极管30与P+抽头36接触就行。可以在多晶硅栅22下方有较厚场氧化物的额外区域，在一些工艺中，可以在这些场氧化物区域上方或在栅氧化层25上方直接与多晶硅层22形成与金属层的接触。
在一些实施例中，可以删除P+柱帽44。如果没有P+柱帽44，P柱40、42内的高E场可能会溢出到N衬底50中，增加N衬底50中的E场。当总的正负电荷平衡时，电荷平衡得到改善，当N衬底50的集成的掺杂水平与P柱40、42和P+柱帽44的集成(在整个柱的长度上集成的)的掺杂水平大致相同时，会发生这种情况。
虽然已经显示出P柱40的高度比中心P柱42更高，但是这些柱都可以有相同的高度。在一实施例中，当沟槽20比P体二极管30底部低2μm时，P柱40可以高27μm，而中心P柱42可以高25μm。P柱40、42可以使肖特基二极管附近的E场减小1/3至1/2，击穿电压是两倍或三倍。
柱可以如图10所示以(2+1)N图案布置，其中一个中心柱42被2N＝2或8个P柱40围绕，或者以诸如(3+1)N、(4+1)N、...(2+1)N的其他模式布置。N表示二维的重复器件单元数。对于实际器件，数字N可能很大，例如>100。中心P柱42可以配有P+柱帽44，而其他周围的P柱40没有P+柱帽44。或者，中心P柱42没有或所有柱40、42都没有P+柱帽44。
可能有多种IC半导体制造工艺。可以使用各种专用机器和工艺来制造光掩模，包括直接写入以烧掉金属化层而不是光致抗蚀剂。扩散、氧化物生长、蚀刻、沉积、离子注入和其他制造步骤的多种组合可以使它们在IC上创建的最终图形由光掩模控制。虽然已经描述了对晶体管进行建模，尤其是对漏极电流进行了建模，但是也可以对其他电流(例如二极管电流、衬底泄漏电流等)进行建模，也可以对其他器件(例如电容器、电阻器等)进行建模。
一些蚀刻步骤可以是干沟槽蚀刻，以获得更锋利的边缘。工艺步骤的顺序以及工艺步骤本身的变化可以有所改变。当功率晶体管集成到更大的器件上时，可以添加其他工艺步骤，例如用于清洁或用于其他金属层，或用于其他晶体管类型，例如标准互补金属氧化物半导体(CMOS)晶体管。
尽管已经描述了肖特基二极管是在N衬底50上，但是肖特基二极管也可以被制成是p型衬底，尽管正向电压可能太低。P+抽头36防止肖特基金属38接触P体二极管30，以防止形成次标准的p-肖特基二极管。
虽然已经显示沟槽20比功率晶体管更深，但是沟槽可以更浅，Si N-外延34可以更深。所有柱的高度可以相同或不同。在沟道下方的P体二极管30的确切位置可以调节。
本发明的背景部分可以包含关于本发明的问题或环境的背景信息，而不是由其他人描述现有技术。因此，在背景技术部分中包含的材料并不是申请人对现有技术的承认。
本文描述的任何方法或过程是机器实现的或计算机实现的，旨在由机器、计算机或其他设备执行，不旨在没有机器辅助的情况下仅由人执行。产生的有形结果可以包括在诸如计算机监视器、投影设备、音频生成设备和相关媒体设备之类的显示设备上的报告或其他机器生成的显示，可以包括也是机器生成的硬拷贝打印输出。其他机器的计算机控制是另一个有形的结果。
所述的任何优点和益处可能不适用于本发明的所有实施例。当在权利要求要素中陈述单词“手段”时，申请人意图使权利要求要素符合35USC第112章第6段。通常，一个或多个单词的标签在单词“装置”之前。单词“装置”前面的单词是旨在便于参考权利要求元素的标签，并不意图表达结构上的限制。这种装置加功能的权利要求旨在不仅覆盖在此所述的用于执行该功能及其结构等同物的结构，而且覆盖等同的结构。例如，虽然钉子和螺钉具有不同的构造，但它们都具有等同的结构，因为它们都具有紧固功能。不使用“手段”一词的权利要求不意图符合35USC第112章第6段。信号通常是电子信号，但也可以是光信号，例如可以通过光纤线传送。
为了说明和描述的目的，前面已经呈现了本发明实施例的描述。这并不意味着穷举或将本发明限制到所披露的确切形式。鉴于上述教导，可能有多种修改和变型。本发明范围不受限于该详述，而是受限于所附加的权利要求。

Claims (20)

1.一种功率晶体管，包括：
漏极接触，其形成在高掺杂半导体基板的背面上，所述高掺杂半导体基板具有高浓度的第一掺杂类型；
衬底，其形成在所述高掺杂半导体基板的顶表面上，所述衬底具有低浓度的所述第一掺杂类型；
掩埋柱，其形成在所述衬底内并且在所述高掺杂半导体基板上方，所述掩埋柱与所述高掺杂半导体基板接触并且具有与所述第一掺杂类型极性相反的第二掺杂类型，所述掩埋柱通过所述衬底与所述顶表面分离，并通过所述高掺杂半导体基板与所述背面分离；
功率晶体管，其形成在一些所述掩埋柱上，每个功率晶体管的源极和栅极形成在所述顶表面附近，每个功率晶体管的沟道在所述栅极下方，所述沟道形成在所述衬底上方并且通过栅氧化层与所述栅极分开，
其中所述源极具有高浓度的所述第一掺杂类型；
体二极管，其形成在所述源极下方并具有低浓度的所述第二掺杂类型，其中所述低浓度比所述高浓度要低至少一个数量级；
体抽头，其形成在所述体二极管和所述顶表面之间，所述体抽头具有比所述体二极管更高浓度的所述第二掺杂类型，所述体抽头与所述体二极管接触并且用于将电流传导到所述体二极管；
源极金属，其在所述顶表面上方，用于连接到第一端；
从所述源极金属到所述源极的欧姆接触；
从所述源极金属到所述体抽头的欧姆接触；
到所述衬底的肖特基金属接触，其形成肖特基二极管；
其中，所述肖特基金属接触与所述源极金属短接。
2.根据权利要求1所述的功率晶体管，还包括：
沟槽，其从所述顶表面形成到所述衬底中，所述沟槽的上侧壁接触所述体抽头，且所述沟槽的底部接触所述衬底；
其中，所述肖特基金属接触形成在所述沟槽到所述衬底，以形成所述肖特基二极管；
其中，所述沟槽形成在所述掩埋柱之一的上方，其中对于某些偏压条件，所述肖特基二极管被所述沟槽下方的所述掩埋柱电屏蔽。
3.根据权利要求2所述的功率晶体管，其中所述沟道由硅外延层形成，所述源极、衬底、体二极管、体抽头、掩埋柱和高掺杂半导体基板由碳化硅(SiC)形成，其中所述屏蔽型肖特基功率晶体管是异质结晶体管。
4.根据权利要求3所述的功率晶体管，其中所述沟道和所述衬底具有低浓度的所述第一掺杂类型；
其中晶体管电子电流通过所述屏蔽型肖特基功率晶体管，从所述源极金属流到所述源极，穿过所述沟道，穿过所述衬底，并在所述掩埋柱之间，到达所述高掺杂半导体基板，再到所述漏极接触；
其中所述晶体管电子电流由施加到所述栅极的栅极电压调制，所述栅极电压由施加在所述源极金属和所述漏极触点之间的漏极-源极电压独立地控制。
5.根据权利要求4所述的功率晶体管，还包括：
柱帽，其形成所述掩埋柱的顶部上，面对所述顶表面，所述柱帽比所述掩埋柱有更高浓度的所述第二掺杂类型。
6.根据权利要求5所述的功率晶体管，其中通过在所述肖特基二极管和所述体二极管的反向偏压下，通过所述掩埋柱与所述掩埋柱之间的所述衬底之间的电荷平衡来降低所述掩埋柱上方的所述衬底中的电场；
其中所述掩埋柱上方的肖特基二极管的电场通过所述掩埋柱的电荷平衡而减小；
其中所述掩埋柱上方的功率晶体管的电场通过所述掩埋柱的电荷平衡而减小；
从而，所述掩埋柱将肖特基二极管和功率晶体管与所述电场完全屏蔽开来。
7.根据权利要求6所述的功率晶体管，其中所述肖特基二极管在所述掩埋柱中的一个中心柱的上方居中；其中每个功率晶体管位于围绕所述中心柱的所述掩埋柱中的一个的上方。
8.根据权利要求7所述的功率晶体管，其中所述沟槽下方的所述中心柱比其他掩埋柱短。
9.根据权利要求7所述的功率晶体管，其中所述体二极管仅部分地在所述功率晶体管下方延伸，其中在所述功率晶体管下方的所述体二极管的边缘在所述掩埋柱上方居中。
10.根据权利要求7所述的功率晶体管，其中所述体抽头比所述体二极管更深，所述体抽头防止所述体二极管接触所述沟槽，所述体抽头防止金属与所述体二极管形成弱肖特基接触。
11.根据权利要求7所述的功率晶体管，其中所述第一掺杂类型是n型，所述第二掺杂类型是p型。
12.一种屏蔽型肖特基异质结晶体管，包括：
半导体基板，其形成N+漏极；
漏极金属，其形成在所述半导体基板的背面上以接触所述N+漏极；
N衬底，其形成在所述半导体基板的与所述背面相反的一面上；
沟槽，其形成在所述N衬底中，在与所述背面相反的顶表面上；
P+抽头，其形成在所述沟槽的侧面上；
N+源极，其形成在所述顶表面上；
P体二极管，其形成在所述N衬底上方并与所述P+抽头接触；
沟道层，其形成在所述顶表面上并与所述N+源极接触，所述沟道层形成在所述N衬底上方并且在栅极之下，通过栅氧化层与所述栅极分开；
源极金属，其形成在所述顶表面上方，所述源极金属与所述N+源极和所述P+抽头接触；
肖特基金属，其形成在所述沟槽内，所述肖特基金属形成肖特基势垒二极管，所述N衬底在所述沟槽的底部，所述肖特基金属连接到所述源极金属；和
第一掩埋P柱，其形成在所述N衬底内并与所述N+漏极接触，所述第一掩埋P柱位于所述沟槽下方，通过所述N衬底的第一漂移区与所述肖特基势垒二极管隔开，其中当所述肖特基势垒二极管处于反向偏压时，所述肖特基势垒二极管处的电场通过位于所述沟槽下方的所述第一掩埋P柱而减少。
13.根据权利要求12所述的屏蔽型肖特基异质结晶体管，还包括：
第二掩埋P柱，其形成在所述N衬底内并与所述N+漏极接触，所述第二掩埋P柱至少部分地位于所述沟道层下方，通过所述N衬底的第二漂移区与所述沟道层分开；
其中当所述P体二极管处于反向偏压时，所述沟道层处的电场通过至少部分地位于所述沟道层下方的所述第二掩埋P柱而减小。
14.根据权利要求13所述的屏蔽型肖特基异质结晶体管，其中所述沟道层由硅外延层形成，所述硅外延层生长在包括所述N衬底和所述P体二极管的碳化硅(SiC)层之上。
15.根据权利要求14所述的屏蔽型肖特基异质结晶体管，其中所述N衬底、所述第一掩埋P柱、所述P体二极管、所述P+抽头、和所述N+源极由在所述半导体基板之上的碳化硅(SiC)外延层形成，所述半导体基板是碳化硅(SiC)。
16.根据权利要求13所述的屏蔽型肖特基异质结晶体管，其中所述沟道层是低掺杂浓度的N型硅层，其掺杂浓度比所述N+源极的掺杂浓度低。
17.根据权利要求13所述的屏蔽型肖特基异质结晶体管，还包括：
P+柱帽，其形成在所述第一掩埋P柱的顶部和所述第二掩埋P柱的顶部上，所述P+柱帽的p型掺杂浓度比所述第一掩埋P柱和所述第二掩埋P柱的更高。
18.一种肖特基功率晶体管的制造方法，包括：
在高掺杂半导体基板之上生长轻掺杂碳化硅(SiC)的外延衬底，它们均具有第一极性类型的掺杂；
蚀刻沟槽穿过所述外延衬底，到达所述高掺杂半导体基板；
生长轻掺杂SiC的外延柱层以填充所述沟槽，所述外延柱层有第二极性类型的掺杂，所述第二极性类型的掺杂与所述第一极性类型的掺杂的极性相反；
平面化所述外延柱层以形成柱，并暴露所述外延衬底；
在所述外延衬底的顶部上和由所述外延柱层形成的柱的顶部上生长更多的轻掺杂SiC的外延衬底，以增加所述外延衬底的厚度；
离子注入低剂量的第二极性类型的掺杂剂以形成体二极管；
离子注入高剂量的第一极性类型的掺杂剂以形成源极；
其中所述高剂量比所述低剂量大至少一个数量级；
离子注入高剂量的第二极性类型的掺杂剂以形成抽头；
在所述外延衬底的表面上刻蚀沟槽，用硅外延沟道填充所述沟槽；
在所述硅外延沟道上生长栅氧化层，并在所述栅氧化层上沉积栅极并图案化所述栅极；
在所述抽头中蚀刻沟槽，以到达所述沟槽底部的所述外延衬底，其中所述沟槽的上侧壁被所述抽头包围；
在所述源极和所述抽头之间形成金属接触，在所述沟槽底部的所述外延衬底上形成肖特基势垒二极管；
沉积源极金属，其与所述金属接触相连，连接到所述源极和所述抽头，并连接到所述肖特基势垒二极管；
在所述高掺杂的SiC半导体基板的背面上沉积金属以形成漏极金属接触。
19.根据权利要求18所述的肖特基功率晶体管的制造方法，还包括：
离子注入高剂量的第二极性类型的掺杂剂到所述外延柱层的顶部，以形成高掺杂的柱帽。
20.一种通过权利要求18的方法制成的器件。
CN201980002353.6A 2019-10-18 2019-10-24 功率晶体管及其制造方法 Active CN110998861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/657,376 US10777689B1 (en) 2019-10-18 2019-10-18 Silicon-carbide shielded-MOSFET embedded with a trench Schottky diode and heterojunction gate
US16/657,376 2019-10-18
PCT/CN2019/113121 WO2021072791A1 (en) 2019-10-18 2019-10-24 Silicon-carbide shielded-mosfet embedded with trench schottky diode and heterojunction gate

Publications (2)

Publication Number Publication Date
CN110998861A true CN110998861A (zh) 2020-04-10
CN110998861B CN110998861B (zh) 2022-03-22

Family

ID=70080510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002353.6A Active CN110998861B (zh) 2019-10-18 2019-10-24 功率晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN110998861B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164725A (zh) * 2020-09-27 2021-01-01 东南大学 一种高阈值的功率半导体器件及其制造方法
CN112687745A (zh) * 2020-12-29 2021-04-20 电子科技大学 碳化硅沟槽mosfet器件及制备方法
CN112687746A (zh) * 2020-12-29 2021-04-20 电子科技大学 碳化硅平面mosfet器件及制备方法
CN114171597A (zh) * 2021-10-18 2022-03-11 浙江芯科半导体有限公司 一种低源极接触电阻的SiC MOSFET器件及其制备方法
WO2022179096A1 (zh) * 2021-02-25 2022-09-01 厦门市三安集成电路有限公司 集成肖特基二极管的碳化硅mosfet器件及其制备方法
CN117334746A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117334747A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117334748A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
WO2024001422A1 (zh) * 2022-06-30 2024-01-04 成都蓉矽半导体有限公司 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN117637854A (zh) * 2024-01-24 2024-03-01 苏州华太电子技术股份有限公司 垂直型电容耦合栅控结型场效应晶体管及其制备方法
GB2622268A (en) * 2022-09-09 2024-03-13 Univ Warwick Silicon carbide lateral power semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101103464A (zh) * 2004-07-08 2008-01-09 半南实验室公司 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法
CN101385148A (zh) * 2006-03-10 2009-03-11 万国半导体股份有限公司 用肖特基源极触点实施的隔离栅极沟槽式金属氧化物半导体场效应晶体管记忆胞
US20090206924A1 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor Device Structures and Related Processes
CN103022156A (zh) * 2011-09-22 2013-04-03 万国半导体股份有限公司 带有集成肖特基势垒二极管的沟槽mosfet器件
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
CN106784008A (zh) * 2017-01-22 2017-05-31 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC MOSFET器件
CN108807505A (zh) * 2018-08-28 2018-11-13 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN109860171A (zh) * 2019-01-31 2019-06-07 电子科技大学 集成高速反向续流二极管的双极型碳化硅半导体功率器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101103464A (zh) * 2004-07-08 2008-01-09 半南实验室公司 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法
CN101385148A (zh) * 2006-03-10 2009-03-11 万国半导体股份有限公司 用肖特基源极触点实施的隔离栅极沟槽式金属氧化物半导体场效应晶体管记忆胞
US20090206924A1 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor Device Structures and Related Processes
CN102007584A (zh) * 2008-02-14 2011-04-06 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
CN103022156A (zh) * 2011-09-22 2013-04-03 万国半导体股份有限公司 带有集成肖特基势垒二极管的沟槽mosfet器件
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
CN106784008A (zh) * 2017-01-22 2017-05-31 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC MOSFET器件
CN108807505A (zh) * 2018-08-28 2018-11-13 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN109860171A (zh) * 2019-01-31 2019-06-07 电子科技大学 集成高速反向续流二极管的双极型碳化硅半导体功率器件

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062281A1 (zh) * 2020-09-27 2022-03-31 东南大学 一种高阈值的功率半导体器件及其制造方法
CN112164725A (zh) * 2020-09-27 2021-01-01 东南大学 一种高阈值的功率半导体器件及其制造方法
CN112687745A (zh) * 2020-12-29 2021-04-20 电子科技大学 碳化硅沟槽mosfet器件及制备方法
CN112687746A (zh) * 2020-12-29 2021-04-20 电子科技大学 碳化硅平面mosfet器件及制备方法
CN112687745B (zh) * 2020-12-29 2022-06-24 电子科技大学 碳化硅沟槽mosfet器件及制备方法
WO2022179096A1 (zh) * 2021-02-25 2022-09-01 厦门市三安集成电路有限公司 集成肖特基二极管的碳化硅mosfet器件及其制备方法
CN114171597A (zh) * 2021-10-18 2022-03-11 浙江芯科半导体有限公司 一种低源极接触电阻的SiC MOSFET器件及其制备方法
CN114171597B (zh) * 2021-10-18 2023-03-21 浙江芯科半导体有限公司 一种低源极接触电阻的SiC MOSFET器件及其制备方法
WO2024001422A1 (zh) * 2022-06-30 2024-01-04 成都蓉矽半导体有限公司 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
GB2622268A (en) * 2022-09-09 2024-03-13 Univ Warwick Silicon carbide lateral power semiconductor device
CN117334746A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117334748A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117334747A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117334748B (zh) * 2023-12-01 2024-04-09 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117637854A (zh) * 2024-01-24 2024-03-01 苏州华太电子技术股份有限公司 垂直型电容耦合栅控结型场效应晶体管及其制备方法
CN117637854B (zh) * 2024-01-24 2024-04-19 苏州华太电子技术股份有限公司 垂直型电容耦合栅控结型场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN110998861B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN110998861B (zh) 功率晶体管及其制造方法
US9502503B2 (en) Nanotube semiconductor devices
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
TWI427801B (zh) 一種帶有高基體-汲極擊穿和嵌入式雪崩箝位二極體的橫向超接面元件
US10777689B1 (en) Silicon-carbide shielded-MOSFET embedded with a trench Schottky diode and heterojunction gate
US7910486B2 (en) Method for forming nanotube semiconductor devices
US7989886B2 (en) Alignment of trench for MOS
US11594613B2 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
US9082845B1 (en) Super junction field effect transistor
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
KR20110122739A (ko) 트렌치-쉴드된 반도체 장치들 및 쇼트키 장벽 정류기 장치들을 개선하는 구조체들 및 방법들
US11545545B2 (en) Superjunction device with oxygen inserted Si-layers
US10818788B2 (en) Schottky diode integrated into superjunction power MOSFETs
US20170133518A1 (en) Trench Vertical JFET With Ladder Termination
CN109755292B (zh) 超结器件及其制造方法
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same
CN109755315B (zh) 超结器件及其制造方法
CN108428733B (zh) 超结器件及其制造方法
CN110739349A (zh) 一种碳化硅横向jfet器件及其制备方法
US12002849B2 (en) Super junction semiconductor device and method of manufacturing the same
TW201351642A (zh) 半導體裝置及其製作方法
US20220037463A1 (en) Super junction semiconductor device and method of manufacturing the same
CN117673141A (zh) 沟槽栅超结器件及其制造方法
CN117673142A (zh) 沟槽栅超结器件及其制造方法
CN117637838A (zh) 沟槽栅超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant