WO2022179096A1 - 集成肖特基二极管的碳化硅mosfet器件及其制备方法 - Google Patents

集成肖特基二极管的碳化硅mosfet器件及其制备方法 Download PDF

Info

Publication number
WO2022179096A1
WO2022179096A1 PCT/CN2021/119953 CN2021119953W WO2022179096A1 WO 2022179096 A1 WO2022179096 A1 WO 2022179096A1 CN 2021119953 W CN2021119953 W CN 2021119953W WO 2022179096 A1 WO2022179096 A1 WO 2022179096A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
contact metal
oxide layer
gate oxide
epitaxial layer
Prior art date
Application number
PCT/CN2021/119953
Other languages
English (en)
French (fr)
Inventor
李立均
林志东
彭志高
陶永洪
郭元旭
王敏
Original Assignee
厦门市三安集成电路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 厦门市三安集成电路有限公司 filed Critical 厦门市三安集成电路有限公司
Publication of WO2022179096A1 publication Critical patent/WO2022179096A1/zh
Priority to US18/446,989 priority Critical patent/US20230387290A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种集成肖特基二极管的碳化硅MOSFET器件及其制备方法，涉及半导体技术领域。该器件的P阱区和P+区相邻，N+区位于P阱区内，P+区与N+区相邻；欧姆接触金属位于肖特基接触金属与栅氧化层之间，栅氧化层上形成有多晶硅栅电极，多晶硅栅电极和栅氧化层的外周包覆有层间介质；层间介质、欧姆接触金属和肖特基接触金属上方覆盖有源极；栅氧化层覆盖P阱区表面，且其两侧分别覆盖N+区和N-外延层内的JFET区的部分表面，欧姆接触金属覆盖P+区和N+区的部分表面，肖特基接触金属位于远离N+区的P+区一侧。该集成肖特基二极管的碳化硅MOSFET器件及其制备方法，能够减小栅极电容，提高击穿电压，进而提高器件性能。

Description

集成肖特基二极管的碳化硅MOSFET器件及其制备方法 技术领域
本发明涉及半导体技术领域，具体而言，涉及一种集成肖特基二极管的碳化硅MOSFET器件及其制备方法。
 背景技术
碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）为单极导电器件，作为控制开关可以工作在较高频率条件下，应用于高电压，大电流，高功率的场景中。但由于SiC材料禁带宽度高，其寄生的PiN二极管的开启压降通常较高，相应的损耗也大。因此当前的SiC MOSFET器件在应用中往往反并联一个SiC肖特基二极管(SBD)，SiC SBD的开启电压低，且反向恢复时间更小，因此更适用于SiC MOSFET的反并联使用。
目前，集成肖特基二极管的SiC MOSFET器件主要有两种结构。第一种是肖特基接触电极位于JFET区中间，请参照图1，其该结构可以减少栅极电容，但同时会导致SiC MOSFET在处于反向截至状态时，漏电流较大、击穿电压较低；第二种是肖特基接触电极位于欧姆接触金属之间，请参照图2，这种结构栅极电容较大，而且增大了器件元胞尺寸，降低了器件的电流密度。
 技术解决方案
本发明的目的在于提供一种集成肖特基二极管的碳化硅MOSFET器件及其制备方法，其能够减小栅极电容，提高击穿电压，进而提高器件性能。
本发明的实施例是这样实现的：
本发明的一方面，提供一种集成肖特基二极管的碳化硅MOSFET器件，包括若干个元胞结构，元胞结构包括漏极、位于漏极上的衬底、形成于衬底上的N-外延层，以及位于N-外延层内的P阱区、P+区和N+区，P阱区和P+区相邻，N+区位于P阱区内，P+区与N+区相邻；元胞结构还包括位于N-外延层上呈并排分布的栅氧化层、欧姆接触金属和肖特基接触金属；欧姆接触金属位于肖特基接触金属与栅氧化层之间，栅氧化层上形成有多晶硅栅电极，多晶硅栅电极的外周包覆有层间介质；元胞结构还包括覆盖在层间介质、欧姆接触金属和肖特基接触金属上方的源极，层间介质用于将源极分别与栅氧化层和多晶硅栅电极隔离，以及将欧姆接触金属分别与栅氧化层和多晶硅栅电极隔离；其中，栅氧化层覆盖P阱区表面，且其两侧分别覆盖N+区的部分表面和N-外延层内的结型场效应区部分表面，欧姆接触金属覆盖P+区表面和N+区的部分表面，肖特基接触金属形成于N-外延层上，且位于远离N+区的P+区一侧。该集成肖特基二极管的碳化硅MOSFET器件能够减小栅极电容，提高击穿电压，进而提高器件性能。
可选地，所述集成肖特基二极管的碳化硅MOSFET器件还包括形成于所述N-外延层内的至少一个P型注入区。
可选地，所述P型注入区包括多个，多个所述P型注入区沿第一方向间隔排布，所述第一方向与所述P+区和所述N+区的排布方向垂直。
可选地，相邻两个所述P型注入区之间的距离在1.0μm至100.0μm之间。
可选地，所述P型注入区沿第一方向的宽度在0.2μm至20.0μm之间，所述第一方向与所述P+区和所述N+区的排布方向垂直。
可选地，所述P型注入区的一侧与所述P+区连接、另一侧与相邻所述元胞结构的P阱区连接。
可选地，所述P型注入区的一侧与P+区连接、另一侧与相邻所述元胞结构的P阱区间隔设置。
可选地，所述P型注入区与相邻所述元胞结构的P阱区之间的距离小于所述结型场效应区沿第二方向的宽度，所述第二方向与所述P+区和所述N+区的排布方向平行。
可选地，所述肖特基接触金属包括Ti、Mo、Ni、Pt或TiW中的至少一种。
本发明另一方面提供一种集成肖特基二极管的碳化硅MOSFET器件的制备方法，该制备方法包括：在衬底上形成N-外延层；通过离子注入在N-外延层上方形成P阱区；通过离子注入在P阱区上方的一侧形成两个邻接设置的P+区和N+区；在P阱区上形成栅氧化层，并使栅氧化层覆盖P阱区的上表面、位于P阱区内的N+区的部分表面，以及结型场效应区的表面；在栅氧化层上形成多晶硅栅电极；在多晶硅栅电极上沉积层间介质，并通过刻蚀形成露出P+区和N+区的欧姆接触孔；在欧姆接触孔内和衬底远离N-外延层的一面分别沉积欧姆接触金属，并通过回火工艺形成欧姆接触；刻蚀层间介质，以形成露出位于N-外延层的肖特基接触孔，肖特基接触孔位于P+区远离N+区的一侧；在肖特基接触孔内沉积肖特基接触金属，并通过回火工艺形成肖特基接触；在肖特基接触金属和欧姆接触金属上沉积正面金属以形成源极，并在衬底远离N-外延层的一面沉积背面金属以形成漏极。
本实施例提供了一种集成肖特基二极管的碳化硅MOSFET器件，该器件包括若干个元胞结构，元胞结构包括漏极、位于漏极上的衬底、形成于衬底上的N-外延层，以及位于N-外延层内的P阱区、P+区和N+区，P阱区和P+区相邻，N+区位于P阱区内，P+区与N+区相邻；元胞结构还包括位于N-外延层上呈并排分布的栅氧化层、欧姆接触金属和肖特基接触金属；欧姆接触金属位于肖特基接触金属与栅氧化层之间，栅氧化层上形成有多晶硅栅电极，多晶硅栅电极的外周包覆有层间介质；元胞结构还包括覆盖在层间介质、欧姆接触金属和肖特基接触金属上方的源极，层间介质用于将源极分别与栅氧化层和多晶硅栅电极隔离，以及将欧姆接触金属分别与栅氧化层和多晶硅栅电极隔离；其中，栅氧化层覆盖P阱区表面，且其两侧分别覆盖N+区的部分表面和N-外延层内的结型场效应区部分表面，欧姆接触金属覆盖P+区表面和N+区的部分表面，肖特基接触金属形成于N-外延层上，且位于远离N+区的P+区一侧。
 有益效果
本发明的有益效果包括：
（1）本申请通过将器件设置成非对称的结构，便可以使得相邻两个元胞结构的P阱区之间的N-外延层的区域形成结型场效应区，因此正向导通电流流经的区域和反向二极管续流流经的区域共用结型场效应区，本申请可以减小元胞尺寸。
（2）同时，由于本申请还通过将结型场效应区上方的多晶硅栅电极和栅氧化层去掉一部分以形成肖特基接触金属，这样可以减小多晶硅栅电极覆盖在结型场效应区上方的面积，从而极大的减小了栅极电容（即MOSFET的米勒电容），进而改善了器件的开关频率特性。
（3）另外，本申请通过减少结型场效应区的宽度，同时将肖特基接触金属所处区域靠近P+区，可以极大的减小器件反向截止时肖特基接触处的电场，降低体二极管的漏电，提高击穿电压；具有较小的体二极管正向压降，减小了体二极管的导通损耗，改善了二极管的反向恢复特性；而且优化器件元胞结构，提升了器件电流密度。
 附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术提供的集成肖特基二极管的碳化硅MOSFET器件的结构示意图之一；
图2为现有技术提供的集成肖特基二极管的碳化硅MOSFET器件的结构示意图之二；
图3为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件的结构示意图；
图4为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件中P型注入区的示意图之一；
图5为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件中P型注入区的示意图之二；
图6为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件的制备方法的流程示意图；
图7为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件的状态示意图之一；
图8为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件的状态示意图之二；
图9为本发明实施例提供的集成肖特基二极管的碳化硅MOSFET器件的状态示意图之三。
图标：10-衬底；20-N-外延层；21-结型场效应区；30-P阱区；40-P+区；50-N+区；61-栅氧化层；62-多晶硅栅电极；70-肖特基接触金属；80-源极；90-漏极；93-层间介质；94-欧姆接触金属；95-P型注入区；b-P型注入区沿第一方向的宽度；a-相邻两个P型注入区之间的距离；c-P型注入区与相邻元胞结构的P阱区之间的距离。
 本发明的实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
目前的集成肖特基二极管的碳化硅MOSFET器件均为呈左右对称的结构，典型的结构可参见图1和图2所示。图1中肖特基接触金属70位于结型场效应区（即JFET区，下文同）中间位置，这种结构虽然可以减少栅极电容，但同时会导致器件在处于反向截至状态时，漏电流较大、击穿电压较低；图2中肖特基接触金属70位于左右两个欧姆接触金属94之间，这种结构将导致正向电流和反向电流流经的区域分开，进而增加了器件元胞尺寸，且多晶硅栅电极62覆盖在整个JFET区上方，导致栅极电容较大，降低了器件的电流密度。为此，本实施例将提出一种新的集成肖特基二极管的碳化硅MOSFET器件，以实现既可以降低体二极管的正向压降，减少栅极电容，又可以降低二极管的漏电，提高击穿电压，还可以优化器件元胞结构，提高器件电流密度。
请参照图3，本实施例提供一种集成肖特基二极管的碳化硅MOSFET器件，该集成肖特基二极管的碳化硅MOSFET器件包括若干个元胞结构，该元胞结构包括漏极90、位于漏极90上的衬底10、形成于衬底10上的N-外延层20，以及位于N-外延层20内的P阱区30、P+区40和N+区50，P阱区30和P+区40相邻，N+区50位于P阱区30内，P+区40与N+区50相邻；该元胞结构还包括位于N-外延层20上且呈并排分布的栅氧化层61、欧姆接触金属94和肖特基接触金属70；欧姆接触金属94位于肖特基接触金属70与栅氧化层61之间，栅氧化层61上形成有多晶硅栅电极62，多晶硅栅电极62的外周包覆有层间介质93；元胞结构还包括覆盖在层间介质93、欧姆接触金属94和肖特基接触金属70上方的源极80，层间介质93用于将源极80分别与栅氧化层61和多晶硅栅电极62隔离，以及将欧姆接触金属94分别与栅氧化层61和多晶硅栅电极62隔离（层间介质93包覆栅氧化层61以及多晶硅栅电极62的外周）；其中，栅氧化层61覆盖P阱区30表面，且其两侧分别覆盖N+区50的部分表面和N-外延层20内的结型场效应区21的部分表面，欧姆接触金属94覆盖P+区40表面和N+区50的部分表面，肖特基接触金属70形成于N-外延层20上，且位于远离N+区50的P+区40一侧。
需要说明的是，上述栅氧化层61、欧姆接触金属94和肖特基接触金属70均形成于N-外延层20上方，且欧姆接触金属94位于肖特基接触金属70和栅氧化层61之间，请参照图3所示。
栅氧化层61和欧姆接触金属94之间通过层间介质93隔离，也即绝缘，其中，栅氧化层61和欧姆接触金属94绝缘的方式不做限制。例如，还可以是栅氧化层61和欧姆接触金属94间隔设置以实现绝缘。其中，需要说明的是，该层间介质93不导电。具体采用何种绝缘的方式本领域技术人员可根据实际情况而定。
图3中示出的是集成肖特基二极管的碳化硅MOSFET器件的两个元胞结构呈并联的状态，其中，每个元胞结构的结型场效应区21均位于该元胞结构的相对两侧，而肖特基接触区（即肖特基接触金属70所处的区域）位于该元胞结构的左侧，这样，两个元胞结构并联则可以实现如图3所示，使得正向导通电流和反向二极管电流共用结型场效应区21，这样，可以减少元胞尺寸。
上述N-外延层20内形成有P阱区30，以及位于P阱区30内的N+区50和位于P阱区30左侧的P+区40，其中，N+区50和P+区40分别位于N-外延层20的上方（N+区50和P+区40的上表面露出N-外延层20），且N+区50与P阱区30均与P+区40邻接，同时，N+区50与P阱区30均位于P+区40的同侧。应理解，由于本申请的元胞结构是非对称结构，因此每个元胞结构的N+区50、P+区40以及P阱区30在该元胞结构的N-外延层20内的位置是相同的。在本实施例中，N+区50位于P阱区30的右侧，P+区40位于P阱区30的左上角。
在本实施例中，栅氧化层61在N-外延层20上的正投影覆盖P阱区30的上表面（P阱区30的上表面即为P阱区30露出于N-外延层20的部分）、N+区50的部分区域和结型场效应区21的部分区域。
肖特基接触金属70位于N-外延层20上方，这样一来，相比于图2提供的现有技术（JFET区与肖特基区分开），本实施例的正向导通电流和反向二极管电流共用结型场效应区21，通过将结型场效应区21上方栅氧化层61及多晶硅栅电极62去掉一部分并形成肖特基接触金属70（可形成肖特基接触区域），可以减小多晶硅栅电极62覆盖在结型场效应区21上方的面积，从而极大的减小了栅极电容，进而改善了器件的开关频率特性。同时，由于本申请的正向导通电流和反向二极管电流共用结型场效应区21，可以进一步减小结型场效应区21的宽度，同时将肖特基接触区域靠近P+区40，可以极大的减小了器件反向截止时肖特基接触处的电场，进而相对图1提供的现有技术而言改善在反向截止时的漏电流偏大及击穿电压减小的劣势。
其中，在本实施例中，源极80分别与肖特基接触金属70和欧姆接触金属94接触连接，示例地，如图3所示，源极80可以是形成于层间介质93的上方。当然，在其他的实施例中，上述源极80也可以是只形成于肖特基接触金属70和欧姆接触金属94上，即位于层间介质93上的部分可以被刻蚀掉。当源极80只形成于肖特基接触金属70和欧姆接触金属94上时，也可以不设置层间介质93，且将栅氧化层61和欧姆接触金属94间隔设置，这样，栅氧化层61和位于栅氧化层61上的多晶硅栅电极62也不会与欧姆接触金属94接触短路。
综上所述，本实施例提供了一种集成肖特基二极管的碳化硅MOSFET器件，该器件包括若干个元胞结构，该元胞结构包括漏极90、位于漏极90上的衬底10、形成于衬底10上的N-外延层20，以及位于N-外延层20内的P阱区30、P+区40和N+区50，P阱区30和P+区40相邻，N+区50位于P阱区30内，P+区40与N+区50相邻；该元胞结构还包括位于N-外延层20上且呈并排分布的栅氧化层61、欧姆接触金属94和肖特基接触金属70；欧姆接触金属94位于肖特基接触金属70与栅氧化层61之间，栅氧化层61上形成有多晶硅栅电极62，多晶硅栅电极62的外周包覆有层间介质93；元胞结构还包括覆盖在层间介质93、欧姆接触金属94和肖特基接触金属70上方的源极80，层间介质93用于将源极80分别与栅氧化层61和多晶硅栅电极62隔离，以及将欧姆接触金属94分别与栅氧化层61和多晶硅栅电极62隔离（层间介质93应该是包覆栅氧化层61的外周以及多晶硅栅电极62的外周的）；其中，栅氧化层61覆盖P阱区30表面，且其两侧分别覆盖N+区50的部分表面和N-外延层20内的结型场效应区21的部分表面，欧姆接触金属94覆盖P+区40表面和N+区50的部分表面，肖特基接触金属70形成于N-外延层20上，且位于远离N+区50的P+区40一侧。这样一来，本申请通过将器件设置成非对称的结构，便可以使得相邻两个元胞结构的P阱区30之间的N-外延层20的区域形成结型场效应区21（其中，肖特基接触金属70所处的区域也位于结型场效应区21内），因此正向导通电流流经的区域和反向二极管续流流经的区域便能实现区域共用，进而可以减小本申请的元胞结构的尺寸；同时，由于本申请还通过将结型场效应区21上方的多晶硅栅电极62和栅氧化层61去掉一部分以形成肖特基接触金属70，这样可以减小多晶硅栅电极62覆盖在结型场效应区21上方的面积，从而极大的减小了栅极电容，进而改善了器件的开关频率特性；另外，本申请通过减少结型场效应区21的宽度，同时将肖特基接触金属70所处的区域靠近P+区40，可以极大的减小器件反向截止时肖特基接触处的电场，进而改善在反向截止时的漏电流偏大及击穿电压减小的劣势。
请再结合参照图4和图5，为了进一步减小器件在反向截止状态时肖特基接触导致的泄露电流的大小，可选地，集成肖特基二极管的碳化硅MOSFET器件还包括形成于N-外延层20内中的至少一个P型注入区95。这样，由于P型注入区95的设置，可以在器件处于反向截止状态时，增强结型场效应区21在第二方向（其中，第二方向与P+区40和N+区50的排布方向同向）上的耗尽，减小肖特基接触处的电场峰值，从而减小器件处于反向截止状态时的泄露电流大小。
示例地，该P型注入区95可以为P离子注入形成也可以为P+离子注入形成的。当该P型注入区95为P+离子注入形成时，其可以是独自制作形成的，也可以是与P+区40一起制作形成的。
可选地，P型注入区95可以包括多个，多个P型注入区95沿第一方向间隔排布，第一方向与P+区40和N+区50的排布方向垂直。
另外，相邻两个P型注入区之间的距离a可以在1.0μm至100.0μm之间，例如，可以为1.0μm、5μm、10μm、30μm、50μm、80μm、100μm等，不再一一列举。
还有，P型注入区沿第一方向的宽度在0.2μm至20μm之间，其中，第一方向与P+区40和N+区50的排布方向垂直。示例地，每一个P型注入区沿第一方向的宽度b可以在0.2μm至20.0μm之间，例如0.2μm、0.5μm、2μm、3μm、5μm、10μm、16μm、20μm等，不再一一列举。
在一种实施例中，请参照图4，可选地，P型注入区95的一侧与P+区40连接、另一侧与相邻元胞结构的P阱区30连接。
在另一种实施例中，请参照图5，P型注入区95的一侧与P+区40连接、另一侧与相邻元胞结构的P阱区30间隔设置。
当P型注入区95的一侧与相邻元胞结构的P阱区30间隔设置时，P型注入区与相邻元胞结构的P阱区之间的距离c小于结型场效应区21沿第二方向的宽度，其中，第二方向与P+区40和N+区50的排布方向平行。也就是说，该结型场效应区21的宽度方向与P+区40和N+区50的排布方向相同（即图5所示方位的左右方向）。
在本实施例中，上述肖特基接触金属70的材料包括Ti、Mo、Ni、Pt和TiW中的至少一种。
请结合参照图6至图9，本实施例还提供一种集成肖特基二极管的碳化硅MOSFET器件的制备方法，该方法包括以下步骤：
S110、在衬底10上形成N-外延层20。
S120、通过离子注入在N-外延层20上方形成P阱区30。
其中，P阱区30位于N-外延层20内，且处于N-外延层20的上方位置，即P阱区30的上表面露出于N-外延层20。
S130、通过离子注入在P阱区30上方的一侧形成两个邻接设置的P+区40和N+区50。
即P+区40和N+区50位于P阱区30的上方位置，且分别露出于P阱区30。同时，P+区40和N+区50接触连接，且分别位于P阱区30的同侧，如图7所示，在本实施例中，上述P+区40和N+区50位于P阱区30的最左侧，且P+区40位于N+区50的左边，而N+区50位于P+区40的右边。
S140、在P阱区30上形成栅氧化层61，并使栅氧化层61覆盖P阱区30的上表面、位于P阱区30内的N+区50的部分表面，以及结型场效应区21的表面。
也就是说，栅氧化层61在N-外延层20上的正投影覆盖P阱区30的上表面（即露出于N-外延层20的表面）、该P阱区30内的N+区50的一部分表面，以及结型场效应区21的表面。结型场效应区21位于P阱区30远离P+区40的一侧（也即元胞结构的右侧），且与栅氧化层61在N-外延层20上的正投影相对。
S150、在栅氧化层61上形成多晶硅栅电极62。
需要说明的是，多晶硅栅电极62只覆盖栅氧化层61。具体实现方式本实施例不做限制，示例地，可以是先整层沉积，再通过刻蚀实现的。
S160、在多晶硅栅电极62上沉积层间介质93，并通过刻蚀形成露出P+区40和N+区50的欧姆接触孔。
S170、在欧姆接触孔内和衬底10远离N-外延层20的一面分别沉积欧姆接触金属94，并通过回火工艺形成欧姆接触。
这样，在欧姆接触孔内沉积欧姆接触金属94后，便可以使得欧姆接触金属94覆盖于P+区40上表面和N+区50的部分表面。需要说明的是，在衬底10远离N-外延层20的一面沉积欧姆接触金属（图未示）是为了形成欧姆接触以在后续制备漏极90。
S180、刻蚀层间介质93，以形成露出位于N-外延层20的肖特基接触孔，肖特基接触孔位于P+区40远离N+区50的一侧。
S190、在肖特基接触孔内沉积肖特基接触金属70，并通过回火工艺形成肖特基接触。
如图8所示，沉积层间介质93可以将在于将多晶硅栅电极62和欧姆接触金属94绝缘。
同时，该层间介质93也可以在后续形成源极80后用于将源极80和多晶硅栅电极62绝缘。
S200、在肖特基接触金属70和欧姆接触金属94上沉积正面金属以形成源极80，并在衬底10远离N-外延层20的一面沉积背面金属以形成漏极90。
请再结合参照图9，源极80位于器件的上方（即也覆盖于层间介质93上），漏极90位于器件的下方。当然，在其他的实施例中，上述源极80也可以只沉积于肖特基接触金属70和欧姆接触金属94上。
以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

  1. 一种集成肖特基二极管的碳化硅MOSFET器件，其特征在于，包括若干个元胞结构，所述元胞结构包括漏极、位于所述漏极上的衬底、形成于所述衬底上的N-外延层，以及位于所述N-外延层内的P阱区、P+区和N+区，所述P阱区和所述P+区相邻，所述N+区位于P阱区内，所述P+区与N+区相邻；所述元胞结构还包括位于所述N-外延层上呈并排分布的栅氧化层、欧姆接触金属和肖特基接触金属；所述欧姆接触金属位于所述肖特基接触金属与所述栅氧化层之间，所述栅氧化层上形成有多晶硅栅电极，所述多晶硅栅电极的外周包覆有层间介质；所述元胞结构还包括覆盖在层间介质、欧姆接触金属和肖特基接触金属上方的源极，所述层间介质用于将所述源极分别与所述栅氧化层和多晶硅栅电极隔离，以及将所述欧姆接触金属分别与所述栅氧化层和多晶硅栅电极隔离；
    其中，所述栅氧化层覆盖所述P阱区表面，且其两侧分别覆盖所述N+区的部分表面和所述N-外延层内的结型场效应区部分表面，所述欧姆接触金属覆盖所述P+区表面和所述N+区的部分表面，所述肖特基接触金属形成于所述N-外延层上，且位于远离所述N+区的所述P+区一侧。
  2. 根据权利要求1所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述集成肖特基二极管的碳化硅MOSFET器件还包括形成于所述N-外延层内的至少一个P型注入区。
  3. 根据权利要求2所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述P型注入区包括多个，多个所述P型注入区沿第一方向间隔排布，所述第一方向与所述P+区和所述N+区的排布方向垂直。
  4. 根据权利要求3所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，相邻两个所述P型注入区之间的距离在1.0μm至100.0μm之间。
  5. 根据权利要求2或4所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述P型注入区沿第一方向的宽度在0.2μm至20.0μm之间，所述第一方向与所述P+区和所述N+区的排布方向垂直。
  6. 根据权利要求2所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述P型注入区的一侧与所述P+区连接、另一侧与相邻所述元胞结构的P阱区连接。
  7. 根据权利要求2所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述P型注入区的一侧与P+区连接、另一侧与相邻所述元胞结构的P阱区间隔设置。
  8. 根据权利要求7所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述P型注入区与相邻所述元胞结构的P阱区之间的距离小于所述结型场效应区沿第二方向的宽度，所述第二方向与所述P+区和所述N+区的排布方向平行。
  9. 根据权利要求1所述的集成肖特基二极管的碳化硅MOSFET器件，其特征在于，所述肖特基接触金属包括Ti、Mo、Ni、Pt以及TiW中的至少一种。
  10. 一种集成肖特基二极管的碳化硅MOSFET器件的制备方法，其特征在于，包括：
    在衬底上形成N-外延层；
    通过离子注入在所述N-外延层上方形成P阱区；
    通过离子注入在所述P阱区上方的一侧形成两个邻接设置的P+区和N+区；
    在所述P阱区上形成栅氧化层，并使所述栅氧化层覆盖所述P阱区的上表面、位于所述P阱区内的N+区的部分表面，以及结型场效应区的表面；
    在所述栅氧化层上形成多晶硅栅电极；
    在所述多晶硅栅电极上沉积层间介质，并通过刻蚀形成露出所述P+区和所述N+区的欧姆接触孔；
    在所述欧姆接触孔内和所述衬底远离所述N-外延层的一面分别沉积欧姆接触金属，并通过回火工艺形成欧姆接触；
    刻蚀所述层间介质，以形成露出位于所述N-外延层的肖特基接触孔，所述肖特基接触孔位于所述P+区远离所述N+区的一侧；
    在所述肖特基接触孔内沉积肖特基接触金属，并通过回火工艺形成肖特基接触；
    在所述肖特基接触金属和所述欧姆接触金属上沉积正面金属以形成源极，并在所述衬底远离所述N-外延层的一面沉积背面金属以形成漏极。
PCT/CN2021/119953 2021-02-25 2021-09-23 集成肖特基二极管的碳化硅mosfet器件及其制备方法 WO2022179096A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/446,989 US20230387290A1 (en) 2021-02-25 2023-08-09 Silicon carbide metal oxide semiconductor field effect transistor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110215037.6 2021-02-25
CN202110215037.6A CN113035955B (zh) 2021-02-25 2021-02-25 集成肖特基二极管的碳化硅mosfet器件及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/446,989 Continuation-In-Part US20230387290A1 (en) 2021-02-25 2023-08-09 Silicon carbide metal oxide semiconductor field effect transistor device

Publications (1)

Publication Number Publication Date
WO2022179096A1 true WO2022179096A1 (zh) 2022-09-01

Family

ID=76462445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/119953 WO2022179096A1 (zh) 2021-02-25 2021-09-23 集成肖特基二极管的碳化硅mosfet器件及其制备方法

Country Status (2)

Country Link
CN (2) CN116072732A (zh)
WO (1) WO2022179096A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072732A (zh) * 2021-02-25 2023-05-05 湖南三安半导体有限责任公司 集成肖特基二极管的碳化硅mosfet器件
CN114141884A (zh) * 2021-12-14 2022-03-04 上海集成电路制造创新中心有限公司 可重构肖特基二极管
CN114927562B (zh) * 2022-07-20 2022-10-21 深圳平创半导体有限公司 碳化硅jfet器件结构及其制备方法
CN115939177B (zh) * 2023-03-10 2023-06-23 江苏长晶科技股份有限公司 一种碳化硅功率器件及开关元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313570A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
CN107580725A (zh) * 2015-02-11 2018-01-12 莫诺利斯半导体有限公司 高压半导体器件及其制造方法
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
CN110998861A (zh) * 2019-10-18 2020-04-10 香港应用科技研究院有限公司 带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型mosfet
CN112201690A (zh) * 2020-09-24 2021-01-08 芜湖启源微电子科技合伙企业(有限合伙) Mosfet晶体管
CN113035955A (zh) * 2021-02-25 2021-06-25 厦门市三安集成电路有限公司 集成肖特基二极管的碳化硅mosfet器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033550A1 (ja) * 2009-09-15 2011-03-24 株式会社 東芝 半導体装置
US10600903B2 (en) * 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
CN106784008A (zh) * 2017-01-22 2017-05-31 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC MOSFET器件
CN109742146A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种碳化硅mosfet器件
CN112164654B (zh) * 2020-09-25 2022-03-29 深圳基本半导体有限公司 集成肖特基二极管的功率器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313570A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
CN107580725A (zh) * 2015-02-11 2018-01-12 莫诺利斯半导体有限公司 高压半导体器件及其制造方法
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
CN110998861A (zh) * 2019-10-18 2020-04-10 香港应用科技研究院有限公司 带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型mosfet
CN112201690A (zh) * 2020-09-24 2021-01-08 芜湖启源微电子科技合伙企业(有限合伙) Mosfet晶体管
CN113035955A (zh) * 2021-02-25 2021-06-25 厦门市三安集成电路有限公司 集成肖特基二极管的碳化硅mosfet器件及其制备方法

Also Published As

Publication number Publication date
CN113035955B (zh) 2023-03-28
CN113035955A (zh) 2021-06-25
CN116072732A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
WO2022179096A1 (zh) 集成肖特基二极管的碳化硅mosfet器件及其制备方法
US7791135B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
JP5565461B2 (ja) 半導体装置
US9472403B2 (en) Power semiconductor switch with plurality of trenches
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2008251772A (ja) 半導体装置
CN108550618B (zh) 半导体装置
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7055056B2 (ja) 半導体装置および半導体装置の製造方法
JP2018110164A (ja) 半導体装置
JP2002203967A (ja) 半導体素子
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
CN113782614B (zh) 一种凸台栅SiC MOSFET器件及其制造方法
CN110400776A (zh) 一种功率芯片及其制备方法
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
JP2021190639A (ja) 半導体装置
CN112466922A (zh) 半导体装置
CA3033462C (en) Semiconductor device
US10319851B2 (en) Semiconductor device and method for manufacturing same
JP6771433B2 (ja) 半導体装置
US20220149190A1 (en) Semiconductor device and method for manufacture thereof
RU2702405C1 (ru) Полупроводниковое устройство
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2020145341A (ja) 半導体装置
JP2022180233A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21927522

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21927522

Country of ref document: EP

Kind code of ref document: A1