CN112164654B - 集成肖特基二极管的功率器件及其制造方法 - Google Patents
集成肖特基二极管的功率器件及其制造方法 Download PDFInfo
- Publication number
- CN112164654B CN112164654B CN202011027352.8A CN202011027352A CN112164654B CN 112164654 B CN112164654 B CN 112164654B CN 202011027352 A CN202011027352 A CN 202011027352A CN 112164654 B CN112164654 B CN 112164654B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- depositing
- mask
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 42
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 37
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 33
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000000243 solution Substances 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000011084 recovery Methods 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 106
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的实施例公开一种集成肖特基二极管的功率器件及其制造方法。所述方法包括：外延；沉积氮化硅；沉积二氧化硅；沉积氮化硅；刻蚀源区注入掩膜；源区离子注入；腐蚀露出沟道及基区；阱区离子注入；清洗晶片；基区离子注入；碳膜工艺及退火；牺牲氧化；场氧沉积及刻蚀；高温热氧及退火；多晶硅栅沉积；多晶硅刻蚀；ILD沉积刻蚀；钝化层沉积刻蚀。所述功率器件由所述方法制造得到。本发明的实施例能大幅降低系统成本，同时能避免体二极管高反向恢复电流及双极型衰减。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种集成肖特基二极管的功率器件及其制造方法。
背景技术
由于碳化硅具有优良的物理和电学特性，比如低本征载流子浓度、高热导率、高击穿场强等优点及优异的稳定性，成为高温大功率半导体器件的理想材料。碳化硅MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)作为目前最成熟的碳化硅功率半导体器件，具有诸多优异的特性，被电动汽车、充电桩、不间断电源及智能电网等诸多领域越来越广泛的应用。
碳化硅MOSFET内寄生有PN型体二极管，可以被用作电路中的续流二极管。然而，体二极管是双极型器件，因此具有较大的反向恢复电流，同时体二极管导通过程中，双极型载流子的复合能会引起碳化硅MOSFET漂移区内BPD缺陷的扩展，最终使得器件导通特性下降形成双极型衰退现象或导致器件提前失效。
为了抑制反向恢复电流或者避免双极型衰退，实际碳化硅MOSFET的应用中，往往在碳化硅MOSFET两端并联续流二极管，导致了系统成本的大幅增加。一种有效解决两者矛盾的方式是在碳化硅MOSFET内直接集成JBS二极管，形成JBSFET(Junction BarrierSchottky Field-Effect Transistor)器件。JBSFET器件和MOSFET部分共用终端，大幅降低了器件的成本。然而碳化硅JBSFET的器件工艺较为复杂，阻碍了其商业化的应用。
以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本发明的现有技术，在没有明确的证据表明上述内容在本发明的申请日之前已经公开的情况下，上述背景技术不应当用于评价本发明的新颖性和创造性。
发明内容
本发明提出一种集成肖特基二极管的功率器件及其制造方法，能大幅降低系统成本，同时能避免体二极管高反向恢复电流及双极型衰减。
在第一方面，本发明提供一种集成肖特基二极管的功率器件的制造方法，包括：
在衬底上外延形成外延漂移层；
在所述外延漂移层上沉积第一介质层；
在所述第一介质层上沉积二氧化硅层；
在所述二氧化硅层上沉积第二介质层；
在所述第二介质层上涂覆光刻胶，进行光刻、显影、烘烤后，以所述光刻胶为掩膜，刻蚀所述第二介质层、所述二氧化硅层及所述第一介质层；
以上述刻蚀剩余结构作为掩膜，进行离子注入形成源区；
腐蚀上述结构指定时间，以露出沟道区域和基区区域；
以上述腐蚀剩余结构为掩膜，离子注入形成阱区；
清洗晶片，去除表面结构；
在上述结构的上表面沉积厚二氧化硅层并涂覆光刻胶，进行光刻、显影、烘烤后，以光刻胶为掩膜，刻蚀所述二氧化硅层，形成基区注入掩膜，进行离子注入形成基区；
去除所述二氧化硅层后溅射碳膜，并进行高温激活退火，之后去除碳膜；
牺牲氧化后去除牺牲氧化层；
在晶片表面沉积场氧并刻蚀所述场氧；
高温热氧化并退火，形成栅氧化层；
在所述栅氧化层的上方沉积掺杂多晶硅；
刻蚀所述多晶硅，形成多晶硅栅条；
沉积二氧化硅，以覆盖上述多晶硅栅条；
使用厚光刻胶，进行光刻、显影、坚膜后刻蚀所述二氧化硅至所述外延漂移层；
在器件的正面和背面分别形成金属层，退火后正面金属与所述外延漂移层形成肖特基接触，且正面金属与所述源区形成欧姆接触，背面金属与所述衬底形成欧姆接触；
形成厚Al，涂覆光刻胶，显影、坚膜后刻蚀所述厚Al形成pad结构；
沉积钝化层，涂覆PI层，之后涂覆光刻胶，显影、坚膜后刻蚀所述PI层及所述钝化层开口，完成制造集成肖特基二极管的功率器件。
在一些优选的实施方式中，所述第一介质层的材料包括Si3N4或多晶硅材料；所述第一介质层的厚度为0.05μm至0.2μm。
在一些优选的实施方式中，所述第二介质层的材料包括Si3N4或多晶硅材料；所述第二介质层的厚度为0.05μm至0.2μm。
在一些优选的实施方式中，腐蚀上述结构指定时间，以露出沟道区域和基区区域，具体为：使用溶液腐蚀上述结构指定时间，以露出沟道区域和基区区域；所述溶液为配比为10:1的BOE溶液，所述指定时间为30分钟。
在一些优选的实施方式中，在器件的正面溅射金属层具体为：在器件的正面溅射Ni、Ti或者Mo金属层；所述金属层的厚度为50nm至200nm。
在一些优选的实施方式中，退火后正面金属与所述外延漂移层形成肖特基接触中的退火时间为1分钟至3分钟。
在一些优选的实施方式中，在衬底上外延形成外延漂移层具体为：在n+型衬底上外延形成n型外延漂移层；所述n+型衬底为n+型碳化硅衬底。
在一些优选的实施方式中，以上述刻蚀剩余结构作为掩膜，进行离子注入形成源区，具体为：以上述刻蚀剩余结构作为掩膜，进行离子注入形成n+源区。
在一些优选的实施方式中，以上述腐蚀剩余结构为掩膜，离子注入形成阱区，具体为：以上述腐蚀剩余结构为掩膜，离子注入形成p型阱区。
在一些优选的实施方式中，清洗晶片，去除表面结构，具体为：使用BOE溶液、热磷酸溶液及硫酸双氧水溶液清洗晶片，去除表面结构。
在一些优选的实施方式中，进行离子注入形成基区具体为：进行离子注入形成p+型基区。
在一些优选的实施方式中，牺牲氧化后去除牺牲氧化层具体为：牺牲氧化后使用BOE溶液清洗去除牺牲氧化层。
在一些优选的实施方式中，高温热氧化并退火具体为：高温热氧化并在NO环境下退火。
在一些优选的实施方式中，在所述栅氧化层的上方沉积掺杂多晶硅具体为：在所述栅氧化层的上方沉积n型掺杂多晶硅。
在一些优选的实施方式中，沉积钝化层具体为：沉积Si3N4钝化层。
在第二方面，本发明提供一种集成肖特基二极管的功率器件，该由功率器件上述方法制造得到。
在一些优选的实施方式中，所述功率器件为MOSFET。
与现有技术相比，本发明的实施例的有益效果包括：
首先进行离子注入形成源区，之后利用溶液对二氧化硅和介质层腐蚀速率不同的特性，腐蚀露出沟道及基区区域，通过合理设计掩膜结构，实现漂移区部分注入掩膜的残留。进行阱区离子注入及基区离子注入，后续溅射并快速热退火源电极金属，使其与源区形成欧姆接触的同时与漂移区形成肖特基接触。本发明的实施例的工艺简单且成本低廉，能避免套刻工艺带来的误差，并能在不增加光刻板数量和光刻板次数的前提下，实现集成肖特基二极管的功率器件的制造。
附图说明
为了更清楚地说明本发明的实施例中的技术方案，下面将对实施例描述中所需要使用的附图做简单地介绍，显而易见地，下面展示的附图仅仅是本发明的一些实施例，并不用于限制本发明。
图1为本发明一个实施例的集成肖特基二极管的碳化硅MOSFET的基于自对准工艺的制造方法的流程示意图；
图2至图16为本发明一个实施例的集成肖特基二极管的碳化硅MOSFET的基于自对准工艺的制造方法的不同步骤得到的器件结构的示意图。
具体实施方式
为了使本发明的实施例所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合图1至图16及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接即可以是用于固定作用也可以是用于电路连通作用。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参考图1，本发明实施例提供一种集成肖特基二极管的功率器件的制造方法，具体是基于碳化硅的材料及工艺技术特点提出一种集成肖特基二极管的碳化硅MOSFET的制造方法；该方法采用自对准工艺，也就是一种集成肖特基二极管的碳化硅MOSFET的基于自对准工艺的制造方法；该方法依次包括步骤S1至步骤S21。
步骤S1：在衬底1上外延形成外延漂移层2。
在本实施例中，在n+型衬底1上外延形成n型外延漂移层2，得到如图2所示的结构；其中，n+型衬底1为n+型碳化硅衬底，n型外延漂移层2为n型碳化硅层。
步骤S2：在外延漂移层2上沉积第一介质层301。
在本实施例中，在n型外延层2上沉积氮化硅层作为第一介质层301，厚度为50nm，得到如图3所示的结构。其中，第一介质层301还可以是其它多晶硅材料层；第一介质层301的厚度优选为0.05μm至0.2μm。
步骤S3：在第一介质层301上沉积二氧化硅层302，其中，二氧化硅层302的厚度为1.5μm，得到如图4所示的结构。
步骤S4：在二氧化硅层302上沉积氮化硅层作为第二介质层303，其中，第二介质层303的厚度为100nm，得到图5所示的结构。其中，第二介质层303还可以是其它多晶硅材料层；第二介质层303的厚度为0.05μm至0.2μm。
步骤S5：在第二介质层303上涂覆光刻胶，进行光刻、显影、烘烤后，以光刻胶为掩膜，刻蚀上述第二介质层303、二氧化硅层302及第一介质层301，具体是使用C3F8+O2混合气体进行刻蚀，得到图6所示的结构。
步骤S6：以上述刻蚀剩余结构作为掩膜，进行离子注入形成源区；在本实施例中是使用氮离子在500℃下注入形成n+型源区3，得到如图7所示结构；
步骤S7：腐蚀上述结构指定时间，以露出沟道区域和基区区域。
在本实施例中，使用10:1的BOE溶液腐蚀上述结构，腐蚀时间设定为30分钟，露出沟道区域和基区区域，得到如图8所示结构。
步骤S8：以上述腐蚀剩余结构为掩膜，进行离子注入形成阱区比如p型阱区4；在本实施例中是在500℃下使用Al离子注入形成p型阱区4，得到如图9所示结构。
步骤S9：清洗晶片，去除表面结构。
步骤S9的目的是完全去除外延漂移层2表面的二氧化硅层302(SiO2)以及二氧化硅层302以上的第二介质层303(Si3N4)。
在本实施例中是使用BOE溶液、热磷酸溶液及硫酸双氧水溶液清洗晶片，去除表面结构，具体是去除外延漂移层2(也即碳化硅层)表面的二氧化硅层302和剥落二氧化硅层302(SiO2)表面的第二介质层303；其中，参考图10，作为第一介质层301的氮化硅层依旧保留在外延漂移层2的表面。在其它实施例中，去除外延漂移层2(也即碳化硅层)表面的所有残留物，包括第一介质层301在内的结构都被去除。
步骤S10：在上述结构的上表面沉积厚二氧化硅层并涂覆光刻胶，进行光刻、显影、烘烤后，以光刻胶为掩膜，刻蚀二氧化硅层，形成基区注入掩膜，进行离子注入形成基区比如p+型基区；在本实施例中是在500℃下使用Al离子注入形成p+型基区，得到如图10所示结构。
步骤S11：去除二氧化硅层后溅射碳膜，并进行高温激活退火，温度为1650℃时间为25分钟，之后去除碳膜比如通过刻蚀去除碳膜，而后并进行RCA清洗。其中，可以使用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀)溶液去除晶片表面的二氧化硅层。
步骤S12:牺牲氧化后去除牺牲氧化层；在本实施例中，在1200℃牺牲氧化3小时，之后使用BOE溶液清洗去除牺牲氧化层。
步骤S13：在碳化硅晶片表面沉积场氧，厚度为0.8μm，之后刻蚀场氧。
步骤S14：高温热氧化并退火，形成栅氧化层6。
在本实施例中是在1300℃高温热氧化45分钟，之后在NO环境下退火，退火温度1250℃时间60分钟，形成50nm栅氧化层6。
步骤S15：在上述栅氧化层6上方沉积掺杂多晶硅比如n型掺杂多晶硅7，厚度0.6μm，形成如图11所示结构。
步骤S16：刻蚀上述多晶硅，形成多晶硅栅条7。
在本实施例中是在涂胶、光刻、显影及坚膜后，刻蚀上述多晶硅，形成多晶硅栅条7，得到如图12所示结构。
步骤S17：沉积二氧化硅，覆盖上述多晶硅栅条7。
在本实施例中，使用LPCVD(Low Pressure Chemical Vapor Deposition，低压力化学气相沉积)沉积二氧化硅，采用TEOS液态源，厚度为1.5μm，覆盖上述多晶硅栅条。
步骤S18：使用厚光刻胶，光刻、显影、坚膜后刻蚀二氧化硅至外延漂移层2(其中，外延漂移层2的为n型碳化硅层)，在多晶硅外围形成ILD(Interlevel Dielectric，层间电介质)结构8，形成如图13所示结构。
步骤S19：在器件的正面和背面分别形成金属层，退火后正面金属9与外延漂移层2形成肖特基接触，且正面金属9与源区3形成欧姆接触，背面金属10与衬底1形成欧姆接触。
在本实施例中，在器件的正面和背面分别磁控溅射金属Ni，厚度为100nm，在900℃下快速热退火后金属Ni与轻掺杂的碳化硅漂移区(也即n型外延漂移层2)形成肖特基接触，与高掺杂的源区3(也即n+型源区3)形成欧姆接触，背面金属与碳化硅衬底1形成欧姆接触，形成如图14所示结构。该步骤中的退火时间优选为1分钟至3分钟，退火温度优选为800℃至900℃。其中，在器件的正面和背面磁控溅射的金属还可以是Ti或者Mo，从而形成Ti或者Mo金属层；该金属层的厚度优选为50nm至200nm。
在其它实施例中，还可以通过蒸发在器件的正面和背面分别形成金属层。
步骤S20：形成厚Al，涂覆光刻胶，显影、坚膜后刻蚀厚Al形成pad(pad为硅片的管脚)结构11，得到如图15所示结构。
在本实施例中，通过磁控溅射在前述结构的表面形成厚Al(或称为Al层)。在其它实施例中，通过蒸发形成厚Al。
步骤S21：沉积Si3N4钝化层12，涂覆PI(Polyimide，聚酰亚胺)层13，之后涂覆光刻胶，显影、坚膜后刻蚀PI层13及钝化层12开口，完成制造集成肖特基二极管的碳化硅MOSFET器件，如图16所示。
如此，可得到本实施例的集成肖特基二极管的功率器件，该功率器件为集成肖特基二极管的碳化硅MOSFET。
根据上述可知，在本实施例中，首先离子注入形成源区，之后利用溶液对二氧化硅和介质层腐蚀速率不同的特性，腐蚀露出沟道及基区区域，通过合理设计掩膜结构，实现漂移区部分注入掩膜的残留。后续进行阱区离子注入及基区离子注入，后续溅射并快速热退火源电极金属，使其与源区形成欧姆接触的同时与漂移区形成肖特基接触。
本实施例利用二氧化硅各向同性腐蚀的特点，在实现自对准短沟道碳化硅MOSFET的同时，在其内部集成肖特基二极管，该集成肖特基二极管和碳化硅MOSFET共用终端结构，能大幅降低系统成本，同时能避免体二极管高反向恢复电流及双极型衰减的问题。
本实施例的工艺简单且成本低廉，能避免套刻工艺带来的误差，并能在不增加光刻板数量和光刻板次数的前提下，实现集成肖特基二极管的碳化硅MOSFET器件的制造，适用于集成肖特基二极管的碳化硅MOSFET商业化生产。
以上所述具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。对于本发明所属技术领域的普通技术人员来说，凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，或者在本发明的基础上，将本发明的技术应用于其他材料MOSFET器件均应包含在本发明的保护范围之内。
Claims (9)
1.一种集成肖特基二极管的功率器件的制造方法，其特征在于，包括：
在衬底上外延形成外延漂移层；
在所述外延漂移层上沉积第一介质层；
在所述第一介质层上沉积二氧化硅层；
在所述二氧化硅层上沉积第二介质层；
在所述第二介质层上涂覆光刻胶，进行光刻、显影、烘烤后，以所述光刻胶为掩膜，刻蚀所述第二介质层、所述二氧化硅层及所述第一介质层；
以上述刻蚀剩余结构作为掩膜，进行离子注入形成源区；
腐蚀上述结构指定时间，以露出沟道区域和基区区域；
以上述腐蚀剩余结构为掩膜，离子注入形成阱区；
清洗晶片，去除表面结构；
在上述结构的上表面沉积厚二氧化硅层并涂覆光刻胶，进行光刻、显影、烘烤后，以光刻胶为掩膜，刻蚀所述二氧化硅层，形成基区注入掩膜，进行离子注入形成基区；
去除所述二氧化硅层后溅射碳膜，并进行高温激活退火，之后去除碳膜；
牺牲氧化后去除牺牲氧化层；
在晶片表面沉积场氧并刻蚀所述场氧；
高温热氧化并退火，形成栅氧化层；
在所述栅氧化层的上方沉积掺杂多晶硅；
刻蚀所述多晶硅，形成多晶硅栅条；
沉积二氧化硅，以覆盖上述多晶硅栅条；
使用厚光刻胶，进行光刻、显影、坚膜后刻蚀所述二氧化硅至所述外延漂移层；
在器件的正面和背面分别形成金属层，退火后正面金属与所述外延漂移层形成肖特基接触，且正面金属与所述源区形成欧姆接触，背面金属与所述衬底形成欧姆接触；
形成厚Al，涂覆光刻胶，显影、坚膜后刻蚀所述厚Al形成pad结构；
沉积钝化层，涂覆PI层，之后涂覆光刻胶，显影、坚膜后刻蚀所述PI层及所述钝化层开口，完成制造集成肖特基二极管的功率器件。
2.根据权利要求1所述方法，其特征在于：所述第一介质层的材料包括Si3N4或多晶硅材料；所述第一介质层的厚度为0.05μm至0.2μm。
3.根据权利要求1所述方法，其特征在于：所述第二介质层的材料包括Si3N4或多晶硅材料；所述第二介质层的厚度为0.05μm至0.2μm。
4.根据权利要求1所述方法，其特征在于，腐蚀上述结构指定时间，以露出沟道区域和基区区域，具体为：使用溶液腐蚀上述结构指定时间，以露出沟道区域和基区区域；所述溶液为配比为10:1的BOE溶液，所述指定时间为30分钟。
5.根据权利要求1所述方法，其特征在于，在器件的正面形成金属层具体为：在器件的正面溅射Ni、Ti或者Mo金属层；所述金属层的厚度为50nm至200nm。
6.根据权利要求5所述方法，其特征在于：退火后正面金属与所述外延漂移层形成肖特基接触中的退火时间为1分钟至3分钟。
7.根据权利要求1所述方法，其特征在于，
在衬底上外延形成外延漂移层具体为：在n+型衬底上外延形成n型外延漂移层；所述n+型衬底为n+型碳化硅衬底；
以上述刻蚀剩余结构作为掩膜，进行离子注入形成源区，具体为：以上述刻蚀剩余结构作为掩膜，进行离子注入形成n+源区；
以上述腐蚀剩余结构为掩膜，离子注入形成阱区，具体为：以上述腐蚀剩余结构为掩膜，离子注入形成p型阱区；
清洗晶片，去除表面结构，具体为：使用BOE溶液、热磷酸溶液及硫酸双氧水溶液清洗晶片，去除表面结构；
进行离子注入形成基区具体为：进行离子注入形成p+型基区；
牺牲氧化后去除牺牲氧化层具体为：牺牲氧化后使用BOE溶液清洗去除牺牲氧化层；
高温热氧化并退火具体为：高温热氧化并在NO环境下退火。
8.根据权利要求1所述方法，其特征在于，在所述栅氧化层的上方沉积掺杂多晶硅具体为：在所述栅氧化层的上方沉积n型掺杂多晶硅。
9.根据权利要求1所述方法，其特征在于，沉积钝化层具体为：沉积Si3N4钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011027352.8A CN112164654B (zh) | 2020-09-25 | 2020-09-25 | 集成肖特基二极管的功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011027352.8A CN112164654B (zh) | 2020-09-25 | 2020-09-25 | 集成肖特基二极管的功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112164654A CN112164654A (zh) | 2021-01-01 |
| CN112164654B true CN112164654B (zh) | 2022-03-29 |
Family
ID=73864083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011027352.8A Active CN112164654B (zh) | 2020-09-25 | 2020-09-25 | 集成肖特基二极管的功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112164654B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035955B (zh) * | 2021-02-25 | 2023-03-28 | 湖南三安半导体有限责任公司 | 集成肖特基二极管的碳化硅mosfet器件及其制备方法 |
| CN113113324B (zh) * | 2021-04-07 | 2024-02-06 | 捷捷半导体有限公司 | 一种钝化层制作方法 |
| CN113410138B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
| CN114300581B (zh) * | 2021-12-31 | 2024-05-17 | 北海惠科半导体科技有限公司 | 光敏元件的制备方法及半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810722B (zh) * | 2016-03-16 | 2019-04-30 | 中国科学院半导体研究所 | 一种碳化硅mosfet器件及其制备方法 |
| US10991822B2 (en) * | 2017-02-24 | 2021-04-27 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same |
| JP7100769B2 (ja) * | 2018-12-07 | 2022-07-13 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法 |
| CN110518070B (zh) * | 2019-09-03 | 2022-11-15 | 深圳第三代半导体研究院 | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 |
-
2020
- 2020-09-25 CN CN202011027352.8A patent/CN112164654B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112164654A (zh) | 2021-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112164654B (zh) | 集成肖特基二极管的功率器件及其制造方法 | |
| US8435860B2 (en) | Trench type semiconductor device and fabrication method for the same | |
| US7811874B2 (en) | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| JPH0744272B2 (ja) | トランジスタ製造方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN111463283B (zh) | 集成启动管、采样管和二极管的dmos结构及其制备方法 | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| JPH1126758A (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| JP2021057615A (ja) | 炭化珪素半導体素子 | |
| CN112820769A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN112164653B (zh) | 功率器件及其基于自对准工艺的制造方法 | |
| WO2022061768A1 (zh) | 功率器件及其制造方法 | |
| US20060027833A1 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| CN114220735A (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| CN110854180A (zh) | 终端结构的制造方法、终端结构及半导体器件 | |
| WO2014102994A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN217641350U (zh) | 肖特基二极管器件 | |
| US11264496B2 (en) | Transistor with buried p-field termination region | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| CN113035959A (zh) | 一种集成肖特基二极管的碳化硅场效应管及其制备方法 | |
| CN116387354A (zh) | 碳化硅半导体器件及其制备方法 | |
| CN111986994A (zh) | Igbt制作方法及igbt半导体结构 | |
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JPH0311765A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |