CN111986994A - Igbt制作方法及igbt半导体结构 - Google Patents

Igbt制作方法及igbt半导体结构 Download PDF

Info

Publication number
CN111986994A
CN111986994A CN202010827608.7A CN202010827608A CN111986994A CN 111986994 A CN111986994 A CN 111986994A CN 202010827608 A CN202010827608 A CN 202010827608A CN 111986994 A CN111986994 A CN 111986994A
Authority
CN
China
Prior art keywords
region
forming
igbt
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010827608.7A
Other languages
English (en)
Inventor
黄传伟
夏华秋
诸建周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Roum Semiconductor Technology Co ltd
Original Assignee
Wuxi Roum Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Roum Semiconductor Technology Co ltd filed Critical Wuxi Roum Semiconductor Technology Co ltd
Priority to CN202010827608.7A priority Critical patent/CN111986994A/zh
Publication of CN111986994A publication Critical patent/CN111986994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请公开了一种IGBT制作方法及IGBT半导体结构，涉及功率器件技术领域，所述IGBT制作方法包括：在基板上形成沟槽结构；在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层；解决了现有技术中在相同短路能力下损失了芯片面积，造成了成本升高或者相同芯片面积又造成了电流密度下降，Vcesat增加的问题；达到了在拥有较好的短路能力以及提升电流密度的同时可以进一步降低Vcesat的效果。

Description

IGBT制作方法及IGBT半导体结构
技术领域
本发明涉及IGBT制作方法及IGBT半导体结构，属于功率器件技术领域。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
随着IGBT产品技术的日益成熟，IGBT由最初的PT型，经过NPT型的过渡，发展成为目前的Field Stop，LPT，SPT等IGBT结构，也由平面栅逐渐向拥有更大电流密度，或者相同电流规格具有更小芯片面积，降低芯片成本，并且具有更低Vcesat的槽栅结构转变。也即现有方案中存在相同短路能力下损失了芯片面积，造成了成本升高；相同芯片面积又造成了电流密度下降，Vcesat增加的问题。
发明内容
本发明的目的在于提供一种IGBT制作方法及IGBT半导体结构，用于解决现有技术中存在的问题。
为达到上述目的，本发明提供如下技术方案：
根据第一方面，本发明实施例提供了一种IGBT制作方法，在基板上形成沟槽结构；
在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；
在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层。
可选的，所述在所述沟槽结构的底部进行注入，得到载流子增强埋层区域，包括：
在所述沟槽结构的底部按照预设方式注入Phosphor，得到所述载流子增强埋层区域，所述预设方式注入剂量的范围为1E12～1E15，注入能量的范围为40Kev～150Kev，注入角度在12°～30°。
可选的，所述在所述沟槽区域上继续形成多晶硅栅极，包括：
通过第一热氧生长方式生长得到牺牲氧化层，对所述牺牲氧化层进行清洗；
在清洗后的结构中按照第二热氧生长方式继续生长得到栅氧化层，进而沉淀得到所述多晶硅栅极。
可选的，所述第一热氧生长方式包括生长500A～1500A左右牺牲氧化层，所述第二热氧生长方式包括生长800A～1500A栅氧化层。
可选的，所述在基板上形成沟槽结构，包括：
在所述基板上沉积得到刻蚀掩蔽层；
通过Trench光刻版形成所需的沟槽区域；
通过刻蚀方式在所述沟槽区域形成刻蚀窗口，并进行Si刻蚀，得到所述沟槽结构。
可选的，所述在所述基板上沉积得到刻蚀掩蔽层，包括：
通过PECVD淀积第一厚度的SiO2；
在SiO2上通过LPCVD再次淀积第二厚度的Si3N4形成所述刻蚀掩蔽层。
可选的，所述通过PECVD淀积第一厚度的SiO2之前，所述方法还包括：
在所述基板上形成终端耐压区域；
通过Active光刻版打开所需的区域，并通过湿法去胶工艺对表面进行清洗。
可选的，所述形成N+源区，包括：
通过N+光刻版打开需要刻蚀的区域，并注入Arsenic和Phosphor离子，形成所述N+源区。
第二方面，提供了一种IGBT半导体结构，该IGBT为通过上述第一方面所述的制作方式制作得到。
通过在基板上形成沟槽结构；在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层；解决了现有技术中在相同短路能力下损失了芯片面积，造成了成本升高或者相同芯片面积又造成了电流密度下降，Vcesat增加的问题；达到了在拥有较好的短路能力以及提升电流密度的同时可以进一步降低Vcesat的效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明一个实施例提供的IGBT的制作方法的方法流程图；
图2为本发明一个实施例提供的IGBT的结构示意图；
图3为本发明一个实施例提供的一种IGBT的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，其示出了本申请一个实施例提供的IGBT制作方法的方法流程图，如图1所示，所述方法包括：
步骤101，在基板上形成沟槽结构；
可选的，本步骤包括：
第一，在所述基板上沉积得到刻蚀掩蔽层；
首先，通过PECVD淀积第一厚度的SiO2；之后，在SiO2上通过LPCVD再次淀积第二厚度的Si3N4形成所述刻蚀掩蔽层。
第一厚度为0.3-1um，第二厚度为0.1～1.0um。
需要补充说明的是，在本步骤之前，该制作方法还可以包括：
(1)、在所述基板上形成终端耐压区域；
首先在整个基板表面热生长致密二氧化硅层0.4-1.5um，并运用Ring光刻版通过光刻、刻蚀工艺形成需要打开的区域，并注入Boron离子，剂量在8e11～1e15范围内，能量在40-120kev范围内，并通过高温推阱形成终端耐压区域。
本实施例所述的基本可以为Epi-wafer，其电阻率在20-150Ω·cm。
(2)、通过Active光刻版打开所需的区域，并通过湿法去胶工艺对表面进行清洗。
第二，通过Trench光刻版形成所需的沟槽区域；
用Trench光刻版通过光刻、刻蚀工艺形成需要的区域。
第三，通过刻蚀方式在所述沟槽区域形成刻蚀窗口，并进行Si刻蚀，得到所述沟槽结构。
用干法刻蚀工艺打开深槽刻蚀窗口，再次进行Si刻蚀,形成深槽结构。
步骤102，在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；
在所述沟槽结构的底部按照预设方式注入Phosphor，得到所述载流子增强埋层区域，所述预设方式注入剂量的范围为1E12～1E15，注入能量的范围为40Kev～150Kev，注入角度在12°～30°。
步骤103，在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层。
形成多晶硅栅极Poly的步骤包括：
第一，通过第一热氧生长方式生长得到牺牲氧化层，对所述牺牲氧化层进行清洗；所述第一热氧生长方式包括生长500A～1500A左右牺牲氧化层。
第二，在清洗后的结构中按照第二热氧生长方式继续生长得到栅氧化层，进而沉淀得到所述多晶硅栅极。所述第二热氧生长方式包括生长800A～1500A栅氧化层。
在形成得到多晶硅栅极之后，运用特殊的Gate光刻版，通过光刻、刻蚀需要的区域，形成槽栅结构及平面栅结构栅极，并注入Boron形成Pw区域。
并且，本实施例中形成N+源区的步骤包括：
通过N+光刻版打开需要刻蚀的区域，并注入Arsenic和Phosphor离子，形成所述N+源区。
此后，淀积1um以上的BPSG+Teos作为介质层，运用Contact光刻版通过光刻、刻蚀工艺形成需要刻蚀的区域，刻蚀ILD介质层形成接触孔。
再次淀积预设厚度的合金Metal，进而得到金属层并引出金属电极。其中，预设厚度的合金可以为4um厚的AlCu合金，当然，实际实现时，还可以为其他组分的合金，本实施例对此并不做限定。
需要补充说明的是，在执行上述步骤之后，可以在基板的背面继续形成漂移区Field Stop以及电极，比如，对Epi-Wafer分别进行背面Phosphor和Boron注入，形成FieldStop层和背面Collector，并淀积金属层引出Collector电极，本实施例对此并不做限定。
请参考图2和图3，其示出了通过上述制作方式制作得到的IGBT的结构的示意图。其中，图2为垂直沟槽方向的截面图，图3为沟槽方向截面图。
综上所述，通过在基板上形成沟槽结构；在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层；解决了现有技术中在相同短路能力下损失了芯片面积，造成了成本升高或者相同芯片面积又造成了电流密度下降，Vcesat增加的问题；达到了在拥有较好的短路能力以及提升电流密度的同时可以进一步降低Vcesat的效果。
本申请一个实施例还提供了一种IGBT半导体结构，该IGBT为通过图1所示的方法制作得到，本实施例在此不再赘述。
综上所述，通过在基板上形成沟槽结构；在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层；解决了现有技术中在相同短路能力下损失了芯片面积，造成了成本升高或者相同芯片面积又造成了电流密度下降，Vcesat增加的问题；达到了在拥有较好的短路能力以及提升电流密度的同时可以进一步降低Vcesat的效果。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种IGBT制作方法，其特征在于，所述方法包括：
在基板上形成沟槽结构；
在所述沟槽结构的底部进行注入，得到载流子增强埋层区域；
在所述沟槽区域上继续形成多晶硅栅极，并继续形成基区、N+源区、介质层以及金属层。
2.根据权利要求1所述的方法，其特征在于，所述在所述沟槽结构的底部进行注入，得到载流子增强埋层区域，包括：
在所述沟槽结构的底部按照预设方式注入Phosphor，得到所述载流子增强埋层区域，所述预设方式注入剂量的范围为1E12～1E15，注入能量的范围为40Kev～150Kev，注入角度在12°～30°。
3.根据权利要求1所述的方法，其特征在于，所述在所述沟槽区域上继续形成多晶硅栅极，包括：
通过第一热氧生长方式生长得到牺牲氧化层，对所述牺牲氧化层进行清洗；
在清洗后的结构中按照第二热氧生长方式继续生长得到栅氧化层，进而沉淀得到所述多晶硅栅极。
4.根据权利要求3所述的方法，其特征在于，所述第一热氧生长方式包括生长500A～1500A左右牺牲氧化层，所述第二热氧生长方式包括生长800A～1500A栅氧化层。
5.根据权利要求1所述的方法，其特征在于，所述在基板上形成沟槽结构，包括：
在所述基板上沉积得到刻蚀掩蔽层；
通过Trench光刻版形成所需的沟槽区域；
通过刻蚀方式在所述沟槽区域形成刻蚀窗口，并进行Si刻蚀，得到所述沟槽结构。
6.根据权利要求5所述的方法，其特征在于，所述在所述基板上沉积得到刻蚀掩蔽层，包括：
通过PECVD淀积第一厚度的SiO2；
在SiO2上通过LPCVD再次淀积第二厚度的Si3N4形成所述刻蚀掩蔽层。
7.根据权利要求6所述的方法，其特征在于，所述通过PECVD淀积第一厚度的SiO2之前，所述方法还包括：
在所述基板上形成终端耐压区域；
通过Active光刻版打开所需的区域，并通过湿法去胶工艺对表面进行清洗。
8.根据权利要求1所述的方法，其特征在于，所述形成N+源区，包括：
通过N+光刻版打开需要刻蚀的区域，并注入Arsenic和Phosphor离子，形成所述N+源区。
9.一种IGBT半导体结构，其特征在于，所述IGBT为通过如权利要求1至8任一所述的制作方式制作得到。
CN202010827608.7A 2020-08-17 2020-08-17 Igbt制作方法及igbt半导体结构 Pending CN111986994A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010827608.7A CN111986994A (zh) 2020-08-17 2020-08-17 Igbt制作方法及igbt半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010827608.7A CN111986994A (zh) 2020-08-17 2020-08-17 Igbt制作方法及igbt半导体结构

Publications (1)

Publication Number Publication Date
CN111986994A true CN111986994A (zh) 2020-11-24

Family

ID=73434562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010827608.7A Pending CN111986994A (zh) 2020-08-17 2020-08-17 Igbt制作方法及igbt半导体结构

Country Status (1)

Country Link
CN (1) CN111986994A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564895A (zh) * 2023-07-06 2023-08-08 捷捷微电(南通)科技有限公司 一种半导体器件制作方法和半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0494597A1 (en) * 1991-01-09 1992-07-15 Kabushiki Kaisha Toshiba Trench-gate power semiconductor device
CN102945804A (zh) * 2012-12-07 2013-02-27 株洲南车时代电气股份有限公司 一种沟槽栅型igbt芯片制作方法
CN205159334U (zh) * 2015-12-03 2016-04-13 厦门元顺微电子技术有限公司 一种完全空穴阻挡型槽栅igbt
CN106158939A (zh) * 2014-10-01 2016-11-23 新唐科技股份有限公司 绝缘栅双极晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0494597A1 (en) * 1991-01-09 1992-07-15 Kabushiki Kaisha Toshiba Trench-gate power semiconductor device
CN102945804A (zh) * 2012-12-07 2013-02-27 株洲南车时代电气股份有限公司 一种沟槽栅型igbt芯片制作方法
CN106158939A (zh) * 2014-10-01 2016-11-23 新唐科技股份有限公司 绝缘栅双极晶体管及其制造方法
CN205159334U (zh) * 2015-12-03 2016-04-13 厦门元顺微电子技术有限公司 一种完全空穴阻挡型槽栅igbt

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564895A (zh) * 2023-07-06 2023-08-08 捷捷微电(南通)科技有限公司 一种半导体器件制作方法和半导体器件
CN116564895B (zh) * 2023-07-06 2023-09-08 捷捷微电(南通)科技有限公司 一种半导体器件制作方法和半导体器件

Similar Documents

Publication Publication Date Title
US6319777B1 (en) Trench semiconductor device manufacture with a thicker upper insulating layer
KR100624683B1 (ko) 트렌치 게이트 전극을 포함하는 금속-절연체-반도체 장치및 이의 제조 방법
US7906388B2 (en) Semiconductor device and method for manufacture
US6620667B2 (en) Method of making a HF LDMOS structure with a trench type sinker
JPH0744272B2 (ja) トランジスタ製造方法
US6660591B2 (en) Trench-gate semiconductor devices having a channel-accommodating region and their methods of manufacture
WO2002015280A1 (en) Thick oxide layer on bottom of trench structure in silicon
US9953971B2 (en) Insulated gate bipolar transistor (IGBT) and related methods
CN110473916A (zh) 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
KR20010013955A (ko) 전계-효과 반도체 소자의 제조
CN112164653B (zh) 功率器件及其基于自对准工艺的制造方法
CN111986994A (zh) Igbt制作方法及igbt半导体结构
JP2001523893A (ja) 半導体素子と半導体素子の製造方法
JP4202389B2 (ja) バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法
CN112185816B (zh) 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN112103181A (zh) 一种新型高可靠性igbt及其制造方法
CN111384149B (zh) 沟槽型igbt及其制备方法
CN116313809B (zh) 沟槽型mos场效应晶体管的制备方法和应用
US20220320310A1 (en) Method of forming asymmetric thickness oxide trenches
WO1999054919A2 (en) Manufacture of field-effect semiconductor devices
KR100341214B1 (ko) 고속 전력 트랜지스터 제조방법
CN116110785B (zh) 一种绝缘栅双极型晶体管及其制备方法
US20230065066A1 (en) Transistor with single termination trench having depth more than 10 microns
CN112117327B (zh) 一种igbt器件及其制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201124

RJ01 Rejection of invention patent application after publication