CN116313809B - 沟槽型mos场效应晶体管的制备方法和应用 - Google Patents
沟槽型mos场效应晶体管的制备方法和应用 Download PDFInfo
- Publication number
- CN116313809B CN116313809B CN202310285335.1A CN202310285335A CN116313809B CN 116313809 B CN116313809 B CN 116313809B CN 202310285335 A CN202310285335 A CN 202310285335A CN 116313809 B CN116313809 B CN 116313809B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- groove
- trench
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明属于半导体技术领域，公开了沟槽型MOS场效应晶体管的制备方法和应用。制备方法：在半导体衬底层上依次形成N型半导体外延层、阱区和掺杂区；在掺杂区的中间区域的两侧分别刻蚀一个虚拟沟槽，向虚拟沟槽的底部注入P型杂质，形成P+层；在掺杂区的中间区域刻蚀一个栅极沟槽；向虚拟沟槽的内部填充氧化物；在掺杂区远离N型半导体外延层的一侧形成金属层。本发明还提出一种电子设备。该方法制备的沟槽型MOS场效应晶体管，在虚拟沟槽底部形成的PN结对电场分布的改变幅度较大、较集中，能够更好地降低栅极沟槽拐角处的场强；另外，该方法简化了工艺，降低了成本。
Description
技术领域
本发明属于半导体技术领域，具体涉及沟槽型MOS场效应晶体管的制备方法和应用。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)是下一代高效电力电子器件技术的核心器件。碳化硅MOSFET与高压硅IGBT器件相比，具有更高的带宽，更低的损耗以及更高的工作温度，基于此，碳化硅MOSFET受到了广泛关注。常规碳化硅MOSFET中栅极沟槽(gatetrench)的栅氧厚度相同，特别是两个侧壁，因为在同一晶向，使得栅氧厚度的一致性更好。为了获得较高的导通电流能力，通常栅氧厚度相对较薄，但沟槽拐角位置易出现高电场，栅氧在经受高电场的情况下可靠性会降低，甚至直接击穿。如果单纯增加栅氧厚度，会大幅提高沟道的导通电阻，严重影响器件性能。
因此，有必要提供一种制备方法，根据该方法制备的MOS场效应晶体管的电流导通能力强，且栅极沟槽可靠性高。
发明内容
本发明旨在至少解决上述现有技术中存在的技术问题之一。为此，本发明提出沟槽型MOS场效应晶体管的制备方法，该方法工艺简单，成本低。根据该方法制得的沟槽型MOS场效应晶体管，由于影响电流导通能力的栅极沟槽及沟道结构未发生明显改变，因此沟道电阻不会增加，同时栅极沟槽结构的可靠性得到了提高。
本发明还提出一种电子设备。
根据本发明的一个方面，提出了沟槽型MOS场效应晶体管的制备方法，包括以下步骤：
S1：提供半导体衬底层，在所述半导体衬底层上依次形成N型半导体外延层、阱区和掺杂区；
S2：在所述掺杂区的中间区域的两侧分别刻蚀一个虚拟沟槽，使所述虚拟沟槽由所述掺杂区顶部延伸到所述N型半导体外延层，向所述虚拟沟槽的底部注入P型杂质，形成P+层；在所述掺杂区的中间区域刻蚀一个栅极沟槽，使所述栅极沟槽由所述掺杂区顶部延伸到所述N型半导体外延层；向所述虚拟沟槽的内部填充氧化物；此时，形成如下沟槽：一个所述栅极沟槽，所述栅极沟槽的两侧各形成一个所述虚拟沟槽；
S3：在所述掺杂区远离所述N型半导体外延层的一侧形成金属层。
根据本发明的一种优选的实施方式，至少具有以下有益效果：
本发明在栅极沟槽两侧各引入一个虚拟沟槽，用氧化物填充虚拟沟槽，并在虚拟沟槽的底部形成P+层，使得P+层中的P+和N型半导体外延层集中在虚拟沟槽的底部形成PN结，该底部PN结的存在对电场分布的改变幅度较大、较集中，从而能够更好地降低栅极沟槽拐角处的场强；同时填充在虚拟沟槽中的氧化物又相当于场板的作用，其与底部PN结结合可屏蔽栅极沟槽附近的强电场，从而对栅极沟槽形成良好的保护，提供了栅氧的可靠性。因此，本发明中的沟槽型MOS场效应晶体管，无需增加栅氧的厚度，也可以保持影响电流导通能力的栅极沟槽和沟道结构不发生明显改变，从而使得沟道电阻不会增加，不会影响器件性能。另外，本发明由于只在虚拟沟槽的底部形成P+层，简化了工艺，降低了制备成本。
在本发明的一些实施方式中，所述半导体衬底层的制备原料包括碳化硅、硅中的任一种。
在本发明的一些优选的实施方式中，所述半导体衬底层的制备原料选自碳化硅。
在本发明的一些实施方式中，所述N型半导体外延层的制备原料选自N型碳化硅。
具体地，N型材料是电子导电，较P型的空穴导通电阻更低，因此选择N型碳化硅。
在本发明的一些实施方式中，所述N型半导体外延层承受的电压为650～1700V。
在本发明的一些实施方式中，所述N型半导体外延层的浓度为1×1015～1×1017cm-3，厚度＜20μm。
在本发明的一些实施方式中，步骤S1采用离子注入法在所述N型半导体外延层上方形成所述阱区。
在本发明的一些实施方式中，步骤S1通过在所述N型半导体外延层上方注入P型杂质而形成P阱区。
具体地，注入剂量、注入能量和次数根据需要安排，这里不做限定。
在本发明的一些实施方式中，所述P型杂质为铝、硼中的任一种。
在本发明的一些优选的实施方式中，所述P型杂质为铝，因为铝的激活率更高。
在本发明的一些实施方式中，所述阱区的深度为0.7～1.1μm。
在本发明的一些实施方式中，步骤S1在所述阱区上表面的中间区域形成N+区，在所述阱区上表面、所述N+区两侧的区域形成P+区，所述N+区和所述P+区构成所述掺杂区。
在本发明的一些实施方式中，步骤S1刻蚀所述阱区上表面的中间区域，向所述中间区域注入N型杂质，形成所述N+区；刻蚀所述阱区上表面、所述N+区两侧的区域，向所述区域注入P型杂质，形成所述P+区。
在本发明的一些实施方式中，所述N型杂质为氮、磷中的任一种。
在本发明的一些优选的实施方式中，所述N型杂质为氮。
在本发明的一些实施方式中，所述N+区的深度为0.3～0.6μm。
在本发明的一些实施方式中，所述P+区的深度介于所述N+区和所述阱区的深度之间。
在本发明的一些实施方式中，步骤S1制备所述掺杂区时，在所述刻蚀之前，均需沉积硬掩模，具体包括：在所述阱区的上表面的边缘区域(即中间区域两侧的部分)沉积第一硬掩模，刻蚀所述阱区上表面的中间区域，开好窗口，向所述窗口注入N型杂质，形成所述N+区(源极)；采用腐蚀工艺剥离所述第一硬掩模，在所述N+区上方沉积第二硬掩模，刻蚀所述阱区上表面、所述N+区两侧的区域，开好窗口，向所述窗口注入P型杂质，形成所述P+区。
具体地，沉积所述第一硬掩模是用于N型杂质注入的阻挡保护，沉积所述第二硬掩模是用于P型杂质注入的阻挡保护。
在本发明的一些实施方式中，所述硬掩模的沉积方法采用化学气相沉积法(CVD)。
在本发明的一些实施方式中，所述硬掩模的沉积方法采用低压化学气相沉积法(LPCVD)、等离子体增强化学的气相沉积法(PECVD)中的任一种。
在本发明的一些优选的实施方式中，所述硬掩模的沉积方法采用低压化学气相沉积法。
在本发明的一些实施方式中，所述硬掩模的厚度为1.5～2μm。
在本发明的一些实施方式中，步骤S1中采用离子注入法对所述N型杂质和所述P型杂质进行注入。
在本发明的一些实施方式中，步骤S2在所述N+区的两侧分别刻蚀一个所述虚拟沟槽，使所述虚拟沟槽由所述掺杂区顶部延伸到所述N型半导体外延层，向所述虚拟沟槽的底部注入所述P型杂质，形成所述P+层；在所述N+区的中间区域刻蚀一个所述栅极沟槽，使所述栅极沟槽由所述N+区顶部延伸到所述N型半导体外延层。
在本发明的一些实施方式中，两个所述虚拟沟槽对称形成于所述栅极沟槽的两侧。
在本发明的一些实施方式中，所述虚拟沟槽的上部位于所述N+区和所述P+区之间。即在刻蚀所述虚拟沟槽时，在所述掺杂区刻蚀的是一部分N+区和一部分P+区，该部分N+区为所述N+区两侧的区域。
在本发明的一些实施方式中，所述沟槽的深度和宽度的比值为1～2：1。
在本发明的一些实施方式中，所述沟槽的深度为1～2μm。
在本发明的一些实施方式中，步骤S2在形成各沟槽之前，需要沉积硬掩模，具体包括：采用腐蚀工艺去掉步骤S1中的所述第二硬掩模，在所述掺杂区上表面沉积第三硬掩模，在所述N+区的两侧分别进行刻蚀，各开一个窗口，以形成所述虚拟沟槽，向所述虚拟沟槽的底部注入所述P型杂质，形成P+层；采用腐蚀工艺去除所述第三硬掩模，在所述掺杂区表面和所述虚拟沟槽中沉积第四硬掩模，在所述N+区的中间区域刻蚀形成所述栅极沟槽。
在本发明的一些实施方式中，步骤S2在形成所述栅极沟槽后，采用腐蚀工艺去除所述第四硬掩模。
在本发明的一些实施方式中，步骤S2向所述虚拟沟槽的内部填充的氧化物为二氧化硅。
具体地，步骤S2在去除所述第四硬掩模后，沉积所述氧化物，此时所述氧化物沉积在所述虚拟沟槽、所述栅极沟槽和所述掺杂区上。
具体地，步骤S2在沉积所述氧化物后，采用光刻和腐蚀工艺刻去除所述栅极沟槽和所述掺杂区上的所述氧化物，保留所述虚拟沟槽中的氧化物。
在本发明的一些实施方式中，所述虚拟沟槽的底部形成的所述P+层位半椭圆形或半矩形。
在本发明的一些实施方式中，步骤S2还包括在所述栅极沟槽的侧壁和底部形成栅极氧化物层的步骤，具体包括：采用热氧化工艺生长所述栅极氧化物层。
在本发明的一些实施方式中，所述栅极氧化物层为二氧化硅层。
在本发明的一些实施方式中，所述栅极氧化物层的厚度根据需要进行调整，这里不做限定。
在本发明的一些实施方式中，步骤S2在形成所述栅极氧化物层后，还包括在所述栅极沟槽内部淀积多晶硅层。
在本发明的一些实施方式中，步骤S2在形成所述多晶硅层后，采用光刻和腐蚀工艺去除超出所述沟槽和所述掺杂区的栅极氧化物层和多晶硅层。
在本发明的一些实施方式中，上述提到的硬掩模的成分包括二氧化硅、氮化硅、多晶硅中的任一种。
在本发明的一些实施方式中，步骤S3在形成所述金属层之前，还包括在所述栅极沟槽上方淀积介质层。
在本发明的一些实施方式中，所述介质层的宽度大于所述栅极沟槽的宽度。
在本发明的一些实施方式中，淀积所述介质层的材料包括掺杂型二氧化硅、非掺杂型二氧化硅、氮化硅中的任一种。
在本发明的一些实施方式中，步骤S3采用溅射工艺形成所述金属层。
在本发明的一些优选的实施方中，步骤S3采用正面金属溅射工艺形成所述金属层。
在本发明的一些实施方式中，所述金属层的材料包括铝、钨中的任一种。
在本发明的一些优选的实施方式中，所述金属层的材料选择铝。
根据上述方法制备的沟槽型MOS场效应晶体管，包括：
从下至上依次层叠设置的半导体衬底层、N型半导体外延层、阱区和掺杂区；
沟槽，所述沟槽包括一个栅极沟槽和两个虚拟沟槽，所述栅极沟槽位于中心位置，所述栅极沟槽的两侧分别设置一个所述虚拟沟槽，所述栅极沟槽和所述虚拟沟槽由所述掺杂区顶部延伸到所述N型半导体外延层，所述虚拟沟槽的内部填充有氧化物，所述虚拟沟槽的底部设置有P+层；
金属层，所述金属层位于所述掺杂区远离所述N型半导体外延层的一侧。
在本发明的一些实施方式中，所述掺杂区包括N+区和P+区，所述P+区设置于所述N+区的两侧。
在本发明的一些实施方式中，所述虚拟沟槽的上部位于所述N+区和所述P+区之间。
在本发明的一些实施方式中，所述栅极沟槽由所述N+区顶部延伸到所述N型半导体外延层。
在本发明的一些实施方式中，所述栅极沟槽的侧壁和底部设置有栅极氧化物层，内部沉积有多晶硅层。
在本发明的一些实施方式中，所述沟槽型MOS场效应晶体管还包括介质层，所述介质层设置于所述栅极沟槽的上方。
根据本发明的第二个方面，提出了一种电子设备，包括根据所述制备方法制得的沟槽型MOS场效应晶体管。
附图说明
下面结合附图和实施例对本发明做进一步的说明，其中：
图1为本发明实施例1制备沟槽型MOS场效应晶体管的流程图；
图2为本发明对比例1制备的MOS场效应晶体管的结构示意图。
附图标记：
1-碳化硅衬底层；2-N型碳化硅外延层；3-P阱区；4-第一硬掩模；5-N+区；6-第二硬掩模；7-P+区；8-第三硬掩模；9-虚拟沟槽；10-P+层；11-第四硬掩模；12-栅极沟槽；13-二氧化硅；14-二氧化硅层；15-多晶硅层；16-介质层；17-金属层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，刻蚀、淀积等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本发明的描述中，参考术语“一个实施例”、“一些实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。
实施例中所使用的试验方法如无特殊说明，均为常规方法；所使用的材料、试剂等，如无特殊说明，均可从商业途径得到的试剂和材料。
实施例1
本实施例制备了一种沟槽型MOS场效应晶体管，具体过程(参见图1的a～p)为：
(1)提供碳化硅衬底层1，在碳化硅衬底层1表面形成N型碳化硅外延层2，N型碳化硅外延层2的浓度为1×1016cm-3，厚度为12μm。
(2)采用离子注入法在N型碳化硅外延层2的表面注入P型杂质铝，形成P阱区3，P阱区3的深度为1μm。
(3)采用低压LPCVD在P阱区3上表面的边缘区域(即中间区域以外的部分)沉积第一硬掩模4(厚度为1.5μm)，用于N型杂质注入的阻挡保护，并对P阱区3上表面的中间区域进行光刻与刻蚀，开好窗口，采用离子注入法向窗口注入高浓度的N型杂质氮，形成N+区5(源极)，N+区5的深度为0.4μm；
采用腐蚀工艺剥离第一硬掩模4，采用LPCVD在N+区5的上方沉积第二硬掩模6(厚度为1.5μm)，用于P型杂质注入的阻挡保护，并对P阱区3上表面、N+区5两侧的区域进行光刻与刻蚀，将窗口开好，采用离子注入法向该窗口注入高浓度的P型杂质铝，形成P+区7，P+区7的深度为0.6μm；
上述N+区5和P+区7共同构成掺杂区。
(4)采用腐蚀工艺去除第二硬掩模6。采用LPCVD在掺杂区上表面沉积第三硬掩模8(厚度为1.5μm)，在N+区5的两侧分别进行光刻，各开好一个窗口，并进行刻蚀以形成虚拟沟槽9(两个虚拟沟槽9相对称)，虚拟沟槽9由掺杂区顶部延伸到N型碳化硅外延层2(具体为虚拟沟槽9的上部位于N+区5和P+区7之间，即在刻蚀虚拟沟槽9时，在掺杂区刻蚀的是一部分N+区5和一部分P+区7)；采用离子注入法向虚拟沟槽9的底部注入高浓度的P型杂质铝，形成P+层10，该P+层10为半椭圆形；
采用腐蚀工艺去除第三硬掩模8，采用LPCVD在掺杂区表面和虚拟沟槽9中沉积第四硬掩模11，在N+区5的中间区域光刻与刻蚀形成栅极沟槽12，栅极沟槽12由N+区5顶部延伸到N型碳化硅外延层2；采用腐蚀工艺去除第四硬掩模11，采用CVD工艺沉积二氧化硅13，经牺牲氧化后，采用光刻和腐蚀工艺去除栅极沟槽12和掺杂区上的二氧化硅13，保留虚拟沟槽9中的二氧化硅13；
采用热氧化工艺在栅极沟槽12的侧壁和底部生长二氧化硅层14(栅极氧化物层)；在栅极沟槽12的内部淀积多晶硅层15，使多晶硅层15填满栅极沟槽12的内部；采用光刻和刻蚀工艺去除超出沟槽和掺杂区的二氧化硅层14和多晶硅层15。
上述两个虚拟沟槽9对称形成于栅极沟槽12的两侧，虚拟沟槽9和栅极沟槽12共同构成沟槽结构。
(5)在栅极沟槽12的上方淀积介质层16(材料为非掺杂型二氧化硅)，该介质层16的宽度大于栅极沟槽12的宽度；在P+区7和N+区5的上方光刻形成引线孔；
采用正面金属溅射工艺和光刻工艺在掺杂区和介质层16远离N型碳化硅外延层2的一侧形成金属层17(材料为铝)；于400℃下进行炉管退火，让引线孔中的金属和半导体形成良好的欧姆接触；然后对碳化硅衬底层1进行背面减薄和背面金属化处理。
以上步骤形成了沟槽型MOS场效应晶体管，包括：
从下至上依次层叠设置的碳化硅衬底层1、N型碳化硅外延层2、P阱区3；
掺杂区，设置于P阱区3上；包括N+区5和P+区7，P+区7设置于N+区5的两侧；
沟槽，包括一个栅极沟槽12和两个虚拟沟槽9，栅极沟槽12位于中心位置，由N+区5顶部延伸到N型碳化硅外延层2，栅极沟槽12的侧壁和底部设置有二氧化硅层14(栅极氧化物层)，内部淀积有多晶硅层15；栅极沟槽12的两侧分别设置一个虚拟沟槽9，两个虚拟沟槽9对称设置，虚拟沟槽9由掺杂区顶部延伸到N型碳化硅外延层2，虚拟沟槽9的内部填充有二氧化硅13，底部设置有P+层10；
介质层16，位于栅极沟槽12的上方；
金属层17，位于掺杂区和介质层16远离N型碳化硅外延层2的一侧。
上述沟槽型MOS场效应晶体管，在虚拟沟槽的底部形成P+层，使得P+层中的P+和N型半导体外延层集中在虚拟沟槽的底部形成PN结，该底部PN结的存在对电场分布的改变幅度较大、较集中，从而能够更好地降低栅极沟槽拐角处的场强；同时填充在虚拟沟槽中的氧化物又相当于场板的作用，其与底部PN结结合可屏蔽栅极沟槽附近的强电场，从而对栅极沟槽形成良好的保护，提供了栅氧的可靠性。因此，本发明中的沟槽型MOS场效应晶体管，无需增加栅氧的厚度，也可以保持影响电流导通能力的栅极沟槽和沟道结构不发生明显改变，从而使得沟道电阻不会增加，不会影响器件性能。
对比例1
本对比例制备了一种MOS场效应晶体管，与实施例1的区别在于，对比例1中的MOS场效应晶体管中没有设置两个虚拟沟槽。
具体制备过程同实施例1。
对比例1的MOS场效应晶体管的结构如图2所示。可以看出，该MOS场效应晶体管包括：
从下至上依次层叠设置的碳化硅衬底层、N型碳化硅外延层、P阱区；
掺杂区，设置于P阱区上；包括N+区和P+区，P+区设置于N+区的两侧；
沟槽，包括一个栅极沟槽，位于中心位置，由N+区顶部延伸到N型碳化硅外延层，栅极沟槽的侧壁和底部设置有二氧化硅层(栅极氧化物层)，内部淀积有多晶硅层；
介质层，位于栅极沟槽的上方；
金属层，位于掺杂区和介质层远离N型碳化硅外延层的一侧。
该MOS场效应晶体管，没有设置虚拟沟槽，只设置了栅极沟槽。栅极沟槽的栅极氧化物层厚度相同，特别是两个侧壁；且为了获得较高的导通电流能力，通常栅极氧化物层的厚度相对较薄，但栅极沟槽拐角位置易出现高电场，使得栅极氧化物层在经受高电场的情况下可靠性会降低，甚至直接击穿。如果单纯增加栅极氧化物层的厚度，会大幅提高栅极沟槽的导通电阻，严重影响器件性能。
可见，对比例1中的MOS场效应晶体管是存在一定弊端的。
上面对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
Claims (12)
1.沟槽型MOS场效应晶体管的制备方法，其特征在于，包括以下步骤：
S1：提供半导体衬底层，在所述半导体衬底层上依次形成N型半导体外延层、阱区和掺杂区；
S2：在所述掺杂区的中间区域的两侧分别刻蚀一个虚拟沟槽，使所述虚拟沟槽由所述掺杂区顶部延伸到所述N型半导体外延层，向所述虚拟沟槽的底部注入P型杂质，形成P+层；在所述掺杂区的中间区域刻蚀一个栅极沟槽，使所述栅极沟槽由所述掺杂区顶部延伸到所述N型半导体外延层；向所述虚拟沟槽的内部填充氧化物；此时，形成如下沟槽：一个所述栅极沟槽，所述栅极沟槽的两侧各形成一个所述虚拟沟槽；
S3：在所述掺杂区远离所述N型半导体外延层的一侧形成金属层。
2.根据权利要求1所述的制备方法，其特征在于，步骤S2向所述虚拟沟槽的内部填充的所述氧化物为二氧化硅。
3.根据权利要求1所述的制备方法，其特征在于，步骤S2还包括在所述栅极沟槽的侧壁和底部形成栅极氧化物层的步骤，具体包括：采用热氧化工艺生长所述栅极氧化物层；
所述栅极氧化物层为二氧化硅层；
步骤S2在形成所述栅极氧化物层后，还包括在所述栅极沟槽的内部淀积多晶硅层。
4.根据权利要求1所述的制备方法，其特征在于，所述半导体衬底层的制备原料包括碳化硅、硅中的任一种。
5.根据权利要求4所述的制备方法，其特征在于，所述N型半导体外延层的制备原料选自N型碳化硅。
6.根据权利要求1所述的制备方法，其特征在于，步骤S1采用离子注入法在所述N型半导体外延层上方形成所述阱区；步骤S1通过在所述N型半导体外延层上方注入P型杂质而形成P阱区；
所述P型杂质为铝、硼中的任一种。
7.根据权利要求6所述的制备方法，其特征在于，所述P阱区的深度为0.7～1.1μm。
8.根据权利要求1所述的制备方法，其特征在于，步骤S1刻蚀所述阱区上表面的中间区域，向所述中间区域注入N型杂质，形成N+区；刻蚀所述阱区上表面、所述N+区两侧的区域，向该区域注入P型杂质，形成P+区；
所述N型杂质为氮、磷中的任一种；
所述N+区的深度为0.3～0.6μm；
所述P+区的深度介于所述N+区和所述阱区的深度之间。
9.根据权利要求8所述的制备方法，其特征在于，步骤S2在所述N+区的两侧分别刻蚀一个所述虚拟沟槽，使所述虚拟沟槽由所述掺杂区顶部延伸到所述N型半导体外延层，向所述虚拟沟槽的底部注入所述P型杂质，形成所述P+层；在所述N+区的中间区域刻蚀一个所述栅极沟槽，使所述栅极沟槽由所述N+区顶部延伸到所述N型半导体外延层；
在刻蚀所述虚拟沟槽时，在所述掺杂区刻蚀的是一部分N+区和一部分P+区。
10.根据权利要求1～9任一项所述的制备方法，其特征在于，步骤S3在形成所述金属层之前，还包括在所述栅极沟槽上方淀积介质层；
所述介质层的宽度大于所述栅极沟槽的宽度；
淀积所述介质层的材料包括掺杂型二氧化硅、非掺杂型二氧化硅、氮化硅中的任一种。
11.根据权利要求1～9任一项所述的制备方法，其特征在于，步骤S3采用溅射工艺形成所述金属层；所述金属层的材料包括铝、钨中的任一种。
12.一种电子设备，其特征在于，所述电子设备包括根据权利要求1～11任一项所述制备方法制得的沟槽型MOS场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310285335.1A CN116313809B (zh) | 2023-03-14 | 2023-03-14 | 沟槽型mos场效应晶体管的制备方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310285335.1A CN116313809B (zh) | 2023-03-14 | 2023-03-14 | 沟槽型mos场效应晶体管的制备方法和应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116313809A CN116313809A (zh) | 2023-06-23 |
| CN116313809B true CN116313809B (zh) | 2024-02-23 |
Family
ID=86797557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310285335.1A Active CN116313809B (zh) | 2023-03-14 | 2023-03-14 | 沟槽型mos场效应晶体管的制备方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116313809B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101641763A (zh) * | 2007-01-09 | 2010-02-03 | 威力半导体有限公司 | 半导体器件及其制造方法 |
| CN103390645A (zh) * | 2012-05-08 | 2013-11-13 | 上海韦尔半导体股份有限公司 | 横向扩散金属氧化物半导体晶体管及其制作方法 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN109768091A (zh) * | 2019-03-13 | 2019-05-17 | 中国科学院微电子研究所 | 一种双沟槽SS-SiC MOSFET结构 |
| CN112510081A (zh) * | 2020-11-30 | 2021-03-16 | 西安微电子技术研究所 | 一种星用抗辐射沟槽型mos场效应晶体管的加固结构和制备方法 |
| CN114068721A (zh) * | 2021-11-04 | 2022-02-18 | 深圳真茂佳半导体有限公司 | 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法 |
| CN115241277A (zh) * | 2022-09-22 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种隔离型沟槽mos器件及其制备方法 |
| CN115376922A (zh) * | 2022-08-04 | 2022-11-22 | 深圳市至信微电子有限公司 | Dp场效应管制备方法及dp场效应管 |
| CN115547836A (zh) * | 2022-10-09 | 2022-12-30 | 深圳市至信微电子有限公司 | Spst场效应管制备方法及spst场效应管 |
-
2023
- 2023-03-14 CN CN202310285335.1A patent/CN116313809B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101641763A (zh) * | 2007-01-09 | 2010-02-03 | 威力半导体有限公司 | 半导体器件及其制造方法 |
| CN103390645A (zh) * | 2012-05-08 | 2013-11-13 | 上海韦尔半导体股份有限公司 | 横向扩散金属氧化物半导体晶体管及其制作方法 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN109768091A (zh) * | 2019-03-13 | 2019-05-17 | 中国科学院微电子研究所 | 一种双沟槽SS-SiC MOSFET结构 |
| CN112510081A (zh) * | 2020-11-30 | 2021-03-16 | 西安微电子技术研究所 | 一种星用抗辐射沟槽型mos场效应晶体管的加固结构和制备方法 |
| CN114068721A (zh) * | 2021-11-04 | 2022-02-18 | 深圳真茂佳半导体有限公司 | 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法 |
| CN115376922A (zh) * | 2022-08-04 | 2022-11-22 | 深圳市至信微电子有限公司 | Dp场效应管制备方法及dp场效应管 |
| CN115241277A (zh) * | 2022-09-22 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种隔离型沟槽mos器件及其制备方法 |
| CN115547836A (zh) * | 2022-10-09 | 2022-12-30 | 深圳市至信微电子有限公司 | Spst场效应管制备方法及spst场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116313809A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763351B2 (en) | Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| EP1376675B1 (en) | Method of fabricating a trench MOSFET | |
| US20080261358A1 (en) | Manufacture of Lateral Semiconductor Devices | |
| JP2004031963A (ja) | イオン注入によるトレンチ内の自己整合された差別的酸化 | |
| KR20100029701A (ko) | 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 | |
| KR19990034065A (ko) | 수평형 이중 확산 전력 소자의 제조 방법 | |
| JP2013065774A (ja) | 半導体装置およびその製造方法 | |
| EP1281200A2 (en) | Method of making a semiconductor device having a recessed insulating layer of varying thickness | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| JPH09283535A (ja) | 半導体装置の製造方法 | |
| CN110574153B (zh) | 半导体装置及半导体装置的制造方法 | |
| KR20010102255A (ko) | 자기 정렬된 실리콘 탄화물 ｌｍｏｓｆｅｔ | |
| CN111244164A (zh) | 碳化硅器件、半导体器件及用于形成它们的方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| JP5533011B2 (ja) | 半導体装置の製造方法 | |
| JP4049095B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004335917A (ja) | 半導体装置及びその製造方法 | |
| CN116313809B (zh) | 沟槽型mos场效应晶体管的制备方法和应用 | |
| JP2020035892A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN116053140A (zh) | 一种双沟槽型mos场效应晶体管的制备方法和应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |