CN115241277A - 一种隔离型沟槽mos器件及其制备方法 - Google Patents
一种隔离型沟槽mos器件及其制备方法 Download PDFInfo
- Publication number
- CN115241277A CN115241277A CN202211159112.2A CN202211159112A CN115241277A CN 115241277 A CN115241277 A CN 115241277A CN 202211159112 A CN202211159112 A CN 202211159112A CN 115241277 A CN115241277 A CN 115241277A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- dielectric
- groove
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 190
- 238000002347 injection Methods 0.000 claims abstract description 72
- 239000007924 injection Substances 0.000 claims abstract description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 438
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 150000002500 ions Chemical class 0.000 claims description 22
- 239000007943 implant Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 description 18
- 239000002019 doping agent Substances 0.000 description 14
- 238000002513 implantation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- -1 nitrogen ions Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种隔离型沟槽MOS器件及其制备方法，通过在N型衬底的正面的N型外延层、P型注入层以及N型注入层，并形成第一图形结构的第一介质隔离层、第二介质隔离层和第二凸形结构的第三介质隔离层，第三介质隔离层位于第一介质隔离层和第二介质隔离层之间，栅极多晶硅层设于第三介质隔离层内，第一凸形结构的凸起部位于N型外延层、P型注入层以及N型注入层中，第一凸形结构的基部设于N型注入层上，从而使得隔离型沟槽MOS器件的终端区内的横向电场完全隔离，从而在较小的尺寸内达到电场的平衡，优化器件的耐压，在缩小器件的尺寸的情况下保证了器件的性能。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种隔离型沟槽MOS器件及其制备方法。
背景技术
中低压沟槽型MOS(MOSFET)器件(Trench MOS)由于高可靠性，低导通电阻和大功率大电流的处理能力在网络通信，电脑及消费类领域和工业控制领域类有重要的应用；例如在锂电池保护模块、LED显示器、LCD监视器、笔记本电源和手机电源管理等领域都有广泛应用，所以目前对这种器件的研究已经非常深入，并且这种器件设计和制造工艺已经非常成熟。
然而，在传统的低压沟槽型场效应晶体管制造流程中，面临着沟槽型MOS越来越小的尺寸要求，是本领域技术人员亟待解决的一个问题。
发明内容
本申请的目的在于提供一种隔离型沟槽MOS器件及其制备方法，旨在提供一种小尺寸的沟槽MOS器件及制备工艺，解决目前的沟槽MOS器件在缩小尺寸时面临的器件性能降低的问题。
本申请实施例第一方面提供了一种隔离型沟槽MOS器件，所述隔离型沟槽MOS器件包括：
N型衬底；
设于所述N型衬底的正面的N型外延层、P型注入层以及N型注入层；
第一介质隔离层、第二介质隔离层；其中，所述第一介质隔离层和所述第二介质隔离层为第一凸形结构，所述第一凸形结构的凸起部位于所述N型外延层、所述P型注入层以及所述N型注入层中，所述第一凸形结构的基部设于所述N型注入层上；
第三介质隔离层；其中，所述第三介质隔离层位于所述第一介质隔离层和所述第二介质隔离层之间，且所述第三介质隔离层为第二凸形结构，所述第二凸形结构的凸起部位于所述N型外延层、所述P型注入层中，所述第二凸形结构的基部位于所述N型注入层上；
栅极多晶硅层，设于所述第三介质隔离层内，且所述栅极多晶硅层的底部界面水平线位于所述P型注入层中，所述栅极多晶硅层的顶部界面水平线位于所述第二凸形结构的基部中；
源极金属层，所述源极金属层至少包括第一金属凸起部和第二金属凸起部；其中，所述第一金属凸起部设于所述第一介质隔离层与所述第三介质隔离层之间，所述第二金属凸起部设于所述第二金属隔离层与所述第三介质隔离层之间，且所述第一金属凸起部和所述第二金属凸起部深入至所述P型注入层；
漏极金属层，设于所述N型衬底的背面。
在一个实施例中，所述第一介质隔离层和所述第二介质隔离层相对所述第三介质隔离层对称设置。
在一个实施例中，所述第一介质隔离层和所述第二介质隔离层为氧化硅。
在一个实施例中，所述第一金属凸起部和所述第二金属凸起部相对所述栅极多晶硅对称设置。
在一个实施例中，所述第一金属凸起部和所述第二金属凸起部与所述栅极多晶硅之间的距离大于3um。
在一个实施例中，所述N型外延层的厚度小于5um。
在一个实施例中，所述第三介质隔离层的凸起部深入至所述P型注入层的深度小于所述P型注入层的深度的一半。
本申请实施例第二方面还提供了一种隔离型沟槽MOS器件的制备方法，所述制备方法包括：
在N型衬底上形成N型外延层，并在所述N型外延层的表面形成硬质掩膜层；
沿所述硬质掩膜层上设定的第一区域进行刻蚀，以在所述N型外延层上形成第一凹槽和第二凹槽；
在所述第一凹槽和所述第二凹槽中淀积绝缘介质材料，形成凹槽绝缘层；
对所述硬质掩膜层上设定的第二区域进行刻蚀以在所述N型外延层中形成第三凹槽；其中，所述第三凹槽设于所述第一凹槽和所述第二凹槽之间，且所述第三凹槽的深度小于所述N型外延层的厚度；
去除所述N型外延层表面的硬质掩膜层，并在所述N型外延层表面形成氧化介质层，在所述第三凹槽中形成栅极多晶硅；
向所述N型外延层中注入P型掺杂离子形成P型注入层，并向所述P型注入层中注入N型掺杂离子形成N型注入层；其中，所述P型注入层位于所述N型注入层与所述N型外延层之间；
在所述氧化介质层上形成层间介质层，并刻蚀所述层间介质层形成深入至所述P型注入层的第一沟槽和第二沟槽，以将所述层间介质层划分为第一介质隔离层、第二介质隔离层、第三介质隔离层；其中，所述第一沟槽位于所述第一凹槽与所述第三凹槽之间，所述第二沟槽位于所述第二凹槽与所述第三凹槽之间；
在所述层间介质层上形成源极金属层，在所述N型衬底的背面形成漏极金属层。
在一个实施例中，所述第一介质隔离层和所述第二介质隔离层相对所述第三介质隔离层对称设置。
在一个实施例中，所述第一沟槽和所述第二沟槽相对所述栅极多晶硅对称设置。
本申请提供的一种隔离型沟槽MOS器件及其制备方法中，通过在N型衬底的正面的N型外延层、P型注入层以及N型注入层，并形成第一图形结构的第一介质隔离层、第二介质隔离层和第二凸形结构的第三介质隔离层，第三介质隔离层位于第一介质隔离层和第二介质隔离层之间，栅极多晶硅层设于第三介质隔离层内，第一凸形结构的凸起部位于N型外延层、P型注入层以及N型注入层中，第一凸形结构的基部设于N型注入层上，从而使得隔离型沟槽MOS器件的终端区内的横向电场完全隔离，从而在较小的尺寸内达到电场的平衡，优化器件的耐压，在缩小器件的尺寸的情况下保证了器件的性能。
附图说明
图1是本申请实施例提供的一种隔离型沟槽MOS器件的结构示意图。
图2是本申请实施例提供的一种隔离型沟槽MOS器件的制备方法的流程示意图。
图3是本申请实施例提供的形成N型外延层200的示意图。
图4是本申请实施例提供的形成第一凹槽211和第二凹槽212的示意图。
图5是本申请实施例提供的形成第三凹槽201的示意图。
图6是本申请实施例提供的形成第一隔离结构221、第二隔离结构222的示意图。
图7是本申请实施例提供的形成氧化介质层231的示意图。
图8是本申请实施例提供的形成栅极多晶硅531、P型注入层300的示意图。
图9是本申请实施例提供的形成N型注入层400的示意图。
图10是本申请实施例提供的形成第一沟槽601和第二沟槽602的示意图。
图11是本申请实施例提供的形成源极金属层600、漏极金属层700的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请实施例提供了一种隔离型沟槽MOS器件，参见图1所示，本实施例中的隔离型沟槽MOS器件包括N型衬底100、N型外延层200、P型注入层300、N型注入层400、第一介质隔离层510、第二介质隔离层520、第三介质隔离层530、栅极多晶硅层531、源极金属层600以及漏极金属层700。
具体的，N型外延层200、P型注入层300、N型注入层400设于N型衬底100的正面，N型外延层200、P型注入层300、N型注入层400依次层叠设置，P型注入层300设于N型外延层200与N型注入层400之间，N型外延层200设于N型衬底100与P型注入层300之间。
在一个具体应用实施例中，N型衬底100可以为硅基衬底，N型衬底100中的N型掺杂离子的浓度大于N型外延层200中的N型掺杂离子的浓度。
在一个具体应用实施例中，N型衬底100中的N型掺杂离子的浓度至少为N型外延层200中的N型掺杂离子的浓度的10倍。
在本实施例中，第一介质隔离层510和第二介质隔离层520为第一凸形结构，第一凸形结构的凸起部位于N型外延层200、P型注入层300、N型注入层400中，第一凸形结构的基部设于N型注入层400上，第三介质隔离层530位于第一介质隔离层510和第二介质隔离层520之间，且第三介质隔离层530为第二凸形结构，第二凸形结构的凸起部位于P型注入层300、N型注入层400中，第二凸形结构的基部位于N型注入层400上；栅极多晶硅层531设于第三介质隔离层530内，且栅极多晶硅层531的底部界面水平线位于P型注入层300中，栅极多晶硅层531的顶部界面水平线位于第二凸形结构的基部中。
在本实施例中，第一介质隔离层510和第二介质隔离层520为第一凸形结构，第三介质隔离层530为第二凸形结构，第一凸形结构的凸起部深入至N型衬底100，第二凸形结构的凸起部深入至N型外延层200，且栅极多晶硅层531设于第三介质隔离层530内，栅极多晶硅层531的厚度大于P型注入层300的厚度，栅极多晶硅层531的顶部界面位于P型注入层300的上表面上方，栅极多晶硅层531的底部界面位于P型注入层300的下表面的下方。
源极金属层600至少包括第一金属凸起部610和第二金属凸起部620；其中，第一金属凸起部610设于第一介质隔离层510与第三介质隔离层530之间，第二金属凸起部620设于第二金属隔离层520与第三介质隔离层530之间，且第一金属凸起部610和第二金属凸起部620深入至P型注入层300，漏极金属层700设于N型衬底100的背面。
结合图1所示，通过在本实施例中隔离型沟槽MOS器件的第一终端区域101和第二终端区域102分别设置一个深槽结构可以减小器件的终端区域的尺寸，缩小隔离型沟槽MOS器件所占用的芯片面积，进一步地，在实际应用中，当漏极金属层700施加较高的电压时，作为深槽结构的第一介质隔离层510和第二介质隔离层520可以平衡漏极施加电压所产生的横向电场，避免了现有技术中为了增加器件的耐压不断扩展终端区域的尺寸导致器件占用芯片面积较大的问题。
在一个实施例中，第一介质隔离层510和第二介质隔离层520深入至N型衬底100中，且小于N型衬底100的厚度的五分之一。
在一个实施例中，第一介质隔离层510和第二介质隔离层520相对第三介质隔离层530对称设置。
在本实施例中，第一介质隔离层510与第三介质隔离层530之间的距离等于第二介质隔离层520与第三介质隔离层530之间的距离，且第一介质隔离层510和第二介质隔离层520具有相同的尺寸和结构。
在一个实施例中，第一介质隔离层510和第二介质隔离层520为氧化硅。
在一个实施例中，第一介质隔离层510和第二介质隔离层520还可以为氮化硅。
在一个具体应用实施例中，第一介质隔离层510和第二介质隔离层520的凸起部所采用的隔离材料可以与其基部所采用的隔离材料不同，例如，第一介质隔离层510和第二介质隔离层520的凸起部为氧化硅，第一介质隔离层510和第二介质隔离层520的基部为氮化硅，由于器件的漏极在施加较高的电压时，靠近漏极金属层700的横向电场较大，远离漏极金属层700的横向电场较小，因此通过设置不同的隔离材料可以平衡器件的漏极在施加电压后所产生的横向电场。
在一个具体应用实施例中，第一介质隔离层510和第二介质隔离层520的垂直截面形状可以为梯形。
具体的，第一介质隔离层510和第二介质隔离层520中，靠近N型衬底100的部分具有较大的宽度，远离N型衬底100的部分具有较小的宽度。
在一个具体应用实施例中，第一介质隔离层510和第二介质隔离层520可以由多层隔离结构组成，每层隔离结构的宽度与其和N型衬底100之间的距离呈反比例关系。
在一个具体应用实施例中，多层隔离结构才采用的隔离材料介电系数不同，例如，多层隔离结构中，远离N型衬底100的隔离结构所采用的隔离材料的介电系数高。
在一个实施例中，第一金属凸起部610和第二金属凸起部620相对栅极多晶硅531对称设置。
在本实施例中，第一金属凸起部610和第二金属凸起部620具有相同的尺寸和结构。
在一个具体应用实施例中，第一金属凸起部610和第二金属凸起部620深入至P型注入层300，且其深度不超过P型注入层300的厚度的三分之一。
在一个实施例中，第一金属凸起部610和第二金属凸起部620与栅极多晶硅531之间的距离大于3um。
在一个实施例中，N型外延层200的厚度小于5um。
在一个实施例中，第三介质隔离层530的凸起部深入至P型注入层300的深度小于P型注入层300的深度的一半。
本申请实施例还提供了一种隔离型沟槽MOS器件的制备方法，参见图2所示，本实施例中的制备方法包括步骤S100至步骤S800。
在步骤S100中，在N型衬底上形成N型外延层，并在所述N型外延层的表面形成硬质掩膜层。
在本实施例中，N型外延层200形成于N型衬底100的正面，N型外延层200上形成有硬质掩膜层210，硬质掩膜层210可以用于作为对N型外延层200进行刻蚀的掩膜。
在具体应用中，硬质掩膜层210可以通过氧化N型外延层200的正面或者沉积氧化硅材料形成。
在一个具体应用实施例中，N型衬底100可以为硅基衬底，N型衬底100中的N型掺杂离子的浓度大于N型外延层200中的N型掺杂离子的浓度。
在一个具体应用实施例中，N型衬底100中的N型掺杂离子的浓度至少为N型外延层200中的N型掺杂离子的浓度的10倍。
在步骤S200中，沿所述硬质掩膜层上设定的第一区域进行刻蚀，以在所述N型外延层上形成第一凹槽和第二凹槽。
在本实施例中，结合图4所示，可以通过光刻在硬质掩膜层210上定义出第一区域，该第一区域的位置用于形成第一凹槽211和第二凹槽212。
具体的，可以在光刻掩膜的保护下刻蚀硬质掩膜层210形成刻蚀孔，然后采用刻蚀液沿刻蚀孔对N型外延层200进行刻蚀，直至露出N型衬底100的正面。
在步骤S300中，在所述第一凹槽和所述第二凹槽中淀积绝缘介质材料，形成凹槽绝缘层。
在步骤S400中，对所述硬质掩膜层上设定的第二区域进行刻蚀以在所述N型外延层中形成第三凹槽。
在本实施例中，结合图5所示，可以通过在第一凹槽211和第二凹槽212中淀积绝缘介质材料，形成凹槽绝缘层，并通过在第一凹槽211和第二凹槽212之间刻蚀形成第三凹槽201，使得凹槽绝缘层划分为第一隔离结构221和第二隔离结构222，其中，第三凹槽201的深度小于N型外延层200的厚度。
在步骤S500中，去除所述N型外延层表面的硬质掩膜层，并在所述N型外延层表面形成氧化介质层，在所述第三凹槽中形成栅极多晶硅。
结合图6所示，去除N型外延层200表面的硬质掩膜层210，只保留第一凹槽211中形成的第一隔离结构221和第二凹槽212中形成的第二隔离结构222。
具体的，可以通过化学机械抛光工艺去除N型外延层200表面的硬质掩膜层210，并使得第一隔离结构221和第二隔离结构222的上表面与N型外延层200的上表面齐平。
结合图7所示，通过氧化工艺在第一隔离结构221和第二隔离结构222的上表面与N型外延层200的上表面形成氧化介质层231。
结合图8所示，通过在第三凹槽201淀积多晶硅材料形成栅极多晶硅531。具体的，可以在氧化介质层231上淀积多晶硅材料，然后采用化学机械抛光的方式去除第三凹槽201以外的多晶硅材料，只保留第三凹槽201内的多晶硅材料，以在第三凹槽201内形成栅极多晶硅531。
在一个具体应用实施例中，氧化介质层231的厚度为10-100nm。
在步骤S600中，向所述N型外延层中注入P型掺杂离子形成P型注入层，并向所述P型注入层中注入N型掺杂离子形成N型注入层。
在本实施例中，结合图8所示，可以通过氧化介质层231直接向N型外延层200中注入P型掺杂离子，以形成P型注入层300。
在一个具体应用实施例中，P型掺杂离子的注入深度至少为N型外延层200的一半。
结合图9所示，在形成P型注入层300的基础上，继续通过氧化介质层231直接向P型注入层300注入N型掺杂离子，以形成N型注入层400。
在一个具体应用实施例中，N型掺杂离子的注入深度至少为P型注入层300的一半。
在一个具体应用实施例中，N型掺杂离子可以为氮离子、磷离子，P型掺杂离子可以为硼离子、铝离子等。
结合图9所示，N型外延层200、P型注入层300、N型注入层400设于N型衬底100的正面，N型外延层200、P型注入层300、N型注入层400依次层叠设置，P型注入层300设于N型外延层200与N型注入层400之间，N型外延层200设于N型衬底100与P型注入层300之间。
在步骤S700中，在所述氧化介质层上形成层间介质层，并刻蚀所述层间介质层形成深入至所述P型注入层的第一沟槽和第二沟槽，以将所述层间介质层划分为第一介质隔离层、第二介质隔离层、第三介质隔离层。
在本实施例中，结合图10所示，通过在氧化介质层231上形成层间介质层，并刻蚀层间介质层形成深入至P型注入层300的第一沟槽601和第二沟槽602，以将层间介质层划分为第一介质隔离层510、第二介质隔离层520、第三介质隔离层530。第一沟槽601位于第一凹槽211与第三凹槽201之间，第二沟槽602位于第二凹槽212与第三凹槽201之间。
在具体应用中，层间介质层的材料可以与氧化介质层231的材料相同。
在本实施例中，第一介质隔离层510和第二介质隔离层520为第一凸形结构，第一凸形结构的凸起部位于N型外延层200、P型注入层300、N型注入层400中，第一凸形结构的基部设于N型注入层400上，第三介质隔离层530位于第一介质隔离层510和第二介质隔离层520之间，且第三介质隔离层530为第二凸形结构，第二凸形结构的凸起部位于P型注入层300、N型注入层400中，第二凸形结构的基部位于N型注入层400上；栅极多晶硅层531设于第三介质隔离层530内，且栅极多晶硅层531的底部界面水平线位于P型注入层300中，栅极多晶硅层531的顶部界面水平线位于第二凸形结构的基部中。
在本实施例中，第一介质隔离层510和第二介质隔离层520为第一凸形结构，第三介质隔离层530为第二凸形结构，第一凸形结构的凸起部深入至N型衬底100，第二凸形结构的凸起部深入至N型外延层200，且栅极多晶硅层531设于第三介质隔离层530内，栅极多晶硅层531的厚度大于P型注入层300的厚度，栅极多晶硅层531的顶部界面位于P型注入层300的上表面上方，栅极多晶硅层531的底部界面位于P型注入层300的下表面的下方。
在步骤S800中，在所述层间介质层上形成源极金属层，在所述N型衬底的背面形成漏极金属层。
在本实施例中，结合图11所示，通过在第一沟槽601和第二沟槽602充填充金属材料形成源极金属层600，第一沟槽601和第二沟槽602分别形成源极金属层600的第一金属凸起部610和第二金属凸起部620。
第一金属凸起部610设于第一介质隔离层510与第三介质隔离层530之间，第二金属凸起部620设于第二金属隔离层520与第三介质隔离层530之间，且第一金属凸起部610和第二金属凸起部620深入至P型注入层300，漏极金属层700设于N型衬底100的背面。
在一个实施例中，第一介质隔离层510和第二介质隔离层520相对第三介质隔离层530对称设置。
在本实施例中，第一介质隔离层510与第三介质隔离层530之间的距离等于第二介质隔离层520与第三介质隔离层530之间的距离，且第一介质隔离层510和第二介质隔离层520具有相同的尺寸和结构。
在一个实施例中，第一沟槽601和第二沟槽602相对栅极多晶硅531对称设置。
第一沟槽601和第二沟槽602具有相同的尺寸和形状。
在一个具体应用实施例中，第一沟槽601和第二沟槽602深入至P型注入层300，且其深度不超过P型注入层300的厚度的三分之一。
在一个具体应用实施例中，第一沟槽601和第二沟槽602与栅极多晶硅531之间的距离大于3um。
在本实施例中，第一介质隔离层510与第三介质隔离层530之间的距离等于第二介质隔离层520与第三介质隔离层530之间的距离，且第一介质隔离层510和第二介质隔离层520具有相同的尺寸和结构。
在一个实施例中，第一介质隔离层510和第二介质隔离层520为氧化硅。
在一个实施例中，第一介质隔离层510和第二介质隔离层520还可以为氮化硅。
在一个具体应用实施例中，第一介质隔离层510和第二介质隔离层520的凸起部所采用的隔离材料可以与其基部所采用的隔离材料不同，例如，第一介质隔离层510和第二介质隔离层520的凸起部为氧化硅，第一介质隔离层510和第二介质隔离层520的基部为氮化硅，由于器件的漏极在施加较高的电压时，靠近漏极金属层700的横向电场较大，远离漏极金属层700的横向电场较小，因此通过设置不同的隔离材料可以平衡器件的漏极在施加电压后所产生的横向电场。
在一个具体应用实施例中，第一介质隔离层510和第二介质隔离层520的垂直截面形状可以为梯形。
具体的，第一介质隔离层510和第二介质隔离层520中，靠近N型衬底100的部分具有较大的宽度，远离N型衬底100的部分具有较小的宽度。
在一个具体应用实施例中，第一介质隔离层510和第二介质隔离层520可以由多层隔离结构组成，每层隔离结构的宽度与其和N型衬底100之间的距离呈反比例关系。
在一个具体应用实施例中，多层隔离结构才采用的隔离材料介电系数不同，例如，多层隔离结构中，远离N型衬底100的隔离结构所采用的隔离材料的介电系数高。
本申请提供的一种隔离型沟槽MOS器件及其制备方法中，通过在N型衬底的正面的N型外延层、P型注入层以及N型注入层，并形成第一图形结构的第一介质隔离层、第二介质隔离层和第二凸形结构的第三介质隔离层，第三介质隔离层位于第一介质隔离层和第二介质隔离层之间，栅极多晶硅层设于第三介质隔离层内，第一凸形结构的凸起部位于N型外延层、P型注入层以及N型注入层中，第一凸形结构的基部设于N型注入层上，从而使得隔离型沟槽MOS器件的终端区内的横向电场完全隔离，从而在较小的尺寸内达到电场的平衡，优化器件的耐压，在缩小器件的尺寸的情况下保证了器件的性能。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种隔离型沟槽MOS器件，其特征在于，所述隔离型沟槽MOS器件包括：
N型衬底；
设于所述N型衬底的正面的N型外延层、P型注入层以及N型注入层；
第一介质隔离层、第二介质隔离层；其中，所述第一介质隔离层和所述第二介质隔离层为第一凸形结构，所述第一凸形结构的凸起部位于所述N型外延层、所述P型注入层以及所述N型注入层中，所述第一凸形结构的基部设于所述N型注入层上；
第三介质隔离层；其中，所述第三介质隔离层位于所述第一介质隔离层和所述第二介质隔离层之间，且所述第三介质隔离层为第二凸形结构，所述第二凸形结构的凸起部位于所述N型外延层、所述P型注入层中，所述第二凸形结构的基部位于所述N型注入层上；
栅极多晶硅层，设于所述第三介质隔离层内，且所述栅极多晶硅层的底部界面水平线位于所述P型注入层中，所述栅极多晶硅层的顶部界面水平线位于所述第二凸形结构的基部中；
源极金属层，所述源极金属层至少包括第一金属凸起部和第二金属凸起部；其中，所述第一金属凸起部设于所述第一介质隔离层与所述第三介质隔离层之间，所述第二金属凸起部设于所述第二金属隔离层与所述第三介质隔离层之间，且所述第一金属凸起部和所述第二金属凸起部深入至所述P型注入层；
漏极金属层，设于所述N型衬底的背面。
2.如权利要求1所述的隔离型沟槽MOS器件，其特征在于，所述第一介质隔离层和所述第二介质隔离层相对所述第三介质隔离层对称设置。
3.如权利要求1所述的隔离型沟槽MOS器件，其特征在于，所述第一介质隔离层和所述第二介质隔离层为氧化硅。
4.如权利要求1所述的隔离型沟槽MOS器件，其特征在于，所述第一金属凸起部和所述第二金属凸起部相对所述栅极多晶硅对称设置。
5.如权利要求1-4任一项所述的隔离型沟槽MOS器件，其特征在于，所述第一金属凸起部和所述第二金属凸起部与所述栅极多晶硅之间的距离大于3um。
6.如权利要求1-4任一项所述的隔离型沟槽MOS器件，其特征在于，所述N型外延层的厚度小于5um。
7.如权利要求1-4任一项所述的隔离型沟槽MOS器件，其特征在于，所述第三介质隔离层的凸起部深入至所述P型注入层的深度小于所述P型注入层的深度的一半。
8.一种隔离型沟槽MOS器件的制备方法，其特征在于，所述制备方法包括：
在N型衬底上形成N型外延层，并在所述N型外延层的表面形成硬质掩膜层；
沿所述硬质掩膜层上设定的第一区域进行刻蚀，以在所述N型外延层上形成第一凹槽和第二凹槽；
在所述第一凹槽和所述第二凹槽中淀积绝缘介质材料，形成凹槽绝缘层；
对所述硬质掩膜层上设定的第二区域进行刻蚀以在所述N型外延层中形成第三凹槽；其中，所述第三凹槽设于所述第一凹槽和所述第二凹槽之间，且所述第三凹槽的深度小于所述N型外延层的厚度；
去除所述N型外延层表面的硬质掩膜层，并在所述N型外延层表面形成氧化介质层，在所述第三凹槽中形成栅极多晶硅；
向所述N型外延层中注入P型掺杂离子形成P型注入层，并向所述P型注入层中注入N型掺杂离子形成N型注入层；其中，所述P型注入层位于所述N型注入层与所述N型外延层之间；
在所述氧化介质层上形成层间介质层，并刻蚀所述层间介质层形成深入至所述P型注入层的第一沟槽和第二沟槽，以将所述层间介质层划分为第一介质隔离层、第二介质隔离层、第三介质隔离层；其中，所述第一沟槽位于所述第一凹槽与所述第三凹槽之间，所述第二沟槽位于所述第二凹槽与所述第三凹槽之间；
在所述层间介质层上形成源极金属层，在所述N型衬底的背面形成漏极金属层。
9.如权利要求8所述的制备方法，其特征在于，所述第一介质隔离层和所述第二介质隔离层相对所述第三介质隔离层对称设置。
10.如权利要求8所述的制备方法，其特征在于，所述第一沟槽和所述第二沟槽相对所述栅极多晶硅对称设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211159112.2A CN115241277B (zh) | 2022-09-22 | 2022-09-22 | 一种隔离型沟槽mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211159112.2A CN115241277B (zh) | 2022-09-22 | 2022-09-22 | 一种隔离型沟槽mos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115241277A true CN115241277A (zh) | 2022-10-25 |
| CN115241277B CN115241277B (zh) | 2023-01-10 |
Family
ID=83667180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211159112.2A Active CN115241277B (zh) | 2022-09-22 | 2022-09-22 | 一种隔离型沟槽mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115241277B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116313809A (zh) * | 2023-03-14 | 2023-06-23 | 深圳市至信微电子有限公司 | 沟槽型mos场效应晶体管的制备方法和应用 |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070418A1 (en) * | 2000-12-07 | 2002-06-13 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| US20080166845A1 (en) * | 2007-01-09 | 2008-07-10 | Maxpower Semiconductor, Inc. | Method of manufacture for a semiconductor device |
| US20090267140A1 (en) * | 2008-04-29 | 2009-10-29 | Fu-Yuan Hsieh | Mosfet structure with guard ring |
| US20100084706A1 (en) * | 2003-05-20 | 2010-04-08 | Kocon Christopher B | Power Semiconductor Devices and Methods of Manufacture |
| CN101777556A (zh) * | 2010-01-15 | 2010-07-14 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件及其制造方法 |
| CN102054868A (zh) * | 2009-10-26 | 2011-05-11 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN201877431U (zh) * | 2010-05-04 | 2011-06-22 | 无锡新洁能功率半导体有限公司 | 一种具有改进型终端的半导体器件 |
| US20120112268A1 (en) * | 2010-11-04 | 2012-05-10 | Sung-Shan Tai | Termination structure of power semiconductor device and manufacturing method thereof |
| CN103066105A (zh) * | 2012-12-28 | 2013-04-24 | 上海贝岭股份有限公司 | 具有终端保护结构的半导体功率器件 |
| US20160351557A1 (en) * | 2015-05-29 | 2016-12-01 | Infineon Technologies Dresden Gmbh | Semiconductor Device Comprising Electrostatic Discharge Protection Structure |
| CN106356398A (zh) * | 2015-07-16 | 2017-01-25 | 张家港意发功率半导体有限公司 | 一种具有特殊耐压环的高压功率器件 |
| CN107611176A (zh) * | 2016-07-12 | 2018-01-19 | 英飞凌科技股份有限公司 | 在漂移体积中具有p层的n沟道双极型功率半导体器件 |
| CN107785438A (zh) * | 2017-11-27 | 2018-03-09 | 北京品捷电子科技有限公司 | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET |
| JP2019024133A (ja) * | 2012-08-21 | 2019-02-14 | ローム株式会社 | 半導体装置 |
| CN109768091A (zh) * | 2019-03-13 | 2019-05-17 | 中国科学院微电子研究所 | 一种双沟槽SS-SiC MOSFET结构 |
| US20190348524A1 (en) * | 2018-05-09 | 2019-11-14 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| US20200227402A1 (en) * | 2019-01-16 | 2020-07-16 | Semiconductor Components Industries, Llc | Zener diodes and methods of manufacture |
| CN114725090A (zh) * | 2022-05-24 | 2022-07-08 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
| CN114792734A (zh) * | 2022-06-22 | 2022-07-26 | 深圳芯能半导体技术有限公司 | 一种双沟槽碳化硅mosfet及其制备方法 |
-
2022
- 2022-09-22 CN CN202211159112.2A patent/CN115241277B/zh active Active
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070418A1 (en) * | 2000-12-07 | 2002-06-13 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| US20100084706A1 (en) * | 2003-05-20 | 2010-04-08 | Kocon Christopher B | Power Semiconductor Devices and Methods of Manufacture |
| US20080166845A1 (en) * | 2007-01-09 | 2008-07-10 | Maxpower Semiconductor, Inc. | Method of manufacture for a semiconductor device |
| US20090267140A1 (en) * | 2008-04-29 | 2009-10-29 | Fu-Yuan Hsieh | Mosfet structure with guard ring |
| CN102054868A (zh) * | 2009-10-26 | 2011-05-11 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN101777556A (zh) * | 2010-01-15 | 2010-07-14 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件及其制造方法 |
| CN201877431U (zh) * | 2010-05-04 | 2011-06-22 | 无锡新洁能功率半导体有限公司 | 一种具有改进型终端的半导体器件 |
| US20120112268A1 (en) * | 2010-11-04 | 2012-05-10 | Sung-Shan Tai | Termination structure of power semiconductor device and manufacturing method thereof |
| JP2019024133A (ja) * | 2012-08-21 | 2019-02-14 | ローム株式会社 | 半導体装置 |
| CN103066105A (zh) * | 2012-12-28 | 2013-04-24 | 上海贝岭股份有限公司 | 具有终端保护结构的半导体功率器件 |
| US20160351557A1 (en) * | 2015-05-29 | 2016-12-01 | Infineon Technologies Dresden Gmbh | Semiconductor Device Comprising Electrostatic Discharge Protection Structure |
| CN106356398A (zh) * | 2015-07-16 | 2017-01-25 | 张家港意发功率半导体有限公司 | 一种具有特殊耐压环的高压功率器件 |
| CN107611176A (zh) * | 2016-07-12 | 2018-01-19 | 英飞凌科技股份有限公司 | 在漂移体积中具有p层的n沟道双极型功率半导体器件 |
| CN107785438A (zh) * | 2017-11-27 | 2018-03-09 | 北京品捷电子科技有限公司 | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET |
| US20190348524A1 (en) * | 2018-05-09 | 2019-11-14 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| US20200227402A1 (en) * | 2019-01-16 | 2020-07-16 | Semiconductor Components Industries, Llc | Zener diodes and methods of manufacture |
| CN109768091A (zh) * | 2019-03-13 | 2019-05-17 | 中国科学院微电子研究所 | 一种双沟槽SS-SiC MOSFET结构 |
| CN114725090A (zh) * | 2022-05-24 | 2022-07-08 | 深圳芯能半导体技术有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
| CN114792734A (zh) * | 2022-06-22 | 2022-07-26 | 深圳芯能半导体技术有限公司 | 一种双沟槽碳化硅mosfet及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116313809A (zh) * | 2023-03-14 | 2023-06-23 | 深圳市至信微电子有限公司 | 沟槽型mos场效应晶体管的制备方法和应用 |
| CN116313809B (zh) * | 2023-03-14 | 2024-02-23 | 深圳市至信微电子有限公司 | 沟槽型mos场效应晶体管的制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115241277B (zh) | 2023-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN110459539B (zh) | 集成esd保护的屏蔽栅沟槽mosfet及制造方法 | |
| CN115241277B (zh) | 一种隔离型沟槽mos器件及其制备方法 | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| CN114388623A (zh) | 一种功率晶体管及其制备方法 | |
| CN116994956A (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| CN111900090B (zh) | 超级结器件的制造方法 | |
| CN117174738A (zh) | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 | |
| CN114899147B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN115332352A (zh) | 一种高压ldmos器件及其制备方法 | |
| CN107863386B (zh) | 集成tmbs结构的沟槽mos器件及其制造方法 | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| WO2022111484A1 (zh) | 一种功率半导体器件及电子设备 | |
| CN212517212U (zh) | 高密度沟槽器件结构 | |
| CN115528115A (zh) | 一种ldmos功率器件及其制备方法 | |
| CN115588614A (zh) | 一种沟槽栅igbt的制备方法及沟槽栅igbt、芯片 | |
| CN115312601A (zh) | Mosfet器件及其制备方法 | |
| CN212587515U (zh) | 一种Trench VDMOS器件 | |
| CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN210443554U (zh) | 集成esd保护的屏蔽栅沟槽mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |