CN107863386B - 集成tmbs结构的沟槽mos器件及其制造方法 - Google Patents
集成tmbs结构的沟槽mos器件及其制造方法 Download PDFInfo
- Publication number
- CN107863386B CN107863386B CN201710826575.2A CN201710826575A CN107863386B CN 107863386 B CN107863386 B CN 107863386B CN 201710826575 A CN201710826575 A CN 201710826575A CN 107863386 B CN107863386 B CN 107863386B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- contact
- tmbs
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical group C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 154
- 239000002184 metal Substances 0.000 claims description 154
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 239000010937 tungsten Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000011161 development Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000004134 energy conservation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体涉及到一种集成TMBS结构的沟槽MOS器件及其制造方法，本发明在TMBS二极管位于两个沟槽MOSFET单胞器件之间，其有效且极大地降低开关损耗，抑制尖峰电压和尖峰电流，有效地节约硅表面面积，降低器件的成本，由于TMBS二极管结构的引入，能够极大的降低器件的漏电流，提高了器件在使用过程中的安全性能。
Description
技术领域
本发明属于半导体器件制造技术领域，具体涉及到一种集成TMBS结构的沟槽MOS器件及其制造方法。
背景技术
随着我国经济持续快速的迅猛发展，能源消耗也逐年增加，特别是在全球变暖的大背景下，“低碳经济”逐渐成为全球热点，因此节约能源已成为我国的基本国策之一；而新型电力电子器件在其中扮演者特别重要的角色，其中沟槽MOS器件是作为如今发展迅速、市场前景好的半导体器件，它具有开关速度快、输入阻抗高、热稳定性好、可靠性强等优点，在计算机、通讯设备、普通办公设备的电源供应电路以及汽车电子电路领域有着广泛的应用。
大多数功率MOSFET器件的一个特有之处是具有一个“寄生”的漏-源内置二极管，在许多应用场合中，漏-源内置二极管不会处于反偏状态，因此并不影响电路的工作。但随着近些年来微处理器时钟频率的提高，我们需要低电压、大电流和高电流摆率(di/dt>；150A)的电压调制模块(VRM)，通常对于DC-DC变换器，工作频率需要提高到1MHZ甚至更高。为满足这一要求，减小沟槽MOS器件的反向恢复电荷Qrr是十分有效的，而且可以阻止导通时的功耗损失和自开启。为了实现这一目的，其中一种做法就是在沟槽MOSFET器件的源极S与漏极D之间并联一肖特基二极管SBD，其发展主要经历了如下历程：
第一阶段是将独立封装的肖特基二极管与独立封装的沟槽MOSFET并联安装在电路板上。缺点是成本高，占用电路板更多面积以及由于较长走线引入寄生电感的影响，带来额外损耗以及EMC和EMI问题。
第二阶段是将独立的肖特基芯片与独立的沟槽MOSFET芯片并联封装在同一半导体器件封装内，依靠打线是沟槽MOSFET芯片和肖特基芯片实现并联，缺点依然是成本高，并且对封装要求高，以及封装后整体面积大。
第三阶段是将沟槽MOSFET与肖特基二极管设计设计制作在同一芯片中，在处理沟槽MOSFET与肖特基二极管的方式上都是采用分区设计加区分制作的方案，而通过打线实现互联，还是占据了大量的芯片面积和成本。
因此存在的缺点是：1、肖特基二极管结构占用了大量硅表面面积，导致芯片面积大，成本高；2、工艺复杂，导致制造成本高。
发明内容
有鉴于此，本发明的主要目的在于提供一种集成TMBS结构的沟槽MOS器件及其制造方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种集成TMBS结构的沟槽MOS器件，其包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的金属区层，其还包括：
沟槽，其贯穿所述P型阱区层并且延伸至所述N-外延层的内部；
栅氧化层，其包括栅氧化层侧面端和栅氧化层底面端，所述栅氧化层侧面端与所述沟槽的内侧面接触，所述栅氧化层底面端与所述沟槽的部分底面接触；
多晶硅层，其与栅氧化层接触形成多晶硅层侧面端；
接触金属层，其贯穿所述绝缘介质层并且延伸至所述N-外延层，所述接触金属层与所述栅氧化层侧面端接触；
接触孔，其设置在所述绝缘介质层上，所述接触孔贯穿所述绝缘介质层并且延伸至所述P型阱区层，所述接触孔内填充有金属，所述金属的顶端连接所述金属区层；
其中，所述金属区层为MOS管源极金属电极，即TMBS二极管的阳极金属电极，所述第一导电类型漏极区为MOS管漏极金属电极，即TMBS二极管的阴极金属电极。
上述方案中，所述接触金属层包括源极金属电极层、欧姆接触层和TMBS肖特基接触层，所述欧姆接触层和TMBS肖特基接触层的底部与所述N-外延层接触，顶部与所述源极金属电极层接触，所述欧姆接触层位于所述TMBS肖特基接触层的侧面端，所述源极金属电极层的顶端连接所述金属区层。
上述方案中，所述TMBS结构包含所述TMBS肖特基接触层以及一个所述沟槽。
上述方案中，所述TMBS肖特基接触层包括第一金属钨连接层、第一氮化钛阻挡层与第一金属钛粘结层，所述第一金属钨连接层与所述源极金属电极层的底端接触，所述第一氮化钛阻挡层与所述第一金属钨连接层的底端接触，所述第一金属钛粘结层与所述第一氮化钛阻挡层的底端接触，所述第一氮化钛阻挡层与所述N-外延层形成TMBS肖特基接触；其中，所述TMBS肖特基接触层位于所述沟槽两侧，所述沟槽侧壁和底部均生长有所述栅氧化层，所述沟槽内部由所述多晶硅填充。
上述方案中，所述多晶硅侧面端为N型重掺杂的多晶硅。
本发明实施例还提供一种根据上述方案中中任意一项所述的集成TMBS结构的沟槽MOS器件的制造方法，其特征在于，该制造方法为：
在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；
在N-外延层表面上生长第一介质层后，对所述第一介质层进行光刻，定义出MOS管单胞阵列的沟槽区图形；
通过干法刻蚀，去除未被光刻胶保护的第一介质层，曝露出沟槽区图形对应的N-外延层，再去除光刻胶后，保留下来的第一介质层作为第一硬掩膜；
以所述第一硬掩膜作为阻挡层，在N-外延层中的表面形成沟槽，在所述沟槽和N-外延层的表面淀积一层为二氧化硅的第二介质层，形成栅氧化层；
在所述栅氧化层上淀积导电多晶硅层，通过干法刻蚀导电多晶硅层以及栅氧化层，形成栅氧化层侧面端和栅氧化层底面端，再通过掩膜光刻和刻蚀工艺，对位于所述沟槽中心区域的导电多晶硅进行垂直刻蚀，直至多晶硅层表面在N-外延层以下，形成多晶硅层侧面端和多晶硅层底面端，所述多晶硅层作为栅极连接层；
将P型杂质离子注入到没有第一硬掩膜覆盖的所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层，相邻P型阱区层之间的距离由第一硬掩膜在该方向上覆盖的宽度尺寸决定；
在所述P型阱区层的上方定义出N+源极区层；
在N+源极区层的表面及所述沟槽的中心区域的剩余空间中，淀积第三介质层，该第三介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
位于所述N+源极区层上方的第三介质层形成绝缘介质层，对作为绝缘介质层的第三介质层实施干法刻蚀，延伸至N-外延层的形成接触孔；
对接触孔进行金属填充，首先均匀淀积第一金属钛粘结层，与N-外延层接触，形成肖特基接触，与N+源极区接触，形成欧姆接触。在第一金属钛粘结层上淀积第一氮化钛阻挡层，在第一氮化钛阻挡层上淀积第一金属钨连接层，第一金属钛粘结层、第一氮化钛阻挡层及第一金属钨连接层形成肖特基接触层和欧姆接触层；
在所述肖特基接触层和欧姆接触层的上表面淀积金属，其中位于所述肖特基接触层和欧姆接触层上方的金属，形成源极金属电极层，所述源极金属电极层与所述肖特基接触层以及欧姆接触层组成接触金属层；
在所述绝缘介质层的上表面淀积同样的金属，形成金属区层，所述接触金属层通过所述源极金属电极层与所述金属区层连接，所述接触孔通过淀积的金属与所述金属区层连接；
对金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，同时也是TMBS二极管的阳极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管漏极金属电极，同时也是TMBS二极管的阴极金属电极。
上述方案中，所述多晶硅层的掺杂类型为N型掺杂或者P型掺杂。
上述方案中，所述第一金属钛粘结层，与所述N-外延层接触，形成肖特基接触，与所述N+源极区接触，形成欧姆接触。
上述方案中，所述在绝缘介质层的上表面淀积金属，形成金属区层，具体为：在绝缘介质层的上表面淀积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性去除金属钨，使作为绝缘介质层的第三介质层曝露出来，接触孔中依然填满钨，然后再淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
上述方案中，所述在绝缘介质层的上表面淀积金属，形成金属区层，具体为：在绝缘介质层的上表面淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
与现有技术相比，本发明在TMBS二极管位于两个沟槽MOSFET单胞器件之间，其有效且极大地降低开关损耗，抑制尖峰电压和尖峰电流，有效地节约硅表面面积，降低器件的成本，由于TMBS二极管结构的引入，能够极大的降低器件的漏电流，提高了器件在使用过程中的安全性能。
附图说明
图1为本发明所述的集成TMBS结构的沟槽MOS器件的结构示意图。
图1中，1为N+单晶硅衬底；2为N-外延层；3为第一导电类型P型阱区层；4为第二导电类型漏极区；5为沟槽；6为栅氧化层；7为多晶硅层；8为接触孔；9为接触孔填充层；10为肖特基接触层；11为欧姆接触层；12为绝缘介质氧化层；13为源区金属区；14为背面漏区金属层。
图2～11是本发明的工艺步骤示意图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种集成TMBS结构的沟槽MOS器件，如图1所示，其包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的金属区层，其还包括：
沟槽，其贯穿所述P型阱区层并且延伸至所述N-外延层的内部；
栅氧化层，其包括栅氧化层侧面端和栅氧化层底面端，所述栅氧化层侧面端与所述沟槽的内侧面接触，所述栅氧化层底面端与所述沟槽的部分底面接触；
多晶硅层，其与栅氧化层接触形成多晶硅层侧面端；
接触金属层，其贯穿所述绝缘介质层并且延伸至所述N-外延层，所述接触金属层与所述栅氧化层侧面端接触；
接触孔，其设置在所述绝缘介质层上，所述接触孔贯穿所述绝缘介质层并且延伸至所述P型阱区层，所述接触孔内填充有金属，所述金属的顶端连接所述金属区层；
其中，所述金属区层为MOS管源极金属电极，即TMBS二极管的阳极金属电极，所述第一导电类型漏极区为MOS管漏极金属电极，即TMBS二极管的阴极金属电极。
所述接触金属层包括源极金属电极层、欧姆接触层和TMBS肖特基接触层，所述源极金属电极欧姆接触层和TMBS肖特基接触层的底部与所述N-外延层接触，顶部与所述源极金属电极层接触，所述欧姆接触层位于所述TMBS肖特基接触层的侧面端，所述源极金属电极层的顶端连接所述金属区层。
所述TMBS结构包含所述TMBS肖特基接触层以及一个所述沟槽。
所述TMBS肖特基接触层包括第一金属钨连接层、第一氮化钛阻挡层与第一金属钛粘结层，所述第一金属钨连接层与所述源极金属电极层的底端接触，所述第一氮化钛阻挡层与所述第一金属钨连接层的底端接触，所述第一金属钛粘结层与所述第一氮化钛阻挡层的底端接触，所述第一氮化钛阻挡层与所述N-外延层形成TMBS肖特基接触。
其中，所述TMBS肖特基接触层位于所述沟槽两侧，所述沟槽侧壁和底部均生长有所述栅氧化层，所述沟槽内部由所述多晶硅填充；
所述多晶硅侧面端为N型重掺杂的多晶硅。
在沟槽MOSFET单胞中集成TMBS二极管结构，其有效且极大地降低开关损耗，抑制尖峰电压和尖峰电流。
本发明在TMBS二极管位于两个沟槽MOSFET单胞器件之间，其有效且极大地降低开关损耗，抑制尖峰电压和尖峰电流，有效地节约硅表面面积，降低器件的成本，由于TMBS二极管结构的引入，能够极大的降低器件的漏电流，提高了器件在使用过程中的安全性能。
本发明实施例还提供一种集成TMBS结构的沟槽MOS器件，如图2-11所示，具体实施步骤如下：
1.外延片结构包括N型重掺杂半导体衬底1和N型轻掺杂外延层2；
2.在N型轻掺杂外延层表面形成沟槽5；
3.在沟槽和外延片表面生长一层栅氧化层6；
4.在沟槽中填充N型掺杂的多晶硅层7；
5.用干法刻蚀的方式将外延片顶部的多晶硅层7去掉；在N型轻掺杂外延层表面通过离子注入形成第一导电类型P型阱区层3，然后通过退火工艺激活掺杂元素；通过离子注入形成第二导电类型源极区4，然后通过退火工艺激活掺杂元素；
6.用淀积二氧化硅的方式在N型轻掺杂外延层表面形成一层绝缘介质氧化层12；通过干法刻蚀的方式形成接触孔8；
7.通过淀积方式对接触孔进行金属填充形成接触孔填充层9，首先均匀淀积第一金属钛粘结层，与N-外延层接触，形成肖特基接触，与N+源极区接触，形成欧姆接触。在第一金属钛粘结层上淀积第一氮化钛阻挡层，在第一氮化钛阻挡层上淀积第一金属钨连接层，第一金属钛粘结层、第一氮化钛阻挡层及第一金属钨连接层形成肖特基接触层10和欧姆接触层11；
10.最后采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，，形成MOS管源区金属电极层13，同时也是TMBS二极管的阳极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属电极层14，同时也是TMBS二极管的阴极金属电极。
本发明中N型沟槽MOFET器件的硅片由N型高掺杂浓度的N+单晶硅衬底上生长N型低掺杂浓度的N-外延层构成，MOSFET漏极位于硅片底面高掺杂部分，源极位于硅片表面较低掺杂的外延层部分，栅极则由垂直于硅片表面的沟槽构成，沟槽MOSFET芯片所能承受的最大反向偏置电压由外延层的厚度和掺杂浓度决定，而导通电流的大小则由导电沟道的宽度，即沟槽的总边长决定，在有限面积下，沟槽周期排列以期获得最大的有效边长，内部集成的TMBS二极管包含有沟槽和TMBS肖特基接触层，其位于两个MOSFET单胞之间，这些单胞并联在一起，构成MOSFET芯片。
本发明在两个沟槽MOSFET单胞之间集成一个TMBS二极管结构，具有这种结构的沟槽MOSFET不仅使器件拥有更低的漏电流，而且在功率应用中可以有效降低开关损耗和抑制尖峰电压和尖峰电流。而且，本发明工艺步骤简单，能大批量投入生产，增加市场竞争力，使得本发明具有突出的实质性特点和显著的进步。
总之，本发明中的沟槽MOS器件，可以用低成本、工艺步骤简单的方式实现，并且可以获得高性能和高可靠型的沟槽MOSFET器件，达到节能减排的目的。
本发明还有其他供选择的实施例，这里就不再做详细说明。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (7)
1.一种集成TMBS结构的沟槽MOS器件，其包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的金属区层，其特征在于，其还包括：
沟槽，其贯穿所述P型阱区层并且延伸至所述N-外延层的内部；
栅氧化层，其包括栅氧化层侧面端和栅氧化层底面端，所述栅氧化层侧面端与所述沟槽的内侧面接触，所述栅氧化层底面端与所述沟槽的部分底面接触；
多晶硅层，其与栅氧化层接触形成多晶硅层侧面端；
接触金属层，其贯穿所述绝缘介质层并且延伸至所述N-外延层，所述接触金属层与所述栅氧化层侧面端接触；
接触孔，其设置在所述绝缘介质层上，所述接触孔贯穿所述绝缘介质层并且延伸至所述P型阱区层，所述接触孔内填充有金属，所述金属的顶端连接所述金属区层；
其中，所述金属区层为MOS管源极金属电极，即TMBS二极管的阳极金属电极，所述第一导电类型漏极区为MOS管漏极金属电极，即TMBS二极管的阴极金属电极；
所述接触金属层包括源极金属电极层、欧姆接触层和TMBS肖特基接触层，所述欧姆接触层和 TMBS肖特基接触层的底部与所述N-外延层接触，顶部与所述源极金属电极层接触，所述欧姆接触层位于所述TMBS肖特基接触层的侧面端，所述源极金属电极层的顶端连接所述金属区层；所述TMBS结构包含所述TMBS肖特基接触层以及一个所述沟槽；
所述TMBS二极管位于两个沟槽MOSFET单胞器件之间，且在两个沟槽之间的TMBS二极管旁边设置所述第一导电类型P型阱区层。
2.根据权利要求1所述的集成TMBS结构的沟槽MOS器件，其特征在于，所述TMBS肖特基接触层包括第一金属钨连接层、第一氮化钛阻挡层与第一金属钛粘结层，所述第一金属钨连接层与所述源极金属电极层的底端接触，所述第一氮化钛阻挡层与所述第一金属钨连接层的底端接触，所述第一金属钛粘结层与所述第一氮化钛阻挡层的底端接触，所述第一氮化钛阻挡层与所述N-外延层形成TMBS肖特基接触；其中，所述TMBS肖特基接触层位于所述沟槽两侧，所述沟槽侧壁和底部均生长有所述栅氧化层，所述沟槽内部由所述多晶硅填充。
3.根据权利要求2所述的集成TMBS结构的沟槽MOS器件，其特征在于，所述多晶硅侧面端为N型重掺杂的多晶硅。
4.一种根据权利要求1至3中任意一项所述的集成TMBS结构的沟槽MOS器件的制造方法，其特征在于，该制造方法为：
在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；
在N-外延层表面上生长第一介质层后，对所述第一介质层进行光刻，定义出MOS管单胞阵列的沟槽区图形；
通过干法刻蚀，去除未被光刻胶保护的第一介质层，曝露出沟槽区图形对应的N-外延层，再去除光刻胶后，保留下来的第一介质层作为第一硬掩膜；
以所述第一硬掩膜作为阻挡层，在N-外延层中的表面形成沟槽，在所述沟槽和N-外延层的表面淀积一层为二氧化硅的第二介质层，形成栅氧化层；
在所述栅氧化层上淀积导电多晶硅层，通过干法刻蚀导电多晶硅层以及栅氧化层，形成栅氧化层侧面端和栅氧化层底面端，再通过掩膜光刻和刻蚀工艺，对位于所述沟槽中心区域的导电多晶硅进行垂直刻蚀，直至多晶硅层表面在N-外延层以下，形成多晶硅层侧面端和多晶硅层底面端，所述多晶硅层作为栅极连接层；
将P型杂质离子注入到所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层；
在所述P型阱区层的上方定义出N+源极区层；
在N+源极区层的表面及所述沟槽的中心区域的剩余空间中，淀积第三介质层，该第三介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
位于所述N+源极区层上方的第三介质层形成绝缘介质层，对作为绝缘介质层的第三介质层实施干法刻蚀，延伸至N-外延层的形成接触孔；
对接触孔进行金属填充，首先均匀淀积第一金属钛粘结层，与N-外延层接触，形成肖特基接触，与N+源极区接触，形成欧姆接触；在第一金属钛粘结层上淀积第一氮化钛阻挡层，在第一氮化钛阻挡层上淀积第一金属钨连接层，第一金属钛粘结层、第一氮化钛阻挡层及第一金属钨连接层形成肖特基接触层和欧姆接触层；
在所述肖特基接触层和欧姆接触层的上表面淀积金属，其中位于所述肖特基接触层和欧姆接触层上方的金属，形成源极金属电极层，所述源极金属电极层与所述肖特基接触层以及欧姆接触层组成接触金属层；
在所述绝缘介质层的上表面淀积同样的金属，形成金属区层，所述接触金属层通过所述源极金属电极层与所述金属区层连接，所述接触孔通过淀积的金属与所述金属区层连接；
对金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，同时也是TMBS二极管的阳极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管漏极金属电极，同时也是TMBS二极管的阴极金属电极；所述TMBS二极管位于两个沟槽MOSFET单胞器件之间，且在两个沟槽之间的TMBS二极管旁边设置所述第一导电类型P型阱区层。
5.根据权利要求4所述的制造方法，其特征在于，所述多晶硅层的掺杂类型为N型掺杂或者P型掺杂。
6.根据权利要求5所述的制造方法，其特征在于，在所述绝缘介质层的上表面淀积金属，形成金属区层，具体为：
在绝缘介质层的上表面淀积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性去除金属钨，使作为绝缘介质层的第三介质层曝露出来，接触孔中依然填满钨，然后再淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
7.根据权利要求5所述的制造方法，其特征在于，在所述绝缘介质层的上表面淀积金属，形成金属区层，具体为：
在绝缘介质层的上表面淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710826575.2A CN107863386B (zh) | 2017-09-14 | 2017-09-14 | 集成tmbs结构的沟槽mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710826575.2A CN107863386B (zh) | 2017-09-14 | 2017-09-14 | 集成tmbs结构的沟槽mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107863386A CN107863386A (zh) | 2018-03-30 |
| CN107863386B true CN107863386B (zh) | 2023-09-29 |
Family
ID=61699459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710826575.2A Active CN107863386B (zh) | 2017-09-14 | 2017-09-14 | 集成tmbs结构的沟槽mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107863386B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113990755B (zh) * | 2021-10-25 | 2023-06-30 | 安建科技有限公司 | 一种屏蔽栅mosfet器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| CN103855226A (zh) * | 2012-12-06 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 含沟槽结构肖特基嵌位二极管及终端结构 |
-
2017
- 2017-09-14 CN CN201710826575.2A patent/CN107863386B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| CN103855226A (zh) * | 2012-12-06 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 含沟槽结构肖特基嵌位二极管及终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107863386A (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702676B (zh) | 与mosfet集成的增强型耗尽积累/反转通道器件 | |
| TWI464885B (zh) | 在金氧半場效電晶體元件中整合肖特基之結構及其方法 | |
| US8841721B2 (en) | Stepped trench MOSFET and method of fabricating the same | |
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| CN104752511B (zh) | 场效应半导体器件及其制造 | |
| CN1695237B (zh) | 半导体器件处理 | |
| CN114937693B (zh) | 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法 | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN114937692A (zh) | 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN116721925B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| US20130001699A1 (en) | Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet | |
| CN106328647A (zh) | 高速的沟槽mos器件及其制造方法 | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN112864250A (zh) | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN107863386B (zh) | 集成tmbs结构的沟槽mos器件及其制造方法 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN107863341B (zh) | 复合型沟槽mos器件及其制造方法 | |
| CN116487437A (zh) | 半导体器件 | |
| CN207199624U (zh) | 一种复合型沟槽mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant after: HUAYI MICROELECTRONICS Co.,Ltd. Address before: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant before: XI'AN HUAYI MICROELECTRONICS CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |