CN114566540A - Ldmos器件及其制造方法 - Google Patents
Ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN114566540A CN114566540A CN202210127119.XA CN202210127119A CN114566540A CN 114566540 A CN114566540 A CN 114566540A CN 202210127119 A CN202210127119 A CN 202210127119A CN 114566540 A CN114566540 A CN 114566540A
- Authority
- CN
- China
- Prior art keywords
- field plate
- region
- layer
- drain
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 210000000746 body region Anatomy 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 91
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 133
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请涉及半导体集成电路制造技术领域，具体涉及LDMOS器件及其制造方法。器件的基底层包括有第一导电类型衬底，和在第一导电类型衬底上横向相邻的第一导电类型体区和第二导电类型漂移区，第一导电类型衬底与第二导电类型漂移区形成纵向扩散交界面，第一导电类型体区和第二导电类型漂移区形成横向扩散交界面；栅极结构位于横向扩散交界面位置处的基底层上，跨接第一导电类型体区和第二导电类型漂移区，场板结构覆盖位于栅极结构和漏极掺杂区之间的第二导电类型漂移区上；场板结构靠近漏极掺杂区的部分为具有第一厚度的第一场板部，场板结构的其余部分为具有第二厚度的第二场板部，第一厚度大于第二厚度。LDMOS器件制造方法用于形成上述器件。
Description
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种LDMOS(LateralDouble-diffused MOS，横向双扩散金属氧化物半导体)器件及其制造方法。
背景技术
DMOS(Double-diffused MOS，双扩散金属氧化物半导体)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS器件中，导通电阻是一个重要的指标。BCD(双极型-互补金属氧化物半导体-垂直双扩散金属氧化物半导体，Bipolar-CMOS管区-DMOS管区)工艺中，LDMOS虽然与CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)集成在同一块芯片中，但由于高耐压和低特征电阻的要求，LDMOS导通电阻与击穿电压存在矛盾/折中，如何获得更高的击穿电压，更低的以可以提高产品的竞争力。
相关技术中提供的D型氧化硅侧墙的Salicide(Self-Aligned Silicide,自对准金属硅化物)工艺形成的LDMOS器件的结构，通过利用Salicide工艺技术中的金属硅化反应阻挡层氧化硅层作为LDMOS器件的场板层，该场板结构跨接在栅极多晶硅和漏极之间的漂移区上，带有该场板层的LDMOS虽然一定程度上能够提高器件的击穿电压，但是对于更高击穿电压要求的LDMOS器件，该单个场板层厚度往往不能满足最佳击穿电压和导通电阻的设计要求。
发明内容
本申请提供了一种LDMOS器件及其制造方法，可以解决相关技术中对于更高击穿电压要求的LDMOS器件，该单个场板层厚度往往不能满足最佳击穿电压和导通电阻设计要求的问题。
为了解决背景技术中所述的技术问题，本申请的第一方面提供一种LDMOS器件，所述LDMOS器件包括：基底层、漏极掺杂区、源极掺杂区、栅极结构和场板结构；
所述基底层包括有第一导电类型衬底，和在所述第一导电类型衬底上横向相邻的第一导电类型体区和第二导电类型漂移区，所述第一导电类型衬底与所述第二导电类型漂移区形成纵向扩散交界面，所述第一导电类型体区和所述第二导电类型漂移区形成横向扩散交界面；
所述漏极掺杂区形成于所述第二导电类型漂移区中，位于所述第二导电类型漂移区远离所述第一导电类型体区的一端；
所述源极掺杂区形成于所述第一导电类型体区中；
所述栅极结构位于所述横向扩散交界面位置处的所述基底层上，跨接所述第一导电类型体区和第二导电类型漂移区，
所述场板结构覆盖位于所述栅极结构和所述漏极掺杂区之间的所述第二导电类型漂移区上；
所述场板结构靠近所述漏极掺杂区的部分为具有第一厚度的第一场板部，所述场板结构的其余部分为具有第二厚度的第二场板部，所述第一厚度大于第二厚度。
可选地，所述第一场板部包括由下至上依次层叠的第一场板层、刻蚀停止层和第二场板层；
所述刻蚀停止层用于选择性刻蚀第二场板层以形成所述第一场板部的停止层。
可选地，所述第二场板部包括第一场板层。
可选地，所述第一场板部的第一厚度，与所述第二场板部的第二厚度之差，等于所述刻蚀停止层的厚度和第二场板层的厚度之和。
可选地，所述第二场板部远离所述第一场板部的一端覆盖在所述栅极结构的表面，形成所述栅极结构的侧墙场板部。
可选地，所述第一场板部与所述漏极掺杂区形成交叠区。
可选地，所述源极掺杂区与所述栅极结构形成交叠区。
为了解决背景技术中所述的技术问题，本申请的第二方面提供一种LDMOS器件的制造方法，所述LDMOS器件的制造方法包括以下步骤：
提供基底层，所述基底层包括有第一导电类型衬底，和在所述第一导电类型衬底上横向相邻的第一导电类型体区和第二导电类型漂移区，所述第一导电类型衬底与所述第二导电类型漂移区形成纵向扩散交界面，所述第一导电类型体区和所述第二导电类型漂移区形成横向扩散交界面；
使得所述横向扩散交界面位置处的所述基底层上形成栅极结构，所述栅极结构跨接所述第一导电类型体区和第二导电类型漂移区；
沉积第一场板介质层，使得所述第一场板介质层依照带有所述栅极结构的基底层的表面形貌，覆盖在外露的栅极结构表面和所述基底层的表面；
基于所述第一场板介质层的表面形貌，在所述第一场板介质层上所述沉积刻蚀停止介质层；
通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间；
基于所述第一光刻胶层，对所述源端刻蚀窗口和所述漏端刻蚀窗口中的结构进行刻蚀，在所述第一光刻胶层的保护下所述场板区域的第一场板介质层和刻蚀停止介质层保留形成场板初级结构；
进行源漏注入，使得所述源端刻蚀窗口位置处的第一导电类型体区中形成源极掺杂区，使得所述漏端刻蚀窗口位置处的第二导电类型漂移区中形成漏极掺杂区；
去除所述第一光刻胶层后，沉积第二场板介质层，所述第二场板介质层至少覆盖在所述场板初级结构的上表面，所述场板初级结构和覆盖在所述场板初级结构上的第二场板介质层形成场板次级结构；
通过第二光刻胶层在所述场板次级结构上定义出第一场板部区域，所述第一场板部区域位于所述场板次级结构靠近所述漏极掺杂区的部分；
基于所述第二光刻胶层，对所述第一场板部区域以外的场板次级结构进行刻蚀形成场板结构的第二场板部，保留位于所述第一场板部区域的场板次级结构形成场板结构的第一场板部，所述第一场板部的第一厚度大于所述第二场板部的第二厚度。
可选地，所述通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间的步骤还包括：
使得所述栅极结构位于所述场板区域与源端刻蚀窗口的交界处，所述场板区域、与所述漏端刻蚀窗口的交界处位于所述第二导电类型漂移区中
可选地，所述场板区域与所述源端刻蚀窗口的交界处与所述横向扩散交界面重合。
可选地，所述通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间的步骤还包括：
所述第一光刻胶层还定义出第一导电类型重掺杂区域，所述第一导电类型重掺杂区域位于所述源端刻蚀窗口远离所述场板区域的一侧。
可选地，在所述进行源漏注入，使得所述源端刻蚀窗口位置处的第一导电类型体区中形成源极掺杂区，使得所述漏端刻蚀窗口位置处的第二导电类型漂移区中形成漏极掺杂区的步骤完成后，在所述去除所述第一光刻胶层后，沉积第二场板介质层，所述第二场板介质层至少覆盖在所述场板初级结构的上表面，所述场板初级结构和覆盖在所述场板初级结构上的第二场板介质层形成场板次级结构的步骤进行前，所述LDMOS器件的制造方法还包括：
通过第三光刻层胶定义出第一导电类型重掺杂区域；
基于所述第三光刻胶层对所述第一导电类型重掺杂区域进行刻蚀，去除所述第一导电类型重掺杂区域中的所述第一场板介质层和所述刻蚀停止介质层；
基于所述第三光刻胶层对所述第一导电类型重掺杂区域进行离子注入，在所述第一导电类型重掺杂区域位置处的第一导电类型体区中形成第一导电类型重掺杂注入区。
本申请技术方案，至少包括如下优点：通过形成具有不同厚度第一场板部和第二场板部的场板结构，能够通过该场板结构提高覆盖有该场板结构漂移区的电场分布均匀性，从而可提高器件的击穿电压。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一实施例提供的LDMOS器件剖视结构示意图；
图2示出了本申请一实施例提供的LDMOS器件的制造方法的流程图；
图2a示出了步骤S21提供的基底层剖视结构示意图；
图2b示出了步骤S22完成后的器件剖视结构示意图；
图2c示出了步骤S24完成后的器件剖视结构示意图；
图2d示出了步骤S25完成后的器件剖视结构示意图；
图2e示出了步骤S27完成后的器件剖视结构示意图；
图2f示出了形成P型重掺杂注入区后的器件剖视结构示意图；
图2g示出了步骤S30完成后形成的器件剖视结构示意图；
图2h示出了步骤S31完成后的器件剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请中所述的第一导电类型和第二导电类型为相反的导电类型，即可以使得第一导电类型为P型，第二导电类型为N型，或者还可以使得第一导电类型为N型，第二导电类型为P型。
下面以第一导电类型为P型，第二导电类型为N型为例对本申请的技术方案进行描述。
图1示出了本申请一实施例提供的LDMOS器件剖视结构示意图，从图1中可以看出，该LDMOS器件包括：基底层200、漏极掺杂区420、源极掺杂区410、栅极结构250和场板结构260。
所述基底层200包括有P型衬底210，和在所述P型衬底210上横向相邻的P型体区230和N型漂移区220，所述P型衬底210与所述N型漂移区220形成第二纵向扩散交界面202，所述P型体区230和所述N型漂移区220形成第一纵向扩散交界面201和横向扩散交界面203。
所述漏极掺杂区420形成于所述N型漂移区220中，位于所述N型漂移区220远离所述P型体区230的一端。
所述源极掺杂区410形成于所述P型体区230中。
所述栅极结构250位于所述横向扩散交界面203位置处的所述基底层200上，跨接所述P型体区230和N型漂移区220。
所述场板结构260覆盖位于所述栅极结构250和所述漏极掺杂区420之间的所述N型漂移区260上。
所述场板结构260靠近所述漏极掺杂区420的部分为具有第一厚度d1的第一场板部510，所述场板结构260的其余部分为具有第二厚度d2的第二场板部520，所述第一厚度d1大于第二厚度d2。
示例性地，所述第一场板部510包括由下至上依次层叠的第一场板层261、刻蚀停止层263和第二场板层262；所述刻蚀停止层263用于选择性刻蚀第二场板层262以形成所述第一场板部510的停止层。
所述第二场板部520包括第一场板层261。
所述第一场板部510的第一厚度d1，与所述第二场板部520的第二厚度d2之差，等于所述刻蚀停止层263的厚度和第二场板层262的厚度之和。
继续参照图1，所述第二场板部520远离所述第一场板部510的一端覆盖在所述栅极结构250的表面，形成所述栅极结构250的侧墙场板部。
第一场板部510与所述漏极掺杂区420形成交叠区，所述源极掺杂区410与所述栅极结构250形成交叠区。
在图1所示的器件结构上还可以形成图2所示的层间介质层600，该层间介质层600中形成第一场板接触结构610、第二场板接触结构620、栅极接触结构630、源极接触结构640和漏极接触结构650。该第一场板接触结构610与第二场板接触结构620相连。
可选地，该第一场板接触结构610与第二场板接触结构620相连后还可以连接栅极接触结构630，或者源极接触结构640，或者独立成电极。
本实施例通过形成具有不同厚度第一场板部和第二场板部的场板结构，能够通过该场板结构提高覆盖有该场板结构漂移区的电场分布均匀性，从而可提高器件的击穿电压。
图2示出了本申请一实施例提供的LDMOS器件的制造方法的流程图，该LDMOS器件的制造方法用于形成图1所示的LDMOS器件，从图2中可以看出，该LDMOS器件包括以下步骤S21至步骤S30：
步骤S21：提供基底层，所述基底层包括有第一导电类型衬底，和在所述第一导电类型衬底上横向相邻的第一导电类型体区和第二导电类型漂移区，所述第一导电类型衬底与所述第二导电类型漂移区形成纵向扩散交界面，所述第一导电类型体区和所述第二导电类型漂移区形成横向扩散交界面。
参照图2a，其示出了步骤S21提供的基底层剖视结构示意图，从图2a中可以看出，该基底层200包括P型衬底210、N型漂移区220和P型体区230。该N型漂移区220位于P型衬底210上，该P型体区230位于N型漂移区220中，从而该N型漂移区220和P型体区230在图2a的横向相邻形成第一PN结，该第一PN结的交界面包括横向扩散交界面203和第一纵向扩散交界面201。该P型衬底210与N型漂移区220在图2a的纵向相邻形成第二PN结，该第二PN节的交界面包括第二纵向扩散交界面202。
继续参照图2a，该基底层200中还形成有浅沟槽隔离结构240，该浅沟槽隔离结构位于基底层200远离P型体区230的一端。
步骤S22：使得所述横向扩散交界面位置处的所述基底层上形成栅极结构，所述栅极结构跨接所述第一导电类型体区和第二导电类型漂移区。
参照图2b，其示出了步骤S22完成后的器件剖视结构示意图，从图2b中可以看出，所形成的栅极结构250位于横向扩散交界位置处，跨接在P型体区230和N型漂移区220之间。
步骤S23：沉积第一场板介质层，使得所述第一场板介质层依照带有所述栅极结构的基底层的表面形貌，覆盖在外露的栅极结构表面和所述基底层的表面。
步骤24：基于所述第一场板介质层的表面形貌，在所述第一场板介质层上沉积所述刻蚀停止介质层。
参照图2c，其示出了步骤S24完成后的器件剖视结构示意图，从图2c中可以看出，所形成的第一场板介质层261，基于步骤S22完成后形成的图2b器件结构表面形貌，覆盖在外露的栅极结构250表面和外露的基底层200的表面。其中，外露的栅极结构250表面包括图2c所示栅极结构250的上表面、左侧面和右侧面；外露的基底层200表面包括图2c所示N型漂移区220上表面、P型体区230上表面和浅沟槽隔离结构240的上表面。
继续参照图2c，所形成的刻蚀停止介质层263，基于第一场板介质层261的上表面形貌，覆盖在该第一场板介质层261上。
步骤S25：通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间。
示例性地，可以在步骤S24完成后所形成的如图2c所示的器件结构上表面，即图2c刻蚀停止介质层263的上表面涂布光刻胶，通过显影后形成第一光刻胶层。
参照图2d，其示出了步骤S25完成后的器件剖视结构示意图，从图2d中可以看出，该步骤S25通过第一光刻胶层310定义出源端刻蚀窗口270、漏端刻蚀窗口280和场板区域290，场板区域290连在源端刻蚀窗口270和漏端刻蚀窗口280之间。从图2d中可以看出，栅极结构250位于所述场板区域290与源端刻蚀窗口270的交界处。场板区域290与漏端刻蚀窗口280的交界处位于所述N型漂移区220中。
该场板区域290被第一光刻胶层310覆盖，该源端刻蚀窗口270和漏端刻蚀窗口280未覆盖有第一光刻胶层310。其中，该源端刻蚀窗口270用于后续离子注入形成源极掺杂区，该漏端刻蚀窗口280用于后续离子注入形成漏极掺杂区。
继续参照图2d，该第一光刻胶层310还定义出P型重掺杂区域211，该P型重掺杂区域211位于该源端刻蚀窗口270远离场板区域290的一侧。
步骤S26：基于所述第一光刻胶层，对所述源端刻蚀窗口和所述漏端刻蚀窗口中的结构进行刻蚀，使得在所述第一光刻胶层的保护下，所述场板区域的第一场板介质层和刻蚀停止介质层保留形成场板初级结构。
步骤S27：进行源漏注入，使得所述源端刻蚀窗口位置处的第一导电类型体区中形成源极掺杂区，使得所述漏端刻蚀窗口位置处的第二导电类型漂移区中形成漏极掺杂区。
参照图2e，其示出了步骤S27完成后的器件剖视结构示意图，从图2e中可以看出，漏端刻蚀窗口280中的第一场板介质层261和刻蚀停止介质层263在步骤S26完成后被完全刻蚀去除，源端刻蚀窗口270中的刻蚀停止介质层263和部分第一场板介质层261在步骤S26完成后被刻蚀去除。
由于步骤S26的刻蚀过程具有各向异性，即对正面结构的刻蚀速率大于对侧面结构的刻蚀速率，漏端刻蚀窗口280中的第一场板介质层261和刻蚀停止介质层263均覆盖在基底层的上表面(即正面)，而源端刻蚀窗口270中的第一场板介质层261和刻蚀停止介质层263部分覆盖在栅极结构250的侧面，从而在步骤S26完成后源端刻蚀窗口270中的部分第一场板介质层261剩余形成侧墙结构212。
继续参照图2e，在步骤S27完成后，P型体区230中形成源极掺杂区410，该源极掺杂区410扩散，从而与侧墙结构202和栅极结构250左侧形成交叠区域。漏端刻蚀窗口280中的N型漂移区220中形成漏极掺杂区420，该漏极掺杂区420扩散从而与场板区域290的右侧形成交叠区域。
在步骤S27完成后还去除该第一光刻胶层，然后可以通过第三光刻层胶定义出P型重掺杂区域211，即除P型重掺杂区域211以外的部分被第三光刻胶层覆盖，P型重掺杂区域211位置形成刻蚀窗口，再基于该第三光刻胶层依次对该P型重掺杂区域211进行刻蚀和离子注入，从而去除P型重掺杂区域211中的第一场板介质层261和刻蚀停止介质层263，并在P型重掺杂区域211位置处的P型体区230中形成P型重掺杂注入区。
参照图2f，其示出了形成P型重掺杂注入区后的器件剖视结构示意图。从图2f中可以看出，通过第三光刻胶层330再次定义出P型重掺杂区域211，该P型重掺杂区域211以外的区域被该第三光刻胶层330覆盖，该P型重掺杂区域211外露。从而在经过刻蚀和离子注入后，在该P型重掺杂区域211形成P型重掺杂注入区213。该P型重掺杂注入区213与该源极掺杂区410相邻，且均位于该P型体区230中。
步骤S28：去除所述第三光刻胶层后，沉积第二场板介质层，所述第二场板介质层至少覆盖在所述场板初级结构的上表面，所述场板初级结构和覆盖在所述场板初级结构上的第二场板介质层形成场板次级结构。
步骤S29：通过第二光刻胶层在所述场板次级结构上定义出第二场板部区域，所述第二场板部区域位于所述场板次级结构靠近所述漏极掺杂区的部分。
步骤S30：基于所述第二光刻胶层进行刻蚀，使得对所述第二场板部区域以外的场板次级结构刻蚀后形成场板结构的第一场板部，保留位于所述第二场板部区域的场板次级结构形成所述场板结构的第二场板部，所述第一场板部的第一厚度大于所述第二场板部的第二厚度。
图2g示出了步骤S30完成后形成的器件剖视结构示意图，从图2g中可以看出，步骤S30完成后形成场板结构260，该第二光刻胶层320定义出了第一场板部区域214，该第一场板部区域214形成该场板结构260的第一场板部510，该第一场板部510包括由下至上依次层叠的第一场板介质层261、刻蚀停止介质层263和第二场板介质层262。该场板结构260包括第二场板部520，该第一场板部510包括第一场板介质层261。
从图2g中还可以看出，该第一场板部510的第一厚度大于所述第二场板部520的第二厚度。该第一场板部510的第一厚度，与所述第二场板部520的第二厚度之差，等于所述刻蚀停止层263的厚度和第二场板层262的厚度之和。
基于图2g所示实施例的基础上，本申请的其他实施例还进行以下步骤S31。
步骤S31：去除第二光刻胶层后进行后段工艺，形成层间介质层，所述层间介质层中形成第一场板接触结构、第二场板接触结构、栅极接触结构、源极接触结构和漏极接触结构，使得所述第一场板接触结构与第二场板接触结构相连。
参照图2h，其示出了步骤S31完成后的器件剖视结构示意图，从图2h中可以看出，步骤S31完成后在图2g所示结构上形成层间介质层600，该层间介质层600中形成第一场板接触结构610、第二场板接触结构620、栅极接触结构630、源极接触结构640和漏极接触结构650。该第一场板接触结构610与第二场板接触结构620相连。
可选地，该第一场板接触结构610与第二场板接触结构620相连后还可以连接栅极接触结构630，或者源极接触结构640，或单独形成一个电极。
本实施例通过形成具有不同厚度第一场板部和第二场板部的场板结构，能够通过该场板结构提高覆盖有该场板结构漂移区的电场分布均匀性，从而可提高器件的击穿电压。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (12)
1.一种LDMOS器件，其特征在于，所述LDMOS器件包括：基底层、漏极掺杂区、源极掺杂区、栅极结构和场板结构；
所述基底层包括有第一导电类型衬底，和在所述第一导电类型衬底上横向相邻的第一导电类型体区和第二导电类型漂移区，所述第一导电类型衬底与所述第二导电类型漂移区形成纵向扩散交界面，所述第一导电类型体区和所述第二导电类型漂移区形成横向扩散交界面；
所述漏极掺杂区形成于所述第二导电类型漂移区中，位于所述第二导电类型漂移区远离所述第一导电类型体区的一端；
所述源极掺杂区形成于所述第一导电类型体区中；
所述栅极结构位于所述横向扩散交界面位置处的所述基底层上，跨接所述第一导电类型体区和第二导电类型漂移区，
所述场板结构覆盖位于所述栅极结构和所述漏极掺杂区之间的所述第二导电类型漂移区上；
所述场板结构靠近所述漏极掺杂区的部分为具有第一厚度的第一场板部，所述场板结构的其余部分为具有第二厚度的第二场板部，所述第一厚度大于第二厚度。
2.如权利要求1所述的LDMOS器件，其特征在于，所述第一场板部包括由下至上依次层叠的第一场板层、刻蚀停止层和第二场板层；
所述刻蚀停止层用于选择性刻蚀第二场板层以形成所述第一场板部的停止层。
3.如权利要求1或2所述的LDMOS器件，其特征在于，所述第二场板部包括第一场板层。
4.如权利要求3所述的LDMOS器件，其特征在于，所述第一场板部的第一厚度，与所述第二场板部的第二厚度之差，等于所述刻蚀停止层的厚度和第二场板层的厚度之和。
5.如权利要求1所述的LDMOS器件，其特征在于，所述第二场板部远离所述第一场板部的一端覆盖在所述栅极结构的表面，形成所述栅极结构的侧墙场板部。
6.如权利要求1所述的LDMOS器件，其特征在于，所述第一场板部与所述漏极掺杂区形成交叠区。
7.如权利要求1所述的LDMOS器件，其特征在于，所述源极掺杂区与所述栅极结构形成交叠区。
8.一种LDMOS器件的制造方法，其特征在于，所述LDMOS器件的制造方法包括以下步骤：
提供基底层，所述基底层包括有第一导电类型衬底，和在所述第一导电类型衬底上横向相邻的第一导电类型体区和第二导电类型漂移区，所述第一导电类型衬底与所述第二导电类型漂移区形成纵向扩散交界面，所述第一导电类型体区和所述第二导电类型漂移区形成横向扩散交界面；
使得所述横向扩散交界面位置处的所述基底层上形成栅极结构，所述栅极结构跨接所述第一导电类型体区和第二导电类型漂移区；
沉积第一场板介质层，使得所述第一场板介质层依照带有所述栅极结构的基底层的表面形貌，覆盖在外露的栅极结构表面和所述基底层的表面；
基于所述第一场板介质层的表面形貌，在所述第一场板介质层上所述沉积刻蚀停止介质层；
通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间；
基于所述第一光刻胶层，对所述源端刻蚀窗口和所述漏端刻蚀窗口中的结构进行刻蚀，在所述第一光刻胶层的保护下所述场板区域的第一场板介质层和刻蚀停止介质层保留形成场板初级结构；
进行源漏注入，使得所述源端刻蚀窗口位置处的第一导电类型体区中形成源极掺杂区，使得所述漏端刻蚀窗口位置处的第二导电类型漂移区中形成漏极掺杂区；
去除所述第一光刻胶层后，沉积第二场板介质层，所述第二场板介质层至少覆盖在所述场板初级结构的上表面，所述场板初级结构和覆盖在所述场板初级结构上的第二场板介质层形成场板次级结构；
通过第二光刻胶层在所述场板次级结构上定义出第一场板部区域，所述第一场板部区域位于所述场板次级结构靠近所述漏极掺杂区的部分；
基于所述第二光刻胶层，对所述第一场板部区域以外的场板次级结构进行刻蚀形成场板结构的第二场板部，保留位于所述第一场板部区域的场板次级结构形成场板结构的第一场板部，所述第一场板部的第一厚度大于所述第二场板部的第二厚度。
9.如权利要求8所述的LDMOS器件的制造方法，其特征在于，所述通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间的步骤还包括：
使得所述栅极结构位于所述场板区域与源端刻蚀窗口的交界处，所述场板区域、与所述漏端刻蚀窗口的交界处位于所述第二导电类型漂移区中。
10.如权利要求9所述的LDMOS器件的制造方法，其特征在于，所述场板区域与所述源端刻蚀窗口的交界处与所述横向扩散交界面重合。
11.如权利要求8所述的LDMOS器件的制造方法，其特征在于，所述通过第一光刻胶层，在所述刻蚀停止介质层上定义出场板区域、源端刻蚀窗口和漏端刻蚀窗口，所述场板区域连在所述源端刻蚀窗口和漏端刻蚀窗口之间的步骤还包括：
所述第一光刻胶层还定义出第一导电类型重掺杂区域，所述第一导电类型重掺杂区域位于所述源端刻蚀窗口远离所述场板区域的一侧。
12.如权利要求8所述的LDMOS器件的制造方法，其特征在于，在所述进行源漏注入，使得所述源端刻蚀窗口位置处的第一导电类型体区中形成源极掺杂区，使得所述漏端刻蚀窗口位置处的第二导电类型漂移区中形成漏极掺杂区的步骤完成后，在所述去除所述第一光刻胶层后，沉积第二场板介质层，所述第二场板介质层至少覆盖在所述场板初级结构的上表面，所述场板初级结构和覆盖在所述场板初级结构上的第二场板介质层形成场板次级结构的步骤进行前，所述LDMOS器件的制造方法还包括：
通过第三光刻层胶定义出第一导电类型重掺杂区域；
基于所述第三光刻胶层对所述第一导电类型重掺杂区域进行刻蚀，去除所述第一导电类型重掺杂区域中的所述第一场板介质层和所述刻蚀停止介质层；
基于所述第三光刻胶层对所述第一导电类型重掺杂区域进行离子注入，在所述第一导电类型重掺杂区域位置处的第一导电类型体区中形成第一导电类型重掺杂注入区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210127119.XA CN114566540A (zh) | 2022-02-11 | 2022-02-11 | Ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210127119.XA CN114566540A (zh) | 2022-02-11 | 2022-02-11 | Ldmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114566540A true CN114566540A (zh) | 2022-05-31 |
Family
ID=81712951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210127119.XA Pending CN114566540A (zh) | 2022-02-11 | 2022-02-11 | Ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114566540A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497830A (zh) * | 2022-11-21 | 2022-12-20 | 广州粤芯半导体技术有限公司 | 半导体器件的制造方法及半导体器件 |
| CN116153979A (zh) * | 2022-12-28 | 2023-05-23 | 苏州华太电子技术股份有限公司 | Ldmos终端结构以及ldmos终端结构的制作方法 |
| CN118472040A (zh) * | 2024-07-02 | 2024-08-09 | 合肥晶合集成电路股份有限公司 | 一种ldmos器件及其制备方法 |
-
2022
- 2022-02-11 CN CN202210127119.XA patent/CN114566540A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497830A (zh) * | 2022-11-21 | 2022-12-20 | 广州粤芯半导体技术有限公司 | 半导体器件的制造方法及半导体器件 |
| CN116153979A (zh) * | 2022-12-28 | 2023-05-23 | 苏州华太电子技术股份有限公司 | Ldmos终端结构以及ldmos终端结构的制作方法 |
| CN116153979B (zh) * | 2022-12-28 | 2023-11-03 | 苏州华太电子技术股份有限公司 | Ldmos终端结构以及ldmos终端结构的制作方法 |
| CN118472040A (zh) * | 2024-07-02 | 2024-08-09 | 合肥晶合集成电路股份有限公司 | 一种ldmos器件及其制备方法 |
| CN118472040B (zh) * | 2024-07-02 | 2024-09-27 | 合肥晶合集成电路股份有限公司 | 一种ldmos器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10608092B2 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| US10553717B2 (en) | Medium voltage MOSFET device | |
| US10355125B2 (en) | Electrode contact structure for semiconductor device | |
| US8779510B2 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| TWI445172B (zh) | 底部漏極橫向雙擴散金屬氧化物半導體功率金屬氧化物半導體場效應管的結構及製備方法 | |
| US7566931B2 (en) | Monolithically-integrated buck converter | |
| TWI470790B (zh) | 溝渠式閘極金氧半場效電晶體 | |
| US7608510B2 (en) | Alignment of trench for MOS | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| US20100264488A1 (en) | Low Qgd trench MOSFET integrated with schottky rectifier | |
| US8471331B2 (en) | Method of making an insulated gate semiconductor device with source-substrate connection and structure | |
| JP2004515907A (ja) | パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| US8921184B2 (en) | Method of making an electrode contact structure and structure therefor | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| WO2007036793A2 (en) | Power mosfets and methods of making same | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| CN112331558B (zh) | Ldmos晶体管及其制造方法 | |
| CN112909095A (zh) | Ldmos器件及工艺方法 | |
| TW200952176A (en) | Semiconductor devices and methods for fabricating the same | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| CN114447104A (zh) | 超级结沟槽栅mosfet及其制备方法 | |
| CN113809162A (zh) | 功率元件 | |
| CN113224165B (zh) | Ldmos器件及其制作方法 | |
| US20130154017A1 (en) | Self-Aligned Gate Structure for Field Effect Transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |