CN107611176A - 在漂移体积中具有p层的n沟道双极型功率半导体器件 - Google Patents

在漂移体积中具有p层的n沟道双极型功率半导体器件 Download PDF

Info

Publication number
CN107611176A
CN107611176A CN201710564862.0A CN201710564862A CN107611176A CN 107611176 A CN107611176 A CN 107611176A CN 201710564862 A CN201710564862 A CN 201710564862A CN 107611176 A CN107611176 A CN 107611176A
Authority
CN
China
Prior art keywords
semiconductor body
semiconductor
groove
type
bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710564862.0A
Other languages
English (en)
Other versions
CN107611176B (zh
Inventor
R.巴布尔斯克
M.比纳
H-J.舒尔策
O.J.施普尔伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107611176A publication Critical patent/CN107611176A/zh
Application granted granted Critical
Publication of CN107611176B publication Critical patent/CN107611176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及在漂移体积中具有p层的n沟道双极型功率半导体器件。一种功率半导体器件，具有半导体本体，所述半导体本体被配置为在第一负载端子与第二负载端子之间传导负载电流，包括：源极区，其具有第一导电类型的掺杂剂并被电连接到所述第一负载端子；半导体沟道区，其在所述半导体本体中实施并具有第二导电类型的掺杂剂，并且将所述源极区与所述半导体本体的剩余部分分离；第一沟槽类型的沟槽，其在所述半导体本体中沿着延伸方向延伸并被布置为邻近所述半导体沟道区，第一沟槽类型的所述沟槽包括通过绝缘体与所述半导体本体绝缘的控制电极，其中所述控制电极被配置为对所述半导体沟道区中的负载电流的路径进行控制。

Description

在漂移体积中具有p层的n沟道双极型功率半导体器件
技术领域
本说明书涉及双极型功率半导体器件的实施例和对双极型功率半导体器件进行处理的方法的实施例。特别的是，本说明书涉及在漂移体积中具有p层的n沟道功率半导体器件的实施例以及功率半导体器件处理方法的对应实施例。
背景技术
现代设备在汽车、用户和工业应用中的许多功能例如转换电能和驱动电动机或电机依赖功率半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个示例）已被用于各种应用，所述各种应用包括但不限于电源和功率转换器中的开关。
功率半导体器件通常包括半导体本体，其被配置为在器件的两个负载端子之间沿着负载电流路径传导负载电流。进一步地，负载电流路径可借助于绝缘控制电极（有时也被称为栅电极）来控制。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可将功率半导体器件设置为导通状态（也被称为接通状态）和阻断状态（也被称为关断状态）之一。
对于给定应用，功率半导体器件可以必须遵从一些额定值，所述额定值关于例如最小电压阻断能力和/或最小标称负载电流能力（举一些例子），在示例性应用中，例如具有IGBT配置的功率半导体器件可被耦合到DC环节（DC link）例如电容器，并且可被用于DC-DC和/或DC-AC转换。然后，在示例中，关于最小电压阻断能力的要求能够说明所述功率半导体器件的最小阻断电压必须相当于DC环节电压的最大值的至少两倍。
另一方面，给定应用应通常展示出高的效率程度。为此，除了所述额定值之外，可能附加地期望在应用中使用的功率半导体器件展示出低损耗，例如低接通状态和/或低开关损耗。所述损耗通常与额定值成比例，例如器件的电压阻断能力越高，它的接通状态损耗通常也越高。
发明内容
根据实施例，一种双极型功率半导体器件（在文中，也被称为“功率半导体器件”），其具有半导体本体，所述半导体本体被配置为在其第一负载端子与其第二负载端子之间传导负载电流，所述双极型功率半导体器件包括：源极区，其是第一导电类型的并被电连接到所述第一负载端子；半导体沟道区，其在所述半导体本体中实施并具有第二导电类型，并且，将所述源极区与所述半导体本体的剩余部分分离；第一沟槽类型的沟槽，其在所述半导体本体中沿着延伸方向延伸并被布置为邻近所述半导体沟道区，第一沟槽类型的所述沟槽包括通过绝缘体与所述半导体本体绝缘的控制电极，其中，所述控制电极被配置为对所述半导体沟道区中的负载电流的路径进行控制；以及至少一个第二导电类型的发射极区，其在所述半导体本体中实施并被电连接到所述第二负载端子。所述半导体本体进一步包括：第一导电类型的阻挡区；以及漂移体积，其至少具有第二导电类型的第一漂移区，其中，所述阻挡区将所述第一漂移区与所述半导体沟道区耦合。所述半导体本体也包括第一导电类型的缓冲区，其被布置于在一侧的所述半导体本体的所述漂移体积与在另一侧的所述发射极区之间，其中，所述第一漂移区具有沿着所述延伸方向的总延伸，所述总延伸为所述半导体本体沿着所述延伸方向的总延伸的至少5%。
根据另外的实施例，一种双极型功率半导体器件（在下文中，也被称为“功率半导体器件”），其具有半导体本体，所述半导体本体被配置为在其第一负载端子与其第二负载端子之间传导负载电流，所述双极型功率半导体器件包括：源极区，其是第一导电类型的并被电连接到所述第一负载端子；半导体沟道区，其在所述半导体本体中实施并具有第二导电类型，并且，将所述源极区与所述半导体本体的剩余部分分离；控制电极，其通过绝缘体与所述半导体本体绝缘，其中，所述控制电极被配置为对所述半导体沟道区中的负载电流的路径进行控制；以及至少一个第二导电类型的发射极区，其在所述半导体本体中实施并被电连接到所述第二负载端子。所述半导体本体进一步包括：漂移体积，其至少具有第一漂移区，所述第一漂移区与所述半导体沟道区耦合并且具有第二导电类型；第一导电类型的缓冲区，被布置于在一侧的所述半导体本体的所述漂移体积与在另一侧的所述发射极区之间，其中，所述第一漂移区具有沿着延伸方向的总延伸，所述总延伸为所述半导体本体沿着所述延伸方向的总延伸的至少5%。
根据又另外的实施例，一种对具有半导体本体的双极型功率半导体器件（在下文中，也被称为“功率半导体器件”）进行处理的方法，包括：创建具有第一导电类型的源极区；在所述半导体本体中创建具有第二导电类型的半导体沟道区，以使得所述半导体沟道区将所述源极区与所述半导体本体的剩余部分分离；提供用于对所述半导体沟道区中的负载电流的路径进行控制的控制电极、和使所述控制电极与所述半导体本体绝缘的绝缘体；在所述半导体本体中创建至少一个第二导电类型的发射极区；在所述半导体本体中创建至少具有带有第二导电类型的第一漂移区的漂移体积，以使得所述第一漂移区与所述半导体沟道区耦合；以及创建缓冲区，其是第一导电类型的并且被布置于在一侧的所述半导体本体的所述漂移体积与在另一侧的所述发射极区之间；其中，所述第一漂移区具有沿着延伸方向的总延伸，所述总延伸为所述半导体本体沿着所述延伸方向的总延伸的至少5%。
本领域技术人员将在阅读下面详细的描述时和在查看附图时认识到附加的特征和优点。
附图说明
附图中的部分未必按比例，代替地，重点放在图示本发明的原理上。此外，在该附图中，相似参考数字指定对应部分。在该附图中：
图1A-D均示意性且示例性地图示根据一些实施例的双极型功率半导体器件的垂直横截面的区段；
图2示意性且示例性地图示根据一个或多个实施例的双极型功率半导体器件的垂直横截面的区段；
图3A-B均示意性且示例性地图示根据一个或多个实施例的双极型功率半导体器件的水平投影的区段；
图3C示意性且示例性地图示根据一个或多个实施例的双极型功率半导体器件的垂直横截面的区段；
图4示意性且示例性地图示根据一个或多个实施例的双极型功率半导体器件的垂直横截面的区段连同掺杂剂浓度的走向（course）的示例性图示；
图5A示意性且示例性地图示根据一个或多个实施例的在延伸方向上的掺杂剂浓度的走向；以及
图5B示意性且示例性地图图示根据一个或多个实施例的在延伸方向上的电场强度的走向。
具体实施方式
在下面的详细描述中，参考附图，所述附图形成本文中的一部分且在其中通过图示示出在其中可实践本发明的特定实施例。
在这个方面，方向术语诸如“顶部”、“底部”、“在…以下”、“前”、“后”、“背面”、“领先”、“落后”、“在…以上”等可与对正被描述的附图的取向的参考一起使用。因为实施例的部分能够定位在许多不同取向中，所以方向术语被用于说明的目的，并且，决不是限制性的。应理解，在不脱离本发明的范围的情况下，可以利用其他的实施例并且可以做出结构或逻辑改变。因此，不应以限制性意义理解下面的详细描述，并且，由所附权利要求限定本发明的范围。
现在将详细地参考各种实施例，所述各种实施例的一个或多个示例在附图中图示。每个示例通过解释被提供，并且不意味着是本发明的限制。例如，图示或描述为一个实施例的部分的特征能够用于其他实施例上或结合其他实施例使用来还产生又另外的实施例。旨在本发明包括这样的修改和变化。使用特定语言描述示例，所述特定语言不应解释为限制所附权利要求的范围。附图不按比例并且仅用于图示目的。为了清楚，如果没有另外说明，则已经在不同附图中通过相同参考符号指定相同元件或制造步骤。
如在本说明书中使用的术语“水平”旨在描述与半导体衬底或半导体结构的水平表面基本上平行的取向。所述表面可能是例如半导体晶片或管芯的表面。例如，以下提到的第一横向方向X和第二横向方向Y二则都能够为水平方向，其中，第一横向方向X和第二横向方向Y可彼此垂直。
如在本说明书中使用的术语“垂直”旨在描述基本上与水平表面垂直（即，平行于半导体晶片的表面的法线方向）布置的取向。例如，以下提到的延伸方向Z可以为与第一横向方向X和第二横向方向Y两者都垂直的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，能够采用相反的掺杂关系，以使得第一导电类型能够为p掺杂并且第二导电类型能够为n掺杂。
进一步地，在本说明书内，术语“掺杂剂浓度”可指的是平均掺杂剂浓度，或者相应地指的是特定半导体区或半导体区域的均值掺杂剂浓度或片块（sheet）电荷载流子浓度。因此，例如，说到特定半导体区展示出与另一个半导体区的掺杂剂浓度相比较更高或更低的某一掺杂剂浓度的说明，可指示半导体区的各个均值掺杂剂浓度彼此不同。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”、和“电连接”旨在描述在半导体设备的两个区、区段、区域、部、部分之间、或者在一个或多个设备的不同端子之间、或者在半导体设备的部或部分与端子或金属化物或电极之间存在低欧姆电连接或低欧姆电流路径。进一步地，在本说明书的上下文中，术语“接触”旨在描述在相应半导体设备的两个元件之间存在直接物理连接，例如正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，术语“电绝缘”，如果没有另外说明，在其通常有效的理解的语境中使用，并因此旨在描述将两个或更多组件彼此分离地定位，并且不存在连接那些组件的欧姆连接。然而，彼此正电绝缘的组件不过也可彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举个示例，电容器的两个电极可彼此电绝缘，并且同时彼此机械和电容耦合，例如借助于绝缘物（例如，电介质）。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流运载能力的在单个芯片上的半导体器件。换言之，这样的功率半导体器件被配置用于高负载电流，典型地在安培范围内例如高达几十或几百安培，或/和高电压，典型地在5V以上或在15V以上或更典型地是400V以及例如高达约1000伏特。
例如，如在本说明书中使用的术语“功率半导体器件”不涉及用于例如储存数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
在本说明书中描述的特定实施例因此属于，但不限于双极型功率半导体器件（在下文中，也简称为“半导体器件”或“器件”），其可被用于功率转换器或电源内例如以便将第一功率信号转换为与第一功率信号不同的第二功率信号。例如，为此，该双极型功率半导体器件可包括一个或多个功率半导体单元，诸如单片集成晶体管单元、单片集成二极管单元、和/或单片集成IGBT单元、和/或单片集成RC-IGBT单元、和/或单片集成MOS栅控二极管（MGD）单元、和/或其衍生物。这样的二极管单元和/或这样的晶体管单元可被集成在半导体芯片中，其中，许多这样的芯片可被集成在功率半导体模块例如IGBT模块中。
图3A示意性且示例性地图示根据一个或多个实施例的双极型功率半导体器件1的水平投影的区段。在下文中，术语“功率半导体器件”和“半导体器件”中的每一个指的是双极型功率半导体器件。图3B也示意性且示例性地图示根据一个或多个其他实施例的功率半导体器件1的水平投影的区段。在图3A和图3B两者中，水平投影可平行于由第一横向方向X和第二横向方向Y限定的平面。半导体器件1的组件可均沿着延伸方向Z延伸，延伸方向Z可垂直于第一横向方向X和第二横向方向Y中的每一个。
半导体器件1可包括有源单元域16，所述有源单元域16包括一个或多个有源单元，例如MOS（金属氧化物半导体）单元，在下文中简称为“单元”，其中，所述单元中的每一个可包括至少一个控制电极131。例如，单元的数量可在100至100000的范围内。有源单元域16可配置为传导总负载电流，其中，该总负载电流可大于1A，大于10A或者甚至大于100A。在下文中，所述总负载电流也简称为负载电流。
有源单元域16可被半导体器件1的边缘终止区域18围绕。例如，边缘终止区域18不包括任何有源单元。边缘终止区域18可被边缘19终止，所述边缘19可能已例如通过从晶片切割出芯片而形成。
进一步地，有源单元域16，或者相应地，有源单元域16和边缘终止区域18分别可配置为阻断至少20V、至少100V、至少400V或至少1000V的阻断电压。
如在图3A中示意性地图示的，该单元，例如它们的控制电极131，可展示出条纹配置。因此，单元和组件中的每一个（它们可包括例如控制电极131）可沿着沿第一横向方向X和第二横向方向Y之一沿着基本上整个有源单元域16延伸（如图示的），例如邻接有源单元域16与边缘终止区域18之间的过渡区。例如，个别（条纹）单元的总横向延伸占有源单元域16沿第一横向方向X和第二横向方向Y之一的总延伸的小于30%，小于5%，或甚至小于1%。
在图3B中示意性地图示的另一个实施例中，单元可展示出针形配置（也被称为蜂窝配置），其沿第一横向方向X和第二横向方向Y中的每一个的总横向延伸占仅有源单元域16的沿第一横向方向X和第二横向方向Y的总横向延伸的一小部分。例如，个别针形单元的总横向延伸占有源单元域16沿第一横向方向X和第二横向方向Y之一的总延伸的小于30%，小于5%，或甚至小于1%。
在另一个实施例中，有源单元域16可包括两种类型的单元，例如处于条纹配置中的一个或多个单元和处于针形配置中的一个或多个单元。
有源单元域16和边缘终止区域18两者都可至少部分地形成在器件1的接合半导体本体10内。半导体本体10可被配置为运载总负载电流，其可例如借助于控制电极131控制。例如，控制电极131能够实施为沟槽电极或平面电极，如以下将关于图1A-D和图2更详细地解释的那样。
如以上已解释的那样，在本文中描述的半导体器件1能够为双极型功率半导体器件1。因此，在半导体本体10内的总负载电流可由第一负载电流以及第二负载电流组成，所述第一负载电流由第一导电类型的第一电荷载流子形成，所述第二负载电流由与第一导电类型互补的第二导电类型的第二电荷载流子形成。例如，第一电荷载流子为电子，并且，第二电荷载流子为空穴。
现在，关于均示意性且示例性地图示根据一些实施例的半导体器件1的垂直横截面的区段的图1A-D中的每一个，半导体器件1可包括第一负载端子11和第二负载端子12。例如，第一负载端子11被与第二负载端子12分离地布置。半导体本体10可被耦合到第一负载端子11和第二负载端子12中的每一个并且可被配置为经由第一负载端子结构11接收所述负载电流以及经由第二负载端子12输出负载电流，和/或反之亦然。
半导体器件1可展示出垂直建立，根据此，例如第一负载端子结构11被布置在半导体器件1的正面上并且第二负载端子结构12被布置在半导体器件1的背面上。在另一个实施例中，半导体器件1可展示出横向建立，根据此，例如第一负载端子结构11和第二负载端子结构12中的每一个被布置在半导体器件1的相同侧上。
例如，第一负载端子11包括第一金属化物例如正面金属化物，并且，第二负载端子12可包括第二金属化物例如背面金属化物。进一步地，第一负载端子11和第二负载端子12中的一个或两个可包括扩散阻挡物。
在本说明书内，总负载电流的方向以常规的方式表示，即为诸如空穴的正电荷载流子的流动方向和/或为与诸如电子的负电荷载流子的流动相反的方向。总负载电流的正向可例如从第二负载端子12指向第一负载端子11。
为了控制负载电流，半导体器件1可进一步包括（一个或多个）所述控制电极131。例如，半导体器件1可被配置为借助于（一个或多个）所述控制电极131来设置为阻断状态和导通状态之一。例如，所述控制电极131可被配置为平面控制电极131或沟槽控制电极131。
在实施例中，为了将半导体器件1设置为导通状态，在所述导通状态期间可传导在正向上的负载电流，可向控制电极131提供具有第一范围内的电压的控制信号。为了将半导体器件1设置为阻断状态，在所述阻断状态期间可阻断正向电压并且避免在正向上的负载电流的流动，可向控制电极131提供具有与第一范围不同的第二范围内的电压的控制信号。
在实施例中, 可以通过在控制电极131与第一负载端子11之间施加电压和/或通过在控制端子13与第二负载端子12之间施加电压来提供控制信号 。
功率半导体器件1可包括电连接到第一负载端子11的源极区101。源极区101可以为半导体源极区并且例如实施在半导体本体10中。例如，源极区101具有第一导电类型，例如，其包括例如处于在1019 cm-3 到1022 cm-3的范围内（例如5*1019 cm-3到1*1021cm-3）的掺杂剂浓度的第一导电类型的掺杂剂。
功率半导体器件1可进一步包括半导体沟道区102，其实施在半导体本体10中并且其可具有第二导电类型，例如它包括第二导电类型的掺杂剂。半导体沟道区102（在下文中也称为沟道区102）可将源极区101与半导体本体10的剩余部分分离，例如，半导体沟道区102可将源极区101与以下呈现的区103和104中的至少一个隔离。应理解的是沟道区201也可以电连接到第一负载端子11。例如，参考在图2中示意性地图示的实施例，可提供许多插塞（plug）111，其可被配置为确保在一侧的第一负载端子11与在另一侧的源极区101和沟道区102中的每一个之间的电连接。
源极区101与半导体沟道区102之间的过渡可以形成第一结1012例如第一pn结。
如以上指示的，为了控制半导体本体10中的负载电流，半导体器件1可包括一个或多个控制电极131，其可实施为如在图1A-B和图2中示意性地图示的沟槽电极，或为如在图1C-D中示意性地图示的平面电极。在这点上，应已经强调根据图1A-B的实施例也可设有平面控制电极131而不是沟槽控制电极131，并且，根据图1C-D的实施例也可设有沟槽控制电极131而不是平面控制电极131。
不管其配置如何（平面电极还是沟槽电极），控制电极131都可以与第一负载端子11和半导体本体10中的每一个电绝缘。为此，半导体器件1可包括将控制电极131绝缘的绝缘体132。如果功率半导体器件1如在图1A-B和图2中示意性地图示的那样展示出沟槽构造，则控制电极131和绝缘体132可被包括在第一沟槽类型的沟槽13中。沟槽13可展示出蜂窝配置或条纹配置（参见图3A-B）。
例如，控制电极131可被配置为对半导体沟道区中的负载电流的路径进行控制，例如，通过在沟道区102中招致反型沟道以便确保负载电流的流动，和/或通过使反型沟道破裂以便发起阻断状态。
半导体器件1可进一步包括由在半导体本体10中实施的至少第一漂移区104形成的漂移体积。根据实施例，第一漂移区104具有第二导电类型，例如，所述第一漂移区104包括第二导电类型（例如与沟道区102中的掺杂剂相同的导电类型）的掺杂剂。例如，第一漂移区104为弱掺杂p区。第一漂移区104可以为电浮置区，例如，第一漂移区104不被电连接，例如，不与第一负载端子11接触，然而如以上指示的，源极区101和沟道区102中的每一个可与第一负载端子11接触。
因此，应理解的是，根据实施例，第一漂移区104能够掺杂有与在沟道区102中包括的掺杂剂相同导电类型的掺杂剂。因此，根据一个或多个实施例，在p掺杂沟道区102中可招致n沟道，并且同时，可耦合到所述p掺杂沟道区102（直接地或经由阻挡区，如以下更详细地解释的）的第一漂移区104能够为p漂移区104。
第一漂移区104可以被耦合到沟道区102。根据实施例，例如如在图1C-D中示意性且示例性地图示的那样，第一漂移区104可与沟道区102接触。如以上强调的，在图1C-D中图示的实施例也可以设有沟槽控制电极131而不是平面控制电极131。因此，所述实施例可均包括第一沟槽类型的沟槽13，所述沟槽13均沿着延伸方向Z延伸到半导体本体10中并且被布置为邻近半导体沟道区102，其中，沟槽13可以例如以如在图1A-B中图示的方式包括控制电极131和绝缘体132的至少一部分。
根据另一个实施例，例如，如在图1A-B和图2中示意性且示例性地图示的那样，功率半导体器件1可以可选地包括具有第一导电类型（例如，其包括第一导电类型的掺杂剂）的阻挡区103。例如，阻挡区103为n掺杂区。在实施例中，该阻挡区103可以是电浮置的，例如，阻挡区103不电连接到第一负载端子11。阻挡区103与沟道区102之间的过渡可形成第二结1023，例如第二pn结。在实施例中，阻挡区103可被配置为补偿或相应地过补偿载流子限制的最终减少，其可能已由于将第一漂移区104包括在半导体本体10中（例如，在沟槽底部周围）导致。在另一个实施例中，不提供在图1A或图1B中图示的阻挡区103，并且，沟道区102被布置为与第一漂移区104接触。
如果提供阻挡区103，则阻挡区103与第一漂移区104之间的过渡可形成第三结1034，例如第三pn结。
现在，关于接近第二负载端子12的半导体本体10的示例性配置，半导体器件1可包括电连接到第二负载端子12的发射极区108。在图1A-B中的每一个中示意性地图示这样的发射极区108的实施例。例如，发射极区108具有第二导电类型，例如，其包括第二导电类型的掺杂剂。发射极区108能够为p+发射极区。在实施例中，发射极区108也可包括具有第一导电类型的掺杂剂的发射极子区（未图示），例如，n+发射极子区，其也可被称为“n短路”。
在实施例中，半导体器件1可进一步包括具有第一导电类型（例如，其可包括第一导电类型的掺杂剂）并且被布置为与半导体本体10的所述漂移体积接触的缓冲区107，所述漂移体积至少部分由第一漂移区104形成，如以上已经解释的那样。例如，缓冲区107为n+掺杂区或n++掺杂区。缓冲区107也可以被称为场停止区。例如，缓冲区107可被布置为在一侧与发射极区108接触并且在另一侧可被耦合到所述漂移体积。
在实施例中，例如，如在图1A中示意性地图示的那样，缓冲区107被布置为与第一漂移区104接触，其中，包括第二导电类型的掺杂剂的第一漂移区104与包括第一导电类型的掺杂剂的缓冲区107之间的过渡可形成又另外的结1047，例如，另外的pn结。
在另一个实施例中，例如，如在图1B中示意性地图示的那样，漂移体积可附加地由第二漂移区105形成，其中，所述第二漂移区105可具有第一导电类型，例如，其可包括第一导电类型的掺杂剂。例如，第一漂移区104为p-漂移区并且第二漂移区105为n-漂移区。例如第二漂移区105与第一漂移区104相比沿着延伸方向Z延伸得更远，例如第二漂移区105可被布置在第一漂移区104以下，例如以三明治状的方式。例如，如果存在，则缓冲区107例如可被布置为与第二漂移区105接触，其中具有第一导电类型的第二漂移区105与也具有第一导电类型的缓冲区107之间的过渡1057因此可没有形成结。
在实施例中，缓冲区107展示出沿着延伸方向Z的总延伸DZ7，并且其掺杂剂浓度可增加达所述总延伸的至少20%。增加可沿着发生甚至多于50%，例如达所述总延伸的至少70%、达所述总延伸的至少90%、或达所述总延伸的甚至多于95%。
进一步地，第一漂移区104，其在实施例（参见图1A）中可被布置为与缓冲区107接触，能够展示出沿着延伸方向Z的总延伸并且其掺杂剂浓度可减少达所述总延伸的至少50%。所述减少可沿着发生甚至多于70%，例如达所述总延伸的至少80%、达所述总延伸的至少90%、或达所述总延伸的甚至多于95%。因此，在功率半导体1的实施例中，第一漂移区104被布置为与缓冲区107接触，其中接近所述接触，例如接近另外的结1047，第一漂移区104的掺杂剂浓度可在逼近另外的结1047时减少，并且缓冲区107的掺杂剂浓度可在离开另外的结1047时增加。
将关于图4公开另外的示例性掺杂剂浓度分布图。
关于根据图1C或图1D的实施例，应理解的是，可以以与在图1A或1B中图示的实施例相似或相同的方式配置半导体本体10的接近第二负载端子12的区。因此，根据图1C的实施例或根据图1D的实施例的半导体本体10可包括被布置为与第二负载端子12接触的发射极区108以及缓冲区107中的至少一个，其中，可以如以上示例性地描述的方式配置所述区107和108。
因此，应理解的是，根据在图1A到5B中图示的每一个实施例，功率半导体器件1可展示出功率晶体管配置，例如IGBT配置或RC-IGBT配置，其中第一漂移区104可具有与沟道区102相同的导电类型，并且其中第一漂移区104可被耦合到沟道区102，例如以直接的方式以使第一漂移区104被布置为与沟道区102接触，或以间接的方式即借助于所述阻挡区103，并且其中控制电极131可被配置为沟槽控制电极或平面控制电极。
现在参考在图1D中示意性地图示的实施例，漂移体积可包括一个或多个子区1041，其中一个或多个子区1041中的每一个贡献漂移体积的总体积（例如第一漂移区104的体积）的少于10%或少于5%。进一步地，一个或个多子区1041中的每一个可具有第一或第二导电类型，其处于为第一漂移区104的掺杂剂浓度的至少100倍的掺杂剂浓度。例如，子区1041由一个或多个p+子区和/或一个或多个n+子区形成。这些一个或多个子区1041可允许增加短路稳健性。例如，也在DE 10 2015 107 103 A1中描述了在漂移体积内引入高掺杂子区以便增加短路稳健性的概念，其内容以其整体并入在本文中。因此，应理解的是，目前，发明人已经认识到如在DE 10 2015 107 103 A1中描述的用于增加短路稳健性的措施也可以被应用于根据在本文中描述的实施例的半导体器件。例如，一个或多个子区1041也可以被包括在包括第一漂移区104的漂移体积中，所述第一漂移区104可用与存在于沟道区102中的掺杂剂相同的导电类型的掺杂剂来掺杂。如在图1D中所指示，所述一个或多个子区1041可被布置在漂移体积的第一漂移区104内，例如在接近第二负载端子12的部分中，例如接近从第一漂移区104到缓冲区和发射极区（未在图1D中图示，参见其他附图例如图1A中的区107和106）之一的过渡。进一步地，如果图1D的半导体器件1的漂移体积附加地由第二漂移区105（参见例如图1B，未在图1D中图示）形成，则所述一个或多个子区1041可附加地或替换地被布置在第二漂移区105内，例如以如在DE 10 2015 107 103 A1中描述的方式。
现在应公开根据图1A-B和图2的实施例的可选方面，其中，控制电极131可被包括在第一沟槽类型的相应沟槽13中。例如，第一沟槽类型的沟槽13在半导体本体10中沿着延伸方向Z延伸。它们可均被布置为邻近相应半导体沟道区102，例如以使得能够控制其中的负载电流的路径。根据实施例，第一沟槽类型的沟槽13可均沿着延伸方向Z延伸到半导体本体10中，与第一结1012和第二结1023（如果存在）中的每一个相比延伸得更远，并且也比第三结1034延伸得更远。例如，根据实施例，在第一沟槽类型的沟槽13中包括的控制电极131可沿着延伸方向Z延伸得比第一结1012和第二结1023（如果存在，即如果提供可选的阻挡区103）中的每一个更远，并且也比第三结1034更远。在另一个实施例（未图示）中，第三结1034被布置为比沟槽13的底部更深。再次地，应理解的是，未必必须提供阻挡区103。如果不提供阻挡区103，则第一漂移区104可被布置为与沟道区102接触，并且因此在该情况下，如以上已经阐明的那样不建立第二结1023和第三结1034。
进一步地，第一沟槽类型的沟槽13可均展示出沿着延伸方向Z、从半导体本体10的表面10-1测量的总延伸DZT，其中由阻挡区103与第一漂移区104之间的过渡形成的第三结1034被布置在所述总延伸DZT的50%到95%的范围内的水平内。进一步地，沿着延伸方向从第一漂移区104到半导体本体10的剩余部分的过渡（例如，过渡1047或过渡1045）能够被布置在大于所述总延伸DZT的200%的水平内。因此，过渡1047或过渡1045可被布置为显著低于沟槽13的底部。
第一漂移区104能够被布置为至少与沟槽13的相应较低区段接触，所述相应较低区段占所述总延伸DZT的至少10%。换言之，所述较低沟槽区段可嵌入可包括第二导电类型的掺杂剂的第一漂移区104内。
如图示的那样，半导体器件1可包括多个所述第一沟槽类型的沟槽13，其中所述沟槽13能够沿着第一横向方向X布置，从而形成例如微型模式沟槽（MPT）结构。进一步地，参考在图2中示意性地图示的实施例，功率半导体器件1可包括沿着第一横向方向X布置的第二沟槽类型的多个沟槽17，其中每一个第二类型的沟槽17在半导体本体10中沿着延伸方向Z延伸，并且其中每一个第二沟槽类型的沟槽17可包括通过沟槽绝缘体172与半导体本体10绝缘的沟槽电极171。然而，根据实施例，包括在第一沟槽类型的沟槽13中的控制电极131可彼此电连接，包括在第二沟槽类型的沟槽17中的沟槽电极171能够与控制电极131电绝缘。不过，沟槽电极171可展示出与控制电极131相比相等的空间尺寸，并且也可由与控制电极131相同的材料制成。例如，沟槽电极171被实施为所谓的场板并且可电连接到固定电位，例如到第一负载端子11。在实施例中，第一沟槽类型的沟槽13被布置为邻近第二沟槽类型的两个沟槽17，并且，第二沟槽类型的沟槽17被布置为邻近第一沟槽类型的两个沟槽13，如在图2中示意性地图示的那样。
第一沟槽类型的沟槽13中的每一个和第二沟槽类型的沟槽17中的每一个可穿过半导体沟道区102、阻挡区103（如果存在）中的每一个，并且可进一步延伸到第一漂移区104中。例如，邻近沟槽——其可为第一沟槽类型的两个沟槽13、第二沟槽类型的两个沟槽17或者一个第一沟槽类型沟槽13和一个第二沟槽类型沟槽17——沿着第一横向方向X可通过相应台面区域14彼此分离。例如，每一个台面区域14可展示出在10nm到10μm的范围内的宽度WM。进一步地，每一个台面区域14可包括源极区101、半导体沟道区102、阻挡区103（如果存在）和第一漂移区104中的每一个的区段。因此，在实施例中，第一漂移区104可延伸到台面区域14中。如在图1A-B和图2中的每一个中图示的那样，阻挡区103可完全地与台面区域14一起布置。
尽管图1A-B和图2中的每一个图示在台面区域104内的阻挡区103，但是应理解的是该阻挡区103未必必须存在于图示的实施例中。例如，如果不存在阻挡区103，则第一漂移区104可逆着延伸方向Z进一步延伸并且可被布置为与沟道区102接触，情况正是根据在图1C-D中示意性地图示的实施例那样。然后，关于第一沟槽类型的沟槽13的总延伸的以上已说明的情况也可关于沟道区102与第一漂移区104之间的过渡（参见例如在图1C-D中所指示的过渡1024）适用。因此，根据实施例，第一沟槽类型的沟槽13则可均沿着延伸方向Z延伸到半导体本体10中，比所述过渡1024延伸得更远。例如，根据实施例，包括在第一沟槽类型的沟槽13中的控制电极131也可沿着延伸方向Z延伸得比所述过渡1024更远。进一步地，关于根据图1C或图1D的实施例，应理解的是，这些实施例也可包括所述第二漂移区105、缓冲区107和发射极区108中的至少一个。
如关于图3A-B已经解释的那样，功率半导体器件1可包括有源单元域16和围绕有源单元域16的边缘终止区域18。例如，具有第二导电类型的第一漂移区104排他地布置在有源单元域16中。存在如何确保第一漂移区104仅在有源单元域16内延伸的许多可能性，其中之一被示意性且示例性地图示在图3C中。在图3C中图示的实施例中，半导体器件1的漂移体积可由第一漂移区104和第二漂移区105构成。
关于有源单元域16，在面对第二负载端子12的一侧上，第一漂移区104可因此被布置为与第二漂移区105接触，其可定位在第一漂移区104以下。在面对第一负载端子11的另一侧上，第一漂移区104可被耦合到半导体本体10的可电连接到第一负载端子11并且可由控制电极131控制的部分，例如第一漂移区104可例如直接或借助于阻挡区103（如果存在）（未在图3C中图示）耦合到沟道区102。
从有源单元域16到边缘终止区域18的过渡可包括深沟槽15，其从表面10-1沿着延伸方向Z延伸并且可完全地穿过第一漂移区104。例如，如果第一漂移区104被实施为第一漂移层104，则深沟槽15可中断该层104，以使边缘终止区域18内的边界层部分1042与第一漂移区104的剩余部分分离并且不再接触半导体本体10的所述部分，其可电连接到第一负载端子11并且可由控制电极131控制。如果如在图3C中示意性地图示的那样，半导体器件1进一步包括第二漂移区105，则深沟槽15也可完全穿过第二漂移区105，以使边缘终止区域18中的边界区部分1052与第二漂移区105的剩余部分分离。进一步地，在边缘终止区域18内，可包括一个或多个保护环181，由于它们对于技术人员而言是已知的。在另一个实施例中，不在借助于深沟槽15与有源单元域16分离的边缘终止区域18中提供一个或多个保护环181。进一步地，如果边缘终止区域18借助于深沟槽15与有源单元域16分离，则边缘终止区域18可由包括例如第一导电类型的掺杂剂的基本上非结构化半导体区形成。
例如，再次参考图3A-B，可以以如在图1A-2之一中图示的方式配置被布置为最接近边缘终止区域18的有源单元域16的单元，但是没有源极区101。例如，被布置为最接近边缘终止区域18的有源单元域16的单元可被配置为与有源单元域16的剩余单元相似，但不同之处在于这些单元不展示出源极区101。相反，根据实施例，未提供用于这些“边界”单元的源极区并且这些单元即使属于有源单元域16也不传导任何负载电流。
根据另外的实施例，也呈现了一种处理具有半导体本体10的功率半导体器件1的方法。例如，该方法包括例如通过执行外延处理步骤、扩散处理步骤和注入步骤中的至少一个来创建具有第一导电类型的源极区101。进一步地，该方法可包括例如通过执行外延处理步骤、扩散处理步骤和注入步骤中的至少一个来在半导体本体10中创建具有第二导电类型的半导体沟道区102，以使半导体沟道区102将源极区101与半导体本体10的剩余部分分离。进一步地，该方法可包括提供用于对半导体沟道区102中的负载电流的路径进行控制的控制电极131以及使控制电极131与半导体本体10绝缘的绝缘体132。该方法可以进一步包括：在半导体本体10中创建至少一个第二导电类型的发射极区108；以及例如通过执行外延处理步骤、扩散处理步骤和注入步骤中的至少一个而在半导体本体10中创建至少具有带有第二导电类型的第一漂移区104的漂移体积，以使得第一漂移区104与半导体沟道区102耦合；以及创建缓冲区107，其是第一导电类型的并且被布置于在一侧的半导体本体10的漂移体积与在另一侧的发射极区108之间。创建第一漂移区104可发生在创建源极区101、沟道区102之前，并且还可发生在创建控制电极131之前。以上关于功率半导体器件1的实施例已说明的情况，例如它的组件10、11、12、101、102、103、104、105、107、108可类似地适用于对功率半导体器件进行处理的方法的实施例。
图4示意性且示例性地图示根据一个或多个实施例的功率半导体器件1的垂直横截面的区段连同延伸方向Z上的掺杂剂浓度CC的走向的示例性图示。例如，源极区101（其可从半导体本体10的表面10-1开始）可展示出在延伸方向Z上的总延伸DZ1，其在0.05μm到2μm的范围内或在0.1μm到0.5μm的范围内。例如，第一导电类型的掺杂剂的浓度沿着所述总延伸DZ1基本上恒定，例如掺杂剂浓度在1e18 cm-3到1e21 cm-3的范围内或在1e19 cm-3 到5e20 cm-3的范围内。如已经指示的，在源极区101以下可布置沟道区102。
例如，沟道区102可展示出在延伸方向Z上的总延伸DZ2，其在0.5μm到5μm的范围内或在1.0μm到3.5μm的范围内。例如，第二导电的掺杂剂的浓度沿着所述总延伸DZ2变化，例如，掺杂剂浓度在1e16 cm-3到1e18 cm-3的范围内或在1e17 cm-3到5e17 cm-3的范围内，并且展示出例如在沟道区102的中心部分中的峰值。
如以上进一步解释的那样，具有第二导电类型的掺杂剂的第一漂移区104可被布置在沟道区102以下并且可被耦合到其，例如直接地即与沟道区102接触，或借助于阻挡区103，其未在图3中图示并且未必必须存在于半导体本体10中。例如，第一漂移区104可展示出在延伸方向Z上的总延伸DZ4，其在5μm到200μm的范围内、或在半导体本体10在延伸方向Z上的总厚度的5%到50%的范围内、或在20μm到100μm的范围内。厚度DZ4可取决于半导体器件1的期望额定电压。进一步地，关于以上描述的对双极型功率半导体器件进行处理的方法，应理解的是，提供具有厚度DZ4（例如，占半导体本体10的厚度的至少5%）的第一漂移区104能够包括背面减薄和/或抛光衬底的步骤，例如可在双极型功率半导体器件的全部处理完成了之后提供所述厚度DZ4。例如，第二导电的掺杂剂的浓度沿着所述总延伸DZ4变化，例如掺杂剂浓度在2e12 cm-3到2e15 cm-3的范围内、或在5e12 cm-3到3e14 cm-3的范围内、或在1*1013 cm-3到2*1015 cm-3的范围内，并且掺杂剂浓度可如在图4中示意性地图示的那样沿着延伸方向Z减少，例如减少达所述总延伸DZ4的至少50%。所述减少可沿着发生甚至超过70%，例如达所述总延伸DZ4的至少80%、达所述总延伸DZ4的至少90%、或达所述总延伸DZ4的甚至超过95%。例如，从存在于所述总延伸DZ4的上半部分的某一值开始，掺杂剂浓度中的减少相当于至多二分之一。在另一个实施例中，第一漂移区104的掺杂剂浓度可沿着总延伸DZ4基本上恒定。
如以上所指示的，半导体本体10可进一步包括第二漂移区105，其中应理解的是，该第二漂移区105未必必须存在。因此，与在图4中示意性图示形成对比，沿着延伸方向Z，第一漂移区104可直接接触缓冲区107，根据实施例例如通过第一漂移区104沿着延伸方向Z延伸得更远并且通过缓冲区107逆着延伸方向Z延伸得更远。如果存在，则第二漂移区105可展示出在延伸方向Z上的总延伸DZ5，其在10μm到650μm的范围内、或在40μm到200μm的范围内、或在半导体本体10在延伸方向Z上的总厚度的15%到80%的范围内。而且，厚度DZ5可取决于半导体器件1的期望额定电压。例如，第一导电类型的掺杂剂的浓度沿着所述总延伸DZ5基本上恒定，例如，掺杂剂浓度在2e12 cm-3到4e14 cm-3的范围内或在5e12 cm-3到9e13 cm-3的范围内。例如，取决于半导体器件1的期望额定电压确定所述掺杂剂浓度。
现在，关于缓冲区107，其可如以上指示的那样被布置为直接与第一漂移区104接触，缓冲区107可展示出在延伸方向Z上的总延伸DZ7，其在1μm到50μm的范围内或在5μm到30μm的范围内。而且，厚度DZ7可取决于半导体器件1的期望额定电压。例如，第一导电的掺杂剂的浓度沿着所述总延伸DZ7变化，最大的掺杂剂浓度能够在1e14 cm-3到5e18 cm-3的范围内或在2e14 cm-3到5e16 cm-3的范围内，并且如在图4中示意性地图示的那样掺杂剂浓度可沿着延伸方向Z增加，例如达所述总延伸DZ7的至少30%、至少50%或至少70%。所述增加可沿着发生甚至多于70%，例如达所述总延伸DZ7的至少80%、达所述总延伸DZ7的至少90%、或达所述总延伸DZ7的甚至多于95%。例如，从存在于所述总延伸DZ7的上半部分的某一值开始，掺杂剂浓度中的增加相当于至少2倍。
进一步地，半导体本体10可包括发射极区108，其可与第二负载端子12接触并且其可包括第二导电类型的掺杂剂。例如，发射极区108可展示出在延伸方向Z上的总延伸DZ8，其在0.02μm到15μm的范围内或在0.2μm到1μm的范围内。例如，第一导电类型的掺杂剂的浓度沿着所述总延伸DZ8基本上恒定或者所述浓度可遵循类高斯走向，例如，掺杂剂浓度在5e16 cm-3到1e21 cm-3的范围内或在1e17 cm-3到1e18 cm-3的范围内。
图5A示意性且示例性地图示根据一个或多个实施例的第一漂移区104的实施例在延伸方向Z上的掺杂剂浓度CC的走向。例如，第一漂移区104可展示出在延伸方向Z上的总延伸DZ4，其近似相当于40μm。例如，第二导电的掺杂剂的浓度基本上沿着整个总延伸DZ4减少，例如，在1e13 cm-3到2e15 cm-3的范围内的起始值CC41下至在2e12 cm-3到2e13 cm-3的范围内的最终值CC42。例如，接近沟道区102与第一漂移区104之间的过渡（参见例如在图1C-D中所指示的过渡1024）可存在起始值CC41，并且接近第一漂移区104与缓冲区107之间的过渡（参见例如在图1A-B中所指示的过渡1047）可存在最终值CC42。由于第一漂移区104可沿着延伸方向Z被具有第一导电类型的掺杂剂的半导体区终止，即被结终止，所以所述最终值CC42可能是大大更低的，例如接近零。该减少可沿着发生甚至多于70%，例如达所述总延伸DZ4的至少80%，达所述总延伸DZ4的至少90%、或达所述总延伸DZ4的甚至多于95%。例如，减少可展示出基本上线性走向或在另一个实施例中展示出指数走向。代替减少，掺杂剂浓度也可沿着延伸方向Z恒定或增加。替换地或附加地，根据一个或多个其他实施例，第一漂移区104中的掺杂剂浓度也可沿着延伸方向Z展示出一个或多个最大或最小或可展示出分等级或阶梯式分布图或龟壳形分布图。
如以上指示的，功率半导体器件1可以在阻断状态和导通状态下可操作。图5B示意性且示例性地图示根据一个或多个实施例的在阻断状态期间在延伸方向Z上的电场强度E的走向。因此，电压可施加于负载端子12与11之间，并且防止负载电流的流动，例如借助于提供对应控制信号到控制电极131以使得防止沟道区102中的反型沟道的招致。进一步地，如在图5B中所指示的，半导体本体10可展示出在延伸方向Z上的总延伸，其相当于10个相等的十分之一部分的总和。如果在阻断状态下操作功率半导体器件1，则在半导体本体10的总延伸的所述十分之一部分的六个中心部分内出现电场强度E的最大绝对值AM，其由在第一负载端子11与第二负载端子12之间施加的阻断电压造成。例如，能够借助于浓度分布图和/或借助于总延伸DZ4和/或借助于第一漂移区104的位置来调整最大绝对值AM的精确位置。例如，通过将最大绝对值AM朝半导体本体10的中心区移动，例如，接近第一负载端子11和第二负载端子12之间的中心，可增加半导体器件1的宇宙射线稳健性。进一步地，根据一个或多个实施例，如果在沟槽构造中实施，则电场强度的最大绝对值AM也能够从沟槽底部移走，这可进一步增加半导体器件1的稳健性，例如归因于绝缘体132上的较低应力，例如归因于较低氧化物退化，和/或归因于雪崩招致的失效中的风险的降低。
以上描述的实施例包括如下的认识：以使得在击穿电压与典型的DC环节电压之间存在显著差距这样的方式对当前已知的IGBT中的一些定额。例如，1200V-IGBT在600V与800V之间的DC环节电压下操作，或者6.5kV-IGBT在3600V的DC环节电压下操作。针对该差距能够存在以下数个原因：例如，功率电路中的杂散电感在IGBT关断时可引起电压峰值，其能够在过载条件例如高电流、高电压下触发强的动态雪崩和器件损坏。进一步地，宇宙射线可产生不断穿透大气层的二次高能粒子。这样的二次粒子例如中子能够引起器件的击穿。能够存在这样的器件失效关于所施加电压的指数相关性。在损耗方面，在现在使用1200V-IGBT的场合下，人们可能想要针对给定应用降低IGBT的额定电压，例如使用900V-IGBT。
根据一个或多个实施例，功率半导体器件1展示出IGBT配置，其中，功率半导体器件1的IGBT配置的漂移体积除了常规提供的漂移区之外或替代于常规提供的漂移区而包括具有与沟道区102相同的导电类型的所述第一漂移区104。例如，功率半导体器件1展示出n沟道IGBT配置，其中功率半导体器件1的n沟道IGBT配置的漂移体积除了常规提供的n漂移区之外或替代于常规提供的n漂移区而包括实施为p掺杂区（例如p层）的所述第一漂移区104。在另一个实施例中，功率半导体器件1展示出p沟道IGBT配置，其中功率半导体器件1的p沟道IGBT配置的漂移体积除了常规提供的p漂移区之外或替代于常规提供的p漂移区而包括实施为n掺杂区区（例如n层）的所述第一漂移区104。
根据以上呈现的一个或多个实施例，能够借助于包括第二导电类型（例如与沟道区102相同的导电类型）的掺杂剂的第一漂移区104来增加宇宙射线稳健性。例如，根据一个或多个实施例，n沟道IGBT除了n漂移区之外或代替n漂移区而装备有p漂移区。
在以上，解释了属于半导体器件处理方法的实施例。例如，这些半导体器件基于硅（Si）。因此，单晶半导体区或层，例如示例性实施例的区10、101、102、103、104、1041、105、107、108，能够为单晶Si区或Si层。在另一个实施例中，可采用多晶或非晶硅。
然而，应理解的是，半导体本体10和组件例如区100、110、101和12能够由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括以下各项，但不限于以下各项：诸如硅（Si）或锗（Ge）的单质半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷镓铟（InGaAsP）的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和汞碲化镉（HgCdTe）的二元或三元II-VI半导体材料，举几个示例。上述半导体材料也被称为“同质结半导体材料”。当组合两个不同的半导体材料时形成异质结半导体材料。异质结半导体材料的示例包括以下各项，但不限于以下各项：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。针对功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
空间相对术语（诸如“在…下面”、“在…以下”、“较低”、“在…之上”、“较高”等）为了容易描述而使用来解释一个元件相对于第二元件的定位。这些术语旨在除了与在附图中描绘的那些取向不同的取向之外还包括相应装置的不同取向。进一步地，诸如“第一”、“第二”等术语也被用于描述各种元件、区、区段等，并且也不旨在是限制性的。遍及本描述，相似的术语始终指的是相似的元件。
如本文中使用那样，术语“具有”、“含有”、“包含”、“包括”、“展示出”等为开放式术语，其指示所说明的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
考虑到变化和应用的以上范围，应理解的是，本发明并不被上述描述限制，其也不被附图限制。代替地，本发明仅被所附权利要求和它们的法律等通物限制。

Claims (25)

1.一种双极型功率半导体器件（1），具有半导体本体（10），所述半导体本体（10）被配置为在所述功率半导体器件（1）的第一负载端子（11）与第二负载端子（12）之间传导负载电流，所述双极型功率半导体器件（1）进一步包括：
- 源极区（101），其是第一导电类型的并被电连接到所述第一负载端子（11）；
- 半导体沟道区（102），其在所述半导体本体（10）中实施并具有第二导电类型，并且将所述源极区（101）与所述半导体本体（10）的剩余部分（103）分离；
- 第一沟槽类型的沟槽（13），其在所述半导体本体（10）中沿着延伸方向（Z）延伸并被布置为邻近所述半导体沟道区（102），第一沟槽类型的所述沟槽（13）包括通过绝缘体（132）与所述半导体本体（10）绝缘的控制电极（131），其中，所述控制电极（131）被配置为对所述半导体沟道区（102）中的负载电流的路径进行控制；
- 至少一个第二导电类型的发射极区（108），其在所述半导体本体（10）中实施并被电连接到所述第二负载端子（12），其中，所述半导体本体（10）进一步包括：
- 第一导电类型的阻挡区（103）；以及
- 漂移体积，其至少具有第二导电类型的第一漂移区（104），其中，所述阻挡区（103）将所述第一漂移区（104）与所述半导体沟道区（102）耦合；
- 第一导电类型的缓冲区（107），其被布置于在一侧的所述半导体本体（10）的所述漂移体积与在另一侧的所述发射极区（108）之间，
- 其中，所述第一漂移区（104）具有沿着所述延伸方向（Z）的总延伸（DZ4），所述总延伸（DZ4）为所述半导体本体（10）沿着所述延伸方向（Z）的总延伸的至少5%。
2.根据权利要求1所述的双极型功率半导体器件（1），其中，
- 所述源极区（101）与所述半导体沟道区（102）之间的过渡形成第一结（1012）；
- 所述阻挡区（103）与所述沟道区（102）之间的过渡形成第二结（1023）；
- 第一沟槽类型的所述沟槽（13）沿着所述延伸方向（Z）延伸到所述半导体本体（10）中比所述第一结（1012）和所述第二结（1023）中的每一个延伸得更远。
3.根据权利要求2所述的双极型功率半导体器件（1），其中，被包括在第一沟槽类型的所述沟槽（13）中的所述控制电极（131）沿着所述延伸方向（Z）延伸得比所述第一结（1012）和所述第二结（1023）中的每一个更远。
4.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，第一沟槽类型的所述沟槽（13）具有沿着所述延伸方向（Z）的从所述半导体本体（10）的表面（10-1）测量的总延伸（DZT），并且其中由所述阻挡区（103）与所述第一漂移区（104）之间的过渡形成的第三结（1034）被布置在所述总延伸（DZT）的50%到95%的范围内的水平内。
5.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，第一沟槽类型的所述沟槽（13）具有沿着所述延伸方向（Z）的从所述半导体本体（10）的表面（10-1）测量的总延伸（DZT），并且其中沿着所述延伸方向从所述第一漂移区（104）到所述半导体本体（10）的剩余部分的过渡被布置在所述总延伸（DZT）的大于200%的水平内。
6.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，所述第一漂移区（104）至少与所述沟槽（13）的较低区段接触，所述较低区段占第一沟槽类型的所述沟槽（13）沿着所述延伸方向（Z）的所述总延伸（DZT）的至少10%。
7.根据前述权利要求中的一项所述的双极型功率半导体器件（1），包括所述第一沟槽类型的多个沟槽（13），其中，所述沟槽（13）沿着第一横向方向（X）布置。
8.根据前述权利要求中的一项所述的双极型功率半导体器件（1），包括第二沟槽类型的多个沟槽（17），其沿着第一横向方向（X）布置，其中，所述第二类型的每个沟槽（17）沿着所述延伸方向（Z）在所述半导体本体（10）中延伸，并且其中所述第二沟槽类型的每个沟槽（17）包括沟槽电极（171），其通过沟槽绝缘体（172）与所述半导体本体（10）绝缘。
9.根据权利要求7或8所述的双极型功率半导体器件（1），其中，所述沟槽（13, 17）中的每一个穿过所述半导体沟道区（102）、所述阻挡区（103）中的每一个并且延伸到所述第一漂移区（104）中。
10.根据前述权利要求7至9中的一项所述的双极型功率半导体器件（1），其中，相应台面区域（14）将邻近沟槽（13、17）彼此分离，每个台面区域（14）展示出在10nm到10μm的范围内的宽度（WM）。
11.根据权利要求10所述的双极型功率半导体器件（1），其中，每个台面区域（14）包括所述源极区（101）、所述半导体沟道区（102）、所述阻挡区（103）和所述第一漂移区（104）中的每一个的区段。
12.一种双极型功率半导体器件（1），具有半导体本体（10），所述半导体本体（10）被配置为在所述功率半导体器件（1）的第一负载端子（11）与第二负载端子（12）之间传导负载电流，所述双极型功率半导体器件（1）进一步包括：
- 源极区（101），其是第一导电类型的并被电连接到所述第一负载端子（11）；
- 半导体沟道区（102），其在所述半导体本体（10）中实施并具有第二导电类型，并且将所述源极区（101）与所述半导体本体（10）的剩余部分分离；
- 控制电极（131），其通过绝缘体（132）与所述半导体本体（10）绝缘，其中，所述控制电极（131）被配置为对所述半导体沟道区（102）中的负载电流的路径进行控制；
- 至少一个第二导电类型的发射极区（108），其在所述半导体本体（10）中实施并被电连接到所述第二负载端子（12），
其中，所述半导体本体（10）进一步包括：
- 漂移体积，其至少具有第一漂移区（104），所述第一漂移区（104）与所述半导体沟道区（102）耦合并且具有第二导电类型；
- 缓冲区（107），其是第一导电类型的并被布置于在一侧的所述半导体本体（10）的所述漂移体积与在另一侧的所述发射极区（108）之间，
- 其中，所述第一漂移区（104）具有沿着延伸方向（Z）的总延伸（DZ4），所述总延伸（DZ4）为所述半导体本体（10）沿着所述延伸方向（Z）的总延伸的至少5%。
13.根据权利要求12所述的双极型功率半导体器件（1），其中，所述第一漂移区（104）被布置为与所述半导体沟道区（102）接触。
14.根据权利要求13所述的双极型功率半导体器件（1），进一步包括第一沟槽类型的沟槽（13），其沿着所述延伸方向（Z）延伸到所述半导体本体（10）中并且被布置为邻近所述半导体沟道区（102），其中，所述沟槽（13）包括所述控制电极（131）和所述绝缘体（132）的至少一部分。
15.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，
- 所述功率半导体器件（1）能在阻断状态和导通状态下操作；
- 所述半导体本体（10）在所述延伸方向（Z）上的所述总延伸相当于十个相等十分之一部分的总和，并且，
- 如果所述功率半导体器件（1）在所述阻断状态下操作，则由在所述第一负载端子（11）与所述第二负载端子（12）之间施加的阻断电压引起的电场强度的最大绝对值出现在所述半导体本体（10）的总延伸的所述十分之一部分的六个中心部分（CP）内。
16.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，所述漂移体积进一步包括第一导电类型的第二漂移区（105），所述第二漂移区（105）被布置为与所述第一漂移区（104）接触并且在所述延伸方向（Z）上延伸得比所述第一漂移区（104）更远。
17.根据权利要求16所述的功率半导体器件（1），其中，所述缓冲区（107）被布置为与所述第二漂移区（105）接触。
18.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，所述缓冲区（107）展示出沿着所述延伸方向（Z）的总延伸（DZ7），并且其中掺杂剂浓度增加达所述总延伸（DZ7）的至少50%。
19.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，所述第一漂移区（104）的所述掺杂剂浓度减少达所述第一漂移区（104）的所述总延伸（DZ4）的至少50%。
20.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，所述第一漂移区（104）的所述掺杂剂浓度在1*1013 cm-3到2*1015 cm-3的范围内。
21.根据前述权利要求中的一项所述的双极型功率半导体器件（1），进一步包括有源单元域（16）和围绕所述有源单元域（16）的边缘终止区域（18），其中，具有第二导电类型的所述第一漂移区排他地布置在所述有源单元域（16）中。
22.根据前述权利要求中的一项所述的双极型功率半导体器件（1），进一步被配置为在所述半导体沟道区（102）内招致反型沟道来传导所述负载电流。
23.根据前述权利要求中的一项所述的双极型功率半导体器件（1），其中，所述漂移体积包括一个或多个子区（1041），其中，所述一个或多个子区（1041）中的每一个：
- 贡献所述漂移体积的所述总体积的至少10%；
- 具有第一或者第二导电类型，其处于为所述漂移体积的所述第一漂移区（104）的所述掺杂剂浓度的至少100倍的掺杂剂浓度。
24.一种对具有半导体本体（10）的双极型功率半导体器件（1）进行处理的方法，所述方法包括：
- 创建第一导电类型的源极区（101）；
- 在所述半导体本体（10）中创建具有第二导电类型的半导体沟道区（102），以使得所述半导体沟道区（102）将所述源极区（101）与所述半导体本体（10）的剩余部分分离；
- 提供用于对所述半导体沟道区（102）中的负载电流的路径进行控制的控制电极（131）、和使所述控制电极（131）与所述半导体本体（10）绝缘的绝缘体（132）；
- 在所述半导体本体中创建至少一个第二导电类型的发射极区（108）；
- 在所述半导体本体（10）中创建至少具有带有第二导电类型的第一漂移区（104）的漂移体积，以使得所述第一漂移区（104）与所述半导体沟道区（102）耦合；
- 创建缓冲区（107），其是第一导电类型的并且被布置于在一侧的所述半导体本体（10）的所述漂移体积与在另一侧的所述发射极区（108）之间；其中，所述第一漂移区（104）具有沿着延伸方向（Z）的总延伸（DZ4），所述总延伸（DZ4）为所述半导体本体（10）沿着所述延伸方向（Z）的总延伸的至少5%。
25.根据权利要求24所述的方法（2），其中，创建所述第一漂移区（104）包括外延处理步骤、扩散处理步骤和注入步骤中的至少一个。
CN201710564862.0A 2016-07-12 2017-07-12 在漂移体积中具有p层的n沟道双极型功率半导体器件 Active CN107611176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016112721.3A DE102016112721B4 (de) 2016-07-12 2016-07-12 n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102016112721.3 2016-07-12

Publications (2)

Publication Number Publication Date
CN107611176A true CN107611176A (zh) 2018-01-19
CN107611176B CN107611176B (zh) 2021-03-26

Family

ID=60782801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710564862.0A Active CN107611176B (zh) 2016-07-12 2017-07-12 在漂移体积中具有p层的n沟道双极型功率半导体器件

Country Status (4)

Country Link
US (3) US9978851B2 (zh)
JP (2) JP6618960B2 (zh)
CN (1) CN107611176B (zh)
DE (1) DE102016112721B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192922A (zh) * 2020-01-07 2020-05-22 电子科技大学 一种具有p型漂移区和n型沟道的槽栅双极型晶体管
CN111244152A (zh) * 2018-11-28 2020-06-05 英飞凌科技德累斯顿公司 具有改进的可控性的功率半导体开关
CN113611738A (zh) * 2021-08-10 2021-11-05 重庆邮电大学 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
CN115241277A (zh) * 2022-09-22 2022-10-25 深圳芯能半导体技术有限公司 一种隔离型沟槽mos器件及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292686B (zh) * 2015-12-02 2021-02-12 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
US11114528B2 (en) * 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
EP3699956A1 (en) * 2019-02-25 2020-08-26 Infineon Technologies AG Package for a multi-chip power semiconductor device
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP2022085307A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017700A (ja) * 2001-04-27 2003-01-17 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置
JP2004146679A (ja) * 2002-10-25 2004-05-20 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置とその製造方法
US20080315299A1 (en) * 2007-06-21 2008-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101641763A (zh) * 2007-01-09 2010-02-03 威力半导体有限公司 半导体器件及其制造方法
CN104145342A (zh) * 2012-03-16 2014-11-12 富士电机株式会社 半导体装置
CN104518015A (zh) * 2013-10-01 2015-04-15 株式会社东芝 半导体装置
JP2015153854A (ja) * 2014-02-13 2015-08-24 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158973B2 (ja) 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP4028333B2 (ja) 2002-09-02 2007-12-26 株式会社東芝 半導体装置
JP5071763B2 (ja) 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP2009094203A (ja) 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP5533677B2 (ja) 2011-01-07 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US9105470B2 (en) * 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
GB201313126D0 (en) 2013-07-23 2013-09-04 Eco Semiconductors Ltd MOS-Bipolar Device
US9373710B2 (en) 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
JP6354525B2 (ja) 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
DE102015201045B4 (de) * 2015-01-22 2019-09-26 Infineon Technologies Austria Ag Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017700A (ja) * 2001-04-27 2003-01-17 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置
JP2004146679A (ja) * 2002-10-25 2004-05-20 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置とその製造方法
CN101641763A (zh) * 2007-01-09 2010-02-03 威力半导体有限公司 半导体器件及其制造方法
US20080315299A1 (en) * 2007-06-21 2008-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN104145342A (zh) * 2012-03-16 2014-11-12 富士电机株式会社 半导体装置
CN104518015A (zh) * 2013-10-01 2015-04-15 株式会社东芝 半导体装置
JP2015153854A (ja) * 2014-02-13 2015-08-24 住友電気工業株式会社 炭化珪素半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244152A (zh) * 2018-11-28 2020-06-05 英飞凌科技德累斯顿公司 具有改进的可控性的功率半导体开关
CN111192922A (zh) * 2020-01-07 2020-05-22 电子科技大学 一种具有p型漂移区和n型沟道的槽栅双极型晶体管
CN113611738A (zh) * 2021-08-10 2021-11-05 重庆邮电大学 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
CN113611738B (zh) * 2021-08-10 2023-08-29 重庆邮电大学 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
CN115241277A (zh) * 2022-09-22 2022-10-25 深圳芯能半导体技术有限公司 一种隔离型沟槽mos器件及其制备方法

Also Published As

Publication number Publication date
CN107611176B (zh) 2021-03-26
JP6618960B2 (ja) 2019-12-11
DE102016112721B4 (de) 2022-02-03
US10332973B2 (en) 2019-06-25
US20180019319A1 (en) 2018-01-18
DE102016112721A1 (de) 2018-01-18
JP2020021941A (ja) 2020-02-06
US9978851B2 (en) 2018-05-22
US10546939B2 (en) 2020-01-28
US20190288088A1 (en) 2019-09-19
JP2018037649A (ja) 2018-03-08
US20180269304A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
CN107611176A (zh) 在漂移体积中具有p层的n沟道双极型功率半导体器件
JP6698746B2 (ja) 半導体デバイス
CN109698230A (zh) 具有dV/dt可控性的IGBT
CN108695381B (zh) 具有dV/dt可控性的IGBT
CN107887431B (zh) 功率半导体装置
CN103311300B (zh) 电荷补偿半导体器件
CN110323274A (zh) 具有dV/dt可控性和低栅极电荷的IGBT
CN107978639A (zh) 功率半导体器件的高电压终止结构
CN108933169A (zh) 具有dV/dt可控性和交叉沟槽布置的功率半导体器件
CN107564956A (zh) 具有完全耗尽的沟道区域的功率半导体器件
CN107978640A (zh) 功率半导体器件终止结构
CN110021657A (zh) 具有dV/dt可控性的功率半导体器件
US10347754B2 (en) Power semiconductor device with dV/dt controllability through select trench electrode biasing, and method of manufacturing the same
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
US20210376069A1 (en) Diode Structure of a Power Semiconductor Device
CN105826388A (zh) 可用高栅极电压操作的高电压晶体管
CN105720095A (zh) 半导体器件
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN110504304A (zh) 功率半导体器件
CN107634091A (zh) 具有场电极的功率半导体器件
CN111244152A (zh) 具有改进的可控性的功率半导体开关
CN116741819A (zh) 双栅极功率半导体器件和控制双栅极功率半导体器件的方法
CN110610935A (zh) 电力电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant