CN111244152A - 具有改进的可控性的功率半导体开关 - Google Patents

具有改进的可控性的功率半导体开关 Download PDF

Info

Publication number
CN111244152A
CN111244152A CN201911190240.1A CN201911190240A CN111244152A CN 111244152 A CN111244152 A CN 111244152A CN 201911190240 A CN201911190240 A CN 201911190240A CN 111244152 A CN111244152 A CN 111244152A
Authority
CN
China
Prior art keywords
region
trench
igbt
cell
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911190240.1A
Other languages
English (en)
Inventor
M.贝宁格-比纳
M.达伊内塞
I.迪恩斯托费尔
E.格里布尔
C.伦德茨
C.P.桑多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of CN111244152A publication Critical patent/CN111244152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

功率半导体开关（1）包括第一负载端子（11）和第二负载端子（12），并且被构造为沿竖直方向（Z）在所述端子（11、12）之间传导负载电流，并且进一步包括：具有第一导电类型的漂移区（100）的有源单元区（1‑2）；具有第二导电类型的阱区（109）的边缘终止区（1‑3）；多个IGBT单元（1‑1）；和与至少一个IGBT单元（1‑1）相关联的交叉沟槽结构（1415）。

Description

具有改进的可控性的功率半导体开关
技术领域
该说明书涉及功率半导体开关的实施例以及处理功率半导体开关的方法的实施例。特别地，该说明书涉及具有一个或多个功率单元的功率半导体开关的实施例以及对应的处理方法，每个功率单元包括至少三个沟槽，所述至少三个沟槽具有相应的沟槽电极，例如用于dV/dt可控性。
背景技术
在汽车、消费者和工业应用中，现代器件的许多功能（诸如转换电能和驱动电动机或电机）依赖于功率半导体器件。例如，仅举几例，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管已用于各种应用，包括但不限于电源和功率转换器中的开关。
功率半导体器件通常包括半导体本体，半导体本体被构造为沿着该器件的两个负载端子之间的负载电流路径传导负载电流。此外，可以借助于绝缘电极（有时称为栅电极）来控制负载电流路径。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻断状态之一。在这种情况下，功率半导体器件通常被称为（功率半导体）开关。
在一些情况下，栅电极可以被包括在功率半导体器件的沟槽内，其中该沟槽可以呈现出例如条状构造或针状构造。
通常期望将功率半导体开关的损耗（例如切换损耗）保持为低。例如，通过确保短的切换持续时间（例如短的接通持续时间和/或短的关断持续时间），可以实现低切换损耗。
另一方面，在给定的应用中，可能还会有关于可能会在切换操作期间或之后发生的电压的最大斜率（dV/dt）和/或负载电流的最大斜率（dI/dt）的要求。
因此，期望提供一种功率半导体开关，其允许改善对切换操作的控制。
发明内容
根据实施例，功率半导体开关包括第一负载端子和第二负载端子。功率半导体开关被构造为沿着竖直方向在所述端子之间传导负载电流。功率半导体开关还包括：具有第一导电类型的漂移区的有源单元区；边缘终止区，具有第二导电类型的阱区，所述阱区电连接至第一负载端子；多个IGBT单元，布置在有源单元区内，其中，每个IGBT单元包括多个沟槽，所述多个沟槽沿所述竖直方向延伸到漂移区中并且横向限制多个台面。所述多个沟槽包括：至少一个控制沟槽，具有用于控制负载电流的控制电极；至少一个虚设沟槽，具有电耦合至控制电极的虚设电极；至少一个另外的沟槽，具有另外的沟槽电极，所述至少一个另外的沟槽是另外的控制沟槽和另外的虚设沟槽之一。所述多个台面包括：至少一个有源台面，电连接到有源单元区内的第一负载端子，并且被构造为传导所述负载电流的至少一部分，其中，被包括在相应IGBT单元中的多个控制沟槽中的每一个都被布置为邻近于不多于一个有源台面；至少一个无源台面，被布置为邻近于所述至少一个虚设沟槽并且不电连接到第一负载端子。功率半导体开关还包括与至少一个IGBT单元关联的交叉沟槽结构，所述交叉沟槽结构把所述至少一个IGBT单元的所述至少一个控制沟槽、所述至少一个虚设沟槽和所述至少一个另外的沟槽中的每一个彼此合并，其中，所述交叉沟槽结构沿所述竖直方向与所述至少一个IGBT单元的所述多个沟槽至少部分地重叠。
例如，漂移区的一部分延伸到所述至少一个有源台面中并且沿着所述竖直方向具有净掺杂剂浓度分布，其中净掺杂剂浓度在所述至少一个有源台面的竖直延伸的中心部分内具有局部最大值。净掺杂剂浓度可以是第一导电类型的掺杂剂浓度减去第二导电类型的掺杂剂浓度。所述至少一个有源台面的中心部分可以是从台面顶部和台面底部移位分别为总竖直台面延伸的至少10％或至少20％的部分。可以通过沿所述竖直方向使净掺杂剂浓度改变至少两倍来形成局部最大值。
根据另一实施例，提出了一种方法。所述方法包括处理功率半导体开关。经处理的功率半导体开关包括第一负载端子和第二负载端子。经处理的功率半导体开关被构造为在所述端子之间沿竖直方向传导负载电流。处理所述功率半导体开关包括形成：有源单元区，具有第一导电类型的漂移区；边缘终止区，具有第二导电类型的阱区，用于电连接至第一负载端子；多个IGBT单元，布置在所述有源单元区内，其中，每个IGBT单元包括多个沟槽，所述多个沟槽沿所述竖直方向延伸到所述漂移区中并且横向地限制多个台面。所述多个沟槽包括：至少一个控制沟槽，具有用于控制负载电流的控制电极；至少一个虚设沟槽，具有虚设电极用于电耦合至所述控制电极；至少一个另外的沟槽，具有另外的沟槽电极，所述至少一个另外的沟槽是另外的控制沟槽和另外的虚设沟槽之一。所述多个台面包括：至少一个有源台面，用于电连接到有源单元区内的第一负载端子，并且被构造为传导所述负载电流的至少一部分，其中，被包括在相应IGBT单元中的多个控制沟槽中的每一个都被布置为邻近不多于一个有源台面；至少一个无源台面，被布置为邻近于所述至少一个虚设沟槽并且不电连接到第一负载端子。处理所述功率半导体开关还包括形成与至少一个IGBT单元关联的交叉沟槽结构，所述交叉沟槽结构把所述至少一个IGBT单元的所述至少一个控制沟槽、所述至少一个虚设沟槽和所述至少一个另外的沟槽中的每一个彼此合并，其中，所述交叉沟槽结构沿所述竖直方向与所述至少一个IGBT单元的所述多个沟槽至少部分地重叠。
本领域技术人员在阅读以下详细描述并在查看附图时将认识到附加特征和优点。
附图说明
附图中的各部分不一定按比例，而是重点在于图示本发明的原理。此外，在附图中，相似的附图标记表示对应的部分。在附图中：
图1示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的水平投影的一区段；
图2-4各自示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的竖直截面的一区段；
图5A-C示意性且示例性地图示了根据一个或多个实施例的功率半导体开关中沿着竖直方向的掺杂剂浓度的进程；
图6示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的竖直截面的一区段；
图7示意性且示例性地图示了根据一些实施例的功率半导体开关的相应水平投影的区段；
图8A-D各自示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的水平投影的一区段；
图9示意性且示例性地图示了根据一些实施例的功率半导体开关的透视投影的一区段；
图10-11二者均示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的竖直截面的一区段；
图12-19各自示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的水平投影的一区段；
图20示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的竖直截面的一区段；
图21A-D各自示意性且示例性地图示了根据一些实施例的功率半导体开关的水平投影的一区段；
图22A-C各自示意性且示例性地图示了根据一些实施例的功率半导体开关的水平投影的一区段；
图23A-C各自示意性且示例性地图示了根据一些实施例的功率半导体开关的竖直截面的一区段；
图24示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的竖直截面的一区段；
图25A-B示意性且示例性地图示了根据一个或多个实施例的功率半导体开关的竖直截面的一区段和水平投影的对应区段；和
图26-29各自示意性且示例性地图示了根据一些实施例的功率半导体开关的水平投影的一区段。
具体实施方式
在下面的详细描述中参考附图，附图形成详细描述的一部分并且在附图中通过图示的方式示出了可以在其中实践本发明的特定实施例。
在这方面，方向性术语（诸如“顶”、“底”、“下”、“前”、“后”、“背”、“在前”、“尾随”、“上方”等）可以参考所描述的附图的取向来使用。因为实施例的各部分可以以许多不同的取向定位，所以方向性术语用于说明的目的，而绝不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下详细描述不应以限制意义被理解，并且本发明的范围由所附权利要求限定。
现在将详细参考各个实施例，在附图中图示了实施例的一个或多个示例。每个示例都是通过解释的方式提供的，并且不表示对本发明的限制。例如，作为一个实施例的一部分被图示或描述的特征可以在其他实施例上使用或与其他实施例结合使用以产生又一另外的实施例。本发明意图包括这样的修改和变化。使用特定语言描述了示例，该特定语言不应被解释为限制所附权利要求的范围。附图未按比例，并且仅用于说明目的。为了清楚起见，如果没有另外说明，则相同的元件或制造步骤在不同的附图中由相同的附图标记表示。
在本说明书中使用的术语“水平”意图描述基本平行于半导体衬底或半导体结构的水平表面的取向。例如，这可以是半导体晶片或管芯或芯片的表面。例如，下面提到的第一横向方向X和第二横向方向Y都可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
在本说明书中使用的术语“竖直”意图描述被布置为基本上垂直于水平表面的取向（即平行于半导体晶片/芯片/管芯的表面的法线方向）。例如，下面提到的竖直方向Z可以是与第一横向方向X和第二横向方向Y都垂直的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替代地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”意图描述在半导体器件的两个区、区段、区域、部分或部件之间，或在一个或多个器件的不同端子之间，或在端子或金属化部或电极和半导体器件的一部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”意图描述在相应半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡部可以不包括另外的中间元件或类似物。
此外，在本说明书的上下文中，如果未另外说明，则术语“电绝缘”在其通常有效理解的上下文中被使用，并且因此意图描述两个或更多个部件彼此分离地定位，并且不存在连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可能彼此耦合，例如机械耦合和/或电容性耦合和/或电感性耦合。举一个示例，电容器的两个电极可以彼此电绝缘，并且同时例如借助绝缘部（例如电介质）而彼此机械地和电容性地耦合。
在本说明书中描述的特定实施例涉及但不限于功率半导体器件，特别是功率半导体开关，诸如IGBT，例如呈现条状单元或蜂窝单元构造，例如可以在功率转换器或电源内使用的IGBT。因此，在实施例中，这种IGBT可以被构造为承载负载电流，该负载电流分别将被馈送到负载和/或由电源提供。例如，IGBT可以包括一个或多个有源功率半导体单元，诸如单片集成的IGBT单元和/或单片集成的RC-IGBT单元。这样的晶体管单元可以被集成在功率半导体模块中。多个这样的单元可以构成单元场，该单元场与IGBT的有源单元区布置在一起。
在本说明书中使用的术语“功率半导体器件”意图描述具有高电压阻断和/或高电流承载能力的单个芯片上的半导体器件。换句话说，这样的功率半导体器件（例如，IGBT）意图用于通常在安培范围内（例如，高达几十或几百安培）的高电流和/或通常高于15V，更通常100V及以上并且高于例如高达至少6500V的高电压。
例如，以下描述的功率半导体器件可以是IGBT或呈现条状沟槽单元构造或蜂窝沟槽单元构造的另一种功率半导体开关，并且可以被构造为用作低、中和/或高电压应用中的功率部件。
例如，在本说明书中使用的术语“功率半导体器件”不涉及用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1示意性且示例性地图示了根据一个或多个实施例的功率半导体开关1的水平投影的一区段。图2示意性且示例性地图示了根据一个或多个实施例的功率半导体开关1的竖直截面的一区段。在下文中，将参考图1和图2中的每一个。
例如，功率半导体开关1分别可以是IGBT或者具有基于IGBT构造的构造的功率半导体开关，诸如反向导通（RC）IGBT。在下文中，功率半导体开关1也将简称为“开关1”。
例如，功率半导体开关1包括耦合到第一负载端子11和第二负载端子12的半导体本体10。例如，第一负载端子11是发射极端子，而第二负载端子12可以是集电极端子。功率半导体开关1被构造为在所述端子11、12之间沿着竖直方向Z传导负载电流。
半导体本体10可以包括第一导电类型的漂移区100。漂移区100可以是n掺杂的。在实施例中，漂移区100具有在2*1012cm-3至4*1014cm-3的范围内的（电激活的）掺杂剂浓度。例如，如技术人员已知的，漂移区100沿竖直方向Z的延伸及其掺杂剂浓度是根据所述功率半导体开关1应被设计用于的阻断电压额定值来选择的。在本说明书中，术语“漂移区”意图描述技术人员通常分别指定为漂移区或漂移区域的功率半导体开关（例如，IGBT）的这种区。
此外，第一负载端子11可以被布置在功率半导体开关1的前侧，并且可以包括前侧金属化部。第二负载端子12可以被布置成与前侧相对，例如布置在功率半导体开关1的背侧上，并且可以包括例如背侧金属化部。因此，功率半导体开关1可以呈现竖直构造，并且可以沿竖直方向Z传导负载电流。在另一个实施例中，第一负载端子11和第二负载端子12中的每一个可以布置在共同侧上，例如都在功率半导体开关1的前侧上。
现在更详细地参考图1，功率半导体开关1可以进一步包括有源单元区1-2、边缘终止区1-3和芯片边缘14。边缘终止区1-3可以围绕有源单元区1-2。过渡区1-5可以布置在有源单元区1-2和边缘终止区1-3之间。例如，过渡区1-5围绕有源单元区1-2。过渡区1-5可以被边缘终止区1-3围绕。
在实施例中，半导体本体10主要由边缘终止区1-3、过渡区1-5和有源单元区1-2组成。
例如，边缘终止区1-3、过渡区1-5和有源单元区1-2中的每一个沿竖直方向Z从功率半导体开关1的前侧完全穿过半导体本体10延伸到功率半导体开关1的背侧。边缘终止区1-3、过渡区1-5和有源单元区1-2中的每一个不仅可以包括半导体本体10的部件，而且可以包括半导体本体10外部的部件，例如第一负载端子11和/或第二负载端子12的部件。
此外，在示例中，沿横向方向，在半导体本体10内的边缘终止区1-3、过渡区1-5和有源单元区1-2之间没有重叠。因此，有源单元区1-2可以被过渡区1-5完全围绕，并且在半导体本体10内，例如沿着第一横向方向X、第二横向方向Y及其线性组合在过渡区1-5和有源单元区1-2之间不存在横向重叠。类似地，过渡区1-5可以被边缘终止区1-3完全围绕，并且在半导体本体10内，例如沿着第一横向方向X、第二横向方向Y及其线性组合在过渡区1-5和边缘终止区1-3之间不存在横向重叠。
在实施例中，过渡区15从有源单元区1-2向边缘终止区1-3沿着横向方向（例如，沿第一横向方向X/第一横向方向X反方向和沿第二横向方向Y/第二横向方向Y反方向和/或这些横向方向的线性组合）具有至少1µm的宽度W。过渡区1-5的所述宽度W因此可以是有源单元区1-2和边缘终止区1-3之间的距离。该（最小）宽度W可以沿着过渡区1-5的整个周界存在。过渡区1-5的宽度可以大于1μm，例如，大于3μm，大于5μm，大于7μm或甚至大于10μm。下面将描述过渡区1-5和边缘终止区1-5的其他示例性特征。沿着所述宽度W，可以存在漂移区100的一部分。
芯片边缘1-4可以横向终止半导体本体10，例如，芯片边缘1-4可以借助例如晶圆划切而形成，并且可以沿着竖直方向Z延伸。如图1中所示，可以在有源单元区1-2和芯片边缘1-4之间布置边缘终止区1-3。
在本说明书中，术语“有源单元区”和“边缘终止区”以常规方式使用，即，有源单元区1-2和边缘终止区1-3可以被构造为提供技术人员通常将其与之关联的原理技术功能。
例如，根据实施例，功率半导体开关1的有源单元区1-2被构造为在端子11、12之间传导负载电流的主要部分，而边缘终止区1-3不传导负载电流，而是实现关于电场的进程的功能，从而确保阻断能力，安全地终止有源单元区1-2和过渡区1-5等。
功率半导体开关1包括多个IGBT单元1-1，其中，所述多个IGBT单元1-1主要布置在有源单元区1-2内。例如，功率半导体开关1的多个IGBT单元1-1中的大多数布置在有源单元区1-2内。IGBT单元1-1的数量可以大于100，大于1000或甚至大于10000。例如，IGBT单元1-1的总数的至少85％，至少95％或至少98％被布置在有源单元区1-2内。在实施例中，其余的IGBT单元1-1布置在过渡区1-5内。一些IGBT单元1-1可以完全布置在过渡区1-5内，其他IGBT单元1-1可以布置在有源单元区1-2内并借助于其相应的横向端部延伸到过渡区内，如图1中示意性所示的。
在实施例中，每个IGBT单元1-1至少部分地延伸到过渡区1-5中，如图1中示意性和示例性所示的。
因此，例如，如图1中示意性和示例性所示的，一些IGBT单元1-1分别布置在过渡区1-5内或延伸到过渡区1-5内。在该方面，过渡区1-5也可以被理解为是功率半导体开关1的有源区的一种形式。例如，借助于布置在过渡区1-5内或者延伸到过渡区1-5中的IGBT单元1-1的总数的所述份额，过渡区1-5还可以被构造为传导一部分负载电流。
根据实施例，IGBT单元1-1未布置在边缘终止区1-3内。然而，在边缘终止区1-3内，可以包括特别构造的电荷载流子排泄单元，其例如在关断操作之前不久和/或在关断操作期间支持电荷载流子的排泄。
每个IGBT单元1-1可以呈现如图1中示意性所示的条状构造，其中每个IGBT单元1-1及其部件在一个横向（例如，沿第二横向方向Y）的总横向延伸可以分别地基本上对应于或稍微超过有源单元区1-2沿该横向方向的总延伸。
在另一实施例中，每个IGBT单元14可以呈现蜂窝构造，其中每个IGBT单元1-1的横向延伸可以基本上小于有源单元区1-2的总横向延伸。
然而，如在大多数附图中示例性地和示意性地图示的，本文所述的实施例更确切地涉及基于关于第二横向方向Y的条状构造的IGBT单元1-1。
在实施例中，包括在有源单元区1-2中的多个IGBT单元1-1中的每个呈现相同的设置。通过介绍的方式，现在将关于图2描述示例性IGBT单元设置的部分区段。
可以被包括在过渡区1-5内的IGBT单元1-1的构造可以与被包括在有源单元区1-2中的IGBT单元1-1的构造相同。附加地或替代地，过渡区1-5包括例如在MPT接触方案/相邻关系方面（参见以下更详细的解释）与有源单元区1-2的IGBT单元1-1具有不同构造的IGBT单元。
每个IGBT单元1-1包括三个或更多沟槽，这些沟槽沿着竖直方向Z延伸到漂移区100中并横向限制多个台面18、19，其中，图2的部分区段仅示出了两个沟槽。每个IGBT单元1-1可以至少部分地延伸到半导体本体10中并且包括漂移区100的至少一区段。此外，每个IGBT单元1-1可以与第一负载端子11电连接以允许负载电流承载能力。每个IGBT单元1-1可以被构造为在所述端子11和12之间传导一部分负载电流，并且阻断在所述端子11和12之间施加的阻断电压。
为了控制功率半导体开关1，每个IGBT单元1-1可以配备有控制电极141，控制电极141被包括在所述三个或更多个沟槽中的控制沟槽14中，其中控制电极141被构造为选择性地把相应IGBT单元1-1设置到导通状态和阻断状态之一。
例如，参考图2中所示的示例，第一导电类型的源极区101可以与第一负载端子11电连接。源极区101可以是n掺杂的，例如处于与漂移区100相比显著更大的掺杂剂浓度。
此外，如熟悉IGBT构造的一般原理的技术人员所知的，第二导电类型的本体区102可以将源极区101和漂移区100分离开，例如，本体区102可以将源极区101与漂移区100隔离。本体区102可以是p掺杂的，例如具有在1*1015cm-3至5*1018cm-3范围内的电激活掺杂剂浓度。本体区102和漂移区100之间的过渡部可以形成第一pn结1021。
为了将源极区101与第一负载端子11连接，第一接触插头113可以从第一负载端子11沿着竖直方向Z延伸，从而与源极区101和本体区102两者接触。在其它实施例中，代替第一接触插头113，也可以采用扁平触头用于将源极区101和/或本体区102与第一负载端子11连接。与接触插头相比，这种扁平触头不会显著延伸到半导体本体10中，而是近似终止于半导体本体10的表面处。换句话说，接触插头113可以形成为延伸到半导体本体10中的接触孔沟槽，如图2中所示。替代地，如本领域技术人员所知的，接触插头113可以不显著延伸到半导体本体10中，而是近似终止于半导体本体10的上表面处。
漂移区100可以沿着竖直方向Z延伸，直到它与被布置为与第二负载端子12电接触的掺杂接触区108交界为止。被布置在（可选的）区105（下面更详细地解释）和掺杂接触区108之间的漂移区100的区段可以形成漂移区100的主要部分，在下文中也被称为下漂移区区段100-2。在实施例中，漂移区100的掺杂剂浓度在漂移区100的形成与掺杂接触区108的界面的区段中增加，例如，以便形成第一导电类型的场停止区，如技术人员已知的（参见图23A-B中的场停止区107）。
可以根据功率半导体开关1的构造来形成掺杂接触区108；例如，掺杂接触区108可以是第二导电类型的发射极区，例如，p型发射极。为了形成RC-IGBT，掺杂接触区108可以由第二导电类型的发射极区构成，该发射极区被第一导电类型的小区段中断，该小区段也电连接到第二负载端子12并且通常称为“n短路”。
例如，每个IGBT单元1-1中包括的三个或更多个沟槽包括具有所述控制沟槽电极141的至少一个控制沟槽14以及具有虚设沟槽电极151的至少一个虚设沟槽15，其中所述沟槽14、15中的每一个可以沿着竖直方向Z延伸到半导体本体10中并且包括绝缘体142、152，绝缘体142、152使相应沟槽电极141、151与半导体本体10绝缘。
根据实施例，至少一个控制沟槽14和至少一个虚设沟槽15的沟槽电极141、151都可以被电耦合到功率半导体开关1的控制端子13。因此，虚设沟槽电极151可以电耦合至控制沟槽电极141。例如，虚设沟槽电极151电连接至控制沟槽电极141。或者，虚设沟槽电极借助于具有增加的欧姆电阻（与低欧姆连接相比）的欧姆连接电耦合至控制沟槽电极141。
尽管图2示例性地图示了虚设沟槽15被布置为邻近于控制沟槽14，但是应当理解，IGBT单元1-1可以包括一个或多个其他沟槽，其类型不同于控制沟槽类型和虚设沟槽类型，并且，该至少一个其他沟槽可以被布置为与控制沟槽14邻近。例如，所述至少一个其他沟槽可以是源极沟槽（在其他附图中为附图标记16），其沟槽电极（在其他附图中为附图标记161）被电连接到第一负载端子11。这将在下面更详细地解释。
例如，控制端子13是栅极端子。此外，控制端子13可以电连接到控制沟槽电极141并且例如借助于至少绝缘结构132与第一负载端子11、第二负载端子12和半导体本体10电绝缘。
在实施例中，可以通过在第一负载端子11和控制端子13之间施加电压例如以便选择性地将功率半导体开关1设置为导通状态和阻断状态之一来控制功率半导体开关1。
例如，功率半导体开关1被构造为基于栅极-发射极电压VGE例如按照技术人员已知的控制IGBT的原理方式来控制。
在实施例中，虚设沟槽电极151也可以电连接到控制端子13，并因此接收与控制沟槽电极141相同的控制信号。在另一个实施例中，虚设沟槽电极151可以借助于电阻器电耦合至控制端子13，所述电阻器的电阻在1mΩ至1Ω范围内，在1Ω至10Ω范围内或在10Ω至100Ω范围内。在另一个实施例中，虚设沟槽电极151电连接到第二控制端子（未图示），并因此接收与控制沟槽电极141不同的控制信号。此外，应注意，在实施例中，所有IGBT单元的控制沟槽电极141不一定都连接到同一个控制端子13。相反，可以提供第二控制端子（未图示），并且控制沟槽电极141的第一子集电连接到控制端子13，并且控制沟槽电极141的第二子集电连接到另外的控制端子。这允许用两个不同的控制电压来操作开关1，这可以提供例如在高载流子限制的情况下引起开关1早些去饱和的可能性。例如，参考图1，在有源单元区1-2中的第一IGBT单元1-1处开始，沿着第一横向方向X的每个第二IGBT单元1-1都属于第一子集，并且在有源单元区1-2中的第二IGBT单元1-1（邻近于所述第一IGBT单元1-1）处开始，沿第一横向方向X的每个第二IGBT单元1-1都属于第二子集。
此外，功率半导体开关1的每个IGBT单元1-1可以具有至少一个有源台面18，该有源台面18电连接到有源单元区1-2内的第一负载端子11，有源台面18包括源极区、本体区102和漂移区100的一部分，其中，在有源台面18中，这些区101、102、100的相应区段可以被布置为与控制沟槽14的侧壁144邻近，如在图2中示例性所示。例如，源极区101和本体区102两者都例如借助于第一接触插头113电连接至第一负载端子11。
在功率半导体开关1的实施例中，掺杂接触区108是p型发射极，并且有源台面18可以与p型发射极108完全横向重叠。
此外，控制沟槽电极141（在本文中也称为控制电极141）可以构造为接收来自控制端子13的控制信号并控制有源台面18中的负载电流，例如通过在本体区102中引起反向沟道以便把功率半导体开关1设置为导通状态。因此，第一负载端子11和有源台面18之间的过渡部181可以提供接口用于负载电流从第一负载端子11传递到半导体本体10中和/或反之。
在实施例中，一旦例如在相应有源台面18内的反向沟道阈值电压被超过，就可以在有源台面18中引起反向沟道。例如，反向沟道阈值电压取决于以下各项中的至少一项：控制电极141的功函数、源极区101的掺杂剂浓度、本体区102的掺杂剂浓度、沟槽绝缘体142的相关厚度、沟槽绝缘体142的介电常数。
在实施例中，功率半导体开关1的所有有源台面18被构造有相同的反向沟道阈值电压。
例如，被包括在有源单元区1-2中的所有IGBT单元1-1的控制电极141可以电连接到控制端子13。在另一个实施例中，如上所述，可以提供两个控制端子以便利用两个不同的控制电压来操作开关1。
除了有源台面18，功率半导体开关1的每个IGBT单元1-1还可具有至少一个无源台面19，例如，与至少一个虚设沟槽15邻近布置，其中，第一负载端子11和无源台面19之间过渡部191至少针对第一导电类型的电荷载流子提供电绝缘。在实施例中，在无源台面19和第一负载端子11之间没有低欧姆连接，而是在无源台面19和第一负载端子之间至多有高欧姆连接。例如，无源台面19不电连接到第一负载端子11。在实施例中，无源台面19可以仅经由例如至少一个pn结以非欧姆方式耦合到第一负载端子11。
在实施例中，IGBT单元1-1可以被构造为防止负载电流穿过无源台面19和第一负载端子11之间的所述过渡部191。例如，无源台面19不允许引起反向沟道。与有源台面18相反，根据实施例，无源台面19在功率半导体开关1的导通状态期间不传导负载电流。例如，无源台面19可以被认为是不用于承载负载电流目的的退役台面。
在无源台面19的实施例中，无源台面19不电连接到第一负载端子11，而是例如借助于绝缘层112与之电绝缘。在该实施例中，第一负载端子11和无源台面19之间的过渡部191不仅针对第一导电类型的电荷载流子提供电绝缘，而且针对第二导电类型的电荷载流子提供电绝缘。为此，在一变型中，无源台面19既不包括源极区101的区段也不包括本体区102的区段，也不借助于接触插头（参见附图标记111）来接触无源台面19，如图2中所示。在另一变型中，可以按照与有源台面18类似的方式来构造无源台面19，例如通过也包括源极区101的区段和/或本体区102的区段，与有源台面18的区别包括：无源台面19的源极区101的区段（如果存在的话）和本体区102的区段都不电连接到第一负载端子11。根据无源台面19的这个实施例，完全没有电流穿过所述过渡部191。
在另一个示例中，无源台面19可以电连接到第一负载端子11，其中第一负载端子11和无源台面19之间的过渡部191仅针对第一导电类型的电荷载流子提供电绝缘，而不针对第二导电类型的电荷载流子提供电绝缘。换句话说，在该示例中，无源台面19可以被构造为允许第二导电类型的电荷载流子的电流（例如，空穴电流）穿过所述过渡部191。例如，取决于虚设沟槽电极151的电位，这种空穴电流可以例如仅在实施关断操作之前不久才临时形成，例如以便减小半导体本体10中存在的总电荷载流子浓度。在实施例中，对于仅针对在反向导通IGBT构造中第一导电类型的电荷载流子具有电绝缘的这种无源台面19也可能发生这种情况，其中负载电流将在二极管模式操作中临时被承载通过这些无源台面19，其中背侧（参见掺杂接触区108）将被构造为既包括第二导电类型的发射极又包括第一导电类型的发射极（以前称为“n-短路”）。如上所述，在该示例中，无源台面19可以电连接至第一负载端子11。例如，无源台面19的第二导电类型的掺杂接触区（未图示）（与下面提到的电浮置势垒区105不同）可以例如借助于第一接触插头113之一电连接到第一负载端子11，如图3B中示意性地和示例性地图示的。第二导电类型的掺杂接触区（未图示）可以使存在于无源台面19内的漂移区100的区段与第一负载端子11隔离。例如，根据无源台面19的该示例，在无源台面19内，没有电连接到第一负载端子11的掺杂有第一导电类型的掺杂剂的区。
无源台面19的以上说明的实施例可以允许提供IGBT单元1-1的构造用于防止负载电流穿过无源台面19与第一负载端子11之间的所述过渡部191。
无源台面19可以由控制沟槽14和虚设沟槽15横向限制，或者由虚设沟槽15和另一沟槽类型限制，这将在下面进一步阐明。无源台面19的其他可选方面将在下面描述。例如，在示例中，即使虚设沟槽电极151可以电连接至控制端子13，虚设沟槽电极151也不被构造为控制无源台面19中的负载电流，因为根据实施例，无源台面19不允许在无源台面19内引起反向沟道。
功率半导体开关1还可包括第二导电类型的电浮置势垒区105（在下文中也简称为“势垒区”），如图2中示意性示例性地所示的。该势垒区105的示例性特征将在下面进一步更详细地解释。在对势垒区105进行更详细的描述之前，应解释关于功率半导体开关1的微图案沟槽结构（MPT）的示例性方面。
参考图3A-B中示意性图示的实施例，有源单元区1-2的每个IGBT单元1-1还可以包括至少一个源极沟槽16，该源极沟槽16沿着竖直方向Z延伸到半导体本体10中并且包括绝缘体162，该绝缘体162使源极沟槽电极161与半导体本体10绝缘，源极沟槽电极161电连接至第一负载端子11。例如，所述至少一个源极沟槽16布置在控制沟槽14（在右侧）和邻近单元1-1的虚设沟槽15（在左侧，未图示）之间，如图3A-B中所示。在实施例中，每个IGBT单元11可以包括多于一个源极沟槽16，例如，两个源极沟槽16或三个源极沟槽16（参见图3A），其中源极沟槽16的每个沟槽电极161可以电连接到第一负载端子11。例如，多于一个的源极沟槽16被布置在一侧的控制沟槽14和另一侧的虚设沟槽15之间。
在实施例中，有源台面18可以由控制沟槽14和源极沟槽16横向地限制。例如，控制沟槽14的侧壁144和源极沟槽16的侧壁164沿着第一横向方向X限制有源台面18。有源台面18可以按照关于图2示例性地描述的方式构造；例如，第一接触插头113可以将本体区102的区段和源极区101的区段中的每一个电连接至第一负载端子11。
仍然参考图3A-B中示意性图示的实施例，除了控制沟槽14和虚设沟槽15之外（并且作为对所述至少一个源极沟槽16的补充或替代），有源单元区的每个IGBT单元1-1还可包括：至少一个另外的沟槽，该至少一个另外的沟槽沿着竖直方向Z延伸到半导体本体10中并且包括绝缘体，该绝缘体使另外的沟槽电极与半导体本体10绝缘。该至少一个另外的沟槽是另外的控制沟槽14和另外的虚设沟槽15中的一个。图3A/B图示了一种变型，其中以另外的虚设沟槽15的形式提供了一个另外的沟槽。
因此，在实施例中，每个IGBT单元1-1包括至少三个沟槽，即控制沟槽14、虚设沟槽15和另外的（虚设或控制）沟槽，其沟槽电极141、151均耦合或电连接至控制端子13。在实施例中，这三个沟槽可以彼此邻近布置，如图3A-3B中所示。在其它实施例中，所述至少一个源极沟槽16被布置在这三个控制/虚设沟槽14、15中的两个之间。
即使在附图中未图示，作为对所述至少一个源极沟槽16的替代或补充，有源单元区1-2的每个IGBT单元1-1还可以包括至少一个浮置沟槽，所述至少一个浮置沟槽沿竖直方向Z延伸到半导体本体10中并包括绝缘体，该绝缘体使沟槽电极与半导体本体10绝缘，浮置沟槽的沟槽电极电浮置。在实施例中，浮置沟槽的沟槽电极既不电连接到第一负载端子11，也不电连接到第二负载端子12，也不电连接到控制端子13，也不电连接到半导体本体10的区段。在另一实施例中，电浮置沟槽电极借助于具有高欧姆电阻的连接而连接至限定的电位（例如，连接至触头的电位或另一半导体区的电位）。例如，借助于所述高欧姆连接，在切换操作期间，电浮置沟槽电极的电位与所限定的电位暂时解耦。所述解耦可以在所述切换操作的时间尺度上发生，例如，在至少10ns内，或在至少100ns内，或在至少10μs内。例如，所述高欧姆连接的电阻大于100Ω，或大于1MΩ。在实施例中，例如在静止状况期间测量的第一负载端子11与电浮置沟槽电极之间的欧姆电阻大于100Ω，或大于1MΩ。例如，如果存在的话，所述至少一个浮置沟槽可布置在控制沟槽14和虚设沟槽15之间。
因此，根据实施例，有源区1-2的每个IGBT单元1-1包括至少一个控制沟槽14、至少一个虚设沟槽15、至少一个另外的（虚设或控制）沟槽14、15和可选地，至少一个源极沟槽16。
此外，根据图3A-B和图4中所示的实施例，有源单元区1-2的每个IGBT单元1-1可以包括多于一个无源台面19，其中，无源台面19中的至少一个可以由源极沟槽16和虚设沟槽15横向限制。另一个无源台面19可以由两个源极沟槽16横向显示。另一个无源台面19可以由两个虚设沟槽15横向限制。又一个无源台面19可以由虚设沟槽15中的一个和控制沟槽14横向限制。如所示的，每个无源台面19可以包括本体区102的相应区段，其中，在实施例中，这些区段不电连接至第一负载端子11，而是例如借助于绝缘层112与其电绝缘，如上面已经解释的。
在实施例中，功率半导体开关1可以是IGBT，并且其有源区1-2的其IGBT单元1-1中的每一个可以呈现微图案沟槽（MPT）结构。
例如，可以包括在IGBT单元1-1中的沟槽14、15、16中的每个或至少大多数可以呈现相等的空间尺寸并且可以根据规则的图案布置。例如，沟槽14、15、16中的每个可呈现沿竖直方向Z在3μm至8μm的范围内的深度以及沿第一横向方向X在0.4μm至1.6μm的范围内的宽度。可以根据具有第一节距的第一布局来形成沟槽14、15、16，其中第一布局可以限定沟槽宽度和台面宽度中的每一个。台面18、19也可以具有相同的台面宽度。然而，在实施例中，无源台面19的宽度可以是不同的，例如，宽于有源台面18的宽度。例如，每个单元1-1的至少一个无源台面19中的至少一个的宽度可以是有源台面宽度的1.5倍。例如，所有有源台面18具有相同的有源台面宽度，并且所有无源台面19具有相同的无源台面宽度，其中，无源台面宽度可以大于有源台面宽度，例如是其至少1.5倍。
此外，可以包括在IGBT单元1-1中的所有沟槽14、15、16中的沟槽电极141、151、161中的每个或至少大多数可以呈现相等的空间尺寸，例如，在沿着竖直方向的总延伸（其借助于相应的沟槽底部145、155、165被终止）和第一横向方向上的总延伸（即沟槽宽度，其借助于相应的侧壁144、154、164被终止）方面和/或在绝缘体142、152、162的尺寸方面。此外，可以包括在IGBT单元1-1中的沟槽14、15、16中的每一个可以沿着第一横向方向X等距布置。例如，IGBT单元1-1的每个有源台面18可以呈现相同的宽度，该宽度可以在0.1μm至2μm的范围内，在0.3μm至0.8μm的范围内，或在0.6μm至1.4μm的范围内。无源台面宽度可以在相同范围内，例如，与有源台面宽度相同，或相应地更大，如上所述。
此外，可以包括在IGBT单元1-1中的沟槽14、15、16中的一些可以延伸到势垒区105中，例如，延伸至少100nm，延伸至少500nm或延伸至少1000nm。这方面也将在下面更详细地解释。
对于以下解释，这些缩写可以适用：
G=控制沟槽14
D=虚设沟槽15
S=源极沟槽16
k=有源台面18
o=无源台面19。
如上面已经说明的，功率半导体开关1可以包括处于有源单元区1-2内的多个相同构造的IGBT单元1-1。在实施例中，使用以上介绍的缩写，有源单元场1-2的每个IGBT单元1-1内的三个示例性相邻关系可以表达如下（对于三个邻近的IGBT单元1-1，按照IGBT单元1-1的数量继续）：
（1）kSkGoDoG – kSkGoDoG – kSkGoDoG – ……
（2）kSoSkGoDoG – kSoSkGoDoG – kSoSkGoDoG –……
（3）kSoSoSkGoDoG – kSoSoSkGoDoG – kSoSoSkGoDoG – ……
不限于这些示例性相邻关系（在本文中也称为接触方案），根据大多数其余附图的实施例基于上面标识的示例性相邻关系。因此，应理解，根据实施例，IGBT单元1-1不一定必须包括浮置沟槽。
参考本文所述的所有实施例，应当理解，可以选择每个IGBT单元1-1中的相邻关系/接触方案，使得：
（a）包括在相应IGBT单元1-1中的多个控制沟槽14（在上述示例中为“G”）中的每一个都与不多于一个有源台面18邻近布置。可以沿相应IGBT单元1-1的第二横向方向Y上的整个延伸实现该设计规则。因此，在实施例中，在开关1的接通状态期间，相应IGBT单元1-1中的负载电流路径仅存在于相应控制沟槽14的一侧。到目前为止，IGBT单元设计可以被认为是不对称的。在上面的示例中，IGBT单元1-1中的有源台面18（上面的示例中的“k”）由相应控制沟槽14和相应源极沟槽16（上面的示例中的“S”）横向限制。
（b）多个无源台面19中的至少一个（以上示例中的“o”）与至少一个虚设沟槽15（以上示例中的“D”）邻近布置。多个无源台面19中的另一个可以例如布置在两个源极沟槽16（以上示例中的“S”）之间。实际上，其沟槽电极连接到控制端子13并且被布置为在两侧与无源台面19邻近的沟槽使得该沟槽成为虚设沟槽15。如果其邻近的台面之一是有源台面18，则该沟槽将是控制沟槽14。
如上所述，无论接触方案如何，功率半导体开关1还可以包括第二导电类型的电浮置势垒区105（在下文中也简称为“势垒区”）。
在实施例中，势垒区105被构造为在有源台面18的区段与虚设沟槽15的底部155之间提供导电路径。因此，势垒区105可以被构造为把有源台面18的所述区段的电位引导到虚设沟槽15的底部155。例如，势垒区105可以延伸到有源台面18中，并从此处延伸到源极沟槽16的底部165下方并穿过无源台面19以便与虚设沟槽15的底部155交界。
如上面已经说明的，功率半导体开关1可以包括多个IGBT单元1-1，例如，它们中的大多数被包括在有源单元区1-2中。例如，势垒区105将有源区1-2内的多个IGBT单元1-1中所包括的无源台面19彼此连接。例如，为此目的，势垒区105可以部分地延伸到每个无源台面19中。势垒区105可以进一步至少部分地延伸到一些有源台面18中。每个虚设沟槽底部155可以延伸到势垒区105中。由此，势垒区105可以将存在于有源台面内的电位向虚设沟槽电极151引导。
如将在下面更详细解释的，势垒区105可以与有源台面18中的一些（部分）横向重叠，并且可以不与有源台面18的其他（部分）横向重叠。例如，为此目的，势垒区105可以呈现出由一个或多个通道1053形成的横向结构，如将在下面更详细解释的，和/或势垒区105可以例如借助于至少过渡区1-5从边缘终止区1-3横向移位，过渡区1-5可以（如上所述）配备有一个或多个有源台面18。
有源单元区1-2中的所有IGBT单元1-1的所有有源台面18的总体积可被划分成第一份额和第二份额，第一份额不与势垒区105横向重叠，并且第二份额与势垒区105横向重叠。例如，有源台面18的第一份额与势垒区105的至少一个通道1053（参见下面进一步的解释）横向重叠，或者与不存在势垒区105（例如，在过渡区1-5内）的漂移区100的另一区段横向重叠。相反，有源台面18的第二份额与势垒区105横向重叠。例如，由第二份额传导的负载电流横穿势垒区105。
在实施例中，第一份额被构造为承载负载电流，该负载电流至少在功率半导体器件被设计针对的标称负载电流的0％至100％的范围内。第二份额可以被构造为：在负载电流超过标称负载电流的至少0.5％的情况下承载该负载电流。
因此，有源台面18的第一份额可以被认为是“点火体积”，例如，在功率半导体开关1的接通期间，该“点火体积”开始传导负载电流，而第二份额最初保持不活动。然后，当，例如，仅当负载电流超过例如标称负载电流的至少0.5％的阈值（其中该阈值可以高于0.5％，例如高于1％，例如至少5％或至少10％）时，势垒区105可以变得更有传导性，使得第二份额也可以承载负载电流。
例如，对于低于功率半导体开关1的标称负载电流的10％，或低于1％，或低于0.5％的小负载电流，与势垒区105没有横向重叠的有源台面18（即，总体积的所述第一份额）可以用作第一导电类型的电荷载流子的发射极，并且例如，由此避免功率半导体开关1的传输或输出特性急速反向。对于大负载电流（大于标称负载电流的0.5%、1％、5％或10％），关于第一导电类型的电荷载流子，上pn结1051（参见下面的解释）处于正向偏置模式。然后这还可以允许第一导电类型的电荷载流子被与势垒区105横向重叠的有源台面18（即，总体积的所述第二份额）发射。
如上面已经解释的，每个有源台面18可以被构造为在相应的有源台面18内引起反向沟道。例如，所有有源台面18都被构造有相同的反向沟道阈值电压。因此，上面示例性地描述的第二体积份额内的负载电流传导的开始与第一体积份额内的负载电流传导的开始之间的延迟（据此，例如，在接通期间，与势垒区105横向重叠的有源台面18的第二体积份额仅当负载电流超过例如至少0.5％的所述阈值时承载负载电流）例如既不是由于向控制第一体积份额的控制电极提供与向控制第二体积份额的控制电极提供的控制信号不同的控制信号而引起，也不是由反相沟道阈值电压之间的差引起。相反，第一体积份额和第二体积份额被提供有相同的控制信号并且被构造有相同的反向沟道阈值电压，并且根据实施例，所述延迟仅通过相应地定位和/或横向构造势垒区105来实现。
因此，在实施例中，有源台面18的第一体积份额与有源台面18的第二体积份额之间的唯一区别特征是第一体积份额不与势垒区105横向重叠，而第二体积份额确实与势垒区105横向重叠。例如，由此，实现了在负载电流传导开始（开始时间）之间的所述示例性描述的延迟。
例如，一旦负载电流由两个体积份额传导，就可以根据体积份额之间的比率在各体积份额之间分配负载电流。在实施例中，如果负载电流超过标称负载电流的50％，则由有源台面18的第一体积份额传导的第一负载电流份额与由有源台面18的第二体积份额传导的第二负载电流份额之间的比率可以至少在第一体积份额和第二体积份额之间的比率的10％以内，或者分别地，由有源台面18的第一体积份额所传导的第一负载电流份额与由有源台面18的第二体积份额所传导的第二负载电流份额之间的比率可以（至少基本上）等于第一体积份额和第二体积份额之间的比率。
可以由漂移区100在竖直方向Z上和在竖直方向Z的反方向上在空间上限制电浮置势垒区105。因此，势垒区105可以与漂移区100形成上pn结1051和下pn结1052中的每一个，其中下pn结1052可以布置为低于虚设沟槽15的底部155。例如，上pn结1051布置在（一个或多个）无源台面19内，并且因此在虚设沟槽15的底部155上方。第一pn结1021和上pn结1051之间沿着竖直方向Z的距离可以达至少0.5μm。因此，根据实施例，两个pn结1021和1051彼此不相同，而是借助于漂移区100的区段彼此分离，其中与势垒区105下方的下漂移区区段100-2相比，所述区段可以至少部分地被较高掺杂，这将在下面更详细地描述。
换句话说，可以借助于漂移区100的至少一部分将势垒区105与本体区102分离。例如，势垒区105沿竖直方向Z由在一侧的漂移区100的上区段100-1和在另一侧的漂移区100的下区段100-2限制，其中，所述上区段100-1形成去往IGBT单元1-1的本体区102的过渡部。下区段100-2可以沿着竖直方向Z延伸直到它例如借助于场停止区（参见图23A-B中的场停止区107）与掺杂接触区108交界为止，如上所述的，掺杂接触区108可以是p型发射极。
在实施例中，势垒区105不与第二导电类型的任何其他半导体区接触，而是例如至少借助于漂移区100的（一个或多个）区段与之分离。例如，势垒区105与第二导电类型的最接近的其它半导体区之间的距离至少为1μm或至少为2μm。因此，例如，在本体区102与势垒区105之间不存在p型连接，在势垒区105与边缘终止区109的阱区109（下面进一步提及）之间也不存在p型连接。沿着所述距离，可以存在漂移区100的一部分。
关于以上讨论的所有实施例，应当理解，根据一种变型，漂移区100的被包括在台面18和19中的区段（例如，与本体区102形成第一pn结1021和与势垒区105形成上pn结1051（参见下面的解释）的上区段100-1）可以至少逐区段呈现掺杂剂浓度，该掺杂剂浓度是布置在势垒区105下方的漂移区100的区段（例如，与势垒区105形成下pn结1052的漂移区100的所述下区段100-2）的掺杂剂浓度的至少两倍大。
被包括在台面18和19中的漂移区100的所述区段（上区段100-1）均可呈现在1*1013cm-3至4*1017cm-3范围内的最大掺杂剂浓度，例如，至少为1*1016cm-3的最大掺杂剂浓度。例如，被包括在台面18和19中并且可以呈现所述增加的掺杂剂浓度的漂移区100的所述区段可以被称为“n势垒区”（在其他附图中参见附图标记100-3，并且下面进一步解释）。例如，被包括在台面18和19中的漂移区100的区段的掺杂剂浓度被选择为使得上pn结1051保持在略微高于沟槽底部145和155的水平。
现在参考图4，根据一种变型，仅局部提供漂移区100的上区段（区段100-1）中增加的掺杂剂浓度。例如，仅一个有源台面18，或者仅几个有源台面18，或者仅全部有源台面18包括局部n势垒区100-3（在本文中也称为“另外的势垒区”）。例如，每个局部n势垒区100-3被布置在势垒区105上方，或分别地，在势垒区通道1053上方，并且在相应本体区102之下。例如，每个n势垒区100-3布置成与相应本体区102接触并沿竖直方向Z从那里向下延伸，直到其与（p）势垒区105交界，或者分别地，如果（p）势垒区105在相应位置处不存在/呈现通道1053，则每个n势垒区100-3终止于对应Z水平处。沿着第一横向方向X，每个n势垒区100-3可以填充相应有源台面18。每个n势垒区100-3可以呈现的最大掺杂剂浓度是漂移区100的下区段100-2的掺杂剂浓度的至少两倍大。例如，每个n势垒区100-3呈现的最大掺杂剂浓度在1*1013cm-3到4*1017cm-3的范围内，例如，至少1*1016cm-3的最大掺杂剂浓度。相反，根据该变型，无源台面19中所包括的漂移区的上区段100-1可呈现的最大掺杂剂浓度基本等于漂移区100的下区段100-2的最大掺杂剂浓度；例如，在无源台面19内没有提供n势垒区100-3，或者至少n势垒区100-3不延伸到与虚设沟槽14之一邻近布置的任何一个无源台面19中。如图4中进一步所示的，n势垒区100-3与（p）势垒区105的穿通通道1053中的至少一个横向重叠。
与n势垒区100-3有关的其他方面将在下面进一步描述。
在一变型（未图示）中，上pn结1051甚至可以布置成低于虚设沟槽15的底部155和控制沟槽14的所述底部145（其中该示例未被图示）中的每一个。在这种情况下，虚设沟槽15的底部155和上pn结1051之间沿着竖直方向Z的距离可以小于3μm，小于2μm，或者甚至小于1μm。
例如，势垒区105沿竖直方向Z呈现在0.1μm至0.5μm范围内，在0.5μm至1μm范围内或在1μm至5μm的范围内的厚度。
沿着竖直方向Z在势垒区105与延伸到势垒区105中的沟槽之间的共同竖直延伸范围可以在例如50nm至3000nm的范围内。在实施例中，与全部沟槽或分别地至少大多数沟槽相比，势垒区105沿着竖直方向Z延伸的更远（即，向下延伸到半导体本体10内的更深水平）。
根据实施例，势垒区105可以呈现大于10Ωcm和小于1000Ωcm的电阻率，例如，大于100Ωcm和小于500Ωcm的电阻率。
势垒区105可以包括以下各项中的至少一项：硼（B）、铝（Al）、二氟化硼（BF2）、三氟化硼（BF3）或其组合。根据实施例，这些示例性材料中的相应一种可以用作掺杂剂材料。此外，可以将这些示例性材料中的相应一种注入到半导体本体10中，以形成势垒区105。
例如，势垒区105呈现大于1*1014cm-3且小于4*1017cm-3的电激活掺杂剂浓度。所述掺杂剂浓度（例如近似为1*1016cm-3）可以沿竖直方向Z延伸至少0.5μm或至少1μm。此外，势垒区105可以在虚设沟槽15的底部155延伸到势垒区105中的区域中呈现最大掺杂剂浓度。
在实施例中，势垒区105的掺杂剂浓度小于本体区102中存在的掺杂剂浓度。例如，势垒区105的最大掺杂剂浓度在本体区102中存在的掺杂剂浓度的1％至80％的范围内。
图5A-C中图示了沿竖直方向Z的第二导电类型的掺杂剂的掺杂剂浓度（CC）的示例性进程，其中实线指示第二导电类型的掺杂剂浓度（NA），而虚线指示第一导电类型的掺杂剂浓度（ND）。图5A可以涉及无源台面19，并且图5B可以涉及有源台面18，例如包括n势垒区100-3，并且图5C可以涉及有源台面18中的净掺杂剂浓度ND-NA。
应该理解，图5A-C中的进程仅出于说明目的被示意性地绘制，且未真实按比例图示。
参考图5A和5B二者，在上区段中，例如，接近第一负载端子11，掺杂剂浓度NA可以相对较高，以便提供本体区102，在有源台面18的情况下，本体区102连接到第一负载端子11，并且在无源台面19的情况下，本体区102不与第一负载端子11电连接。
仍参考图5A和5B二者，然后在台面的存在漂移区100的区段（分别为所述上区段100-1或n势垒区100-3）中，掺杂剂浓度NA迅速降低。本体区102与漂移区100的上区段100-1之间的过渡部可以在相应台面内形成所述第一pn结1021。在无源台面19不包括本体区102的区段的情况下，在第一负载端子11处开始和势垒区105的开始之间的掺杂剂浓度CC的值将因此是对应于图5A-B中所示的局部最小值LM的值。然后，例如，在相应沟槽底部155之前，掺杂剂浓度NA增加（再次），从而形成势垒区105。在漂移区100的上区段100-1和势垒区105之间的过渡部形成上PN结1051。如所示的，势垒区105可以在与相应沟槽终止所处的水平基本相同的深度水平处（例如，在虚设沟槽15的底部155的水平处）呈现其掺杂剂浓度最大值CCM。然后，掺杂剂浓度NA再次降低，从而与漂移区100的下区段100-2形成下pn结1052。
关于第一导电类型的掺杂浓度ND的进程，首先应注意的是，图5A和图5B均未反映接近接触表面的第二导电类型高掺杂接触区（参见其他附图，例如图23A-C，中的附图标记1023）也未反映源极区。更确切地，重点放在第一pn结1021和上pn结1053之间的进程上：如果没有n势垒区100-3，则值ND基本上恒定（图5A）。相比之下，在n势垒区100-3的情况下，值ND在第一pn结1021与上pn结1053之间达到局部最大值。此外，如图5B中所示，n势垒区100-3的存在可以增加第一pn结1021和上pn结1053之间的距离。
例如，如图5C中示意性图示的，相对于有源台面18，漂移区100的一部分延伸到有源台面18中（其中所述部分可以由n势垒区100-3形成）并且沿着竖直方向Z具有净掺杂剂浓度分布ND-NA，其中净掺杂剂浓度在有源台面18的竖直延伸的中心部分内具有局部最大值LMNET。净掺杂剂浓度可以是第一导电类型的掺杂剂浓度ND减去第二导电类型的掺杂剂浓度NA。有源台面18的中心部分可以是从台面顶部（例如，在半导体本体10与第一负载端子11或分别地与绝缘层112交界的竖直水平处）和台面底部（例如，与控制沟槽底部145处于相同竖直水平）移位分别总竖直台面延伸的至少10％或至少20％的部分。如图5B和图5C中示意性图示的，局部最大值LMNET可以通过沿着竖直方向Z至少改变两倍的净掺杂剂浓度ND-NA来形成。
局部最大值LMNET的值可能受到n势垒区100-3的存在/不存在的影响。n势垒区100-3的存在可以产生更明显的局部最大值LMNET，其中，例如，净掺杂剂浓度ND-NA改变大于2倍，例如大于4倍、6倍或甚至大于10倍。根据实施例，在不存在n势垒区100-3的情况下，局部最大值LMNET可能较弱，但是，净掺杂剂浓度ND-NA仍然沿着竖直方向Z至少改变两倍。
仍然参考图5C，将再次理解，净掺杂剂浓度ND-NA可以沿着竖直方向Z在第一pn结1021下方保持正值，直到达到与掺杂接触区108（例如P发射极）的界面，即，在有源台面18与p势垒区105的穿通通道1053横向重叠的情况下（参见图23A）。然而，根据实施例，同样在这种情况下，净掺杂剂浓度ND-NA在有源台面18的竖直延伸的中心部分内具有局部最大值LMNET。图5C图示了有源台面18（具有或不具有n势垒区100-3）与p势垒区105横向重叠的情况（也参见图23B）。
相反，参考图5A，在例如不包括n势垒区100-3并且与p势垒区105横向重叠的无源台面19中，同质结可以由从这些无源台面19中的本体区102沿竖直方向Z到p势垒区105的过渡区形成。
例如，电浮置势垒区105不与限定的电位电连接，例如既不电连接到第一负载端子11，也不电连接到第二负载端子12，也不电连接到控制端子13。在实施例中，电浮置势垒区105借助于具有高欧姆电阻的连接被连接到限定的电位（例如连接到触头的电位或连接到另一半导体区的电位）。例如，借助于所述高欧姆连接，在切换操作期间，势垒区105的电位与限定的电位暂时解耦。所述解耦可以在所述切换操作的时间尺度上发生，例如，在至少10ns内，或在至少100ns内，或在至少10μs内发生。例如，所述高欧姆连接的电阻大于100Ω，或大于1MΩ。
在实施例中，例如在静止状况期间测量的第一负载端子11和势垒区105之间的欧姆电阻大于100Ω，或大于1MΩ。
例如，为了确保势垒区105是电浮置的，势垒区105不延伸到过渡区1-5中；例如，如图1中所示，势垒区105可以排它地布置在有源单元区1-2内。
例如，势垒区105不延伸到过渡区1-5中。如上面已经解释的，过渡区1-5可以配备有一些IGBT单元1-1，并且因此被认为是功率半导体开关1的有源区，即也传导一部分负载电流的功率半导体开关1的一部分。
在实施例中，过渡区1-5既不包括电浮置势垒区105的区段，也不包括第二导电类型的任何其他电浮置半导体区。例如，在过渡区1-5中不包括浮置p掺杂半导体区。
如上面已经解释的，势垒区105是电浮置的，并且同时，可以将势垒区105布置为与IGBT单元1-1的至少一些沟槽接触。因此，势垒区105可以与沟槽绝缘体142、152和162交界。例如，至少源极沟槽底部165和/或至少虚设沟槽底部155延伸到势垒区105中，例如使得源极沟槽电极161、虚设沟槽电极151和势垒区105沿着竖直方向Z具有至少100nm，至少50nm或至少1000nm的共同竖直延伸范围（其中势垒区105可以沿竖直方向Z比沟槽底部延伸得更远）。
将关于图6更详细地阐明该方面，图6示例性地且示意性地图示了根据一个或多个实施例的功率半导体开关1的竖直截面的区段。
根据图6中所示的实施例，第一负载端子11可以被绝缘结构80（例如，封装）部分覆盖。在有源单元区1-2内，布置了多个所述IGBT单元1-1，每个所述IGBT单元1-1呈现示例性的接触方案/相邻关系：“SoSoSkGoDoDoDo”。在另一实施例中，采用了不同的接触方案。
有源台面18借助于所述第一接触插头113电连接到第一负载端子11，并且源极沟槽16的源电极161借助于第二接触插头115电连接到第一负载端子11。控制沟槽14的控制电极141和虚设沟槽15的虚设电极151例如借助于浇口流道电连接到控制端子13。
在过渡区1-5内，布置了一个另外的IGBT单元1-1，该另外的IGBT单元1-1也可以呈现接触方案“SoSoSkGoDoDoDo”或与其不同的接触方案。沿着第一横向方向X，还布置了一个另外的虚设沟槽15、另外的源极沟槽16和一个控制沟槽14，与它们邻近布置了一个有源台面18。因此，在过渡区1-5内，可以传导一部分负载电流。
沟槽图案也可以在边缘终止区1-3内沿第一横向方向X以不同的接触方案继续，其中在边缘终止区1-3内的这种沟槽可以是源极沟槽16。所述源极沟槽16之间的台面可以借助于第一接触插头113电连接到第一负载端子11。因此，源极沟槽16以及在这些沟槽之间的电连接到第一负载端子11的台面的布置可以形成电荷载流子排泄单元。
在边缘终止区1-3内，还可以布置第二导电类型的半导体阱区109。例如，阱区109是p型掺杂的，并且从绝缘层112沿着竖直方向Z延伸，例如，与沟槽14、15、16和16的总延伸相比延伸得更远。例如，阱区109延伸到半导体本体中与到势垒区105中大约一样深。此外，阱区109可以电连接到第一负载端子11。
仍然参考图6，势垒区105可以在有源单元区1-2和过渡区1-5之间的过渡部处终止。例如，势垒区105排它地布置在有源单元区1-2内，并且既不延伸到过渡区1-5中也不延伸到边缘终止区1-3中。
在另一侧，阱区109排它地布置在边缘终止区1-3内，并且既不延伸到过渡区1-5中也不延伸到有源单元区1-2中。如上面已经阐明的，过渡区1-5可以完全围绕有源单元区1-2，并且继而可以被边缘终止区1-3完全围绕。过渡区1-5的最小宽度W（例如，势垒区105和阱区109之间的最小距离）为1μm，其中，所述最小宽度可以大于1μm，例如，大于3μm，大于5μm或甚至大于10μm或大于20μm。沿着所述宽度W，可以存在漂移区100的一部分。
由于阱区109例如借助于所述第一接触插头113电连接至第一负载端子11，如示例性图示的，所以阱区109内的电位可以与第一负载端子11的电位基本相同。因此，借助于过渡区1-5及其最小宽度W，可以更可靠地确保势垒区105确实是电浮置的。
在实施例中，阱区109具有在1*1015至5*1018cm-3范围内的电激活最大掺杂剂浓度。它可以沿着竖直方向Z延伸，例如如沟槽14、15、16一样进一步延伸，例如向下延伸到与在势垒区105和漂移区100之间形成的下pn结1052基本上对应的水平。
在实施例中，势垒区105具有横向结构。例如，势垒区105被形成为横向结构化层，该横向结构化层遍及整个有源单元区1-2延伸，例如直至其与过渡区1-5交界。因此，势垒区105可以例如排它地布置在有源单元区1-2内并且不延伸到过渡区1-5中。在有源单元区1-2内，可以横向构造势垒区105。
例如，IGBT单元1-1根据具有第一节距的第一布局而被构造有横向结构，并且其中势垒区105的横向结构根据第二布局而构造，第二布局具有第二节距，第二节距至少是第一节距的两倍大。因此，与沟槽图案相比，势垒区105的横向结构可以更粗糙。
势垒区105的横向结构可以由多个穿通通道1053（在下文中也简称为“通道”）形成。在图7中以一般方式示例性地图示了这种概念。例如，根据第二布局，每个穿通通道1053可呈现的最大横向延伸量至少是最小沟槽宽度的两倍大和/或至少是根据第一种布局形成的最小台面宽度的两倍大。
在实施例中，一个或多个通道1053为低于功率半导体开关1的标称负载电流的10％或甚至低于1％的电流提供负载电流通道。对于较大的负载电流，整个有源单元区1-2，不管各部分是否与势垒区105在两侧重叠，都承载负载电流。因此，根据实施例，对于低于标称负载电流的10％或甚至低于1％的负载电流，不必横穿势垒区105，而是可以穿过所述一个或多个通道1053。例如，势垒区105在可以在有源台面18中引起的反向沟道的竖直投影（沿竖直方向Z）中（例如在源极区101的竖直投影中）不存在，即呈现所述通道1053。
上文，即关于不与势垒区105横向重叠的有源台面18的总体积的第一份额和确实与势垒区105横向重叠的有源台面18的总体积的第二份额，也已经更详细地阐明了前面段落中所述的可能效果。
在实施例中，一个或多个通道1053被定位和/或设置尺寸以便与源极区101的至少子集横向重叠。
例如，势垒区105可以形成“地毯”，该“地毯”布置在有源单元场1-2内并且例如基本上平行于第一负载端子11和第二负载端子12中的每一个并且借助于至少漂移区100与这些负载端子11、12中的每一个分离。势垒区105的这种地毯状构造可以被定位在半导体本体10内，使得沟槽底部145和155和/或165可以插入势垒区105中。
通道1053可以与一个或多个有源台面18横向重叠。依附到上面介绍的视觉词汇，势垒区105因此可以被实现为“拼布地毯”，其中一个或多个通道1053可以完全被漂移区100的区段填充。例如，通道1053的尺寸、位置和数量可以根据单元构造来选择。
势垒区105可以被实现为功率半导体开关1的有源单元场1-2内的连续势垒层，例如，作为所述“地毯”。如上面已经表明的，虚设沟槽底部155和/或控制沟槽底部145和或源极沟槽底部165中的每一个可以延伸到势垒区105中，例如虚设沟槽15和/或控制沟槽14和/或源极沟槽16可以延伸到势垒区105中至少100nm，至少500nm或至少1000nm。
仍然参考图7，例如，根据变型A，所述通道可具有被布置为基本上垂直于IGBT单元1-1的条状构造的条状构造。在另一个实施例中，提供了大延伸部的中央穿通通道1053（变型B）。根据变型B和D，提供了多个较小的通道1053，它们可以根据各种图案分布。
多个通道1053中的每一个可以由漂移区100的区段填充。因此，在通道1053内，可以存在n掺杂半导体区，该n掺杂半导体区呈现与漂移区的掺杂剂浓度对应的掺杂剂浓度。在将在下面进一步更详细阐明的另一实施例中，一些或所有通道1053也可以借助于（更深的）沟槽被填充。
一些实施例提供有势垒区105，其穿通通道1053根据预定义的设计规则被定位和设置尺寸。例如，可以根据设计规则来构造所述第二布局。通道1053的位置和尺寸可能对功率半导体开关1的动态行为（例如，关于接通操作期间的电压斜率（dV/dt））具有显著影响。
例如，根据这种设计规则的第一条规定，彼此邻近布置的穿通通道1053中的任意两个之间的距离小于1mm。
这种设计规则的第二条规定可以是：势垒区105布置在半导体本体10的半导体层内，该半导体层完全且排它地在有源单元区1-2内延伸并呈现总体积，其中穿通通道1053形成所述总体积的至少0.1％和至多50％，或其中穿通通道1053形成所述总体积的至少1％和至多30％，或其中穿通通道1053形成所述总体积的至少1％和至多10％。半导体层的其余体积（即势垒区105的p掺杂部分）可以由第二导电类型的半导体区形成。如上面已经表明的，即其余体积可以具有大于1*1014cm-3且小于4*1017cm-3的掺杂剂浓度（参见图5中的浓度CC），所述掺杂剂浓度存在于沿竖直方向Z的至少0.1μm或至少0.5μm的延伸部内。
这种设计规则的第三条规定可以是：不管势垒区105的通道1053如何，势垒区105都将有源单元区1-2的多个IGBT单元1-1中所包括的无源台面19彼此连接。
这种设计规则的第四条规定可以是：通道1053与有源单元区1-2的有源台面18的至少子集横向重叠。例如，所述一个或多个通道1053被定位和/或设置尺寸以便与源极区101的至少子集横向重叠。
这种设计规则的第五条规定可以是：通道1053与有源单元区1-2的控制沟槽14的至少子集横向重叠。
这种设计规则的进一步规定可以是：势垒区105至少部分地延伸到有源台面18的子集中，而例如不建立与相应控制沟槽14的接触，所述相应控制沟槽14与相应有源台面18横向侧接。例如，由此，势垒区105可以被构造为在有源台面18的子集中的相应有源台面18的区段与虚设沟槽15的底部155之间提供导电路径。因此，设计规则的规定可以是：穿通通道1053与IGBT单元1-1的一个或多个有源台面18横向重叠。例如，设计规则可以规定：关于在有源单元区1-2内存在的有源台面18的总数，穿通通道1053与有源台面18的至少1％且至多50％横向重叠。如上所述，势垒区105和有源台面18中的相应有源台面18之间的横向重叠可以部分发生；即，势垒区105不一定必须与相应有源台面18完全重叠，而是例如与相应有源台面18的台面宽度的高达10％，高达30％或高达70％重叠。
参照图8A-D，其各自示意性且示例性地图示了根据一些实施例的功率半导体开关1的水平投影的区段，将呈现势垒区105的示例性横向结构。
参照图8A-D中的每一个，势垒区105可以在有源单元区1-2内完全且排它地延伸。在有源单元区1-2内可以提供所述多个IGBT单元1-1，每个所述IGBT单元1-1包括至少一个所述控制沟槽14，所述控制沟槽14可以在不超过其一侧上与相应有源台面18横向侧接，每个有源台面18包括电连接到第一负载端子11的源极区101。即使源极区101被图示为延伸到相应控制沟槽14的左侧和右侧，规定也是：被包括在相应IGBT单元1-1中的多个控制沟槽14中的每一个与不多于一个有源台面18邻近布置。
被包括在有源区1-2中的IGBT单元1-1可以呈现如上已经解释的构造（例如，kSkGoDoG或kSoSkGoDoG或kSoSoSkGoDoG）。如上面也已经解释的，IGBT单元1-1呈现基本上沿着第二横向方向Y取向的条状构造。例如，每个IGBT单元1-1沿着第二横向方向遍及整个有源单元区1-2延伸。
在图8A-D中，图示了多个源极区101，其中仅一些被提供有相应附图标记。例如，每个所示的源极区101形成仅一个有源台面18的一部分，与有源台面18邻近布置有相应的控制沟槽14，如图8A中所示。
有源单元区1-2可以被过渡区1-5完全围绕，过渡区1-5继而可以被边缘终止区1-3完全围绕。过渡区1-5和边缘终止区1-3可以按照关于图6示例性地解释的方式构造。
如图8A-D中所示，与形成沟槽图案的布局所根据的节距相比，由通道1053的数量、尺寸和位置形成或分别限定的势垒区105的横向结构可以呈现显著更大的节距。
例如，参考图8A，通道1053可以呈现基本平行于IGBT单元1-1的条状构造的取向的取向。通道1053中的相应通道可以与多个邻近的沟槽和台面横向重叠。上面已经指出，将通道1053定位成使得它们与有源台面18的至少子集横向重叠可能是合适的，根据图8A中所示的实施例就是这种情况。在那里，选择通道1053的位置以使得通道1053与源极区101的子集重叠。因此，有源台面18的所述子集的负载电流不横穿势垒区105，而是流过其通道1053。如在图8A中进一步图示的，根据实施例，通道1053也可以在有源单元区1-2和过渡区1-5之间的过渡部处终止。
图8B中所示的实施例基本上对应于图8A中所示的实施例，其中通道1053被设置尺寸和定位以便完全集成在势垒区105内并且以便不与过渡区1-5相交。
根据在图8C中示意性且示例性地图示的实施例，通道1053呈现与IGBT单元1-1的条状构造的取向基本垂直的取向。在图9所示的透视投影中也示意性和示例性图示的这种取向可以在功率半导体开关1的切换操作期间支持阻尼或分别地避免电压摆动。图8D中所示的实施例基本上对应于图8C所示的实施例，其中通道1053被设置尺寸和定位以便完全集成在势垒区105内并且以便不与过渡区1-5相交。
现在参考图10至图11中示意性和示例性图示的实施例，作为对漂移区100的补充或替代，一些或所有通道1053也可以用IGBT单元11的沟槽的下区段填充。例如，一些或所有通道1053用控制沟槽14的下区段填充。根据图10中所示的实施例，这可以通过将控制沟槽14设计成与未填充通道1053的沟槽相比沿竖直方向Z具有更大的总延伸来实现。根据图11中所示的实施例，这可以通过提供势垒区105使得通道1053被布置在相应局部隆起内（关于竖直方向Z）来实现。
现在参考图12至19，将呈现势垒区105的另外的示例性横向结构。根据在图12至19中示意性地和示例性地图示的每个实施例，针对有源区1-2内的每个IGBT单元1-1的接触方案为“oDoDoDkGoSoSoD”。然而，如上所述，在其他实施例中，采用了不同的接触方案，其示例已经在上面进一步呈现。例如，另一个合适的示例是“kSkGoDoG”。
例如，参考图12，通道1053平行于控制沟槽14的条状构造延伸。势垒区105部分延伸到一些有源台面18中，所述有源台面18被布置成与相应控制沟槽14的每一侧邻近。如所示的，通道1053可以沿着第一横向方向X在每第五个IGBT单元1-1处出现。因此，沿着第一横向方向X在两个相邻通道1053之间的距离D可以大于500μm，例如，达到近似700μm。例如，势垒区105因此与有源区1-2内的IGBT单元1-1的总数的至少总是精确的80%完全横向重叠。有源区1-2内的IGBT单元1-1的总数的剩余20％可以例如借助于它们相应的控制沟槽14和它们相应有源台面18与通道1053横向重叠，如图12中所示。此外，还如图12中所示，阱区109没有延伸到过渡区1-5中，并且势垒区105也没有延伸到过渡区1-5中。相反，过渡区1-5将势垒区105与阱区109分离。
根据图13中所示的实施例，通道1053还可以各自被提供有较小的矩形截面并根据有源单元区1-2内的岛状图案被定位。每个通道1053可以具有在5μm至20μm的范围内的沿着第一横向方向X的宽度和在5μm至20μm的范围内的沿着第二横向方向Y的长度。
如已经关于图8A所指出的，即使在图13中图示了源极区101延伸到相应控制沟槽14的左侧和右侧，但规定还是：被包括在相应IGBT单元1-1中的多个控制沟槽14中的每一个均被布置为邻近不多于一个有源台面18。
在实施例中，对于每个通道1053，沿着第一横向方向X的宽度大于相应通道1053的沿着第二横向方向Y的长度，例如，每个通道1053的宽度长度比大于2，或甚至大于3。因此，通道可具有几何构造以便垂直于而不平行于IGBT单元1-1的条状构造延伸。这样的构造对于避免/减小控制电极141上的不期望的电压摆动/振荡可能是有益的。
沿着第一横向方向X，每个IGBT单元1-1（在图13中仅图示了其源极区101和控制沟槽14，其中，每个所示的源极区101电连接至借助于相应控制沟槽14彼此分离的两个相应有源台面18）可以与通道1053之一横向重叠。沿着第二横向方向Y，每个IGBT单元1-1可以与多个通道1053横向重叠。例如，相邻的两个通道1053之间沿第一横向方向X的距离Dx在几微米（例如3μm至5μm）的范围内。此外，相邻的两个通道1053之间沿第二横向方向Y的距离Dy可以在几微米（例如5μm至20μm，例如近似15μm）的范围内。
沿着第二横向方向Y，源极区101可以以0.1μm至20μm的范围内的距离Ds定位。例如，每个通道1053沿着第二横向方向Y与至少三个源极区101横向重叠。
在图14中示意性且示例性地图示了类似的构造。沿着第一横向方向X，每个IGBT单元1-1可以与一个通道1053横向重叠。沿着第二横向方向Y，每个IGBT单元1-1可以与多个通道1053横向重叠，其中与图13中所示的实施例相比，沿着第二横向方向的距离Dy增加。
例如，通道1053与每个虚设沟槽15均不横向重叠。相反，一些或每个虚设沟槽15可以延伸到势垒区105中。例如，通道1053与控制沟槽14和源极沟槽16部分重叠。
在图15中示意性和示例性地图示的势垒区105的横向结构基本上对应于在图13和14中的每一个中图示的结构。相应地，沿第一横向方向X，每个IGBT单元1-1可以与一个通道1053横向重叠。沿着第二横向方向Y，每个IGBT单元1-1可以与多个通道1053横向重叠，其中沿第二横向方向的距离Dy与图14中所示的实施例相比增加。例如，相邻的两个通道1053之间沿第二横向方向的距离Dy在几微米（例如1µm至2000µm）的范围内。
根据图16中示意性和示例性图示的变型，势垒区105的横向结构具有棋盘状图案。根据实施例，势垒区105的总体积的大约50％由通道1053构成（例如，被漂移区100的相应区段填充），并且势垒区105的其余50％是p掺杂区。例如，每个通道1053可呈现矩形截面。每个通道1053可以具有沿着第一横向方向X的一定宽度以便与三个相邻的IGBT单元1-1重叠，并且具有沿着第二横向方向Y的一定长度以便与三个相邻的源极区101重叠。沿第二横向方向Y，源极区101可以位于在上面给出的范围内的距离Ds内。如所示的，根据图16的实施例并且与图14中所示的实施例相反，通道1053可以与虚设沟槽15横向重叠。
根据图17中示意性和示例性图示的另一变型，与图16中所示的横向结构相比，通道1053的体积份额可以从50％减小到小于20％。每个通道1053可以具有沿着第一横向方向X的一定宽度以便与三个相邻的IGBT单元1-1重叠，并且具有沿着第二横向方向Y的一定长度以便与三个相邻的源极区101重叠。沿第二横向方向Y，源极区101可以位于在上面给出的范围内的距离Ds内。再次，如所示的，也根据图17的实施例并且与图14中所示的实施例相反，通道1053可以与虚设沟槽15横向重叠。此外，两个相邻通道1053之间沿第一横向方向X的距离Dx可以达到三个相邻IGBT单元1-1的总宽度。沿着第二横向方向Y的距离Dy可以大于距离Dx。例如，两个相邻的通道之间沿着第二横向方向Y的距离Dy可以达距离Ds的至少八倍。
根据图18中示意性和示例性图示的实施例，在保持通道1053的尺寸相对于图17中所示的实施例不变的同时，可以增加通道1053的密度，并且因此，距离Dx和Dy减小。如图17和18中进一步所示的，通道1053可被定位成使得沿着第二横向方向Y处于距离Dy的相邻的两个通道1053沿着第一横向方向X不呈现横向重叠（如图17中所示）或者定位成使得沿第一横向方向X处于距离Dx的相邻的两个通道1053沿第二横向方向Y不呈现横向重叠（如图18中所示）。
根据图19中示意性和示例性图示的实施例，在保持通道1053的尺寸相对于图17中所示的实施例不变的同时，可以减小通道1053的密度，因此，距离Dx和Dy增加。
势垒区105的横向结构的进一步变化是可能的。如已经关于图8A所指出的，还根据图12-19的实施例，应当理解，即使源极区101被图示为延伸到相应控制沟槽14的左侧和右侧，规定也是：在相应IGBT单元1-1中所包括的多个控制沟槽14中的每一个被布置为邻近于不多于一个有源台面18。
例如，势垒区105的横向结构的每个变化，例如如它们在图7至19中示例性和示意性地图示的那样，遵守设计规则的以下规定中的一项或多项：
（i）彼此邻近布置的穿通通道1053中任意两个穿通通道1053之间的距离（例如，所述距离Dx和Dy）小于1mm；
（ii）势垒区105被布置在半导体本体10的所述半导体层内，该半导体层完全且排它地在有源单元区1-2内延伸并且呈现总体积，其中，穿通通道1053形成所述总体积的至少0.1％和至多50％，或者其中穿通通道1053形成所述总体积的至少1％和至多30％，或者其中穿通通道1053形成所述总体积的至少1％和至多10％。半导体层的其余体积，即势垒区105的p掺杂部分，是由第二导电类型的半导体区形成的；
（iii）不管势垒区105的通道1053如何，势垒区105仍将有源单元区1-2的多个IGBT单元1-1中所包括的无源台面19彼此连接；
（iv）通道1053与有源单元区1-2的有源台面18的至少子集横向重叠（例如，一个或多个通道1053被定位和/或设置尺寸以便与至少有源台面18的源极区101的子集横向重叠；
（v）通道1053与至少有源单元区1-2的控制沟槽14的子集横向重叠；
（vi）势垒区105完全且排它地在有源单元区1-2内延伸（并且不延伸到过渡区1-5中）；
（vii）势垒区105至少部分地延伸到有源台面18的子集中（例如，不建立与相应控制沟槽14的接触，该相应控制沟槽14与相应有源台面18横向侧接）。例如，由此，势垒区105可以被构造为在有源台面18的子集中的相应有源台面的区段与虚设沟槽15的底部155之间提供导电路径；
（viii）根据具有第二节距的第二布局构造势垒区105的横向结构，第二节距至少是第一节距的两倍（IGBT单元1-1根据具有第一节距的第一布局被构造为具有横向结构，如上所述）；
（ix）如果存在的话（例如，当功率半导体开关1被构造为RC-IGBT时），通道1053可以与电连接到第二负载端子12的n型发射极横向重叠。
如上面已经解释的，势垒区105的位置和/或横向结构（例如，由一个或多个通道1053形成）可以允许将有源台面18的总体积划分成第一份额和第二份额，第一份额不与势垒区105横向重叠，并且第二份额与势垒区105横向重叠。如上所述，有源台面18的第一份额与势垒区105的至少一个通道1053横向重叠或者与漂移区100的不存在势垒区105的另一区段（例如，在过渡区1-5内）横向重叠。相反，有源台面18的第二份额与势垒区105横向重叠。例如，由第二份额传导的负载电流横穿势垒区105。如上面已经进一步解释的，在实施例中，第一份额被构造为承载至少在设计功率半导体器件所针对的标称负载电流的0％至100％范围内的负载电流。第二份额可以被构造为仅在负载电流超过标称负载电流的至少0.5％时才承载负载电流。因此，有源台面18的第一份额可以被认为是“点火体积”，其例如在功率半导体开关1的接通期间开始传导负载电流，而第二份额最初保持不活动。然后，如果负载电流超过标称负载电流的至少0.5％的阈值（其中该阈值可以高于0.5％，例如，高于1％，例如，至少5％或至少10％），则势垒区105可以变得更有导电性，使得第二份额也可以承载负载电流。
现在参考图20，将描述可以在本文描述的每个实施例中提供的另外的特征。
图20图示了平行于ZY平面（不平行于ZX平面）的竖直截面的区段。根据所述另外的特征，开关1包括与至少一个IGBT单元1-1相关联的交叉沟槽结构1415。
交叉沟槽结构1415将所述至少一个IGBT单元1-1的至少一个控制沟槽14、至少一个虚设沟槽15和至少一个另外的（控制或虚设）沟槽彼此合并。例如，交叉沟槽结构1415基本垂直于至少一个控制沟槽14、至少一个虚设沟槽15以及至少一个另外的（控制或虚设）沟槽的条状构造延伸，例如，基本上沿着第一横向方向X延伸，例如，与其他沟槽14、15、16相比在总深度方面偏离不超过1微米。例如，所述合并借助于交叉沟槽结构1415的沟槽电极和沟槽绝缘体中的至少一个而发生，使得在发生合并的区域中所述沟槽或不借助于半导体本体10而彼此分离。
交叉沟槽结构1415沿着竖直方向Z与所述至少一个IGBT单元1-1的多个沟槽14、15至少部分重叠。因此，与所述至少一个IGBT单元1-1的多个沟槽14、15一样，交叉沟槽结构1415可以从半导体本体表面沿着竖直方向Z延伸到半导体本体10中。
在实施例中，交叉沟槽结构1415布置在过渡区1-5中。例如，有源单元区1-2中的本体区102的一部分和边缘终止区1-3中的阱区109可以至少借助于交叉沟槽结构1415彼此分离。此外，交叉沟槽结构1415可以被构造为将有源单元区1-2中的本体区102的所述部分和边缘终止区1-3中的阱区109彼此电隔离，或者分别地，至少对有源单元区1-2中的本体区102的所述部分与边缘终止区1-3中的阱区109之间的电隔离有贡献。本体区102的所述部分可以存在于（一个或多个）无源台面19中。
此外，如果存在的话，有源单元区1-2中的势垒区105和边缘终止区1-3中的阱区109可以至少借助于交叉沟槽结构1415彼此分离。此外，交叉沟槽结构1415可以被构造为将有源单元区1-2中的势垒区105和边缘终止区1-3中的阱区109彼此电隔离，或者分别地，至少对有源单元区1-2中的势垒区105与边缘终止区1-3中的阱区109之间的电隔离有贡献。
例如，在横向方向（例如，图20中的第二横向方向Y）位于电浮置势垒区105和阱区109之间的漂移区100的一部分在所述横向方向上具有至少1μm的横向延伸。此外，如图20中所示，交叉沟槽结构1415可以与漂移区100的该部分横向重叠。
在实施例中，阱区109不与交叉沟槽结构1415的底部横向重叠。如还将关于图25所解释的，当从边缘终止区1-3朝着有源单元区1-2延伸时，阱区109在深度方面（沿竖直方向Z）可能会减小，并且甚至在交叉沟槽结构1415处终止。但是，例如，阱区109不会在交叉沟槽结构1415的底部下方朝向有源单元区1-2延伸；相反，例如，仅在交叉沟槽结构1415的面对边缘终止区1-3的侧壁的上50％处建立交叉沟槽结构1415和阱区109之间的最终接触。
如在图21A中（和在图26中）更清楚地图示的，交叉沟槽结构1415可以与有源单元区1-2的多于仅一个IGBT单元1-1相关联，例如，与有源单元区1-2的多个或甚至全部IGBT单元1-1相关联。例如，像过渡区1-5一样，交叉沟槽结构1415甚至可以围绕整个有源单元区1-2。换句话说，每个IGBT单元1-1可以与一个交叉沟槽结构1415相关联，并且可选地，交叉沟槽结构1415可以彼此联合以形成闭合结构。在其他实施例中，每个IGBT单元1-1可以与一个交叉沟槽结构1415相关联，并且可选地，交叉沟槽结构1415不彼此联合，而是彼此分离的。
如图21A中进一步所示的，交叉沟槽结构1415可以例如在过渡区1-5的两个相对区段处沿第一横向方向X以及在过渡区1-5的另外两个相对区段处沿第二横向方向Y线性延伸。
在图21A中，为简单起见，IGBT单元1-1被图示为仅具有控制沟槽14和两个邻近的虚设沟槽15。然而，每个IGBT单元1-1可以包括另外的沟槽，例如以便呈现上述接触方案之一，例如，kSkGoDoG、kSoSkGoDoG和kSoSoSkGoDoG之一。
如所示的，接合到交叉沟槽结构1415中的沟槽14、15可以在交叉沟槽结构1415处终止。在另一个实施例中，接合到交叉沟槽结构1415中的沟槽14、15甚至可以穿过交叉沟槽结构1415并朝向边缘终止区1-3进一步延伸到过渡区1-5中，或甚至延伸到边缘终止区1-3中。相反，如果存在，则源极沟槽16例如不接合到交叉沟槽结构1415中，而是在到达交叉沟槽结构1415之前终止（例如，参见图26）。
在实施例中，势垒区105仅布置在交叉沟槽结构1415的边界内，而不是在其外部。此外，阱区109可以仅布置在交叉沟槽结构1415的边界的外部，而不是在其内部。
现在参考图21B，交叉沟槽结构1415可以包括交叉沟槽电极14151，交叉沟槽电极14151可以例如将控制沟槽电极141、虚设沟槽电极151和另外的虚设沟槽电极151中的每个彼此电连接。交叉沟槽电极14151可以借助于交叉沟槽绝缘体14152与半导体本体10电绝缘。在实施例中，与控制沟槽电极141和虚设沟槽电极151相反，源极沟槽电极161（如果存在的话））当然不与交叉沟槽电极14151电连接。
在另一个实施例中，如图21C中所示，交叉沟槽结构1415基本上仅由交叉沟槽绝缘体14152组成并且不呈现自己的电极。
在又一些其它实施例中，例如，如图21D中所示，交叉沟槽结构1415包括交叉沟槽电极14151，该交叉沟槽电极14151电连接到与控制端子13的电位不同的电位，例如电连接到第一负载端子11，或另一实施例，交叉沟槽电极14151电浮置。例如，如果交叉沟槽电极14151电连接到第一负载端子11，并且如果存在的话，IGBT单元1-1的源极沟槽电极161可以按照与关于如图21B中所示的虚设沟槽电极141和控制沟槽电极151描述的类似的方式与交叉沟槽电极14151合并。
交叉沟槽结构1415可以例如呈现与IGBT单元1-1的沟槽14、15、16基本相同的宽度和/或基本相同的深度，与其他沟槽14、15、16相比在总深度方面偏差不超过1微米。例如，为了确保交叉沟槽结构1415呈现与沟槽14、15、16基本相同的深度（沿竖直方向Z），使沟槽布局渐缩所根据的技术是已知的，其中沟槽14、15、16与交叉沟槽结构1415相交。
如上所述，交叉沟槽结构1415可各自被布置在过渡区1-5内。替代地，交叉沟槽结构1415可以被布置在有源单元区1-2内，或者，分别地，除了可以各自被布置在过渡区1-5内的交叉沟槽结构1415之外，具有相同构造的另外的交叉沟槽结构（未图示）也可以布置在有源单元区1-2中。例如，可以通过应用被称为间隔物沟槽的技术（例如，通过局部地扩宽控制沟槽14和虚设沟槽15的布局以便被合并，使得沟槽绝缘体142、152沿着台面宽度延伸以便彼此联合）来建立有源单元区1-2中的所述另外的（和可选的）交叉沟槽结构。例如，也可以将这种技术应用于在过渡区1-3中形成交叉沟槽结构1415。
现在将参考图22A-C和图23A-C。图22A-C示意性且示例性地图示了根据一个或多个实施例的开关1的有源单元区1-2的水平投影的区段，并且图23A-C示意性且示例性地图示了根据一个或多个实施例的开关1的竖直截面的对应区段（图23A沿图22A中所示的线AA'，图23B沿图22B中所示的线BB'，并且图23C沿图22C中所示的线CC′）。
根据图22A-C和图23A-C中所示的实施例，每个IGBT单元1-1呈现接触方案“kSoSkGoDoG”，即，一个虚设沟槽15、两个控制沟槽14、两个源极沟槽16、两个有源台面18和三个无源台面19以相邻关系布置（沟槽用粗体）
18-16-19-16-18-14-19-15-19-14（=“kSoSkGoDoG”）。
此外，根据图22A-C和图23A-C中所示的实施例，开关1呈现第二导电类型的势垒区105（本文也称为p势垒区105）和第一导电类型的另外的势垒区100-3（本文也称为n势垒区100-3）。
p势垒区105可以按照如上面详细描述的方式被构造为例如具有穿通通道1053的横向结构化半导体层。
根据一个或多个实施例，例如，如图22A-C和图23A-C中示例性图示的，n势垒区100-3也被横向构造，例如至少沿着第一横向方向X。例如，n势垒区被布置在有源单元区1-2内（例如，仅在其内），并且例如不延伸到边缘终止区1-3中，或者甚至不延伸到过渡区1-5中。像p势垒区105一样，n势垒区可以被构造为与有源单元区1-2一起延伸的横向结构化半导体层。
在实施例中，p势垒区105和n势垒区100-3二者均呈现相应横向结构。例如，n势垒区100-3的横向结构可以不同于p势垒区105的横向结构（其在图22A-C和图23A-C中示例性地图示）。例如，p势垒区105的通道1053可以与n势垒区100-3横向重叠。
例如，n势垒区100-3包括平行于沟槽14、15和16的条状构造延伸的多个条带，并且每个IGBT单元1-1可以包括n势垒区100-3的条带之一，如图22A-C和图23A-C中示例性图示的。
此外，p势垒区105可以沿着竖直方向Z比n势垒区100-3延伸得更远，并且n势垒区100-3可以逆着竖直方向Z比p势垒区100-5延伸得更远。因此，可以将p势垒区105布置成比n势垒区100-3更接近第二负载端子12，并且可以将n势垒区100-3布置成比p势垒区105更接近于第一负载端子。
例如，根据图22A-C和图23A-C中所示的实施例，并且如图23A中最佳图示的，在每个IGBT单元1-1中，n势垒区100-3与p势垒区105的通道1053部分重叠。
此外，在实施例中，n势垒区100-3例如不延伸到仅由虚设沟槽14和/或控制沟槽15横向限制的那些无源台面中。例如，n势垒区100-3仅延伸到有源台面18中，并且如果存在的话，仅延伸到由两个源极沟槽16横向限制的那些无源台面19中，如图22A-C和图23A-C中所示的。例如，n势垒区100-3至少被实现为具有与p势垒区的通道1053横向重叠的那些有源台面18。
n势垒区100-3例如关于竖直方向Z被布置在本体区102和p势垒区105之间。
例如，在每个IGBT单元1-1中，本体区102将n势垒区100-3与源极区101分离；例如，n势垒区100-3不与源极区101接触，而是借助于本体区102与之分离。
图22A中的线AA′沿着邻近的IGBT单元1-1的源极区101延伸，也如图23A中所示的。如图23A中进一步示出并且在图24中甚至更清楚地示出的，本体区102可以包括第二导电类型的高掺杂接触区1023，高掺杂接触区1023允许与第一负载端子11的低欧姆连接。例如，如在图23A和24中图示的，源极区101和高掺杂接触区1023可以彼此邻近布置，并且在有源台面18内，都与第一接触插头113接触。
如图23B中所示，在每个IGBT单元1-1内，n势垒区100-3和p势垒区105可以彼此横向重叠。例如，当n势垒区100-3不沿着第二横向方向Y而是仅沿着第一横向方向X被横向地构造而p势垒区105可以在两个横向方向X和Y上都被横向地构造时，这可能发生，如上文详细描述的。
已经关于图5A-B解释的方面也在图23B’中被示意性地图示：n势垒区100-3的分别存在或不存在可以影响在本体区102和在其下方布置有第一导电类型的半导体区（即上漂移区区段100-1或较高掺杂的n势垒区100-3）之间形成的第一pn结1021的竖直水平。例如，根据一个或多个实施例，在n势垒区100-3不延伸到其中的台面中形成的第一pn结1021'与在n势垒区100-3延伸到其中的台面中形成的第一pn结1021相比被布置得更深（关于竖直方向Z）。例如，这些种类的第一pn结1021和1021’之间的深度差达至少200nm或至少1μm。例如，由于在一些台面中不存在n势垒区100-3，这些台面的本体区102甚至可以与p势垒区105形成同质结，如以上关于图5A进一步解释的。在这种情况下，相应地，将仅存在部分pn结1021’或甚至完全没有pn结1021’。
换句话说，至少一个无源台面19和至少一个有源台面18二者都可以包括本体区102的区段，其中，根据实施例，无源台面19中的本体区区段102沿着竖直方向Z比有源台面18中的本体区区段102延伸得更远。
例如，在有源单元区1-2中，在不包括n势垒区100-3并且与p势垒区105横向重叠的那些无源台面19中，所述同质结可以由从这些无源台面19中的本体区102到p势垒区105沿竖直方向Z的过渡部形成。然而，由于这些台面中的本体区102例如可以是电浮置的（不电连接到第一负载端子11）），即使在形成所述同质结的情况下，p势垒区105也保持电浮置。
现在参考图23C，其示出了一个有源台面18的平行于YZ平面的竖直截面的区段（未图示第一接触插头113），源极区101可以在第二横向方向Y上被横向构造，这已经在先前的附图（例如，图9）中示出。此外，沿着第二横向方向Y，有源台面18可以包括：第一区段，在第一区段中在竖直方向上彼此上下布置有源极区101、本体区102、n势垒区100-3和p势垒区105；以及第二区段，在第二区段中在竖直方向上彼此上下布置有源极区101、本体区102、n势垒区100-3和p势垒区105的通道1053（例如，漂移区区段）。
关于图25A-B至29，将描述交叉沟槽结构1415的其他可选方面。
图25A示意性且示例性地图示了根据一个或多个实施例的开关1的水平投影的区段，并且图25B是沿图25A中的线DD'的竖直截面的对应区段。
图25A-B中所示的开关1的IGBT单元1-1具有与图22A-C中所示的接触方案相同的接触方案，即，每个单元1-1具有以相邻关系布置的一个虚设沟槽15、两个控制沟槽14、两个源极沟槽16、两个有源台面18和三个无源台面19（沟槽用粗体）
18-16-19-16-18-14-19-15-19-14（=“kSoSkGoDoG”）。
上面关于p势垒区105和n势垒区100-3叙述的内容可以等同地应用于图25A-B至29中所示的实施例。如图25A中示例性示出的，n势垒区100-3可以终止于有源单元区1-2内，并且例如不延伸至边缘终止区1-3中。
如上面进一步解释的并且也在图25A中图示的，在每个IGBT单元1-1中，虚设沟槽15被布置在两个控制沟槽14之间，而在两个控制沟槽14之间没有源极沟槽16或其他沟槽。
对于每个IGBT单元1-1，开关1可以包括关联的交叉沟槽结构1415。如上面所解释的，对于每个单元1-1，相应关联的交叉沟槽结构1415将虚设沟槽15和两个控制沟槽14中的每个彼此合并。作为控制沟槽14和虚设沟槽15，交叉沟槽结构1415沿着竖直方向Z延伸到半导体10中（参见图25B）。
图25A图示了交叉沟槽结构1415的布局，其中可以应用上面提到的沟槽渐缩技术，例如，以确保交叉沟槽结构1415沿着竖直方向延伸大约与沟槽14、15、16一样远。另外，交叉沟槽结构1415可以包括两个交叉沟槽1415-1和1415-2（参见图26），每个交叉沟槽将两个邻近的沟槽14、15彼此耦合，如图25A中所示，其中两个交叉沟槽1415-1和1415-2可以沿着第二横向方向Y彼此横向移位。
图25B示出了沿图25A中的线DD'的竖直截面的区段，即无源台面19的由虚设沟槽15和一个控制沟槽14横向限制的区段。因此，交叉沟槽结构1415可以被布置在过渡区1-3中并且关于第二横向方向Y布置在p势垒区105和阱区109之间。与其他沟槽14、15、16一样，交叉沟槽结构1415包括借助于交叉沟槽绝缘体14152与半导体本体10电绝缘的交叉沟槽电极14151。如上面所解释的（例如，关于图21B），交叉沟槽结构1415（或者，分别地，交叉沟槽1415-1和1415-2）中的（一个或多个）交叉沟槽电极1415可以与虚设沟槽电极151和控制沟槽电极141电连接。
在实施例中，例如如图25中所示，交叉沟槽结构1415穿透本体区102，例如，以便将布置在有源单元区1-2内的无源台面19中的本体区102与边缘终止区1-3的阱区109分离。例如，与作为在有源单元场1-2中的有源台面18的部分的那些本体区102不同，作为有源单元场1-2中的无源台面19的部分的那些本体区102将不被电连接到第一负载端子11或任何其他限定的电位。换句话说，根据实施例，作为无源台面的部分的那些本体区102是浮置的。阱区109例如电连接至第一负载端子11。因此，为了确保作为有源单元场1-2中的无源台面19的部分的那些本体区102保持与第一负载端子11基本解耦，交叉沟槽结构1415可以被构造为将阱区109与作为有源单元场1-2中的无源台面19的部分的那些本体区102电隔离。例如，阱区109甚至可以接触交叉沟槽结构1415的一侧，并且交叉沟槽结构的另一侧可以被所述本体区102之一接触。
图26图示了交叉沟槽结构1415的交错布置的示例性实施方式（其中，接触方案不同于图25A中所示的接触方案）。例如，交叉沟槽结构1415包括第一交叉沟槽1415-1、第二交叉沟槽1415-2和第三交叉沟槽1415-3。例如，交叉沟槽结构1415利用顺序布置的第一交叉沟槽1415-1、第二交叉沟槽1415-2和第三交叉沟槽1415-3围绕整个有源单元场1-2（例如如图21A中所示）。例如，交叉沟槽结构1415是围绕整个有源单元场1-2的不间断结构（例如，如图21A中所示），例如从而有助于将边缘终止区1-3与有源单元场1-2解耦。如上所述，这种解耦可以例如包括将有源单元场1-2中的无源台面的本体区102与阱区109电隔离。
第一和第二交叉沟槽1415-1和1415-2可以将控制沟槽14和虚设沟槽彼此耦合（例如，甚至借助于交叉沟槽电极）。第三交叉沟槽1415-3可以例如与有源台面18相交并且将邻近的第一交叉沟槽1415-1和第二交叉沟槽1415-2彼此耦合。
在实施例中，每个控制沟槽14和每个虚设沟槽15合并到交叉沟槽结构1415中，而每个源极沟槽16借助于半导体本体10而与交叉沟槽结构1415分离，如图26中所示。例如，每个源极沟槽16与交叉沟槽结构1415之间沿着第二横向方向Y的距离达至少控制沟槽绝缘体142的宽度（沿着第一横向方向X的宽度）、有源台面18之一的宽度、或者至少1μm、至少2μm、或者至少3μm。
例如，由于由交叉沟槽结构1415在过渡区1-3中形成的闭合布置，源极沟槽16不会（不同于控制沟槽14和虚设沟槽15）从有源单元区1-2朝向边缘终止区1-3无缝延伸到过渡区1-5中，而是在到达由交叉沟槽结构1415在过渡区1-3中形成的闭合布置之前终止，例如如上所述，在距面向有源单元区1-2的交叉沟槽结构（即，相应第三交叉沟槽1415-3）的侧壁的距离为至少1μm，至少2μm或至少3μm处终止。此外，在过渡区1-5中和在边缘终止区1-3中的源极沟槽16的“解耦”延伸部可以包括连接到与第一负载端子11的电位不同的电位的沟槽电极。
关于图27-29，将描述交叉沟槽结构1415的一些其他可能的布置。
图27-29示出了过渡区1-5的两个相对区段（例如，也参照图21B，“上区段”和“下区段”（就Y方向而言））。
根据图27和29中所示的实施例，每个IGBT单元1-1呈现接触方案“SkGoSoDoSoGkSo”，即，按相邻关系布置（沟槽用粗体）的一个虚设沟槽15、两个控制沟槽14、四个源极沟槽16、两个有源台面18（被第一接触插头113接触）以及五个无源台面19，16-18-14-19-16-19-15-19-16-19-14-18-16-19。
因此，应当理解，可以借助于交叉沟槽结构1415彼此互连的控制沟槽14和虚设沟槽15不必一定布置成彼此邻近。
根据图28中所示的实施例，每个IGBT单元1-1呈现稍微修改的接触方案“SkGoDoSoGkSo”，即，按相邻关系布置（沟槽用粗体）的一个虚设沟槽15、两个控制沟槽14、三个源极沟槽16、两个有源台面18（由第一接触插头113接触）以及四个无源台面19：16-18-14-19-15-19-16-19-14-18-16-19。
因此，还关于图28，应当理解，可以借助于交叉沟槽结构1415彼此互连的控制沟槽14和虚设沟槽15不必一定布置成彼此邻近。
因此，根据图27-29中所示的实施例并且如上面所解释的，对于每个IGBT单元1-1，提供了一个关联的交叉沟槽结构1415，相应IGBT单元1-1的每个控制沟槽14和每个虚设沟槽15合并到该交叉沟槽结构1415中。如上面所解释的，每个交叉沟槽结构1415可以包括相应的交叉沟槽电极14151，交叉沟槽电极14151可以电连接到相应的控制沟槽电极141和虚设沟槽电极151。相应的控制沟槽电极141和虚设沟槽电极151甚至可以被布置成与交叉沟槽电极14151接触（参见图21B）。
根据图27-29中所示的实施例，IGBT单元1-1的交叉沟槽结构1415不形成围绕整个单元场1-2的不间断结构。相反，包括两个有源台面18、在两个有源台面18之间的两个源极沟槽16以及被这两个源极沟槽16横向限制的无源台面19的相应单元部分无缝地合并到过渡区1-5中。根据实施例，被交叉沟槽结构1415的不间断部分合并在一起的控制沟槽电极141的第一子集连接到控制端子13，而被交叉沟槽结构1415的第二不间断部分合并在一起的控制沟槽电极141的第二子集被连接到另外的控制端子。
根据图27-29中所示的实施例，并且如上面已经解释的，源极沟槽16例如不合并到交叉沟槽结构1415中，而是例如沿着第二横向方向Y从其移位一个或多个微米。这可以在有源单元场1-2内产生梳状嵌入的一些源极沟槽16，即，由各自是控制沟槽14或虚设沟槽15的两个沟槽（它们借助于交叉沟槽结构1415彼此耦合）横向限制的那些源极沟槽16。根据图27，每个IGBT单元1-1包括两个这样的梳状嵌入式源极沟槽16，而根据图28，每个IGBT单元1-1仅包括一个这样的梳状嵌入式源极沟槽16。
图29示出了图26的一种变型，根据该变型，每个IGBT单元1-1的虚设沟槽15以梳状方式按照每两个邻近的源极沟槽16被嵌入。为此目的，每个IGBT单元1-1可以包括源极沟槽互连结构167，源极沟槽互连结构167互连相应IGBT单元1-1的两个源极沟槽16，并且可以类似地被构造为交叉沟槽结构1415。源极沟槽互连结构167例如可以布置在有源单元场1-2的外围中，布置在有源单元场1-2与过渡区1-3交界的区中。例如，梳状嵌入式虚设沟槽15不合并到源极沟槽互连结构167中，而是沿着第二横向方向Y从其移位（例如，类似于其他源极沟槽16不合并到交叉沟槽结构1415中）。
本文所述的一个或多个或所有实施例可各自进一步呈现以下特征中的一个或多个：
（i）例如，在每个IGBT单元1-1中，有源台面18由一个控制沟槽14和一个源极沟槽16横向限制（例如，沿着第一横向方向X）。
（ii）例如，在每个IGBT单元1-1中，另外的势垒区100-3（本文也称为n势垒区）仅被实现在（一个或多个）有源台面18中和由两个源极沟槽16横向限制的（一个或多个）无源台面19中。相反，例如，n势垒区100-3未被布置在由控制沟槽14和/或虚设沟槽15横向限制的那些无源台面19中。例如，n势垒区100-3排它地延伸到由一个控制沟槽14和一个源极沟槽16或由两个源极沟槽16横向限制的那些台面18、19中。
（iii）例如，至少90％的IGBT单元1-1中的每一个或甚至每个IGBT单元1-1与p势垒区105至少部分横向重叠。
（iv）例如，每个IGBT单元1-1具有例如布置在过渡区1-5中的关联的交叉沟槽结构1415，其中，该交叉沟槽结构1415合并相应IGBT单元1-1的至少一个控制沟槽14、至少一个虚设沟槽15和至少一个另外的控制或虚设沟槽14、15。
（v）例如，每个IGBT单元1-1呈现相同的接触方案，例如（使用上面介绍的缩写）以下各项之一
（1）kSkGoDoG
（2）kSoSkGoDoG
（3）kSoSoSkGoDoG
（vi）例如，以上标识的示例性接触方案（1）至（3）以及本文中提及的其他示例性接触方案可以允许开关1以不同的控制电压进行操作。例如，如上所述，除了控制端子13之外，开关1还可以包括（未图示的）另外的控制端子，并且例如，每个第二IGBT单元1-1基于从控制端子13提供给每个第二IGBT单元1-1的（一个或多个）相应控制电极141的控制信号进行操作，并且每个其它的第二IGBT单元1-1基于从所述另外的控制端子提供给每个其它的第二IGBT单元1-1的（一个或多个）相应控制电极141的控制信号进行操作。因此，示例性描述的接触方案甚至将允许利用多于两个控制信号来操作开关。
本文也提出一种方法。该方法包括处理功率半导体开关。经处理的功率半导体开关包括第一负载端子和第二负载端子。经处理的功率半导体开关被构造为在所述端子之间沿竖直方向传导负载电流。处理功率半导体开关包括形成：具有第一导电类型的漂移区的有源单元区；边缘终止区，具有第二导电类型的阱区，用于电连接至第一负载端子；多个IGBT单元，布置在有源单元区内，其中，每个IGBT单元包括沿竖直方向延伸到漂移区中并且横向限制多个台面的多个沟槽。所述多个沟槽包括：至少一个控制沟槽，具有用于控制负载电流的控制电极；至少一个虚设沟槽，具有虚设电极，用于电耦合至控制电极。至少一个另外的沟槽，具有另外的沟槽电极，所述至少一个另外的沟槽是另外的控制沟槽和另外的虚设沟槽之一。所述多个台面包括：至少一个有源台面，用于电连接到有源单元区内的第一负载端子并被构造为传导至少一部分负载电流，其中包括在相应IGBT单元中的多个控制沟槽中的每一个被布置为邻近于不多于一个有源台面；至少一个无源台面，被布置为邻近于所述至少一个虚设沟槽并且不电连接到所述第一负载端子。处理功率半导体开关还包括：形成与至少一个IGBT单元相关联的交叉沟槽结构，该交叉沟槽结构把如下各项中的每一项彼此合并：所述至少一个IGBT单元的至少一个控制沟槽、至少一个虚设沟槽和至少一个另外的沟槽，其中，所述交叉沟槽结构沿着所述竖直方向与所述至少一个IGBT单元的所述多个沟槽至少部分地重叠。
该方法的示例性实施例对应于上面提出的开关1的示例性实施例。
例如，该方法的实施例包括形成（p）势垒区105。这可以例如包括实施一个或多个第一注入处理步骤和/或一个或多个第一光刻处理步骤，例如用于提供具有横向结构的势垒区105，如上面关于附图所提到的。
例如，该方法的实施例包括形成另外的（n）势垒区100-3。例如，这可以包括实施一个或多个第二注入处理步骤和/或一个或多个第二光刻处理步骤，例如，用于提供具有横向结构的另外的势垒区100-3，例如，如上面关于附图所提到的。例如，所述另外的势垒区100-3被提供有与势垒区105的横向结构不同的横向结构。
在实施例中，形成交叉沟槽结构1415可以包括应用沟槽渐缩技术，例如，以确保交叉沟槽结构1415沿着竖直方向Z延伸基本如IGBT单元1-1的沟槽14、15、16一样远，例如使得交叉沟槽结构1415与其它沟槽14、15、16相比在总深度方面偏差不多于1微米。
在上面解释了与功率半导体开关和对应的处理方法有关的实施例。例如，这些半导体开关基于硅（Si）。因此，单晶半导体区或层（例如半导体本体10及其区/区域）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶硅或非晶硅。
然而，应当理解，半导体本体10及其区/区域可以由适合于制造半导体器件的任何半导体材料制成。这种材料的示例包括但不限于：诸如硅（Si）或锗（Ge）之类的单质半导体材料；诸如碳化硅（SiC）或硅锗（SiGe）之类的IV族化合物半导体材料；二元、三元或四元III-V半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓砷（InGaAsP）；以及二元或三元II-VI半导体材料，诸如仅举例为碲化镉（CdTe）和汞碲化镉（HgCdTe）。前述半导体材料也称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体器件应用，目前主要使用Si、SiC、GaAs和GaN材料。
为了便于描述以解释一个元件相对于第二元件的定位，使用了空间相对术语，诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等。这些术语意图涵盖相应器件的不同取向以及与图中所描绘的取向不同的取向。此外，诸如“第一”、“第二”等之类的术语也用于描述各种元件、区、区段等，并且也不意图是限制性的。在整个描述中，相似的术语指代相似的元件。
如本文中所使用的，术语“具有”、“包含”、“包括”、“含有”、“呈现”等是开放式术语，其指示所述元件或特征的存在，但不排除附加元件或特征。
考虑到变化和应用的上述范围，应当理解，本发明不受上面的描述的限制，也不受附图限制。相反，本发明仅由所附权利要求及其合法等同物限制。

Claims (22)

1.一种功率半导体开关（1），包括第一负载端子（11）和第二负载端子（12），所述功率半导体开关（1）被构造为沿竖直方向（Z）做所述端子（11、12）之间传导负载电流并且包括：
-具有第一导电类型的漂移区（100）的有源单元区（1-2）；
-具有第二导电类型的阱区（109）的边缘终止区（1-3），所述阱区（109）电连接到第一负载端子（11）；
-多个IGBT单元（1-1），布置在所述有源单元区（1-2）内，其中，每个IGBT单元（1-1）包括多个沟槽（14、15、16），所述多个沟槽（14、15、16）沿竖直方向（Z）延伸到所述漂移区（100）中并且横向限制多个台面（18、19）；
其中所述多个沟槽包括：
-至少一个控制沟槽（14），具有用于控制负载电流的控制电极（141）；
-至少一个虚设沟槽（15），具有与控制电极（141）电耦合的虚设电极（151）；
-至少一个另外的沟槽（14、15），具有另外的沟槽电极（141、151），所述至少一个另外的沟槽是另外的控制沟槽（14）和另外的虚设沟槽（15）之一；
其中所述多个台面包括：
-至少一个有源台面（18），电连接到有源单元区（1-2）内的第一负载端子（11）并被构造为传导至少一部分负载电流，其中，被包括在相应IGBT单元（1-1）中的多个控制沟槽（14）中的每一个被布置为邻近于不多于一个有源台面（18），其中，漂移区（100）的一部分延伸到所述至少一个有源台面（18）中并且沿竖直方向（Z）具有净掺杂剂浓度分布，其中净掺杂剂浓度在所述至少一个有源台面（18）的竖直延伸的中心部分内具有局部最大值（LMNET）；
-至少一个无源台面（19），被布置成邻近于所述至少一个虚设沟槽（15）并且不与第一负载端子（11）电连接；
-与至少一个IGBT单元（1-1）相关联的交叉沟槽结构（1415），所述交叉沟槽结构（1415）把所述至少一个IGBT单元（1-1）的所述至少一个控制沟槽（14）、所述至少一个虚设沟槽（15）和所述至少一个另外的沟槽（14、15）中的每一个彼此合并，其中，交叉沟槽结构（1415）沿竖直方向（Z）与所述至少一个IGBT单元（1-1）的所述多个沟槽（14、15、16）至少部分重叠。
2.根据权利要求1所述的功率半导体开关（1），其中，每个IGBT单元（1-1）还包括：
-至少一个源极沟槽（16），具有与第一负载端子（11）电连接的源电极（161）。
3.根据权利要求1或2所述的功率半导体开关（1），其中，每个IGBT单元（1-1）还包括：
-第二导电类型的电浮置势垒区（105），其中，所述至少一个虚设沟槽（15）的至少底部（155）至少部分地延伸到电浮置势垒区（105）中。
4.根据权利要求3所述的功率半导体开关（1），其中，在横向方向（X，Y）上位于所述电浮置势垒区（105）和所述阱区（109）之间的所述漂移区（100）的一部分具有在所述横向方向上至少1μm的横向延伸。
5.根据权利要求4所述的功率半导体开关（1），其中所述交叉沟槽结构（1415）与所述漂移区（100）的所述部分横向重叠。
6.根据前述权利要求3至5中的一项所述的功率半导体开关（1），其中，所述电浮置势垒区（105）不延伸到所述有源单元场区（1-2）和边缘终止区（1-3）之间的过渡区（15）中。
7.根据前述权利要求3至6中的一项所述的功率半导体开关（1），其中，所述势垒区（105）沿着所述竖直方向（Z）在一侧被所述漂移区（100）的上区段（100-1）以及在另一侧被所述漂移区（100）的下区段（100-2）限制，其中所述上区段（100-1）形成去往IGBT单元（1-1）的本体区（102）的过渡部。
8.根据前述权利要求中的一项所述的功率半导体开关（1），其中，所述势垒区（105）形成为在所述有源单元区（1-2）内延伸的横向结构化层。
9.根据权利要求8所述的功率半导体开关（1），其中，所述势垒区（105）的横向结构包括多个穿通通道（1053）。
10.根据权利要求9所述的功率半导体开关（1），其中，所述多个穿通通道（1053）中的每一个由所述漂移区（100）的区段或由IGBT单元（1-1）中的相应IGBT单元的沟槽（14）的区段填充。
11.根据前述权利要求3至10中的一项所述的功率半导体开关（1），其中，所述势垒区（105）被布置在所述半导体本体10的半导体层内，所述半导体层在所述有源单元区（1-2）内延伸并在有源单元区（1-2）内呈现总体积，并且其中所述穿通通道（1053）形成所述总体积的至少0.1％和至多50％，并且其中半导体层的其余体积由第二导电类型的半导体区形成。
12.根据前述权利要求中的一项所述的功率半导体开关（1），还在至少一个所述IGBT单元（1-1）中包括第一导电类型的另外的势垒区（100-3），其中所述另外的势垒区（100-3）被布置在所述至少一个IGBT单元（1-1）的所述至少一个有源台面（18）内，并且呈现的掺杂剂浓度至少是所述漂移区（100）的两倍。
13.根据权利要求12所述的功率半导体开关（1），其中，所述另外的势垒区（100-3）形成上漂移区区段（100-2）的一部分。
14.根据权利要求12或13所述的功率半导体开关（1），其中，所述另外的势垒区（100-3）不延伸到与所述虚设沟槽（14）之一邻近布置的所述无源台面（19）中的任何一个中。
15.根据前述权利要求12至14中的一项以及权利要求9或10所述的功率半导体开关（1），其中，所述另外的势垒区（100-3）与至少一个穿通通道（1053）横向重叠。
16.根据前述权利要求中的一项所述的功率半导体开关（1），其中，所述交叉沟槽结构（1415）包括交叉沟槽电极（14151），所述交叉沟槽电极（14151）把控制沟槽电极（141）、虚设沟槽电极（151）和另外的沟槽电极（141、151）彼此电连接。
17.根据前述权利要求中的一项所述的功率半导体开关（1），其中，在每个所述IGBT单元（1-1）中，所述至少一个IGBT单元（1-1）的所述至少一个控制沟槽（14）、所述至少一个虚设沟槽（15）和所述至少一个另外的沟槽（14、15）彼此邻近布置。
18.根据权利要求2所述的功率半导体开关（1）以及可选地根据前述权利要求中的一个或多个另外的权利要求所述的功率半导体开关（1），其中，在每个所述IGBT单元（1-1）中，所述至少一个源极沟槽（16）布置成邻近于所述至少一个控制沟槽（14），并且其中所述至少一个控制沟槽（14）和所述至少一个源极沟槽（16）在横向上限制所述至少一个有源台面（18）。
19.根据权利要求18和12所述的功率半导体开关（1），以及可选地，根据前述权利要求中的一个或多个另外的权利要求所述的功率半导体开关，其中，所述另外的势垒区（100-3）排它地延伸到由一个控制沟槽（14）和一个源极沟槽（16）或由两个源极沟槽（16）横向限制的那些台面（18、19）中。
20.根据前述权利要求中的一项所述的功率半导体开关（1），其中，所述交叉沟槽结构（1415）将所述无源台面（19）的至少一部分与所述阱区（109）电隔离。
21.根据权利要求3所述的功率半导体开关（1），以及可选地，根据前述权利要求中的一项或多项另外的权利要求所述的功率半导体开关（1），其中，所述无源台面（19）中存在的本体区区段与所述势垒区（105）形成同质结。
22.根据前述权利要求中的一项所述的功率半导体开关（1），其中，每个IGBT单元（1-1）具有至少一个相关联的交叉沟槽结构（1415），并且其中，所有IGBT单元1-1的交叉沟槽结构（1415）围绕有源单元区（1-2）。
CN201911190240.1A 2018-11-28 2019-11-28 具有改进的可控性的功率半导体开关 Pending CN111244152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018130095.6A DE102018130095B4 (de) 2018-11-28 2018-11-28 Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
DE102018130095.6 2018-11-28

Publications (1)

Publication Number Publication Date
CN111244152A true CN111244152A (zh) 2020-06-05

Family

ID=70545647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911190240.1A Pending CN111244152A (zh) 2018-11-28 2019-11-28 具有改进的可控性的功率半导体开关

Country Status (3)

Country Link
US (1) US11011629B2 (zh)
CN (1) CN111244152A (zh)
DE (1) DE102018130095B4 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
US20160086804A1 (en) * 2014-09-18 2016-03-24 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US20160111529A1 (en) * 2014-10-17 2016-04-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US20160190301A1 (en) * 2014-12-22 2016-06-30 Infineon Technologies Ag Semiconductor Device with Stripe-Shaped Trench Gate Structures, Transistor Mesas and Diode Mesas
US20170018548A1 (en) * 2015-07-14 2017-01-19 Infineon Technologies Ag Semiconductor Device with a Switchable and a Non-Switchable Diode Region
US20170018636A1 (en) * 2015-07-15 2017-01-19 Fuji Electric Co., Ltd. Semiconductor device
US20180005830A1 (en) * 2016-06-30 2018-01-04 Infineon Technologies Ag Forming electrode trenches by using a directed ion beam and semiconductor device with trench electrode structures
CN107611176A (zh) * 2016-07-12 2018-01-19 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
DE112015006812T5 (de) * 2015-08-19 2018-04-26 Mitsubishi Electric Corporation Halbleitervorrichtung
CN108074924A (zh) * 2016-11-17 2018-05-25 富士电机株式会社 半导体装置
CN108695381A (zh) * 2017-04-04 2018-10-23 英飞凌科技股份有限公司 具有dV/dt可控性的IGBT

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018074427A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
US20160086804A1 (en) * 2014-09-18 2016-03-24 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US20160111529A1 (en) * 2014-10-17 2016-04-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US20160190301A1 (en) * 2014-12-22 2016-06-30 Infineon Technologies Ag Semiconductor Device with Stripe-Shaped Trench Gate Structures, Transistor Mesas and Diode Mesas
US20170018548A1 (en) * 2015-07-14 2017-01-19 Infineon Technologies Ag Semiconductor Device with a Switchable and a Non-Switchable Diode Region
US20170018636A1 (en) * 2015-07-15 2017-01-19 Fuji Electric Co., Ltd. Semiconductor device
DE112015006812T5 (de) * 2015-08-19 2018-04-26 Mitsubishi Electric Corporation Halbleitervorrichtung
US20180005830A1 (en) * 2016-06-30 2018-01-04 Infineon Technologies Ag Forming electrode trenches by using a directed ion beam and semiconductor device with trench electrode structures
CN107611176A (zh) * 2016-07-12 2018-01-19 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN108074924A (zh) * 2016-11-17 2018-05-25 富士电机株式会社 半导体装置
CN108695381A (zh) * 2017-04-04 2018-10-23 英飞凌科技股份有限公司 具有dV/dt可控性的IGBT

Also Published As

Publication number Publication date
US11011629B2 (en) 2021-05-18
DE102018130095B4 (de) 2021-10-28
US20200168727A1 (en) 2020-05-28
DE102018130095A1 (de) 2020-05-28

Similar Documents

Publication Publication Date Title
JP7412879B2 (ja) ｄＶ／ｄｔ制御性を備えたＩＧＢＴ
KR102553464B1 (ko) Dv/dt 제어 가능 igbt
US11276772B2 (en) Power semiconductor device
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
KR102558629B1 (ko) dV/dt 제어성 및 크로스-트렌치 배치물을 갖는 전력 반도체 디바이스
JP2012151470A (ja) 半導体素子および逆導通ｉｇｂｔ
JP2020021941A (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN112531023A (zh) 具有igbt区段和二极管区段的rc-igbt
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
US11251275B2 (en) Needle cell trench MOSFET
CN113782599A (zh) 具有dV/dt可控性的功率半导体装置
CN105280712A (zh) 电荷补偿器件及其制造
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
CN111244152A (zh) 具有改进的可控性的功率半导体开关
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN107634091B (zh) 具有场电极的功率半导体器件
US20220392892A1 (en) RC IGBT and Method of Producing an RC IGBT
CN112599597A (zh) 具有结构化的阻挡区的二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination