CN107634091B - 具有场电极的功率半导体器件 - Google Patents

具有场电极的功率半导体器件 Download PDF

Info

Publication number
CN107634091B
CN107634091B CN201710585097.0A CN201710585097A CN107634091B CN 107634091 B CN107634091 B CN 107634091B CN 201710585097 A CN201710585097 A CN 201710585097A CN 107634091 B CN107634091 B CN 107634091B
Authority
CN
China
Prior art keywords
region
semiconductor device
power semiconductor
electrode
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710585097.0A
Other languages
English (en)
Other versions
CN107634091A (zh
Inventor
F.希尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN202110181336.2A priority Critical patent/CN112768513B/zh
Publication of CN107634091A publication Critical patent/CN107634091A/zh
Application granted granted Critical
Publication of CN107634091B publication Critical patent/CN107634091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158—Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种功率半导体器件包括：半导体主体，被配置成在功率半导体器件的第一负载端子和第二负载端子之间传导负载电流；源极区、沟道区和漂移体积，均被包括在半导体主体中，源极区被电连接至第一负载端子并且沟道区使源极区与漂移体积隔离；半导体区域，被包括在半导体主体中并且将漂移体积耦合至第二负载端子，在半导体区域和漂移体积之间建立第一过渡；控制电极，与半导体主体和负载端子中的每一个都绝缘并且被配置成控制沟道区中的负载电流的路径；以及沟槽，沿着延伸方向延伸到漂移体积中并且包括场电极。场电极的欧姆电阻大于控制电极的欧姆电阻。进一步地，场电极和第一过渡之间的距离占漂移体积在延伸方向上的总延伸的至少70%。

Description

具有场电极的功率半导体器件
技术领域
该说明书涉及功率半导体器件的实施例，涉及处理功率半导体器件的方法的实施例并且涉及开关电源电路的实施例。特别地，该说明书涉及具有控制电极和场电极的功率半导体器件的实施例，并且涉及处理方法的对应实施例，并且涉及开关电源电路的对应实施例。
背景技术
在汽车、用户和工业应用中的现代器件的许多诸如转换电能和驱动电动机或电机依赖半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个示例）已被用于各种应用，所述各种应用包括但不限于电源和功率变换器中的开关。
例如，功率半导体器件可包括一个或多个金属氧化物半导体（MOS）控制头，其中每个控制头都可具有至少一个控制电极和源极区以及邻近其布置的沟道区。该控制电极通常被称为“栅极电极”。
为了将功率半导体器件设置成导通状态（在其期间正向方向上的负载电流可在器件的负载端子之间传导），控制电极可被提供有控制信号，该控制信号具有在第一范围内的电压以便在沟道区内感应负载电流路径。
为了将功率半导体器件设置成阻断状态（在其期间施加于半导体器件的负载端子的正向电压可被阻断并且负载电流在正向方向上的流动被禁止），控制电极可被提供有控制信号，该控制信号具有在不同于第一范围的第二范围内的电压以便切断沟道区中的负载电流路径。然后，正向电压可在由功率半导体器件的沟道区和漂移区之间的过渡形成的结处感应耗尽区，其中该耗尽区也被称为“空间电荷区”并且可主要扩展到半导体器件的漂移区中。在该上下文中，沟道区被频繁地称为“主体区”，在其中可通过控制电极来感应所述负载电流路径（例如反型沟道）以便将半导体器件设置在导通状态中。在沟道区中没有负载电流路径的情况下，该沟道区可与漂移区一起形成阻断结。
总的目标是保持在半导体器件处出现的损耗为低，其中所述损耗基本上是通过导通损耗和/或开关损耗造成的，以使得所述应用（例如所述电源或功率变换器）可呈现高的效率。为此，已经提出补偿结构，其也被称为“超级结结构”。
除了控制电极之外，功率半导体器件可进一步包括场电极，其可被电连接至负载端子之一并且其可朝向另一负载端子延伸到漂移区中。场电极在功率半导体器件中的存在可能对由负载端子形成的容量有影响。所述容量在某些情况下也被称为CDS。
进一步地，该容量CDS和/或在控制电极和负载端子之一之间形成的容量（在某些情况下也被称为CDG）可影响在开关过程期间电压和/或电流振荡的程度。
发明内容
根据一个示例，一种功率半导体器件包括：半导体主体，其被配置成在功率半导体器件的第一负载端子和第二负载端子之间传导负载电流；源极区、沟道区和漂移体积（drift volume），均被包括在半导体主体中，该源极区被电连接至第一负载端子并且该沟道区使源极区与漂移体积隔离；半导体区域，其被包括在半导体主体中并且将漂移体积耦合至第二负载端子，在半导体区域和漂移体积之间建立第一过渡；控制电极，其与半导体主体和负载端子中的每一个都绝缘并且被配置成控制沟道区中的负载电流的路径；以及沟槽，其沿着延伸方向延伸到漂移体积中并且包括场电极。该场电极的欧姆电阻大于控制电极的欧姆电阻。进一步地，该场电极和第一过渡之间的距离占漂移体积在延伸方向上的总延伸的至少70%。
根据另一示例，一种功率半导体器件包括：半导体主体，其被配置成在功率半导体器件的第一负载端子和第二负载端子之间传导负载电流；源极区、沟道区和漂移体积，均被包括在半导体主体中，该源极区被电连接至第一负载端子并且该沟道区使源极区与漂移体积隔离，其中至少该漂移体积沿着延伸方向的总延伸限定半导体器件的阻断电压；控制电极，其与半导体主体和负载端子中的每一个都绝缘并且被配置成控制沟道区中的负载电流的路径；以及沟槽，其沿着延伸方向延伸到漂移体积中并且包括通过场绝缘体与漂移体积隔离的场电极。该场电极的欧姆电阻大于控制电极的欧姆电阻。进一步地，该场绝缘体沿着第一横向方向的第一厚度和该场绝缘体沿着延伸方向的第二厚度中的至少一个相当于小于阻断电压乘以因子2 nm/V。
根据又另外的实施例，一种开关功率器件被配置成接收包括输入电压和输入电流中的至少一个的输入功率信号。该开关功率器件包括电路布置，其包括至少一个根据前述实施例之一的功率半导体器件。该电路布置被配置成将输入功率信号转换成包括输出电压和输出电流中的至少一个的输出功率信号，该输出功率信号不同于输入功率信号；并且该开关功率器件被配置成将该输出功率信号提供给电负载。
本领域技术人员将在阅读下面的详细描述时和在查看附图时认识到附加的特征和优点。
附图说明
附图中的部分未必按比例，代替地，重点放在图示本发明的原理上。此外，在附图中，相似的参考数字指定对应的部分。在该附图中：
图1示意性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的部分；
图2示意性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的部分；
图3示意性地图示根据一个或多个实施例的开关功率器件的框图；
图4示意性地图示根据一个或多个实施例的功率半导体器件处理方法的图；
图5示意性地图示根据一个或多个实施例的功率半导体器件处理方法的图；
图6-7均示意性地图示根据一个或多个实施例的功率半导体器件的水平投影的部分；
图8示意性地图示根据一个或多个实施例的功率半导体器件的沟槽的垂直横截面的部分；
图9示意性地图示与根据一个或多个实施例的功率半导体器件的场电极和控制电极相关联的欧姆电阻；
图10示意性地图示与根据一个或多个实施例的功率半导体器件的控制电极相关联的欧姆电阻；
图11示意性地图示与根据一个或多个实施例的功率半导体器件的场电极和控制电极相关联的欧姆电阻；
图12示意性地图示与根据一个或多个实施例的功率半导体器件的场电极和控制电极相关联的欧姆电阻；以及
图13-18均示意性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的部分。
具体实施方式
在下面的详细描述中，参考附图，所述附图形成本文中的一部分且在其中通过图示示出在其中可实践本发明的特定实施例。
在这个方面，方向术语诸如“顶部”、“底部”、“在…以下”、“前”、“后”、“背面”、“领先”、“落后”、“在…以下”、“在…以上”等可与对正被描述的附图的取向的参考一起使用。因为实施例的部分能够定位在许多不同取向中，所以方向术语被用于说明的目的，并且决不是限制性的。应理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。因此，不应以限制性意义理解下面的详细描述，并且由所附权利要求限定本发明的范围。
现在将详细地参考各种实施例，所述各种实施例的一个或多个示例在附图中图示。每个示例通过解释来提供，并且不意味着是本发明的限制。例如，图示或描述为一个实施例的部分的特征能够用于其他实施例或结合其他实施例来使用以产生又另外的实施例。旨在本发明包括这样的修改和变化。使用特定语言描述示例，所述特定语言不应解释为限制所附权利要求的范围。附图不按比例并且仅用于图示目的。为了清楚，如果没有另外说明，则已经在不同附图中通过相同参考符号指定相同元件或制造步骤。
如在本说明书中使用的术语“水平”旨在描述与半导体衬底或半导体结构的水平表面基本上平行的取向。所述表面可能是例如半导体晶片或管芯的表面。例如，以下提到的第一横向方向X和第二横向方向Y二者都能够为水平方向，其中第一横向方向X和第二横向方向Y可彼此垂直。
如在本说明书中使用的术语“垂直”旨在描述基本上与水平表面垂直（即，平行于半导体晶片的表面的法线方向）布置的取向。例如，以下提到的延伸方向Z可以为与第一横向方向X和第二横向方向Y两者都垂直的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，能够采用相反的掺杂关系，以使得第一导电类型能够为p掺杂并且第二导电类型能够为n掺杂。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”、和“电连接”旨在描述在半导体器件的两个区、区段、区域、部或部分之间、或者在一个或多个器件的不同端子之间、或者在半导体器件的部或部分与端子或金属化物或电极之间存在低欧姆电连接或低欧姆电流路径。进一步地，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接，例如正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，术语“电绝缘”，如果没有另外说明，在其通常有效的理解的语境中使用，并因此旨在描述将两个或更多部件彼此分离地定位，并且不存在连接那些部件的欧姆连接。然而，彼此正电绝缘的部件不过也可彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举个示例，电容器的两个电极可彼此电绝缘，并且同时彼此机械和电容耦合，例如借助于绝缘物（例如，电介质）。
该说明书中描述的特定实施例属于但不限于功率半导体器件诸如功率半导体晶体管，其可在开关功率器件（例如功率变换器或电源）内使用的。因此，在实施例中，该半导体器件被配置成载送要被馈送至负载的和/或相应地由功率源提供的负载电流。例如，该功率晶体管器件可包括一个或多个有源功率半导体单元，诸如单片集成二极管单元、和/或单片集成晶体管单元、和/或单片集成IGBT单元、和/或单片集成RC-IGBT单元、和/或单片集成MOS栅控二极管（MGD）单元、和/或单片集成MOSFET单元和/或其衍生物。这样的二极管单元和/或这样的晶体管单元可被集成在功率半导体模块中。多个这样的单元可构成被布置有功率半导体器件的有源区的单元场。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流载送能力的在单个芯片上的半导体器件。换言之，这样的功率半导体器件意图用于通常处于安培范围内的高电流（例如高达几十或几百安培）和/或通常高于300V的高电压（例如高达至少400V，例如大于1kV，或者甚至大于3kV）。例如，下面描述的功率半导体器件可以是呈现条纹配置或蜂窝配置的半导体器件并且可以被配置成被采用作为中压和/或高电压应用中的功率部件。偶尔，功率半导体器件也将被简单地称为“半导体器件”。
图1示意性地图示根据一个或多个实施例的功率半导体器件1的垂直横截面的部分。所图示的横截面平行于由延伸方向Z和第一横向方向X限定的平面。在其中描绘的部件中的每一个都可延伸到第二横向方向Y中。
图1中图示的半导体器件1的实施例包括半导体主体10，其被配置成在功率半导体器件1的第一负载端子11和第二负载端子12之间传导负载电流。源极区101、沟道区102和漂移体积100中的每一个都被包括在半导体主体10中。该源极区101可以被电连接至第一负载端子11，并且沟道区102，其也可以被电连接至第一负载端子11，可使源极区101与漂移体积100隔离。
包括例如集电极区或漏极区的半导体区域108可被包括在半导体主体10中并且可将漂移体积100耦合至第二负载端子12。可以在半导体区域108和漂移体积100之间建立第一过渡1008。根据实施例，该第一过渡1008可以是在半导体器件1的阻断状态期间建立的空间电荷区的较低端。例如，可借助于衬底材料和/或借助于例如从半导体器件1的背面实行注入处理步骤来提供半导体区域108。例如，至少半导体区域108的某一部分呈现相当于漂移体积100的掺杂剂浓度的至少10倍的掺杂剂浓度。所述因子可以甚至高于10；例如该因子可以高于100，或甚至高于1000。取决于功率半导体器件1的配置，半导体区域108可包括例如被布置成与第二负载端子12电接触的漏极区和/或p掺杂发射极（集电极）区。进一步地，为了提供反向负载电流能力，半导体区域108可包括高掺杂区（例如n+区），其也被称为“n短路”并且其可被电连接至第二负载端子12。进一步地，半导体区域108还可包括场停止层或缓冲层。半导体区域108的这些示例性且可选的部件没有被图示在图中。
进一步地，与半导体主体10和负载端子11、12中的每一个都绝缘的控制电极131可以被配置成控制沟道区102中的负载电流的路径。沿着延伸方向Z延伸到漂移体积100中的沟槽14可包括场电极141。在实施例中，场电极141的欧姆电阻（参见例如图9中的RFP）大于控制电极131的欧姆电阻（参见例如图9中的RG）。进一步地，场电极141和第一过渡1008之间的距离D可占漂移体积100在延伸方向Z上的总延伸TED的至少70%。该距离可以甚至大于70%，例如大于80%、大于90%、或甚至大于95%。
图2示意性地图示根据一个或多个另外的实施例的功率半导体器件1的垂直横截面的部分。所图示的横截面平行于由延伸方向Z和第一横向方向X限定的平面。在其中描绘的部件中的每一个都可延伸到第二横向方向Y中。
图2中图示的半导体器件1的实施例包括半导体主体10，其被配置成在功率半导体器件1的第一负载端子11和第二负载端子12之间传导负载电流。源极区101、沟道区102和漂移体积100中的每一个都被包括在半导体主体10中。该源极区101可以被电连接至第一负载端子11，并且沟道区102，其也可以被电连接至第一负载端子11，可使源极区101与漂移体积100隔离。例如，至少漂移体积100沿着延伸方向Z的总延伸TED限定半导体器件1的阻断电压。进一步地，与半导体主体10和负载端子11、12中的每一个都绝缘的控制电极131可以被配置成控制沟道区102中的负载电流的路径。沿着延伸方向Z延伸到漂移体积100中的沟槽14可包括通过场绝缘体142与漂移体积100隔离的场电极141。在实施例中，场电极141的欧姆电阻（参见例如图9中的RFP）大于控制电极131的欧姆电阻（参见例如图9中的RG）。进一步地，场绝缘体142沿着第一横向方向X的第一厚度TX以及场绝缘体142沿着延伸方向Z的第二厚度TZ中的至少一个相当于小于阻断电压乘以因子2 nm/V。
根据在图1和2中示意性且示例性图示的实施例，控制电极131可被布置在沟槽17中并且可通过绝缘体132与半导体主体10和第一负载端子11中的每一个电绝缘。然而，应该理解，根据其他实施例，控制电极131可呈现平面配置并且可被布置在半导体主体10上面。进一步地，如将关于其他图解释的，场电极141和控制电极131未必必须被布置在分离的沟槽14和17中，而是也可被布置在共享沟槽中。
例如，与低电压场效应晶体管（FET）相比，根据半导体器件1的一个或多个实施例的场电极141可被定位成离第一过渡1008比较远。例如，归因于比较大的距离D，场绝缘体142的厚度可以比较小。相比之下，关于低电压FET，场电极可在这种情况下穿过基本上整个漂移体积并且可甚至延伸到衬底区中。目前，发明人已经认识到，即使由场电极141和第二负载端子12形成的容量可以是比较低的，场电极141的归因于其欧姆配置的减弱效应也可以是显著的。
图3示意性地图示开关功率器件3的框图。该开关功率器件3可被配置成接收包括输入电压UIN和输入电流IIN中的至少一个的输入功率信号。该开关功率器件3可包括电路布置31，其包括至少一个功率半导体器件1，例如根据图1和图2中示意性图示的实施例之一的功率半导体器件1。该电路布置31（例如开关电源电路或开关驱动电路）可以被配置成将输入功率信号变换成包括输出电压UOUT和输出电流IOUT中的至少一个的输出功率信号。该输出功率信号可以不同于输入功率信号；例如它可以在幅度、频率、相位和/或形状方面不同。进一步地，开关功率器件3可以被配置成将输出功率信号提供给电负载4。例如，输入功率信号可包括DC电压并且电路布置31可被配置成将DC电压变换成AC电压，例如以便驱动电动机。换言之，负载4可包括电动机。在另一实施例中，该负载4可包括电网的部分并且电路布置31可被配置成接收AC电压和/或AC电流作为输入功率信号并且可被配置成将该输入AC信号变换成输出AC信号。为此，该电路布置31可包括多个功率半导体器件1，其可以例如以DC/DC、DC/AC、AC/DC、和/或AC/AC配置来布置。仅举几个示例，电路布置31可包括降压变换器、升压变换器、降压/升压变换器、LLC变换器、ZVS（零电压开关）桥、PFC（功率因数补偿）器件、整流器和变换器（例如桥形布置中的变换器）。
图4示意性且示例性地图示根据一个或多个实施例的处理功率半导体器件的方法2的图。在下文中，它还参考图1。例如，在步骤20中，提供包括半导体主体10的功率半导体器件1，该半导体主体10被配置成在功率半导体器件1的第一负载端子11和第二负载端子12之间传导负载电流。源极区101、沟道区102和漂移体积100中的每一个都被包括在所提供的半导体主体10中。进一步地，该半导体器件1可以被提供成使得源极区101被电连接至第一负载端子11，并且使得沟道区102将源极区101与漂移体积100隔离。所提供的半导体器件1可包括半导体区域108（其包括例如集电极区或漏极区），该半导体区域108可被集成在半导体主体10中并且可将漂移体积100耦合至第二负载端子12。可以在半导体区域108和漂移体积100之间建立第一过渡1008。进一步地，在步骤22中，可提供与半导体主体10和负载端子11、12中的每一个都绝缘的控制电极131。该控制电极131可被提供成使得它被配置成控制沟道区102中的负载电流的路径。在步骤24中，沟槽14可被提供成沿着延伸方向Z延伸到漂移体积100中并且包括场电极141。在方法2的实施例中，在步骤26中，确保场电极141的欧姆电阻（参见例如图9中的RFP）大于控制电极131的欧姆电阻（参见例如图9中的RG）。进一步地，步骤24可以被实行成使得场电极141和第一过渡1008之间的距离D占漂移体积100在延伸方向Z上的总延伸TED的至少70%。
图5示意性且示例性地图示根据一个或多个实施例的处理功率半导体器件的方法2的图。在下文中，它还参考图2。例如，在步骤20中，提供包括半导体主体10的功率半导体器件1，该半导体主体10被配置成在功率半导体器件1的第一负载端子11和第二负载端子12之间传导负载电流。源极区101、沟道区102和漂移体积100中的每一个都可以被包括在所提供的半导体主体10中。进一步地，该半导体器件1可以被提供成使得源极区101被电连接至第一负载端子11，并且使得沟道区102将源极区101与漂移体积100隔离。例如，至少漂移体积100沿着延伸方向Z的总延伸TED限定半导体器件1的阻断电压。进一步地，在步骤22中，可提供与半导体主体10和负载端子11、12中的每一个都绝缘的控制电极131。该控制电极131可被提供成使得它被配置成控制沟道区102中的负载电流的路径。在步骤25中，沟槽14可被提供成沿着延伸方向Z延伸到漂移体积100中并且包括通过场绝缘体142与漂移体积100隔离的场电极141。在方法2的实施例中，在步骤26中，确保场电极141的欧姆电阻（参见例如图9中的RFP）大于控制电极131的欧姆电阻（参见例如图9中的RG）。进一步地，步骤25可以被实行成使得场绝缘体142沿着第一横向方向X的第一厚度TX以及场绝缘体142沿着延伸方向Z的第二厚度TZ中的至少一个相当于小于阻断电压乘以因子2 nm/V。
例如，例如根据图1中或图2中图示的实施例的功率半导体器件1被配置用于至少300V的阻断电压。所述阻断电压可以大于300V、例如大于500V、大于750V或甚至大于1kV或多于3kV。如上面所解释的，为了配置半导体器件使得它呈现这样的阻断电压，可相应地选取漂移体积100沿着延伸方向Z的总延伸TED。
在下文中，将解释如图1和图2中图示的功率半导体器件1的另外的实施例的特征。如果没有以其他方式明确说明，则在下文中提到的可选特征中的每一个都可等同地应用于如图1至图5中的每一个中图示的实施例，即还应用于方法2的实施例以及开关功率器件3的实施例。
在实施例中，所述距离D（参见图1）可以甚至大于漂移体积100的总延伸TED的70%，例如大于75%，大于80%、或甚至大于90%。
进一步地，场绝缘体142沿着第一横向方向X的所述第一厚度TX以及场绝缘体142沿着延伸方向Z的所述第二厚度TZ中的至少一个可能甚至相当于小于阻断电压乘以因子2nm/V。例如，所述因子可达到1nm/V、0.75nm/V或小于0.5nm/V。例如，如果功率半导体器件1（例如漂移体积100的总延伸TED）被设计用于500伏特的阻断电压，则根据实施例第一厚度TX和第二厚度TZ中的至少一个可能相当于小于1000nm，或者甚至小于500nm。
欧姆场电极电阻RFP可被配置成例如通过在幅度和/或持续时间方面降低电流振荡和电压振荡中的至少一个来减弱振铃。这样的振荡可能形成于开关过程期间，例如在接通期间和/或断开期间。根据实施例，归因于存在比欧姆控制电极电阻RG更大的欧姆场电极电阻RFP，该振铃例如在幅度和/或持续时间方面被减弱。
例如，欧姆场电极电阻RFP可相当于欧姆控制电极电阻RG的至少110%。该比值可以甚至大于110%、例如大于150%、大于200%或甚至大于300%。
在实施例中，欧姆场电极电阻RFP达到至少1Ω、至少2Ω、至少2.5Ω、或甚至多于3Ω。
在下文中，将解释实现大于欧姆控制电极电阻RG的欧姆场电极电阻RFP的一些示例性可能性。进一步地，将解释可以如何来理解如在该说明书中使用的概念“欧姆场电极电阻RFP”和“欧姆控制电极电阻RG”。
首先关于图6和图7，功率半导体器件1可包括由非有源边缘区1-2包围的有源区1-1。该非有源边缘区1-2可由边缘1-21来终止，该边缘1-21可能已例如通过沿着切割线将管芯与晶圆分离所形成的。
例如，多个功率单元19可被布置在有源区1-1中，该多个功率单元19均可被配置成在第一负载端子11和第二负载端子12之间传导负载电流的一部分。例如，如图6中所图示的，功率单元19可呈现条纹配置，在其中每个条纹单元可穿过有源区1-1的至少很大一部分。在另一示例中，如图7中图示的，功率单元19可呈现蜂窝配置，在其中每个蜂窝单元的总横向延伸占有源区1-1的横向延伸的仅小部分。一般来说，技术人员了解条纹配置和蜂窝配置之间的差异（例如具有矩形水平横截面、方形横截面、六边形横截面或圆形/椭圆形横截面的单元），并且在本说明书内，它不会偏离对这些概念的该通常理解。例如，在蜂窝配置的情况下（如图7中图示的），可通过连续网格来形成控制电极131。也可通过连续网格来形成场电极141，其可被布置在与控制电极131相同的沟槽中。进一步地，应理解，包括如本文中描述的功率半导体器件1的功率半导体芯片可包括若干有源区1-1。在这样的有源区1-1之间，可布置边缘终止区域，并且例如在其顶部上可布置用于接触场电极141的许多第一接触流道（runner）和/或用于接触控制电极131的许多第二接触流道。根据实施例，借助于这些接触流道以及如何使它们接触控制电极或相应地场电极141的方式，可控制与控制电极131和/或场电极141相关联的欧姆电阻。
不管所选取的配置如何，每个功率单元19都可包括源极区101的部分、沟道区102的部分和漂移体积100的部分。进一步地，可借助于相应的控制电极131来控制每个功率单元19。在两个邻近功率单元19中间，它们可被布置成所述沟槽14中的一个或多个，每个沟槽都包括场电极141。在图6和7中没有图示这些沟槽14。例如，参考图6，可被布置在每两个邻近功率单元19之间的一个或多个沟槽14也可呈现具有与功率单元19（参见例如图12或图13）相似或相等的横向尺寸的条纹配置。参考图7，可被布置在每两个邻近功率单元19之间的一个或多个沟槽14也可呈现具有与功率单元19相似或相等的横向尺寸的蜂窝配置。相应地，控制电极131和场电极也可呈现条纹配置或蜂窝配置。
因此，应理解，在功率半导体器件1包括多于一个场电极141和/或多于一个控制电极131的事件中，概念“欧姆场电极电阻RFP”可指的是包括在功率半导体器件1中的所有场电极141的欧姆场电极电阻RFP，并且相应地，概念“欧姆控制电极电阻RG”可指的是包括在功率半导体器件1中的所有控制电极131的欧姆控制电极电阻RG。例如，多个所述场电极141和多个所述控制电极131被布置在有源区1-1中，其中多个场电极141的欧姆电阻RFP相当于多个控制电极131的欧姆电阻RG的至少110%。该因子可以大于110%，如上面已经解释的。
例如，与（一个或多个）控制电极131的电导率相比，（一个或多个）场电极141的电导率更小。不管控制电极131和场电极141的所选取的空间配置如何，可通过材料中的差异来实现欧姆控制电极电阻RG和欧姆场电极电阻RFP之间的差异。例如，控制电极131可以由第一材料制成并且场电极141可以由第二材料制成。第二材料可以呈现比第一材料的电导率更小的电导率。第一材料和第二材料中的每一个都可以是复合材料（例如材料堆叠）。例如，控制电极131的第一材料可以是多晶掺杂的半导体材料，并且场电极141的第二材料也可以是多晶掺杂的半导体材料，其中与存在于第一材料中的掺杂剂浓度相比，存在于第二材料中的掺杂剂浓度可以更低。
现在参考图8，备选地或另外地可通过几何形状中的差异来实现欧姆控制电极电阻RG和欧姆场电极电阻RFP之间的差异。例如，与控制电极131的横截面面积相比，场电极141的横截面面积可以更小，所述横截面面积中的每一个都平行于由第一横向方向X和延伸方向Z限定的平面。在实施例中，控制电极131的横截面面积相当于场电极的横截面面积乘以大于1.1的因子、大于1.5的因子、或者甚至乘以大于2的因子。进一步地，与控制电极131的总延伸TEG相比，场电极141的总延伸TEF可以更小，所述总延伸TEF和TEG中的每一个都平行于延伸方向Z。例如，总延伸TEG相当于总延伸TEF乘以大于1.1的因子、大于1.5的因子或者甚至乘以大于2的因子。例如，在控制电极131和场电极141之间，可布置例如屏蔽电极的另外的电极（未图示），其中所述另外的电极可被电连接至第一负载端子11的电位，其可以是源极电位。
如图8中示意性图示的，控制电极131和场电极141二者可被布置在同一沟槽14中，其中场电极141可以被布置在控制电极131下面。将关于图14更详细地阐明该可选方面。如果沟槽14包括控制电极131和场电极141二者，则可借助于场绝缘体142来使两个电极131和141与半导体主体10隔离。该场绝缘体142可包括场氧化物和/或栅极氧化物。
图9至11中的每一个都示意性地图示与根据一个或多个实施例的功率半导体器件1的场电极141和控制电极131中的至少一个相关联的欧姆电阻。
关于根据图9的实施例，半导体器件1可包括使场电极141与半导体器件1的第一负载端子11和控制端子13之一电连接的第一路径15。
例如，控制端子13与第一负载端子11和第二负载端子12中的每一个电绝缘并且可被配置成从驱动器单元4接收控制信号，该驱动器单元4可被布置在半导体主体10的外部。为此，该控制端子13可包括控制端子接触焊盘（图9中未图示，参见图11中的参考数字137）。
例如，串联电阻器41可被布置在驱动器单元4和控制端子13之间。取决于给定应用的要求，该串联电阻器41可被布置在半导体主体10外部并且它可进一步被设计，例如关于其实际欧姆电阻值和/或关于其实际位置。在实施例中，该串联电阻器41对欧姆控制电极电阻RG没有贡献。
可在控制端子13的下游（例如控制端子接触焊盘的下游）提供使一个或多个控制电极131与控制端子13电连接的第二路径16。在实施例中，例如借助于多晶半导体材料，该第二路径16被单片集成在功率半导体器件1内，所述多晶半导体材料借助于绝缘体（例如氧化物且例如被布置在半导体主体10的表面10-1上面（参见图11）和/或在延伸到半导体主体10中的沟槽内）与半导体主体10隔离。该第二路径16可包括欧姆电阻器133并且可呈现电阻RG, int。例如，欧姆电阻器133是已经被“明确地”布置在第二路径16中以便例如借助于填充有例如多晶掺杂的半导体材料的指定区域，和/或借助于分立的电阻器器件来在控制端子13和控制电极131之间提供某一电阻值的电阻器。因此，如果存在，则电阻器133可以是几何上可识别的。在另一实施例中，不提供电阻器133。如将在下面更详细解释的，根据实施例，电阻器133或者相应地如果不提供电阻器133，则可通过一个或多个接触流道将控制端子13电连接至控制电极131。例如，在图9中借助于使控制电极131彼此互连的垂直线图示接触流道。这些接触流道的电阻可能是比较低的或者甚至可忽略的。因此可极大地依赖于可选提供的欧姆电阻器133的电阻的第二路径16的该电阻RG, int可以是在一侧上的控制端子13与在另一侧上的控制电极131以及它们的接触流道之间有效的内部电阻。如上面解释的，控制端子13可向半导体器件1的外部区域提供接口，例如以便允许到驱动器单元4的连接，而控制电极131可被掩埋在半导体器件1内，例如掩埋在沟槽14和/或17中。在实施例中，第二路径16的内部电阻RG, int对欧姆控制电极电阻RG没有贡献。因此，例如，在本文中可选提供的电阻器133对欧姆控制电极电阻RG没有贡献。然而，根据实施例，连接到控制电极131的接触流道的电阻可对欧姆控制电极电阻RG有贡献。
还在图10中示意性地图示了前面的段落中解决的方面。因此，可被掩埋在相应沟槽17或14（后者在图10中没有被图示）中的一个或多个控制电极131可呈现分布电阻RG, dist，其可以是内部欧姆电阻。该一个或多个控制电极131可经由第二路径16被电连接至控制端子13。例如，控制电极的分布电阻RG, dist基本上由控制电极131的控制例如沟道区102中的负载电流的路径的那部分以及即使通常可忽略的所述接触流道的电阻（在图10中未图示）来构成。相比之下，根据实施例，呈现例如借助于可选提供的电阻器133构成的内部电阻RG, int的第二路径16没有被配置成控制沟道区102中的负载电流的路径，并且对欧姆控制电极电阻RG没有贡献。
控制电极的分布电阻RG, dist未必必须是“几何”电阻，而可以是借助于实行RC测量来可测量的电阻。例如，就等效电路来说，图10中图示的控制电极131可以是通过单位电容彼此连接的多个单位电阻器的网络。因此，控制电极的分布电阻RG, dist可以是所述等效电路的有效欧姆电阻，其中所述等效电路可包括可在半导体器件1中存在的所有控制电极131。与实际几何电阻相比，等效电路的这样的有效欧姆电阻可以更小，例如是实际几何电阻的1/3。这可类似地应用于场电极的分布电阻RFP, dist。
在实施例中，仅控制电极131的所述分布电阻RG, dist对欧姆控制电极电阻RG有贡献。如上面所解释的，将控制电极131彼此连接的所述接触流道还可对分布电阻RG, dist有贡献。相比之下，形成RG, int的至少一部分的可选提供的欧姆电阻器133没有贡献。因此，利用上面给出的定义，根据一个或多个实施例可应用等式（1）：
（1）RG = RG, dist。
根据等式（1），欧姆控制电极电阻RG仅相当于（一个或多个）控制电极131的分布电阻RG, distr并且不包括第二路径16的内部电阻RG, int。
再次参考图9，如上面已经解释的，该一个或多个场电极141可经由第一路径15电连接至第一负载端子11。然而，应理解，根据另一实施例，该一个或多个场电极141也可经由第一路径15电连接至另一电位，例如电连接至控制端子13。作为控制端子13，第一负载端子11也可向功率半导体器件1外部的区域提供接口，例如以便允许接收和/或输出负载电流。例如，第一负载端子11可包括一个或多个第一负载端子接触焊盘（图9中未图示，参见图11中的参考数字117），其被配置成通过负载电流传输装置（例如通过一个或多个接合线）来接触。相比之下，该一个或多个场电极141可被掩埋在功率半导体器件1内，例如它们可被包括在延伸到半导体主体10中的相应沟槽14中，如上面已经解释的那样。如控制电极131那样，场电极141也可通过接触流道彼此电连接。例如，在图9中借助于使场电极141彼此互连的垂直线图示所述接触流道。这些接触流道的电阻可能是比较低的或者甚至可忽略的。
第一路径15可包括欧姆电阻器143并且可呈现电阻RFP, int。例如，欧姆电阻器143是已经被“明确地”布置在第一路径15中以便例如借助于填充有例如多晶掺杂半导体材料的指定区域，和/或借助于分立的电阻器器件来提供在第一负载端子11（或其电位要被提供给场电极141的另一端子）和场电极141之间的某一电阻值的电阻器。因此，如果存在，则电阻器143可以是几何上可识别的。在另一实施例中，不提供电阻器143。如将在下面更详细解释的，根据实施例，电阻器143或者相应地如果不提供电阻器143，则可通过一个或多个接触流道将端子（例如第一负载端子11）电连接至场电极141。例如，如上面解释的，在图9中借助于使场电极141彼此互连的垂直线图示所述接触流道。这些接触流道的电阻可能是比较低的或者甚至可忽略的。在实施例中，例如借助于多晶半导体材料，该第一路径15被单片集成在功率半导体器件1内，所述多晶半导体材料借助于绝缘体（例如氧化物且例如被布置在半导体主体10的表面10-1上面（参见图11）和/或在延伸到半导体主体10中的沟槽内）与半导体主体10隔离。第二路径16的该电阻RFP, int可以是在一侧上的第一负载端子11（或另一端子，例如控制端子13）与在另一侧上的场电极141之间有效的内部电阻。在实施例中，第一路径15的该内部电阻RFP, int的确对欧姆场电极电阻RFP有贡献。例如，场电极的分布电阻RFP, dist由场电极141的被布置在沟槽14中的那部分以及由所述接触流道来构成。相比之下，根据实施例，呈现例如至少也由可选提供的所述电阻器143构成的内部电阻RFP, int的第一路径15可以被布置在沟槽14的外部。
因此，可被掩埋在相应沟槽14中的一个或多个场电极141可对所述分布电阻RFP, dist有很大贡献，所述分布电阻RFP, dist可以是内部欧姆电阻。该一个或多个场电极141可经由呈现内部电阻RFP, int的第一路径15被电连接至第一负载端子11。因此，利用上面给出的定义，根据一个或多个实施例可应用等式（2）：
（2） RFP = RFP, dist + RFP, int 。
根据等式（2），欧姆场电极电阻RFP等于第一路径15的内部电阻RFP, int和（一个或多个）场电极的分布电阻RFP, dist的总和。
根据一个或多个实施例，根据其场电极141的欧姆电阻RFP大于控制电极131的欧姆电阻RG的特征可以被满足，如果将下面的等式（3）应用于半导体器件1的话：
（3）RFP>RG，其中RFP = RFP, dist + RFP, int并且其中RG=RG, dist。
由此，变得显然的是，存在实现使得场电极141的欧姆电阻RFP大于控制电极131的欧姆电阻RG的功率半导体器件1的许多可能性，已经在上面解释了它们中的一些，它们中的另一些将在下面更详细地解释。首先，场电极141的欧姆电阻RFP（RFP, dist + RFP, int）可以甚至大于控制电极131的内部分布电阻RG, dist和其内部电阻RG, int的总和，以使得等式（4）适用。等式（4）也满足如由等式（3）规定的条件：
（4） RFP = RFP, dist + RFP, int> RG, dist + RG, int。
例如，第一路径15可呈现蜿蜒状结构和/或局部减小的横截面面积，以便提供足够高的内部电阻RFP, int。
根据图11中示意性图示的实施例，可在半导体主体10的表面10-1上方提供上面提到的一个或多个接触流道169、159。在所图示的示例中，不提供上面提到的电阻器133和143。在沿着ZY平面（例如沿着示例性条纹沟槽（包括控制电极131和场电极141）在第二横向方向Y上的延伸）的垂直横截面中图示表面10-1下面的部分。例如，在一侧上第一接触流道159电连接至第一负载端子接触焊盘117，并且一个或多个第二接触流道169电连接至控制端子接触焊盘137。例如，接触流道169、159中的一个或多个可以由相应的金属线来形成，其中这样的金属线可呈现不明显的即可忽略的欧姆电阻。在另一侧上，第一接触流道159可以例如借助于第一路径部分152来电连接至场电极141，并且一个或多个第二接触流道169可以例如借助于第二路径部分162来电连接至控制电极131。
在实施例中，第一接触流道159和第一路径部分151形成至少第一路径15的部分。进一步地，该一个或多个第二接触流道169和第二路径部分162可形成至少第二路径16的部分。进一步地，第一接触流道159的欧姆电阻可能对场电极141的所述分布电阻RFP, dist有贡献，并且第二接触流道169的欧姆电阻可能对控制电极131的所述分布电阻RG, dist有贡献。例如，可通过相应的接触插头来实现该第一和第二路径部分152、162中的一个或多个。
根据实施例，与在第二路径部分162和一个或多个第二接触流道169之间建立的第二电接触161的数目相比，在第一路径部分152和（一个或多个）第一接触流道159之间建立的第一电接触151的数目更低。例如，如在图11中示例性图示的，在有源区1-1和非有源边缘区1-2之间的过渡区1-12中建立第一电接触151，并且在有源区1-1中建立第二电接触161。在另一实施例中，另外地或备选地，也可以在这样的过渡区1-12中，例如在有源区之间，建立第二电接触161。而且可以在有源区1-1内建立第一接触151。进一步地，当呈现条纹配置时，控制电极131可在沿着第二横向方向Y的若干位置处通过彼此并联连接的各个第二路径部分162来电连接至一个或多个第二接触流道169。
例如，场电极141的分布电阻RFP, dist可以与两个第一接触151（参见图12）之间的横向距离基本上成比例，并且控制电极131的分布电阻RG, dist可以与两个第二接触161之间的横向距离基本上成比例。例如，在实施例中，控制电极131和场电极141可呈现相等的与长度相关的欧姆电阻，其中可满足等式（3）或等式（4），这至少也归因于场电极141的非接触区（即两个邻近第一接触151之间的区），其与控制电极131的非接触区（即两个邻近第二接触161之间的区）相比呈现更大的横向延伸。还在现在没有参考的图12中示意性地图示该可选方面。
根据图12中示意性图示的实施例，控制电极131和场电极141中的每一个都可呈现条纹配置并且可相应地沿着第二横向方向Y横过有源区1-1的至少很大部分。进一步地，如所图示的，在沿着第一横向方向X彼此横向邻近布置的两个控制电极131之间，如所图示的那样可布置多于一个场电极141，例如五个场电极141。例如，各控制电极131中的每一个都借助于相应第二路径部分162电连接至第二接触流道169，该相应第二路径部分162例如在相应控制电极131的两个横向末端处建立所述第二电接触161。相比之下，仅布置在两个控制电极131之间的多个场电极141的子集电连接至第一接触流道159。在示意性图示的示例中，五个场电极141中的两个被电连接至第一接触流道159。例如，剩余场电极141可例如借助于第一横向部分144电连接至场电极141的所述子集。例如，借助于横向部分144彼此连接的场电极141可呈现至少0.5mm、至少1mm、或甚至多于2mm的总长度。因此，在实施例中，沿着所连接的场电极141的这样长的横向长度，根据实施例，不提供第一电接触151。进一步地，如图11中所图示的，可在所述过渡区1-12中建立第一电接触151。另外地或备选地，可在非有源边缘区1-2中建立第一电接触151。在还有其他实施例中，另外地或备选地，可在有源区1-1中建立第一电接触151。如图12中所图示的，第一接触流道151可在横向上相对于第二接触流道169移位。
在下文中，将公开半导体器件1的一些另外的示例性实施例。在这些实施例中的每一个中，（一个或多个）场电极的欧姆电阻RFP可能大于（一个或多个）控制电极131的欧姆电阻RG，其中可以以上面已经解释的方式中的一个或多个来实现欧姆电阻中的这样的差异。在以下实施例中的至少一些中，如已经关于图1的示例解释的，场电极141和所述第一过渡1008之间的距离D占漂移体积100在延伸方向上的总延伸TED的至少70%。在其他实施例中，如已经关于图2的示例解释的，场绝缘体142沿着第一横向方向X的所述第一厚度TX以及场绝缘体142沿着延伸方向Z的第二厚度TZ中的至少一个相当于小于半导体器件的阻断电压乘以因子2 nm/V。在以下实施例的又一些中，可实现关于距离D和厚度TX和/或TY的前面提到的特征中的每一个。
根据在图13中示意性且示例性图示的实施例，在功率半导体器件1的有源区1-1的垂直横截面中，可被布置在分离的沟槽14、17中的场电极141和控制电极131可在延伸方向Z上呈现共同延伸范围CER。例如，源极区101和沟道区102和漂移体积100（包括漂移区104）均也可呈现该共同延伸范围CER的至少部分。例如，该共同延伸范围CER达到至少200nm、至少500nm或至少1 μm。
根据所图示的示例，可在两个邻近控制电极131中间布置多于一个场电极141。例如，在两个邻近控制电极131之间布置三个场电极141。进一步地，场电极141和控制电极131中的每一个都可呈现条纹配置。与控制电极131相比，各场电极141中均可沿着延伸方向Z延伸更远。例如，场电极141被布置在沟槽14中，并且控制电极131被布置在其他沟槽17中。即使图13将沟槽17描绘为仅包括控制电极131，但应理解，根据另一实施例，包括控制电极131的沟槽17还可包括可布置在例如控制电极131下面的相应场电极141。沟槽14、17可以沿着第一横向方向X彼此邻近地布置并且通过相应的台面区域18在空间上彼此分离。例如，各沟槽14、17中的每一个都沿着延伸方向Z呈现相同的总延伸，并且已经在一个或多个共享处理步骤中产生。
现在关于图14中示意性且示例性图示的实施例，沟槽14可包括控制电极131和场电极141中的每一个。例如，场电极141被布置在控制电极131下面。半导体器件1可包括沿着第一横向方向X彼此横向邻近布置的多个这样的沟槽14。台面区域18均可呈现沿着第一横向方向X的宽度WM。例如，每个场电极141和第一过渡1008之间的距离D相当于台面宽度WM乘以多于2的因子。例如，该台面宽度WM在500nm到5 μm的范围内，在200nm到10 μm的范围内，或者在10nm到20μm的范围内。
进一步地，如根据图14中的示意性表示而变得显而易见的，台面宽度WM可以与包括在台面18中的沟道区102的部分的宽度相同。例如，可相对于台面宽度WM来调整包括场电极141的沟槽14的宽度，即沟槽14在第一横向方向X上的总延伸。例如，台面宽度WM除以沟槽14的所述宽度相当于小于10、小于5、或者甚至小于1.0。例如，沟槽14可甚至比台面18更宽，例如比其中包括的沟道区102更宽。
根据图15中示意性图示的实施例，漂移体积100可呈现至少由具有第一导电类型的掺杂剂的漂移区104和具有第二导电类型的掺杂剂的邻近补偿区105形成的超级结结构。一般来说，技术人员了解超级结结构（也被称为“补偿结构”）的原理，并且在本说明书内，它不脱离该概念的该通常理解。
补偿区105可包括与沟道区102相同的导电类型的掺杂剂（例如p型掺杂剂），并且补偿区105和沟道区102可构成掺杂有第二导电类型的掺杂剂的连续半导体区。
例如，根据图15中示意性图示的实施例，沟槽14中的每一个都包括控制电极131和场电极141二者。进一步地，根据实施例，该沟槽14延伸到漂移区104中，但是没有延伸到补偿区105中。
根据图16中示意性图示的另一实施例，场电极141和控制电极131可被布置在分离的沟槽14、17中，其中包括场电极141的沟槽14可延伸到补偿区105中。例如，如在图16中所图示的，补偿区105和场电极141可呈现沿着延伸方向Z的共同延伸范围。相比之下，包括控制电极131的沟槽17没有延伸到补偿区105中，而是延伸到漂移区104中。
现在参考图17，包括场电极141的沟槽14中的一个或多个或所有可延伸到补偿区105中。进一步地，包括在其中的场电极141可被电连接至控制端子13（图17中未图示）。进一步地，补偿区105可在邻近沟槽14的沟槽底部146的区域1055处呈现局部增大的掺杂剂浓度。例如，区域1055与沟槽底部146接触并且占补偿区105的总横截面面积的仅小部分。例如，在区域1055中，掺杂剂浓度是补偿区105的剩余部分中的掺杂剂浓度的至少两倍高。该因子可以甚至大于2、例如大于5、大于10、大于100。在实施例中，该区域1055可被配置成降低所谓的热载流子注入的风险。
现在关于根据图18的实施例，多于一个沟槽14可延伸到相应的补偿区105中。例如，至少两个沟槽14延伸到一个补偿区105中。进一步地，场电极141中的一些可被电连接至第一负载端子11，然而其他场电极141可替代地电连接至控制端子13。如果被连接至控制端子13，则沟槽14可以由源极区101的部分在横向上侧翼包围，如图18中示意性图示的。例如，场电极141也可被配置成控制沟道区102中的负载电流的部分。为此，场电极141可被配置成在沟道区102中感应反型沟道。
关于上面描述的所有实施例，源极区101可包括第一导电类型的掺杂剂。进一步地，该源极区101可被电连接至第一负载端子11。该沟道区102可包括与第一导电类型互补的第二导电类型的掺杂剂。沟道区102也可被电连接至第一负载端子11并且可使源极区101与漂移体积100隔离。该漂移体积100可包括漂移区104，其可例如以比源极区101的掺杂剂浓度显著更低的掺杂剂浓度包括第一导电类型的掺杂剂。沟道区102和漂移体积100之间的过渡可形成pn结1002。
控制电极131可操作耦合至沟道区102并且可被配置成在沟道区102中感应反型沟道，以便允许负载电流在半导体主体10中流动。例如，控制电极131被布置在沟槽中并且包括在沟槽132中的绝缘体可与漂移体积100中的沟道区102、源极区101中的每一个接触。
如上面已经关于图1解释的，半导体区域108可被电连接至第二负载端子12并且可将漂移体积100耦合至第二负载端子12。例如，半导体区域108被布置在漂移体积100和第二负载端子12中间。例如，半导体区域108的至少部分呈现相当于漂移体积100的掺杂剂浓度的至少10倍的掺杂剂浓度。所述因子可以甚至高于10，例如该因子可以大于100，或者甚至大于1000。取决于功率半导体器件1的配置，半导体区域108可包括漏极区和/或p掺杂发射极（集电极）区，例如布置成与第二负载端子12电接触。进一步地，为了提供反向负载电流能力，半导体区域108可包括高掺杂区（例如n+区），其也被称为“n短路”并且其可被电连接至第二负载端子12。进一步地，半导体区域108还可包括场停止层或缓冲层。半导体区域108的这些示例性且可选的部件没有被图示在图中。
进一步地，控制电极31可与场电极141电绝缘。例如，如上面已经解释的，控制电极131被电连接至控制端子13。例如，场电极141可被电连接至第一负载端子11。在其他实施例中，场电极141可被电连接至另一电位。例如，场电极141不与控制电极131电绝缘，而是还电连接至控制端子13。
进一步地，根据一些实施例，对于包括场电极141的沟槽14中的至少一些，邻近沟槽14不提供源极区102以便确保高稳健性，而在包括场电极141的其他沟槽14中，提供源极区102以便调整准确的电容值。例如，根据图1、2、13、15和16的实施例，邻近沟槽14不提供源极区。根据图17、18的实施例，邻近沟槽14中的至少一些提供源极区102。
根据实施例，可调整场电极141沿着延伸方向Z的总延伸，例如以便控制在控制电极131和第二负载端子12之间的容量（例如容量CGD）和/或防止由于控制电极131的雪崩。例如，增加场电极141的总延伸可减小CGD，并且可支持防止由于沟槽17的雪崩。
例如根据图1、2、6、7和15至18中图示的实施例中的一个或多个在本文中描述的功率半导体器件1可以是MOSFET，例如超级结（SJ）MOSFET。
例如根据图1、2、6、7和14中图示的实施例中的一个或多个在本文中描述的功率半导体器件1也可以是IGBT，例如反向导通（RC）IGBT。
在上文中，解释了属于功率半导体器件处理方法的实施例。例如，这些半导体器件基于硅（Si）。因此，单晶半导体区或层，例如示例性实施例的区10、100、101、102、104、105和108，能够为单晶Si区或Si层。在其他实施例中，可采用多晶或非晶硅。
然而，应理解的是，半导体主体10和部件例如区10、100、101、102、104、105和108能够由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括以下各项，但不限于以下各项：诸如硅（Si）或锗（Ge）的单质半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷镓铟（InGaAsP）的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和汞碲化镉（HgCdTe）的二元或三元II-VI半导体材料，举几个示例。上述半导体材料也被称为“同质结半导体材料”。当组合两个不同的半导体材料时形成异质结半导体材料。异质结半导体材料的示例包括以下各项，但不限于以下各项：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。针对功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
空间相对术语（诸如“在…下面”、“在…以下”、“较低”、“在…之上”、“较高”等）为了容易描述而使用来解释一个元件相对于第二元件的定位。这些术语旨在除了与在附图中描绘的那些取向不同的取向之外还包括相应装置的不同取向。进一步地，诸如“第一”、“第二”等术语也被用于描述各种元件、区、部分等，并且也不旨在是限制性的。遍及本描述，相似的术语指的是相似的元件。
如本文中使用那样，术语“具有”、“含有”、“包含”、“包括”、“呈现出”等为开放式术语，其指示所说明的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
考虑到变化和应用的以上范围，应理解的是，本发明并不被上述描述限制，其也不被附图限制。替代地，本发明仅被所附权利要求和它们的法律等通物限制。

Claims (22)

1.一种功率半导体器件（1），包括：
- 半导体主体（10），其被配置成在功率半导体器件（1）的第一负载端子（11）和第二负载端子（12）之间传导负载电流；
- 源极区（101）、沟道区（102）和漂移体积（100），均被包括在半导体主体（10）中，该源极区（101）被电连接至第一负载端子（11）并且该沟道区（102）使源极区（101）与漂移体积（100）隔离；
- 半导体区域（108），其被包括在半导体主体（10）中并且将漂移体积（100）耦合至第二负载端子（12），在半导体区域（108）和漂移体积（100）之间建立第一过渡（1008）；
- 控制电极（131），其与半导体主体（10）和负载端子（11、12）中的每一个都绝缘并且被配置成控制沟道区（102）中的负载电流的路径；
- 沟槽（14），其沿着延伸方向（Z）延伸到漂移体积（100）中并且包括场电极（141），其中：
- 该场电极（141）的欧姆电阻（RFP）大于控制电极（131）的欧姆电阻（RG）；并且
- 该场电极（141）和第一过渡（1008）之间的距离（D）占漂移体积（100）在延伸方向（Z）上的总延伸（TED）的至少70%。
2.一种功率半导体器件（1），包括：
- 半导体主体（10），其被配置成在功率半导体器件（1）的第一负载端子（11）和第二负载端子（12）之间传导负载电流；
- 源极区（101）、沟道区（102）和漂移体积（100），均被包括在半导体主体（10）中，该源极区（101）被电连接至第一负载端子（11）并且该沟道区（102）使源极区（101）与漂移体积（100）隔离，其中至少该漂移体积（100）沿着延伸方向（Z）的总延伸（TED）限定半导体器件（1）的阻断电压；
-控制电极（131），其与半导体主体（10）和负载端子（11、12）中的每一个都绝缘并且被配置成控制沟道区（102）中的负载电流的路径；
- 沟槽（14），其沿着延伸方向（Z）延伸到漂移体积（100）中并且包括通过场绝缘体（142）与漂移体积（100）隔离的场电极（141），其中：
- 该场电极（141）的欧姆电阻（RFP）大于控制电极（131）的欧姆电阻（RG）；并且
- 该场绝缘体（142）沿着第一横向方向（X）的第一厚度（TX）和该场绝缘体（142）沿着延伸方向（Z）的第二厚度（TZ）中的至少一个相当于小于阻断电压乘以因子2 nm/V。
3.根据权利要求1或2所述的功率半导体器件（1），进一步包括：
- 第一路径（15），其使场电极（141）与功率半导体器件（1）的第一负载端子（11）和控制端子（13）之一电连接；以及
- 第二路径（16），其使控制电极（131）与控制端子（13）电连接。
4.根据权利要求3所述的功率半导体器件（1），其中：
- 欧姆场电极电阻（RFP）等于第一路径（15）的内部电阻（RFP, int）与场电极的分布电阻（RFP, dist）的总和；并且
- 欧姆控制电极电阻（RG）仅相当于控制电极（131）的分布电阻（RG, dist）并且不包括由在第二路径（16）中提供的欧姆电阻器（133）构成的内部电阻（RG, int）。
5.根据权利要求4所述的功率半导体器件（1），其中：
- 场电极的分布电阻（RFP, dist）至少由布置在沟槽（14）中的场电极（141）的部分构成；
- 并且控制电极的分布电阻（RG, dist）至少由控制负载电流的路径的控制电极（131）的部分构成。
6.根据权利要求4所述的功率半导体器件（1），其中该欧姆场电极电阻（RFP）被配置成减弱振铃。
7.根据权利要求1或2所述的功率半导体器件（1），其中该控制电极（131）由第一材料制成，并且其中该场电极（141）由第二材料制成，该第二材料呈现比第一材料的电导率更小的电导率。
8.根据权利要求4或6所述的功率半导体器件（1），其中该欧姆场电极电阻（RFP）达到至少1Ω。
9.根据权利要求1或2所述的功率半导体器件（1），包括：
- 具有多个单元（19）的有源区（1-1），每个单元（19）都包括源极区（101）的部分、沟道区（102）的部分和漂移体积（100）的部分；
- 多个所述场电极（141）和多个所述控制电极（131），均被布置在有源区（1-1）中，其中多个场电极（141）的欧姆电阻（RFP）相当于多个控制电极（131）的欧姆电阻（RG）的至少110%。
10.根据权利要求3所述的功率半导体器件（1），包括：
- 具有多个单元（19）的有源区（1-1），每个单元（19）都包括源极区（101）的部分、沟道区（102）的部分和漂移体积（100）的部分；
- 多个所述场电极（141）和多个所述控制电极（131），均被布置在有源区（1-1）中，其中仅多个所述场电极（141）的子集经由相应的第一路径（15）电连接至第一负载端子（11），剩余的场电极（141）彼此电连接并电连接至场电极（141）的所述子集。
11.根据权利要求10所述的功率半导体器件（1），进一步包括非有源边缘区（1-2），该非有源边缘区（1-2）包围有源区（1-1），其中仅在该非有源区（1-2）以及有源区（1-1）和该非有源边缘区（1-2）之间的过渡区（1-12）之一或二者中建立场电极（141）之间的电连接。
12.根据权利要求1或2所述的功率半导体器件（1），其中该沟槽（14）包括控制电极（131）和场电极（141）中的每一个。
13.根据权利要求12所述的功率半导体器件（1），进一步包括：
- 包括在半导体主体（10）中且将漂移体积（100）耦合至第二负载端子（12）的半导体区域（108），在半导体区域（108）和漂移体积（100）之间建立第一过渡（1008）；
- 多个沟槽（14），其均包括相应的控制电极（131）和相应的场电极（141），其中该沟槽（14）沿着第一横向方向（X）彼此邻近布置并且在空间上通过呈现沿着第一横向方向（X）的宽度（WM）的相应台面区域（18）而彼此分离，并且其中每个场电极（141）和第一过渡（1008）之间的距离（D）相当于台面宽度（WM）乘以至少为2的因子。
14.根据权利要求1或2所述的功率半导体器件（1），其中该漂移体积（100）呈现超级结结构，该超级结结构至少由具有第一导电类型的掺杂剂的漂移区（104）和具有第二导电类型的掺杂剂的邻近补偿区（105）形成。
15.根据权利要求14所述的功率半导体器件（1），其中该沟槽（14）延伸到补偿区（105）中。
16.根据权利要求15所述的功率半导体器件（1），其中该补偿区（105）在邻近沟槽（14）的沟槽底部（146）的区域（1055）处呈现局部增加的掺杂剂浓度。
17.根据权利要求14所述的功率半导体器件（1），其中该沟道区（102）和补偿区（105）形成掺杂有第二导电类型的掺杂剂的连续区。
18.根据权利要求13和15至17中的一项所述的功率半导体器件（1），其中功率半导体器件（1）是MOSFET。
19.根据权利要求1或2所述的功率半导体器件（1），其中在该功率半导体器件（1）的有源区（1-1）的垂直横截面中，场电极（141）和控制电极（131）呈现在延伸方向（Z）上的共同延伸范围（CER）。
20.根据权利要求1或2所述的功率半导体器件（1），其中
- 该源极区（101）包括第一导电类型的掺杂剂；
- 该沟道区（102）包括第二导电类型的掺杂剂；
- 该源极区（101）和沟道区（102）中的每一个都电连接至第一负载端子（11）；以及
- 从沟道区（102）到漂移体积（100）的过渡形成pn结（1002），其被配置成阻断在第一负载端子（11）和第二负载端子（12）之间施加的阻断电压。
21.根据权利要求1或2所述的功率半导体器件（1），其中该功率半导体器件（1）被配置用于至少300V的阻断电压。
22.一种开关功率器件（3），其被配置成接收包括输入电压（UIN）和输入电流（IIN）中的至少一个的输入功率信号，其中
- 该开关功率器件（3）包括电路布置（31），其包括至少一个根据前述权利要求中的一项的功率半导体器件（1）；
- 该电路布置（31）被配置成将输入功率信号变换成包括输出电压（UOUT）和输出电流（IOUT）中的至少一个的输出功率信号，该输出功率信号不同于该输入功率信号；并且
- 该开关功率器件（3）被配置成将该输出功率信号提供给电负载（4）。
CN201710585097.0A 2016-07-18 2017-07-18 具有场电极的功率半导体器件 Active CN107634091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110181336.2A CN112768513B (zh) 2016-07-18 2017-07-18 具有场电极的功率半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016113183.0A DE102016113183B4 (de) 2016-07-18 2016-07-18 Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung
DE102016113183.0 2016-07-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110181336.2A Division CN112768513B (zh) 2016-07-18 2017-07-18 具有场电极的功率半导体器件

Publications (2)

Publication Number Publication Date
CN107634091A CN107634091A (zh) 2018-01-26
CN107634091B true CN107634091B (zh) 2021-03-30

Family

ID=60782928

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710585097.0A Active CN107634091B (zh) 2016-07-18 2017-07-18 具有场电极的功率半导体器件
CN202110181336.2A Active CN112768513B (zh) 2016-07-18 2017-07-18 具有场电极的功率半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110181336.2A Active CN112768513B (zh) 2016-07-18 2017-07-18 具有场电极的功率半导体器件

Country Status (3)

Country Link
US (2) US10204993B2 (zh)
CN (2) CN107634091B (zh)
DE (1) DE102016113183B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3557764A1 (en) * 2018-04-19 2019-10-23 Infineon Technologies Austria AG Electronic circuit with a transistor device and a clamping circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072028B2 (en) * 2009-10-26 2011-12-06 Infineon Technologies Austria Ag Method and device including transistor component having a field electrode
CN103681354A (zh) * 2012-09-13 2014-03-26 英飞凌科技股份有限公司 用于产生可控半导体元件的方法
CN105428399A (zh) * 2014-09-17 2016-03-23 英飞凌科技奥地利有限公司 具有场电极结构的半导体器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917246B2 (ja) * 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
KR20130134813A (ko) * 2012-05-31 2013-12-10 에스케이하이닉스 주식회사 자기정렬된 게이트전극을 구비한 수직채널트랜지스터 및 그 제조 방법
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs
US9461164B2 (en) * 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
DE102014109926A1 (de) * 2014-07-15 2016-01-21 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Vielzahl von Transistorzellen und Herstellungsverfahren
DE102014113557B4 (de) * 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
DE102014220056B4 (de) * 2014-10-02 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit Sensorpotential im aktiven Gebiet
US9917159B2 (en) * 2015-03-30 2018-03-13 Infineon Technologies Austria Ag Semiconductor device comprising planar gate and trench field electrode structure
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102015117469A1 (de) * 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102016107203B4 (de) * 2016-04-19 2021-12-23 Infineon Technologies Austria Ag Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072028B2 (en) * 2009-10-26 2011-12-06 Infineon Technologies Austria Ag Method and device including transistor component having a field electrode
CN103681354A (zh) * 2012-09-13 2014-03-26 英飞凌科技股份有限公司 用于产生可控半导体元件的方法
CN105428399A (zh) * 2014-09-17 2016-03-23 英飞凌科技奥地利有限公司 具有场电极结构的半导体器件

Also Published As

Publication number Publication date
DE102016113183B4 (de) 2021-02-11
US10580873B2 (en) 2020-03-03
CN112768513B (zh) 2024-07-30
DE102016113183A1 (de) 2018-01-18
US20180019310A1 (en) 2018-01-18
CN112768513A (zh) 2021-05-07
US10204993B2 (en) 2019-02-12
US20190157402A1 (en) 2019-05-23
CN107634091A (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
JP6698746B2 (ja) 半導体デバイス
CN108695381B (zh) 具有dV/dt可控性的IGBT
US10665706B2 (en) Power semiconductor transistor
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US9818827B2 (en) Field plate trench semiconductor device with planar gate
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
CN107887431B (zh) 功率半导体装置
US10600862B2 (en) High voltage termination structure of a power semiconductor device
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
CN107978640B (zh) 功率半导体器件终止结构
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
US11133380B2 (en) Diode structure of a power semiconductor device
CN109638075B (zh) 功率半导体器件的高电压终止结构
CN107634091B (zh) 具有场电极的功率半导体器件
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN111584614A (zh) 功率半导体器件和处理功率半导体器件的方法
CN110660795B (zh) 功率半导体器件
CN118231403A (zh) 功率半导体器件和生产功率半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant