CN111816695A - 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法 - Google Patents

反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法 Download PDF

Info

Publication number
CN111816695A
CN111816695A CN202010278050.1A CN202010278050A CN111816695A CN 111816695 A CN111816695 A CN 111816695A CN 202010278050 A CN202010278050 A CN 202010278050A CN 111816695 A CN111816695 A CN 111816695A
Authority
CN
China
Prior art keywords
reverse blocking
semiconductor device
power semiconductor
blocking power
terminal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010278050.1A
Other languages
English (en)
Inventor
F.D.普菲尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111816695A publication Critical patent/CN111816695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法。一种反向阻断功率半导体器件（1）包括：第一负载端子结构（11）和第二负载端子结构（12）；半导体本体（10），其被配置用于在第一负载端子结构（11）与第二负载端子结构（12）之间传导负载电流；多个控制单元（14），其与第一负载端子结构（11）电连接并且包括：正向阻断结（103），其被配置用于在反向阻断功率半导体器件（1）的正向阻断状态中阻断第一负载端子结构（11）与第二负载端子结构（12）之间的正向电压；以及控制电极（150），其借助于控制电极绝缘层（151）与正向阻断结（103）分离并且被配置用于在正向阻断状态与正向导通状态之间切换反向阻断功率半导体器件（1）。

Description

反向阻断功率半导体器件和处理反向阻断功率半导体器件的 方法
技术领域
本说明书涉及反向阻断（reverse blocking）功率半导体器件的实施例，并且涉及生产此类反向阻断功率半导体器件的方法的实施例。
背景技术
现代设备在汽车、消费者和工业应用中的许多功能依赖于功率半导体器件，所述许多功能诸如是转换电能和驱动电动机或电机器（electric machine）。例如，仅举几例，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管已经用于各种应用，包括但不限于电源和功率转换器中的开关，例如在牵引力（traction）应用中。
功率半导体器件通常包括半导体本体（body），该半导体本体被配置用于沿着器件的两个负载端子之间的负载电流路径传导负载电流。此外，在功率半导体器件具有晶体管配置的情况中，可以借助于经常被称为栅电极（gate electrode）的绝缘电极来控制负载电流路径。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以以导通状态（conducting state）和正向阻断（forward blocking）状态之一设置功率半导体器件，其中功率半导体器件被配置用于在正向阻断状态中阻断正向电压（forward voltage）。
有时，此类功率半导体器件也被配置用于在反向阻断状态中阻断反向电压。在该情况中，器件可以被称为反向阻断功率半导体器件。反向阻断IGBT（RB-IGBT）或反向阻断发射极（emitter）开关晶闸管（thyristor）（RB-EST）是双极反向阻断功率半导体开关的常见示例。例如，其他种类的反向阻断功率半导体器件可以被配置作为单极反向阻断功率半导体晶体管。
通常期望改进反向阻断功率半导体器件的电性能，例如，关于它们的导通状态（on-state）损耗和/或开关损耗（switching loss）改进反向阻断功率半导体器件的电性能。例如，因此可能期望在器件应当支持的给定正向和反向阻断电压下减少器件厚度。
发明内容
根据实施例，反向阻断功率半导体器件包括：第一负载端子结构和第二负载端子结构；半导体本体，其被配置用于在第一负载端子结构与第二负载端子结构之间传导负载电流；多个控制单元（cell），与第一负载端子结构电连接。控制单元包括：正向阻断结，其被配置用于在反向阻断功率半导体器件的正向阻断状态中阻断第一负载端子结构与第二负载端子结构之间的正向电压；以及控制电极，借助于控制电极绝缘层与正向阻断结分离并且被配置用于在正向阻断状态与正向导通状态之间切换反向阻断功率半导体器件。反向阻断功率半导体器件还包括：反向阻断结，其被配置用于在反向阻断功率半导体器件的反向阻断状态中阻断第一负载端子结构与第二负载端子结构之间的反向电压；以及多个沟槽场板，其被布置在多个场板沟槽中，每个场板沟槽包括场板绝缘层，其将沟槽场板之一与反向阻断结分离，沟槽场板与第二负载端子结构电连接。
根据另一实施例，提出了一种形成功率半导体器件的方法。方法包括：提供半导体本体；将第一负载端子结构和第二负载端子结构中的每一个耦合到半导体本体；形成与第一负载端子结构电连接的多个控制单元，其中控制单元包括：正向阻断结，其被配置用于在反向阻断功率半导体器件的正向阻断状态中阻断第一负载端子结构与第二负载端子结构之间的正向电压；以及控制电极，借助于控制电极绝缘层与正向阻断结分离并且被配置用于在正向阻断状态与正向导通状态之间切换反向阻断功率半导体器件。该方法还包括：形成反向阻断结，被配置用于在反向阻断功率半导体器件的反向阻断状态中阻断第一负载端子结构与第二负载端子结构之间的反向电压；以及形成多个沟槽场板，多个沟槽场板被布置在多个场板沟槽中，每个场板沟槽包括场板绝缘层，场板绝缘层将沟槽场板之一与反向阻断结分离，沟槽场板与第二负载端子结构电连接。
本领域技术人员在阅读以下详细描述时并在查看附图时将认识到附加特征和优势。
附图说明
附图中的部分不一定是按比例的，代之以重点在于图示本发明的原理。此外，在附图中，相同的参考数字指定相应的部分。在图中：
图1A-D中的每个示意性地且示例性地示出了根据一个或多个实施例的双极反向阻断功率半导体器件的竖直截面的一部分；
图2A 图1C的反向阻断功率半导体器件的模拟阻断特性；
图2B 分别在正向阻断状态和反向阻断状态中沿穿过图1C的反向阻断功率半导体器件的竖直切挖（cut）的模拟电场强度；
图3A-E中的每个示意性地和示例性地示出了根据一个或多个实施例的单极反向阻断功率半导体器件的竖直截面的一部分；
图4-15中的每个示意性地和示例性地示出了根据一个或多个实施例的反向阻断功率半导体器件的竖直截面的一部分，其中该部分包括边缘终止区（termination region）；以及
图16示意性地且示例性地示出了根据一个或多个实施例的横向反向功率半导体器件的水平截面的一部分。
具体实施方式
在以下详细描述中，参考了附图，附图形成其一部分，并且在附图中通过图示的方式示出了可以实践本发明的具体实施例。
在这点上，参考所描述的附图的取向可以使用诸如“顶部”、“底部”、“下方”、“之前”、“之后”、“后部”、“前面（leading）”、“后面（trailing）”、“上方”等之类的方向术语。因为实施例的部件可以以多个不同的取向定位，所以方向术语用于说明的目的并且绝不是限制。应该理解，可以利用其他实施例，并且在不脱离本发明的范围的情况下，可以进行结构或逻辑改变。其下面的详细描述不应以限制意义理解，并且本发明的范围由所附权利要求书限定。
现在将详细参考各种实施例，在附图中示出了实施例的一个或多个示例。每个示例是通过解释的方式提供的，并且不意味着作为对本发明的限制。例如，作为一个实施例的部分示出或描述的特征可以用在其他实施例上或与其他实施例结合使用，以产生又一实施例。本发明旨在包括此类修改和变化。使用具体语言描述了示例，这不应被解释为限制所附权利要求书的范围。附图不是按比例的并且仅用于说明的目的。为了清楚起见，如果没有另外说明，则相同的元件或制造步骤已经由不同的附图中的相同的附图标记指定。
如本说明书中使用的术语“水平”旨在描述基本上平行于半导体衬底的或半导体结构的水平表面的取向。这可以是例如半导体晶片或管芯或芯片的表面。例如，下面提到的第一横向方向X和第二横向方向Y两者都可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如本说明书中使用的术语“竖直”旨在描述如下取向，所述取向基本上垂直于水平表面布置，即平行于半导体晶片/芯片/管芯的表面的法线方向布置。例如，下面提到的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的延伸方向。延伸方向Z在本文中也被称为“垂直方向Z”。
在本说明书中，n掺杂的被称为“第一导电类型”，而p掺杂的被称为“第二导电类型”。替代地，可以采用相对的掺杂关系，使得第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在半导体器件的两个区、段、区带、部分或部件之间或在一个或多个器件的不同端子之间或在端子或金属化或电极与半导体器件的部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，两个元件之间的过渡彼此接触可能不包括另外的中间元件或诸如此类。
此外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”在其一般的有效（valid）理解的上下文中使用，并且因此旨在描述两个或更多部件彼此分离地定位并且不存在连接那些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械地耦合和/或电容地耦合和/或电感地耦合。为了给出示例，电容器的两个电极可以彼此电绝缘，并且同时例如借助于例如电介质之类的绝缘彼此机械地和电容地耦合。
本说明书中描述的具体实施例涉及但不限于展现条单元（stripe cell）或蜂窝单元配置的功率半导体器件，例如，可以在功率转换器或电源内使用的功率半导体器件。因此，在实施例中，此类器件可以被配置为承载要被馈送到负载的和/或分别地由电源提供的负载电流。例如，功率半导体器件可以包括一个或多个有源（active）功率半导体单元，诸如例如两个反串行（anti-serially）连接的二极管的单片集成单元之类的单片集成二极管单元、例如单片集成IGBT单元之类的单片集成晶体管单元和/或其衍生物。此类二极管/晶体管单元可以集成在功率半导体模块中。多个此类单元可以构成布置有功率半导体器件的有源区（active region）的单元场（cell field）。
如本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流承载能力的单个芯片上的半导体器件。换句话说，此类功率半导体器件旨在用于高电流，通常在安培（Ampere）范围中，例如高达几十或几百安培，和/或高电压，通常在15 V以上，更典型地是100 V及以上，例如高达至少500 V或甚至更多，例如甚至高达至少6 kV或更多。
例如，以下描述的功率半导体器件可以是展现条单元配置或蜂窝（柱状（columnar）/针状（needle））单元配置的半导体器件，并且可以被配置为在低、中和/或高电压应用中被用作功率部件。
例如，如本说明书中使用的术语“功率半导体器件”不涉及用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1A-D中的每个示意性地且示例性地示出了根据一个或多个实施例的反向阻断功率半导体器件1的竖直截面的一部分。反向阻断功率半导体器件1包括半导体本体10以及分别耦合到半导体本体10的前侧10-1和后侧10-2的第一负载端子结构11和第二负载端子结构12。半导体本体10被配置用于在第一负载端子结构11与第二负载端子结构12之间传导负载电流。例如，第一负载端子结构11包括前侧金属化，其可以耦合到例如反向阻断功率半导体器件1的发射极端子或源极端子。相应地，第二负载端子结构12可以包括后侧金属化，其耦合到例如反向阻断功率半导体器件1的集电极端子或漏极端子。
在图1A-D中描绘的示例性实施例中，反向阻断功率半导体器件1具有IGBT配置，使得第一负载端子结构11可以很好地被称为发射极负载端子结构，而第二负载端子结构12可以被称为集电极端子结构。换句话说，在图1A的示例性实施例中，反向阻断功率半导体器件1是或包括反向阻断IGBT（RB-IGBT）。在其他实施例中，反向阻断功率半导体器件1可以是或包括不同种类的双极反向阻断功率半导体器件1，诸如例如反向阻断发射极开关晶闸管（RB-EST）。在其他实施例中，反向阻断功率半导体器件1可以替代地被配置为单极反向阻断功率半导体器件1，诸如例如单极反向阻断晶体管，诸如反向阻断MOSFET（RB-MOSFET）。这将在下文参考例如图3A-3E进一步更详细地解释。
此外，在图1A-D中所示的实施例中，反向阻断功率半导体器件1具有竖直配置。这就是说，负载电流在半导体本体10的前侧10-1和后侧10-2之间流动。然而，应当注意，本发明不限于竖直反向阻断功率半导体器件1。例如，下文将参考图16进一步解释横向反向阻断功率半导体器件1，其中负载电流基本上沿第一横向方向X流动。
如在竖直IGBT的领域中原理上是公知的那样，图1A的功率半导体器件1包括多个控制单元14，多个控制单元14被布置在前侧10-1处并且与第一负载端子结构11电连接，控制单元14包括pn结形式的正向阻断结103，其形成在半导体本体10的漂移区100和半导体本体10的本体区101之间的过渡处。漂移区100具有第一导电类型（例如，n型）的掺杂剂，而本体区101具有与第一导电类型互补的第二导电类型（例如，p型）的掺杂剂。正向阻断结103被配置用于在反向阻断功率半导体器件1的正向阻断状态中阻断第一负载端子结构11与第二负载端子结构12之间的正向电压。
每个控制单元14包括在竖直控制沟槽15中延伸的控制电极150。控制沟槽15包括控制电极绝缘层151，其将控制电极150与半导体本体10的围绕沟槽15的部分绝缘。控制电极150借助于控制电极绝缘层151与正向阻断结103分离。换句话说，控制电极绝缘层151布置在控制电极150和形成正向阻断结103的pn结之间。例如，控制电极绝缘层151可以与控制电极150和所述pn结103中的每一个邻接。例如，控制电极绝缘层151可以包括二氧化硅，诸如热生长的二氧化硅。控制沟槽15邻接第一导电类型的源极区102、本体区101和漂移区100的一部分。每个控制电极150可以借助于绝缘块154（例如，氧化物块的形式）与第一负载端子结构11绝缘。控制电极150可以与控制端子电连接，控制端子诸如是反向阻断功率半导体器件1的栅极端子（未示出）。例如，控制电极150可以被配置用于经由外部控制端子接收诸如栅极电压信号之类的外部控制信号。控制电极150被配置用于在正向阻断状态和正向导通状态之间切换反向阻断功率半导体器件1。例如，所述切换可以根据提供给控制电极150的控制信号发生。控制电极150可以被配置用于与沟槽15相邻地在本体区101中感应传导沟道（conduction channel）。例如，电路径因此可以在反向阻断功率半导体器件1的正向导通状态中在与第一负载端子结构11电连接的源极区102和漂移区100之间被打开（open）。
在后侧10-2处，半导体本体10包括第二导电类型的后侧发射极区107，这在IGBT的领域中原理上是公知的。后侧发射极区107在一侧与第二负载端子结构12电连接并且在另一侧与漂移区100电连接。在后侧发射极区107和漂移区100之间的过渡处，形成pn结。pn结形成反向阻断结104，其被配置用于在反向阻断功率半导体器件1的反向阻断状态中阻断第一负载端子结构11和第二负载端子结构12之间的反向电压。
此外，在后侧10-2处提供多个场板沟槽16。场板沟槽16平行于竖直方向Z从后侧10-2延伸到半导体本体10中。每个场板沟槽16包括沟槽场板160和场板绝缘层161，场板绝缘层161将沟槽场板160与半导体本体10的周围部分绝缘，诸如与后侧发射极区107和漂移区100绝缘。相应的沟槽场板160借助于场板绝缘层161与反向阻断结104分离。换句话说，场板绝缘层161被布置在沟槽场板160和形成反向阻断结104的pn结之间。例如，场板绝缘层161可以邻接沟槽场板160和所述pn结104中的每一个。例如，场板绝缘层161可以包括二氧化硅和氮化硅之一。在实施例中，场板绝缘层161包括例如氧化硅和氮化硅的堆叠层。该沟槽场板160包括导电材料，诸如多晶硅或金属。此外，沟槽场板160与第二负载端子结构12电连接。换句话说，在反向阻断功率半导体器件1本身内提供的第二负载端子结构12与沟槽场板160之间存在低欧姆电连接（与之相反，例如，在反向阻断功率半导体器件1外部建立的电连接，诸如借助于可以耦合到反向阻断功率半导体器件1的端子的外部引线或电路）。
沟槽场板160可以被配置用于防止在正向阻断状态中电场到后侧发射极区107的穿通（punch-through）。例如，在场板沟槽16之间形成多个半导体台地（mesa）17，其中每个半导体台地17的宽度W充分小以防止此类穿通（在图1A中未指示宽度W，参考图1D）。例如，在实施例中，场板沟槽16可以具有场板沟槽深度D，其中每个半导体台地17的宽度小于场板沟槽深度D的一半，参见图1D。例如，宽度W可以小于2μm，诸如等于或小于1μm。
沟槽场板160的功能可以由至少部分地在场板沟槽16之间延伸的第一场停止区（field stop region）108支持。图1A中未示出此类第一场停止区108，代之以参考图1C。第一场停止区108包括比漂移区100高的掺杂剂浓度的第一导电类型的掺杂剂。第一场停止区108可以被布置在漂移区100和后侧发射极区108之间。如在本领域中原理上是已知的那样，此类第一场停止区108可以履行正向阻断状态中的用于电场的缓冲（buffer）的功能。根据图1C的示例性实施例，可以通过沟槽场板160的屏蔽和第一场停止区108的缓冲效果的组合效果来防止正向导通状态中的电毡场（electric felt field）的穿通。
例如，与常规设置（setup）相比，第一场停止区108的掺杂剂浓度由于沟槽板160的存在可以被选择得相对低，其中第一场停止区108将不得不独自防止穿通。例如，在实施例中，第一场停止区108内的第一导电类型的掺杂剂的浓度中的最大浓度超过漂移区100的第一导电类型的掺杂剂的浓度到至少10倍（by a factor of at least 10），诸如到至少100倍。换句话说，第一场停止区108中的掺杂剂浓度可以比漂移区100的掺杂剂浓度高至少一个或甚至至少两个数量级（order of magnitude）。例如，漂移区100的掺杂可能基本上是半导体衬底的，即半导体本体10的基部掺杂（base doping）。
此外，在实施例中，第一场停止区108内的第一导电类型的掺杂剂的浓度中的最大浓度可以小于
Figure 369518DEST_PATH_IMAGE001
，诸如例如小于
Figure 473610DEST_PATH_IMAGE002
。
在距反向阻断结104的一定距离处布置第一场停止区108和/或第一场停止区108内的第一导电类型的掺杂剂浓度中的最大浓度也是可能的。这在图1D中示例性地被示出，图1D示出了根据一些实施例的反向阻断半导体器件1的竖直截面部分的一部分的放大视图，其中所描绘的部分位于后侧10-2附近。例如，在实施例中，第一场停止区108内的第一导电类型的掺杂剂的浓度中的最大浓度可以位于距反向阻断结104至少0.2μm的距离处，诸如至少0.5μm的距离处。
进一步参考图1D，在实施例中，台地17的远端（distal）部分中的第一场停止区108的第一导电类型的掺杂剂的浓度可能小于或等于漂移区100的掺杂剂浓度的五倍，其中台地17的远端部分从对应于沟槽场板160的远端的第一深度D1延伸到第二深度D2，该第二深度D2比第一深度D1小台地宽度W的一半，即小W/2。换言之，第二深度D2被定位更靠近沟槽场板160的近端，比沟槽场板160的远端近W/2。在另一变型中，场停止区可以仅在台地17的所述远端部分的外部在台地17中，即在图1D中的远端部分下方（未示出）。
根据图1B和1C中的每一个中所示的示例性实施例，还可以在前侧10-1处提供第二场停止区109。类似于上文关于第一场停止区108已经解释的，第二场停止区109也可以包括比漂移区100高的掺杂浓度的第一导电类型的掺杂剂。此外，第二场停止区109位于漂移区100和本体区101之间。实际上，在这些实施例中，正向阻断结103形成在本体区101与第二场停止区109之间的过渡处。第二场停止区109至少部分地在控制单元15内部延伸，诸如在控制沟槽15之间延伸。例如，在反向阻断功率半导体器件1的反向阻断状态中，第二场停止区109可以防止电场穿通到本体区101。例如，类似于上文关于后侧10-2处的台地17的已经阐述的，相邻控制沟槽15之间的半导体台地区也可以被设计得足够窄以防止反向阻断状态中的穿通。
例如，利用根据上文参考图1A到1D解释的示例性实施例的设计，可以实现具有基本上对称的阻断能力的RB-IGBT。换句话说，这样的RB-IGBT的最大正向阻断电压可以等于或类似于这样的RB-IGBT的最大反向阻断电压。
为了进一步说明这一点，图2A示例性地示出了根据图1C的RB-IGBT 1的模拟的阻断特性。对于该模拟，假设100μm的器件厚度。正向阻断特性（实曲线）和反向阻断特性（虚曲线）示出了该器件能够在每个方向上阻断多于1400 V。图2B中示出了对于两个方向在击穿（breakdown）处的电场分布，其中，再次，实曲线对应于正向阻断状态并且虚曲线对应于反向阻断状态。在图2B中，示出了电场取决于从器件1的前侧测量的深度（以微米为单位）。由于沟槽场板160的屏蔽，在反向阻断状态中，电场在第一场停止区108内没有显著减小，如其将是没有沟槽场板160的情况，或者在第一场停止区108比场沟槽16更深地延伸到半导体本体中的情况中。结果，也可以在反向方向实现相对高的阻断电压。
到目前为止，已经参考双极反向阻断功率半导体器件1，诸如图1A至1D中所示的RB-IGBT，示例性地解释了本发明。作为替代变型，图3A至3E示出了单极反向阻断功率半导体器件1的实施例，诸如RB-MOSFET，其中反向阻断结104由Schottky结而不是pn结形成。例如，反向阻断结104可以由漂移区102与形成第二负载端子结构12的一部分的后侧金属化之间的半导体到金属过渡形成。在此情况中，由于半导体到金属过渡104处的Schottky势垒，器件1的反向阻断能力可以伴随正向特性中的阈值。
除了器件1的单极操作和不同的反向阻断结104之外，图3A至3E中所示的实施例示出了与图1A至1D的实施例的结构的许多结构相似性。因此，上文例如关于前侧10-1处的控制单元14和后侧10-2处的沟槽场板160已经阐述的可以同样应用于图3A至3D的实施例。参考还关于第一和第二场停止区108、109的上述解释（参见图3B、3D和3E）。例如，应当注意，第一场停止区108和/或第一场停止区108内的掺杂剂浓度中的最大浓度可以被布置在距由Schottky接触形成的反向阻断结一定距离处，如图3E中示例性地示出的。替代地，第一场停止层108可以直接与Schottky接触104邻接，如图3D中所示。
此外，在根据图3C和3E中的每一个的实施例中，单极反向阻断晶体管1可以具有超级结（super-junction）配置，这在本领域中是公知的。也就是说，漂移区100可以包括多个第一导电类型的第一柱（column）1001和多个第二导电类型的第二柱1002，其中第一柱1001和第二柱1002以交替的方式彼此相邻布置。如图3C和3E中的每一个中所示，柱1001、1002沿着竖直方向Z在前侧10-1处的控制单元14和后侧10-2处的场板沟槽16之间延伸。例如，可以提供第二柱1002不连接到本体区101。如图3C中所示，第二场停止区109可以将本体区101与此类超级结结构的第二柱1002分离。
图4至15中的每一个示意性地且示例性地示出了根据一个或多个实施例的反向阻断功率半导体器件1的竖直截面的一部分，其中所描绘的部分中的每一个包括反向阻断功率半导体器件1的有源区18和边缘终止区19的一部分。
例如，布置在反向阻断功率半导体器件1的边缘终止区19中的边缘终止结构需要与反向阻断能力兼容。图4至15中示出了可以如何实现这一点的若干示例。
根据实施例，第二负载端子结构12的电位（例如，集电极电位）可以例如借助于第二导电类型的连接区106被传送到前侧10-1，该连接区106沿着横向芯片边缘10-4延伸，如图所示。这在反向阻断功率半导体器件的领域中原理上是已知的。
此外，可以提供后侧10-2处的窄台地17以及场板沟槽16也至少存在于边缘终止区19的一部分中，诸如至少存在于边缘终止区19的内部部分中。在实施例中，场板沟槽160可以存在于边缘终止区19的相当大的部分中，其可以例如沿着等于或大于如图4中所示的竖直截面中的器件厚度的距离延伸。
另一方面，相应的结构也可以被提供在边缘终止区19的至少一部分内部的前侧10-1处。图4中示出了第一示例性结构。如图所示，在前侧10-1处提供具有电极130和沟槽绝缘层131的多个沟槽13，以及布置在其间的第二导电类型的半导体区134。这些结构可以分别与控制沟槽15、控制电极150、控制电极绝缘层151和本体区101类似或在结构上相同。例如，边缘终止区19内的所述沟槽13可能已经在一个或多个共同的处理步骤中在有源区18内与控制沟槽15一起形成。
例如，如图5中示意性地示出的，最外侧（outer most）电极131可以经由连接区106与第二负载端子结构12电连接。还如图5中所示，其他电极131可以连接到第二导电类型的相应相邻区134。这些区134通过沟槽13彼此分离，并且在正向阻断期间和反向阻断期间可以呈现（assume）不同的电位。
此外，在有源单元场（active cell field）18内部提供第一和/或第二场停止区108、109的情况中，其也可以至少被提供在边缘终止19的一部分中，如图5中示例性地示出的。
图6示出了RB-IGBT1的边缘终止的另一示例性实施例，其中在正向阻断期间空间电荷区的示例性过程被指示为虚线。如图所示，可以是漂移区100到边缘终止区19中的延伸的第一导电类型的半导体区100-5可以在边缘终止区19中的一个或多个位置处接触（touch）前表面10-1。此外，应当注意，第二场停止区109不需要连续延伸到在芯片边缘10-4处的连接区106。
在根据图7至9中的每一个的实施例中，芯片边缘10-4可以展现例如对应于（111）等效晶面（equivalent crystal plane）的斜坡（slope），因为它可以使用利用KOH或TMAH的各向异性湿法蚀刻来产生。此外，还可以与芯片边缘处的连接区106相邻地提供场停止区1060，参见图8。在图7和8中，虚线指示在正向阻断状态中的空间电荷区的示例性过程。
图10示例性地示出了在反向阻断期间空间电荷区的边界的延伸。
在图5-10中，仅示意性地示出了第二导电类型的分离区134与沟槽电极130之间的电连接。在图11中，示例性地示出了具体实现，其中可以借助于多个金属场板191来实现连接。当然，存在如何详细地执行这些连接的很多可能性。除了建立所述连接之外，场板结构191可以在正向阻断状态中和/或在反向阻断状态中甚至进一步地减小电场强度。
在根据图12的实施例中，并非边缘终止区19中的所有沟槽13都填充有导电材料。代之以，在一些沟槽13中使用诸如氧化物之类的绝缘填充物（filling）192也是可能的，如图12中示意性地示出的。
此外，如图13中示例性示出的，将边缘终止区19中的所有或一些沟槽的导电填充物130分离的沟槽绝缘层131的厚度可以大于控制电极绝缘层151的厚度和/或大于场板绝缘层161的厚度。
图14示意性和示例性地示出了RB-MOSFET 1的边缘终止19的实施例。在漏极端子结构12处具有Schottky接触104的单极器件的情况中，Schottky接触104可以例如延伸到芯片（未示出）的边缘10-4。替代地，漏极端子结构12可以例如至少在边缘终止区19的一部分中接触第二导电类型的区107 （诸如p区107），如图14中所示。
以上解释的边缘终止结构也可以用于双向开关1，如图15中示例性地示出的。在该情况中，源极区1020可以被提供在后侧10-2处的单元场中。布置在栅极沟槽16-1中并通过栅极绝缘结构1610与本体区1070绝缘的栅电极1600可以连接到第二栅极端子（未示出）而不是第二负载端子结构12。此外，所述栅电极1600借助于绝缘块1640 （例如，氧化物块的形式）与第二负载端子结构12绝缘。然而，边缘终止区19中的沟槽场板160可以连接到第二负载端子结构12，如之前描述的那样。此外，还可以存在连接到单元场中，即有源区18中的第二负载端子结构（而不是第二栅极端子）的提供的沟槽场板160。
图16示例性地且示意性地示出了反向阻断RB-IGBT 1的横向设计。应当注意，与其他附图相比，示出了半导体器件1的水平截面。在该实施例中，负载电流主要沿第二横向方向Y流动。除了该差异之外，该结构类似于上文参考例如图1A所解释的结构。
一种处理反向阻断功率半导体器件1的方法，包括：
- 提供半导体本体10；
- 将第一负载端子结构11和第二负载端子结构12中的每一个耦合到半导体本体10；
- 形成与第一负载端子结构11电连接的多个控制单元14，并且包括：
- 正向阻断结103，其被配置用于在反向阻断功率半导体器件1的正向阻断状态中阻断第一负载端子结构11与第二负载端子结构12之间的正向电压；以及
- 控制电极150，其借助于控制电极绝缘层151与正向阻断结103分离并且被配置用于在正向阻断状态与正向导通状态之间切换反向阻断功率半导体器件1；
- 形成反向阻断结104，反向阻断结104被配置用于在反向阻断功率半导体器件1的反向阻断状态中阻断第一负载端子结构11与第二负载端子结构12之间的反向电压；以及
- 形成被布置在多个场板沟槽16中的多个沟槽场板160，每个场板沟槽16包括将沟槽场板160之一与反向阻断结104分离的场板绝缘层161，沟槽场板160与第二负载端子结构12电连接。
方法步骤不需要按照它们在上文被提到的顺序执行。例如，对于本领域技术人员来说清楚的是，包括沟槽场板160的场板沟槽16的和/或在反向阻断结104的，例如控制单元14的形成之后，负载端子结构11、12可以被布置在半导体本体10上。
上述形成反向阻断功率半导体器件的方法的实施例对应于如上所述的反向阻断功率半导体的实施例，并且反之亦然。因此，例如，上述反向阻断功率半导体器件的实施例的特征可以通过执行相应的处理方法步骤来实现。
在上文中，解释了关于反向阻断功率半导体器件和相应的处理方法的实施例。例如，这些半导体器件是基于硅（Si）的。因此，例如半导体本体10之类的单晶半导体区或层和例如区100、101、102、107、108、109等之类的其区/区带可以是单晶Si区或Si层。在其他实施例中，可以采用多晶硅或非晶硅。
然而，应当理解，半导体本体10及其区/区带可以由适合用于制造半导体器件的任何半导体材料制成。此类材料的示例包括但不限于基本半导体材料，诸如硅（Si）或锗（Ge）、IV族化合物半导体材料，诸如碳化硅（SiC）或硅锗（SiGe）、二元（binary）、三元（ternary）或四元（quaternary）III-V半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（aluminum gallium indium nitride）（AlGaInN）或磷化铟镓砷（indium galliumarsenide phosphide）（InGaAsP），以及二元或三元II-VI半导体材料，诸如碲化镉（CdTe）和碲化镉汞（mercury cadmium telluride）（HgCdTe）以仅举几例。上述半导体材料也被称为“同质结（homojunction）半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体开关应用而言，目前主要使用Si、SiC、GaAs和GaN材料。
为了便于描述，使用诸如“下面”、“之下”、“下部”、“之上”、“上部”以及诸如此类的空间相对术语来解释一个元素相对于第二元素的定位。这些术语旨在包括除了与图中描绘的那些取向不同的取向之外的相应设备的不同的取向。此外，诸如“第一”、“第二”以及诸如此类的术语也用于描述各种元素、区、部分等，并且也不旨在是限制性的。相同的术语贯穿说明书指代相同的元素。
如本文中所用的，术语“具有”、“含有”、“包含”、“包括”、“展现”以及诸如此类是开放式术语，其指示了所述元素或特征的存在，但不排除附加的元素或特征。
考虑到变化和应用的上述范围，应当理解，本发明不受前述描述限制，也不受附图限制。代之以，本发明仅由以下权利要求书及其合法等同物来限制。

Claims (19)

1.一种反向阻断功率半导体器件（1），包括
- 第一负载端子结构（11）和第二负载端子结构（12）；
- 半导体本体（10），被配置用于在第一负载端子结构（11）与第二负载端子结构（12）之间传导负载电流；
- 多个控制单元（14），与第一负载端子结构（11）电连接并且包括：
正向阻断结（103），被配置用于在反向阻断功率半导体器件（1）的正向阻断状态中阻断第一负载端子结构（11）与第二负载端子结构（12）之间的正向电压；以及
控制电极（150），借助于控制电极绝缘层（151）与正向阻断结（103）分离并且被配置用于在正向阻断状态与正向导通状态之间切换反向阻断功率半导体器件（1）；
- 反向阻断结（104），被配置用于在反向阻断功率半导体器件（1）的反向阻断状态中阻断第一负载端子结构（11）与第二负载端子结构（12）之间的反向电压；以及
- 多个沟槽场板（160），被布置在多个场板沟槽（16）中，每个场板沟槽（16）包括将沟槽场板（160）中的一个与反向阻断结（104）分离的场板绝缘层（161），沟槽场板（160）与第二负载端子结构（12）电连接。
2.根据权利要求1所述的反向阻断功率半导体器件（1），其中半导体本体（10）具有前侧（10-1）和后侧（10-2），第一负载端子结构（11）被布置在前侧（10-1）处并且第二负载端子结构（10-2）被布置在后侧（10-2）处。
3.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中多个半导体台地（17）形成在场板沟槽（16）之间，其中半导体台地（17）中的每一个的宽度（W）小于2μm。
4.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中场板沟槽（16）具有场板沟槽深度（D），其中多个半导体台地（17）形成在场板沟槽（16）之间，其中半导体台地（17）中的每一个的宽度（W）小于场板沟槽深度（D）的一半。
5.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中半导体本体（10）包括
- 漂移区（100），包括第一导电类型的掺杂剂，以及
- 第一场停止区（108），包括比漂移区（100）高的掺杂剂浓度的第一导电类型的掺杂剂，第一场停止区（108）至少部分地在场板沟槽（16）之间延伸。
6.根据权利要求5所述的反向阻断功率半导体器件（1），其中第一场停止区（108）和/或第一场停止区（108）的第一导电类型的掺杂剂的浓度中的最大浓度被布置在距反向阻断结（104）一定距离处。
7.根据权利要求5或6所述的反向阻断功率半导体器件（1），其中第一场停止区（108）内的第一导电类型的掺杂剂的浓度中的最大浓度超过漂移区（100）的第一导电类型的掺杂剂的浓度到至少100倍。
8.根据权利要求5至7中的一项所述的反向阻断功率半导体器件（1），其中第一场停止区（108）内的第一导电类型的掺杂剂的浓度中的最大浓度小于
Figure DEST_PATH_IMAGE001
。
9.根据权利要求5至8中的一项所述的反向阻断功率半导体器件（1），其中第一场停止区（108）内的第一导电类型的掺杂剂的浓度中的最大浓度位于距反向阻断结（104）至少0.2μm的距离处。
10.根据权利要求5至9中的一项所述的反向阻断功率半导体器件（1），其中具有台地宽度（W）的多个半导体台地（17）形成在场板槽（16）之间，其中在台地（17）的远端部分中的第一场停止区（108）的第一导电类型的掺杂剂的浓度小于或等于漂移区（100）的掺杂剂浓度的5倍，其中台地（17）的远端部分从对应于沟槽场板（160）的远端的第一深度（D1）延伸到第二深度（D2），第二深度（D2）比第一深度（D1）小台地宽度（W）的一半。
11.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中半导体本体（10）包括
- 漂移区（100），包括第一导电类型的掺杂剂，以及
- 第二场停止区（109），包括比漂移区（100）高的掺杂剂浓度的第一导电类型的掺杂剂，第二场停止区（108）至少部分地在控制单元（14）内部延伸。
12.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中反向阻断结（104）由p-n结形成。
13.根据权利要求1至11中的一项所述的反向阻断功率半导体器件（1），其中反向阻断结（104）由Schottky结形成。
14.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中反向阻断功率半导体器件（1）是双极反向阻断功率半导体器件（1）。
15.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中反向阻断功率半导体器件（1）是单极反向阻断功率半导体器件（1）。
16.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中半导体本体（10）包括漂移区（100），漂移区包括第一导电类型的多个第一柱（1001）和与第一导电类型互补的第二导电类型的多个第二柱（1002），第一柱（1001）和第二柱（1002）以交替方式彼此相邻地布置。
17.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），展现有源区（18）和边缘终止区（19），其中多个场板沟槽（16）的一部分布置在边缘终止区（19）中。
18.根据前述权利要求中的一项所述的反向阻断功率半导体器件（1），其中反向阻断功率半导体器件（1）是双向开关器件。
19.一种处理反向阻断功率半导体器件（1）的方法，包括：
- 提供半导体本体（10）；
- 将第一负载端子结构（11）和第二负载端子结构（12）中的每一个耦合到半导体本体（10）；
- 形成与第一负载端子结构（11）电连接的多个控制单元（14），并且包括：
正向阻断结（103），其被配置用于在反向阻断功率半导体器件（1）的正向阻断状态中阻断第一负载端子结构（11）与第二负载端子结构（12）之间的正向电压；以及
控制电极（150），其借助于控制电极绝缘层（151）与正向阻断结（103）分离并且被配置用于在正向阻断状态与正向导通状态之间切换反向阻断功率半导体器件（1）；
- 形成反向阻断结（104），反向阻断结（104）被配置用于在反向阻断功率半导体器件（1）的反向阻断状态中阻断第一负载端子结构（11）与第二负载端子结构（12）之间的反向电压；以及
- 形成被布置在多个场板沟槽（16）中的多个沟槽场板（160），每个场板沟槽（16）包括将沟槽场板（160）之一与反向阻断结（104）分离的场板绝缘层（161），沟槽场板（160）与第二负载端子结构（12）电连接。
CN202010278050.1A 2019-04-10 2020-04-10 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法 Pending CN111816695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019109502.6 2019-04-10
DE102019109502.6A DE102019109502B4 (de) 2019-04-10 2019-04-10 Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
CN111816695A true CN111816695A (zh) 2020-10-23

Family

ID=72613047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010278050.1A Pending CN111816695A (zh) 2019-04-10 2020-04-10 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法

Country Status (2)

Country Link
CN (1) CN111816695A (zh)
DE (1) DE102019109502B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687745A (zh) * 2020-12-29 2021-04-20 电子科技大学 碳化硅沟槽mosfet器件及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918625B2 (ja) 2002-04-25 2007-05-23 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
CN106783989A (zh) 2017-01-16 2017-05-31 电子科技大学 一种具有阳极短路槽的rb‑igbt

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687745A (zh) * 2020-12-29 2021-04-20 电子科技大学 碳化硅沟槽mosfet器件及制备方法
CN112687745B (zh) * 2020-12-29 2022-06-24 电子科技大学 碳化硅沟槽mosfet器件及制备方法

Also Published As

Publication number Publication date
DE102019109502A1 (de) 2020-10-15
DE102019109502B4 (de) 2024-02-01

Similar Documents

Publication Publication Date Title
US9859272B2 (en) Semiconductor device with a reduced band gap zone
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN107887431B (zh) 功率半导体装置
US9859408B2 (en) Power semiconductor transistor having fully depleted channel region
CN108695381B (zh) 具有dV/dt可控性的IGBT
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
CN103311300B (zh) 电荷补偿半导体器件
CN107978640B (zh) 功率半导体器件终止结构
US11251275B2 (en) Needle cell trench MOSFET
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
CN113782599A (zh) 具有dV/dt可控性的功率半导体装置
CN109638075B (zh) 功率半导体器件的高电压终止结构
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
US11251266B2 (en) Power semiconductor device and method of processing a power semiconductor device
CN114975618A (zh) Mos控制的功率半导体器件的台面接触和制造功率半导体器件的方法
CN114582969A (zh) 功率半导体器件的二极管结构
US10580873B2 (en) Power semiconductor device having a field electrode
CN112310202A (zh) 功率半导体器件和方法
US11322587B2 (en) Method of processing a power semiconductor device
CN110660795A (zh) 功率半导体器件
CN112447617A (zh) 功率半导体器件和方法
CN111244152A (zh) 具有改进的可控性的功率半导体开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination