CN107978640A - 功率半导体器件终止结构 - Google Patents

功率半导体器件终止结构 Download PDF

Info

Publication number
CN107978640A
CN107978640A CN201711008174.2A CN201711008174A CN107978640A CN 107978640 A CN107978640 A CN 107978640A CN 201711008174 A CN201711008174 A CN 201711008174A CN 107978640 A CN107978640 A CN 107978640A
Authority
CN
China
Prior art keywords
semiconductor
conductor
trap
power
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711008174.2A
Other languages
English (en)
Other versions
CN107978640B (zh
Inventor
J-G.鲍尔
J.布兰登布格
E.法尔克
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107978640A publication Critical patent/CN107978640A/zh
Application granted granted Critical
Publication of CN107978640B publication Critical patent/CN107978640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种功率半导体器件，包括：半导体本体，耦合到功率半导体器件的第一负载端子和第二负载端子并且包括漂移区，漂移区具有第一导电类型的掺杂剂；有源区，具有至少一个功率单元，其至少部分地延伸到半导体本体中并与第一负载端子电连接并且包括所述漂移区的一部分，所述至少一个功率单元被配置为在所述端子之间传导负载电流并阻断施加在所述端子之间的阻断电压；边缘，其横向地终止半导体本体；以及非有源终止结构，布置在边缘和有源区中间。终止结构包括：在半导体本体中实现的至少一个掺杂半导体区；安装在布置在半导体本体的表面上面的绝缘体块上的导体结构；以及将导体结构与第一负载端子的电位电耦合的欧姆路径，欧姆路径布置在表面上面。

Description

功率半导体器件终止结构
技术领域
本说明书涉及功率半导体器件的实施例和处理功率半导体器件的实施例。特别地，本说明书涉及功率半导体器件的终止结构的实施例和处理功率半导体器件的终止结构的方法的实施例。
背景技术
在汽车、用户和工业应用中的现代装置的许多功能诸如转换电能和驱动电动机或电机依赖功率半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个示例）已被用于各种应用，所述各种应用包括但不限于电源和功率变换器中的开关。
功率半导体器件通常包括被配置为沿着器件的两个负载端子之间的负载电流路径传导负载电流的半导体本体。进一步地，可以借助于绝缘的电极（有时称为栅极电极）来控制负载电流路径。例如，在从例如驱动器单元接收到相应的控制信号时，控制电极可以将功率半导体器件设置在导通状态和阻断状态之一中。
进一步地，为了传导负载电流，功率半导体器件可以包括可以布置在功率半导体器件的所谓有源区中的一个或多个功率单元。功率半导体器件可以由边缘横向限制，并且在边缘和包括一个或多个功率单元的有源区之间，可以布置有终止结构。这样的终止结构可以用于影响半导体本体内的电场的路线的目的，例如以便确保功率半导体器件的可靠阻断能力。终止结构可以包括布置在半导体本体内的一个或多个部件，以及还有布置在功率半导体器件的表面上面的一个或多个部件。
发明内容
根据实施例，一种功率半导体器件包括：半导体本体，其耦合到功率半导体器件的第一负载端子和第二负载端子，并且包括漂移区，漂移区具有第一导电类型的掺杂剂；有源区，其具有至少一个功率单元，该至少一个功率单元至少部分地延伸到半导体本体中并与第一负载端子电连接，并且包括所述漂移区的一部分，该至少一个功率单元被配置为在所述端子之间传导负载电流，并且阻断施加在所述端子之间的阻断电压；边缘，其横向地终止半导体本体；以及非有源终止结构，其布置在边缘和有源区中间。终止结构包括：在半导体本体中实现的至少一个掺杂半导体区，其中，该至少一个掺杂半导体区包括：（i）具有第二导电类型的掺杂剂的第一阱，第一阱电连接到第一负载端子并且与其横向重叠，以及（ii）具有第二导电类型的掺杂剂的第二阱，其中，第二阱中的掺杂剂浓度在横向方向上变化；导体结构，其安装在布置在半导体本体的表面上面的绝缘体块上，其中，导体结构包括彼此横向相邻布置的导体，其中第二阱的第一区段与所述导体中的第一导体横向重叠，并且第二阱的第二区段与所述导体中的第二导体横向重叠；以及欧姆路径，其将导体结构与第一负载端子的电位电耦合，欧姆路径布置在表面上面。
根据另一实施例，一种功率半导体器件包括：半导体本体，其耦合到功率半导体器件的第一负载端子和第二负载端子，并且包括漂移区，漂移区具有第一导电类型的掺杂剂；有源区，其具有至少一个功率单元，该至少一个功率单元至少部分地延伸到半导体本体中并与第一负载端子电连接，并且包括所述漂移区的一部分，该至少一个功率单元被配置为在所述端子之间传导负载电流，并且阻断施加在所述端子之间的阻断电压，其中，该至少一个功率单元14包括被配置为从功率半导体器件的控制端子接收控制信号的控制电极结构；边缘，其横向地终止半导体本体；以及非有源终止结构，其布置在边缘和有源区中间。终止结构包括：在半导体本体中实现的至少一个掺杂半导体区，其中，该至少一个掺杂半导体区包括：（i）具有第二导电类型的掺杂剂的第一阱，第一阱电连接到第一负载端子并且与其横向重叠，以及（ii）具有第二导电类型的掺杂剂的第二阱，其中，第二阱中的掺杂剂浓度在横向方向上变化；导体结构，其安装在布置在半导体本体的表面上面的绝缘体块上，其中，导体结构包括彼此横向相邻布置的导体，其中，第二阱的第一区段与所述导体中的第一导体横向重叠，并且第二阱的第二区段与所述导体中的第二导体横向重叠；以及欧姆路径，其将导体结构与控制端子的电位电耦合，欧姆路径布置在表面上面。
根据又一实施例，一种处理功率半导体器件的方法包括：提供半导体本体，该半导体本体耦合到功率半导体器件的第一负载端子和第二负载端子，并且包括漂移区，该漂移区具有第一导电类型的掺杂剂；形成有源区，该有源区具有至少一个功率单元，该至少一个功率单元至少部分地延伸到半导体本体中并与第一负载端子电连接，并且包括所述漂移区的一部分，该至少一个功率单元被配置为在所述端子之间传导负载电流，并且阻断施加在所述端子之间的电压；形成边缘，该边缘横向地终止半导体本体；形成非有源终止结构，该非有源终止结构布置在边缘和有源区中间。终止结构包括：在半导体本体中实现的至少一个掺杂半导体区，其中，该至少一个掺杂半导体区包括：（i）具有第二导电类型的掺杂剂的第一阱，第一阱电连接到第一负载端子并且与其横向重叠，以及（ii）具有第二导电类型的掺杂剂的第二阱，其中，第二阱中的掺杂剂浓度在横向方向上变化；导体结构，其安装在布置在半导体本体的表面上面的绝缘体块上，其中，导体结构包括彼此横向相邻布置的导体，其中，第二阱的第一区段与所述导体中的第一导体横向重叠，并且第二阱的第二区段与所述导体中的第二导体横向重叠；以及欧姆路径，其将导体结构与第一负载端子的电位电耦合，欧姆路径布置在表面上面。
本领域技术人员将在阅读下面的详细描述时和在查看附图时认识到附加的特征和优点。
附图说明
附图中的部分未必按比例，代替地，重点放在图示本发明的原理上。此外，在附图中，相似的参考数字指定对应的部分。在附图中：
图1示意性地且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图2A-2B均示意性地且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；以及
图3示意性地且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段。
具体实施方式
在下面的详细描述中，参考附图，所述附图形成本文中的一部分且在其中通过图示的方式示出在其中可以实践本发明的特定实施例。
在这个方面，方向术语诸如“顶部”、“底部”、“在…以下”、“前”、“后”、“背面”、“领先”、“落后”、“在…下面”、“在…上面”等可与对正被描述的附图的取向的参考一起使用。因为实施例的部分能够定位在许多不同取向中，所以方向术语被用于说明的目的，并且决不是限制性的。应理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。因此，不应以限制性意义理解下面的详细描述，并且由所附权利要求限定本发明的范围。
现在将详细地参考各种实施例，所述各种实施例的一个或多个示例在附图中图示。每个示例通过解释的方式来提供，并且不意味着是本发明的限制。例如，图示或描述为一个实施例的部分的特征能够用于其他实施例或结合其他实施例来使用以产生又另外的实施例。旨在本发明包括这样的修改和变化。使用特定语言描述示例，所述特定语言不应解释为限制所附权利要求的范围。附图不按比例并且仅用于图示目的。为了清楚，如果没有另外说明，则已经在不同附图中通过相同参考符号指定相同元件或制造步骤。
如在本说明书中使用的术语“水平”旨在描述与半导体衬底或半导体结构的水平表面基本上平行的取向。这可能是例如半导体晶片或管芯的表面。例如，以下提到的第一横向方向X和第二横向方向Y二者都能够为水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如在本说明书中使用的术语“垂直”旨在描述基本上与水平表面垂直（即，平行于半导体晶片的表面的法线方向）布置的取向。例如，以下提到的延伸方向Z可以为与第一横向方向X和第二横向方向Y两者都垂直的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，能够采用相反的掺杂关系，以使得第一导电类型能够为p掺杂并且第二导电类型能够为n掺杂。
进一步地，在本说明书中，术语“掺杂剂浓度”可以指代平均掺杂剂浓度，或者相应地指代特定半导体区或半导体区域的均值掺杂剂浓度或方块电荷载流子浓度。因此，例如，记载着特定半导体区呈现与另一半导体区的掺杂剂浓度相比更高或更低的某一掺杂剂浓度的声明可以指示半导体区的相应均值掺杂剂浓度彼此不同。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”、和“电连接”旨在描述在半导体器件的两个区、区段、区域、部或部分之间、或者在一个或多个器件的不同端子之间、或者在半导体器件的部或部分与端子或金属化物或电极之间存在低欧姆电连接或低欧姆电流路径。此外在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接，例如正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，术语“电绝缘”，如果没有另外说明，则在其通常有效的理解的语境中使用，并因此旨在描述将两个或更多部件彼此分离地定位，并且不存在连接那些部件的欧姆连接。然而，彼此正电绝缘的部件不过也可彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举个示例，电容器的两个电极可彼此电绝缘，并且同时彼此机械和电容耦合，例如借助于绝缘物（例如，电介质）。
该说明书中描述的特定实施例与以下有关但不限于其：呈现条形单元配置或针形单元配置的功率半导体器件诸如功率半导体晶体管，其可在功率变换器或电源内使用。因此，在实施例中，该半导体器件被配置成载送要被馈送至负载的和/或相应地由功率源提供的负载电流。例如，该半导体器件可包括一个或多个有源功率单位单元，诸如单片集成二极管单元、和/或单片集成晶体管单元、和/或单片集成IGBT单元、和/或单片集成RC-IGBT单元、和/或单片集成MOS栅控二极管（MGD）单元、和/或单片集成MOSFET单元和/或其衍生物。这样的二极管单元和/或这样的晶体管单元可被集成在功率半导体模块中。多个这样的单元可以构成被布置有功率半导体器件的有源区的单元场。
如本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断能力和/或高电流载送能力的单个芯片上的半导体器件。换而言之，这样的功率半导体器件旨在用于高电流和/或高电压，其中该高电流典型地在安培范围内，例如高达几十或几百安培，或者甚至高达若干kA，该高电压典型地在100 V以上，更典型地500 V及以上，例如高达至少1kV，高达至少多于3 kV。例如，下面描述的半导体器件可以是呈现条形单元配置或针形单元配置的半导体器件，并且能够被配置为用作低、中和/或高电压应用中的功率部件。
例如，如本说明书中使用的术语“功率半导体器件”不涉及用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1示意性地且示例性地图示根据一个或多个实施例的功率半导体器件1的垂直横截面的区段。所图示的横截面平行于由第一横向方向X和延伸方向Z限定的平面，其中延伸方向Z可以是垂直方向。所图示的部件中的每个可以沿着第二横向方向Y延伸。
功率半导体器件1包括耦合到第一负载端子11和第二负载端子12中的每个的半导体本体10。第一负载端子11可以是源极端子，例如布置在功率半导体器件1的正面上。第二负载端子12可以是集电极端子或漏极端子，例如布置在功率半导体器件1的背面上。
半导体本体10包括具有第一导电类型的掺杂剂的漂移区100。在实施例中，漂移区100是n-掺杂区。
还参考图2A-2B，其均示意性地且示例性地图示根据一些实施例的功率半导体器件1的水平投影的区段，漂移区100可以延伸到功率半导体器件1的有源区16和非有源终止结构18中的每一个中。
例如，有源区16包括一个或多个功率单元14，其均至少部分地延伸到半导体本体10中，并且其可以均与第一负载端子11电连接。一个或多个功率单元14中的每个可以包括所述漂移区100的一部分。如图2A中图示的，功率单元14可以呈现条形配置，其可以例如贯穿整个有源区16沿着第二横向方向Y延伸。在另一实施例中，如图2B中图示的，功率单元14可以呈现蜂窝配置，例如具有呈现矩形形状、圆形形状和椭圆形形状、具有圆角的矩形形状中的一个的水平横截面。
可以包括在功率半导体器件1的有源区16中的一个或多个功率单元14中的每个可以被配置为在所述端子11和12之间传导负载电流，并且阻断施加在所述端子11和12之间的阻断电压。
本说明书不限于功率单元14的特定种类的配置。相反，功率单元14可以呈现对于功率半导体器件常见的任何配置，例如，二极管配置、晶闸管配置、MOS栅控二极管（MGD）配置、晶体管配置、例如IGBT配置、RC IGBT配置、MOSFET配置以及从其得到的配置中的至少一个。技术人员熟悉这些配置。因此，在图1中，仅示意性地图示功率单元，因为精确配置不是本说明书的主要主题。
至少一个功率单元14能够被配置用于至少300 V、至少500 V、至少1000 V、至少1500 V、或至少3000 V、或甚至高于6000 V的阻断电压。进一步地，至少一个功率单元14可以呈现补偿结构，其也称为“超级结”结构。
例如，为了控制一个或多个功率单元14，能够提供可以被配置为将控制信号转发到一个或多个功率单元14的控制电极结构的控制端子（未图示）。例如，控制端子能够是栅极端子。由此，功率半导体器件可以被设置在导通状态和阻断状态之一中。在实施例中，可以借助于在控制端子和第一负载端子之间施加电压来提供这样的制信号。
半导体本体10例如在第一横向方向X和第二横向方向Y上，以及在由所述两个横向方向X和Y的任意组合产生的方向上可以由边缘19横向限制。在实施例中，给出一个示例，边缘19能够借助于晶片切割而形成。
在边缘19和有源区16之间，可以布置有所述终止结构18。在实施例中，终止结构18完全包围有源区16，如图2A-2B中示意性地图示的那样。进一步地，根据实施例，终止结构18不被配置用于在负载端子11和12之间传导负载电流，而是被配置为确保功率半导体器件1的可靠阻断能力。
终止结构18可以包括布置在半导体本体10的表面10-1上面的一个或多个部件以及形成半导体本体10的一部分的一个或多个部件。例如，如上面已经解释的那样，根据实施例，漂移区100不仅延伸到有源区16中，而且还形成半导体本体10的属于终止结构18的一部分。
终止结构18可以包括在半导体本体10中实现的至少一个掺杂半导体区181。例如，该至少一个掺杂半导体区181不同于漂移区100。在实施例中，至少一个掺杂半导体区181包括与第一导电类型互补的第二导电类型的掺杂剂。例如，至少一个掺杂半导体区181是p掺杂半导体区。终止结构18的至少一个掺杂半导体区的另外的可选方面将在下面进一步阐明。
终止结构18可以包括可以安装在绝缘体块188上的导体结构189，其中，绝缘体块188能够布置在半导体本体10的表面10-1上面。在实施例中，导体结构189包括至少一个场板。例如，导体结构189包括多于一个的场板，例如至少三个场板或至少五个场板。导体结构189可以与第一负载端子11分离布置。
进一步地，终止结构18可以包括将导体结构189与第一负载端子11的电位电耦合的欧姆路径187。在另一实施例中，欧姆路径187将导体结构189与控制端子的电位电耦合。例如，控制端子是接收控制电压的栅极端子，该控制电压例如为施加在第一负载端子11和控制端子之间的电压，例如为若干伏特，例如在-15 V至+15 V的范围内，其中功率单元14可以被配置为基于这样的信号来控制，例如，设置在导通状态和阻断状态之一中。
以下描述和附图涉及其中欧姆路径187将导体结构189与第一负载端子11的电位电耦合的实施例。然而，应当理解，除了所描述和图示的实施例之外，本说明书还等同地公开了实质上等同于此的另外的实施例，区别仅在于代替第一负载端子11的电位，控制端子的电位借助于欧姆路径187电耦合到导体结构189。
欧姆路径187布置在表面10-1上面，例如，欧姆路径187可以完全布置在半导体本体10的表面10-1上面。例如，导体结构189和第一负载端子11的电位之间的电耦合不通过穿过半导体本体10的一部分的路径来建立。
在实施例中，欧姆路径187包括布置在导体结构189、绝缘体块188和第一负载端子11中的每个上面并且与其接触的欧姆层，或相应地借助于该欧姆层来实现，如图1中示意性地图示的那样。例如，欧姆路径187不穿过绝缘体块188。
在实施例中，欧姆路径187可以电连接到漂移区100，例如电连接到漂移区100的、形成非有源终止结构18的一部分的区段，例如电连接到漂移区100的、与第三半导体区183（其在图3中图示并且其可以是沟道停止物）相邻的区段。附加于此或替代于此，欧姆路径187可以电连接到第三半导体区183，其中第三半导体区183可以是沟道停止物。无论欧姆路径187如何电连接，应该确保将其电阻率保持在合理的范围内，以便保持欧姆路径187中的泄漏电流为低的。
进一步地，欧姆路径187可以包括非晶硅、非晶碳和半绝缘多晶硅（SIPOS）中的至少一个，或相应地由其制成。
在实施例中，提供导体结构189和第一负载端子11的电位之间的电耦合的欧姆路径187具有至少10 MΩ、至少100 MΩ或甚至大于10 GΩ 的总欧姆电阻。
现在将参考图3阐明终止结构18的另外的示例性方面：
例如，第一负载端子11的电位由布置在表面10-1上面的第一接触111提供。例如，第一接触111是源极总线，例如源极流道。第一接触111可以被布置成例如紧挨着栅极流道（图3中未图示），该栅极流道被配置为向一个或多个功率单元14的控制电极结构（图3中未图示）提供控制信号。
第一接触111和导体结构189可以均布置在功率半导体器件1的正面上。然而，应当理解，第一接触111可以不同于导体结构189和第一负载端子11中的每个。
与提供第一负载端子11的电位的第一接触111横向重叠，可以布置有第一阱181，其包括例如第二导电类型的掺杂剂。例如，第一阱是p掺杂阱181。
与第一接触111相邻，可以布置有绝缘体块188。进一步朝向功率半导体器件1的边缘19前进，能够布置有第二接触121，其被配置为提供第二负载端子12的电位，该第二负载端子12可以是例如集电极端子或漏极端子。在实施例中，所述两个接触111和121借助于至少绝缘体块188彼此分离。例如，绝缘体块188可以包括钝化层。
在绝缘体块188的顶部，布置导体结构189。在实施例中，导体结构189包括彼此横向相邻布置的许多分离的导体。在图3中图示的示例中，它们是五个分离的这样的导体1891、1892、1893、1894、1895。然而，应当理解，根据其他实施例，能够提供有多于五个分离的导体或少于五个导体。在实施例中，这些分离的导体1891至1895中的每个形成场板。进一步地，分离的导体1891至1895中的每个可以完全包围有源区16。
如图3中图示的，欧姆路径187可以被提供为覆盖导体结构189的分离的导体1891至1895中的每个、绝缘体块188和提供第一负载端子11的电位的第一接触111的欧姆层。如上面已经解释的，例如实现为所述欧姆层的欧姆路径187可以进一步与第三半导体区183（其可以是沟道停止物）电连接。
在未图示的另一实施例中，导体结构189布置在实现欧姆路径187的欧姆层上面。例如，首先沉积欧姆层，然后在沉积欧姆层之后，在其顶部上形成导体结构189。
进一步地，根据实施例，欧姆路径187附加地可以朝向功率半导体器件1的边缘19延伸，以便还覆盖提供第二负载端子12的电位的第二接触121。例如，第一接触111和第二接触121之间的欧姆路径187的总欧姆电阻大于1 kΩ、大于10 kΩ、大于100 kΩ、或者甚至大于1 MΩ。如上所指示的，总欧姆电阻能够被选择为使得欧姆路径187中的泄漏电流保持在某一值以下。例如，所述总欧姆电阻能够依赖于阻断电压来选择。在另一实施例中，也如上面所解释的，欧姆路径187可以与第三半导体区183电绝缘。为此，例如，欧姆路径187可以在绝缘体块188的顶部上终止，并且可以不接触第二接触121。或者，代替第二接触121，绝缘体可以代替地被提供在同一位置处。
在实施例中，终止结构18的该至少一个掺杂半导体区包括第二阱182。例如，第二阱182呈现结终端扩展（JTE）配置，例如横向掺杂剂浓度变化（VLD）配置。例如，第二阱182的掺杂剂浓度在横向方向上变化，例如，掺杂剂浓度可以例如连续地和/或以阶梯状方式沿着第一横向方向X减小。
在实施例中，第二阱182的掺杂剂浓度与第一阱181的掺杂剂浓度相比更低。
因此，在这一点，应当理解，在实施例中，功率半导体器件1的终止结构18可以包括布置在表面10-1上面并构成导体结构189的多个场板1891至1895中的每个以及布置在表面10-1下面并且呈现VLD配置的至少一个掺杂半导体区182。进一步地，在该实施例中，一个或多个场板1891至1895中的每个能够相对于第一接触111升高，所述升高由绝缘体块188提供。进一步地，在该实施例中，场板1891-1895中的每个能够借助于欧姆路径187彼此互连，所述欧姆路径187由以下欧姆层形成，该欧姆层完全布置在表面10-1上面，并且与场板1891至1895中的每个和第一接触111中的每个接触，并且如果存在，则还可选择地与第二接触121接触。此外，在该实施例中，所述至少一个掺杂半导体区182能够与导体结构189横向重叠。例如，第二阱182的第一区段1821与所述导体（场板）中的第一导体1891横向重叠，并且第二阱182的第二区段1822可以与所述导体（场板）中的第二导体1892横向重叠，其中第一区段1821和第二区段1822中存在的平均掺杂剂浓度可以彼此相同，或者在另一实施例中，与第一区段1821中存在的掺杂剂浓度相比，第二区段1822中存在的掺杂剂浓度减小至它的至多二分之一倍。
导体结构189（例如，其一个或多个场板1891至1895中的每个）能够被配置为减小和/或稳定半导体本体10的布置在终止结构18中的区段中的电场。例如，这可以通过减小可以存在于欧姆路径187上面（例如，存在于聚酰亚胺层（未图示）中或钝化凝胶中）的外部电荷的影响而发生。
例如借助于欧姆层实现的欧姆路径187能够被配置为避免导电结构189的不期望的充电和/或不期望的放电。进一步地，欧姆路径187的总欧姆电阻能够被选择为使得：一方面，确保导体结构189与第一负载端子11的电位之间的适当耦合，并且另一方面，例如在功率半导体器件1的阻断状态期间，例如在其中欧姆路径187还覆盖例如接触上面提及的第二接触121的情况下，同时保持泄漏电流为低的。
在另一实施例中，除了由欧姆层实现的欧姆路径187之外，导体结构189的场板中的至少一个可以与呈现VLD配置的第二阱182电连接，使得导体结构189的相应的场板基本上呈现与正接触的第二阱相同的电位。
在又另一实施例中，终止结构18的至少一个掺杂半导体区可以包括第三阱183，其可以布置在终止结构18的最外面的区处，例如靠近边缘19。例如，第三阱183例如借助于第二接触121电连接到第二负载端子12的电位，如图3中图示的那样。第三阱183可以被配置为充电沟道停止物。例如，第三阱183包括第二导电类型的掺杂剂。在另一实施例中，第三阱183包括第一导电类型的掺杂剂。终止结构18的至少一个掺杂半导体区还可以包括至少一个保护环（未图示）。
在实施例中，终止结构18的至少一个半导体区包括第一阱181、第二阱182和第三阱183中的每个，其中这些阱中的每个可以呈现至少0.5 μm的在延伸方向Z上的共同横向延伸范围。例如，这些阱中的每个可以从表面10-1沿着延伸方向Z延伸达至少0.5 μm。
根据另一实施例，提出一种处理功率半导体器件的方法，例如用于形成根据上述实施例中的一个的功率半导体器件1的方法。例如，该方法可以包括以下步骤：提供半导体本体10，该半导体本体10耦合到功率半导体器件1的第一负载端子11和第二负载端子12，并且包括漂移区100，漂移区100具有第一导电类型的掺杂剂；形成有源区16，有源区16具有至少一个功率单元14，该至少一个功率单元14至少部分地延伸到半导体本体10中并与第一负载端子11电连接并且包括所述漂移区100的一部分，该至少一个功率单元14被配置为在所述端子11和12之间传导负载电流，并且阻断施加在所述端子11、12之间的电压；形成边缘19，该边缘19横向地终止半导体本体10；形成非有源终止结构18，该非有源终止结构18布置在边缘19和有源区16中间。终止结构18能够包括：在半导体本体10中实现的至少一个掺杂半导体区181、182、183；导体结构189，其安装在布置在半导体本体10的表面10-1上面的绝缘体块188上；以及欧姆路径187，其将导体结构189与第一负载端子11的电位电耦合，欧姆路径187布置在表面10-1上面。
关于上面提出的处理功率半导体器件的方法的另外的实施例，参考上面已经首先关于图1至3描述的功率半导体器件的实施例。例如，当处理终止结构18时，可以借助于以下来提供欧姆路径187：沉积非晶硅、非晶碳和SIPOS中的至少一个，以便创建覆盖导体结构189中的每个和提供第一负载端子11的电位的第一接触111的欧姆层。
进一步地，欧姆路径187可以被实现为均匀层，例如通过在终止结构18内均匀地沉积所述材料。在另一实施例中，欧姆路径187借助于横向结构化的层来实现，该横向结构化的层例如是沿着第一横向方向X和/或第二横向方向Y横向结构化的层。这样的横向结构可以允许减小欧姆电阻，并且因此减小欧姆路径187中的泄漏电流。例如，欧姆路径187被实现为横向结构化的层，其可以包括在从中心到边缘19的径向方向上（例如，在图1和3中，在第一横向方向X上）延伸的许多条带。该条带在空间上可以被布置成彼此分离，例如在10 nm至50μm的范围内的距离的情况下。形成欧姆路径187的欧姆层的横向结构的其他任意几何结构是可能的。
在该方法的另一实施例中，在形成导体结构189之前产生欧姆层。因此，如上面已经排除的，导体结构189还可以布置在实现欧姆路径187的欧姆层的顶部上。
在该方法的另一实施例中，上面提到的可以呈现VLD配置的第二阱182可以通过以下来产生：在半导体本体10的属于终止结构18的区段中形成多个p掺杂的环，p掺杂彼此横向相邻布置，并且随后执行扩散处理步骤，使得先前分离的p环合并到邻近的第二阱182。在实施例中，相应的场板1891-1895的横向宽度等于或小于形成的p环中的相应一个的扩散宽度。
在实施例中，终止结构18被配置为确保功率半导体器件1的可靠阻断能力。
在上文中，解释了关于半导体器件处理方法的实施例。例如，这些半导体器件是基于硅（Si）的。因此，单晶半导体区或层，例如示例性实施例的半导体本体10、漂移区100、区181、182和183能够是单晶Si区或Si层。在其他实施例中，可以采用多晶硅或非晶硅。
然而，应理解的是，半导体主体10和部件例如区100、181至183能够由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括以下各项，但不限于以下各项：诸如硅（Si）或锗（Ge）的单质半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷镓铟（InGaAsP）的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和汞碲化镉（HgCdTe）的二元或三元II-VI半导体材料，举几个示例。上述半导体材料也被称为“同质结半导体材料”。当组合两个不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括以下各项，但不限于以下各项：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。针对功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
空间相对术语（诸如“在…以下”、“在…下面”、“较低”、“在…之上”、“较高”等）为了容易描述而使用来解释一个元件相对于第二元件的定位。这些术语旨在除了与在附图中描绘的那些取向不同的取向之外还包括相应器件的不同取向。进一步地，诸如“第一”、“第二”等术语也被用于描述各种元件、区、区段等，并且也不旨在是限制性的。贯穿本描述，相似的术语指代相似的元件。
如本文中使用那样，术语“具有”、“含有”、“包含”、“包括”、“呈现”等为开放式术语，其指示所说明的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
考虑到变化和应用的以上范围，应理解的是，本发明并不被上述描述限制，其也不被附图限制。替代地，本发明仅被所附权利要求和它们的法律等同物限制。

Claims (23)

1.一种功率半导体器件（1），包括：
- 半导体本体（10），耦合到所述功率半导体器件（1）的第一负载端子（11）和第二负载端子（12），并且包括漂移区（100），所述漂移区（100）具有第一导电类型的掺杂剂；
- 有源区（16），具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分地延伸到所述半导体本体（10）中并与所述第一负载端子（11）电连接并且包括所述漂移区（100）的一部分，所述至少一个功率单元（14）被配置为在所述端子（11、12）之间传导负载电流，并且阻断施加在所述端子（11、12）之间的阻断电压；
- 边缘（19），其横向地终止所述半导体本体（10）；
- 非有源终止结构（18），布置在所述边缘（19）和所述有源区（16）中间，所述终止结构（18）包括：
- 在所述半导体本体（10）中实现的至少一个掺杂半导体区（181、182、183），其中，所述至少一个掺杂半导体区包括：（i）具有第二导电类型的掺杂剂的第一阱（181），所述第一阱（181）电连接到所述第一负载端子（11），并且与其横向重叠，以及（ii）具有第二导电类型的掺杂剂的第二阱（182），其中，所述第二阱（182）中的掺杂剂浓度在横向方向上变化；
- 导体结构（189），安装在布置在所述半导体本体（10）的表面（10-1）上面的绝缘体块（188）上，其中，所述导体结构（189）包括彼此横向相邻布置的导体（1891、1892），其中，所述第二阱（182）的第一区段（1821）与所述导体中的第一导体（1891）横向重叠，并且所述第二阱（182）的第二区段（1822）与所述导体中的第二导体（1892）横向重叠；以及
- 欧姆路径（187），其将所述导体结构（189）与所述第一负载端子（11）的电位电耦合，所述欧姆路径（187）布置在所述表面（10-1）上面。
2.根据权利要求1所述的功率半导体器件（1），其中，所述欧姆路径（187）包括欧姆层，所述欧姆层布置在所述导体结构（189）、所述绝缘体块（188）和所述第一负载端子（11）中的每个上面，并且与其接触。
3.根据权利要求1所述的功率半导体器件（1），其中，所述欧姆层（187）是横向结构化的。
4.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述欧姆路径（187）包括非晶硅、非晶碳和半绝缘多晶硅中的至少一个。
5.根据前述权利要求中的一项所述的功率半导体器件（1），其中，将所述导体结构（189）与所述第一负载端子（11）的电位电耦合的所述欧姆路径（187）具有至少1 kΩ的总欧姆电阻。
6.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述欧姆路径（187）不穿过所述绝缘体块（188）。
7.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述导体结构（189）与所述至少一个掺杂半导体区（181、182、183）横向重叠。
8.根据前述权利要求中的一项所述的功率半导体器件（1），包括被配置为提供所述第一负载端子（11）的电位的第一接触（111），其中，所述第一接触（111）和所述导体结构（189）布置在所述功率半导体器件（1）的正面上。
9.根据权利要求8所述的功率半导体器件（1），其中，所述至少一个掺杂半导体区（182）呈现VLD配置，并且其中，所述导体形成一个或多个场板（1891、1892），所述场板（1891、1892）被布置以便与呈现所述VLD配置的至少一个掺杂半导体区（182）横向重叠。
10.根据权利要求9所述的功率半导体器件（1），其中，所述一个或多个场板（1891、1892）相对于所述第一接触（111）升高，所述升高由所述绝缘体块（188）提供。
11.根据权利要求9或10所述的功率半导体器件（1），其中，所述一个或多个场板（1891、1892）借助于所述欧姆路径（187）彼此互连，所述欧姆路径（187）由被布置成与所述一个或多个场板（1891、1892）中的每个和所述第一接触（111）中的每个接触的欧姆层形成。
12.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述导体结构（189）被配置为减小和/或稳定所述半导体本体（10）的布置在所述终止结构（18）中的区段中的电场。
13.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述绝缘体块（188）包括布置在所述导体结构（189）和所述至少一个掺杂半导体区（181、182、183）之间的钝化层。
14.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述第二阱（182）与所述第一负载端子（11）电连接。
15.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述第一阱（181）和所述第二阱（182）均沿着延伸方向（Z）延伸到所述半导体本体（10）中，并且呈现至少0.5 um的沿着所述延伸方向（Z）的共同横向延伸范围。
16.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述漂移区延伸到所述有源区（16）和所述终止结构（18）中的每个中。
17.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述导体结构（189）完全布置在所述绝缘体块（188）上面。
18.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述欧姆路径（187）完全布置在所述半导体本体（10）的表面（10-1）上面。
19.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述至少一个功率单元（14）呈现二极管配置、晶闸管配置、MOS栅控二极管配置、IGBT配置、RC-IGBT配置以及MOSFET配置中的至少一个。
20.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述至少一个功率单元（14）被配置用于至少300 V的阻断电压。
21.根据前述权利要求中的一项所述的功率半导体器件（1），其中，所述至少一个功率单元（14）呈现补偿结构。
22.一种功率半导体器件（1），包括：
- 半导体本体（10），耦合到所述功率半导体器件（1）的第一负载端子（11）和第二负载端子（12），并且包括漂移区（100），所述漂移区（100）具有第一导电类型的掺杂剂；
- 有源区（16），具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分地延伸到所述半导体本体（10）中并与所述第一负载端子（11）电连接并且包括所述漂移区（100）的一部分，所述至少一个功率单元（14）被配置为在所述端子（11、12）之间传导负载电流，并且阻断施加在所述端子（11、12）之间的阻断电压，其中，所述至少一个功率单元（14）包括被配置为从所述功率半导体器件（1）的控制端子接收控制信号的控制电极结构；
-边缘（19），其横向地终止所述半导体本体（10）；
- 非有源终止结构（18），布置在所述边缘（19）和所述有源区（16）中间，所述终止结构（18）包括：
- 在所述半导体本体（10）中实现的至少一个掺杂半导体区（181、182、183），其中，所述至少一个掺杂半导体区包括：（i）具有第二导电类型的掺杂剂的第一阱（181），所述第一阱（181）电连接到所述第一负载端子（11），并且与其横向重叠，以及（ii）具有第二导电类型的掺杂剂的第二阱（182），其中，所述第二阱（182）中的掺杂剂浓度在横向方向上变化；
- 导体结构（189），安装在布置在所述半导体本体（10）的表面（10-1）上面的绝缘体块（188）上，其中，所述导体结构（189）包括彼此横向相邻布置的导体（1891、1892），其中，所述第二阱（182）的第一区段（1821）与所述导体中的第一导体（1891）横向重叠，并且所述第二阱（182）的第二区段（1822）与所述导体中的第二导体（1892）横向重叠；以及
- 欧姆路径（187），其将所述导体结构（189）与所述控制端子的电位电耦合，所述欧姆路径（187）布置在所述表面（10-1）上面。
23.一种处理功率半导体器件（1）的方法，包括：
- 提供半导体本体（10），所述半导体本体（10）耦合到所述功率半导体器件（1）的第一负载端子（11）和第二负载端子（12），并且包括漂移区（100），所述漂移区（100）具有第一导电类型的掺杂剂；
- 形成有源区（16），所述有源区（16）具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分地延伸到所述半导体本体（10）中并与所述第一负载端子（11）电连接并且包括所述漂移区（100）的一部分，所述至少一个功率单元（14）被配置为在所述端子（11、12）之间传导负载电流，并且阻断施加在所述端子（11、12）之间的电压；
- 形成边缘（19），所述边缘（19）横向地终止所述半导体本体（10）；
- 形成非有源终止结构（18），所述非有源终止结构（18）布置在所述边缘（19）和所述有源区（16）中间，所述终止结构（18）包括：
- 在所述半导体本体（10）中实现的至少一个掺杂半导体区（181、182、183），其中，所述至少一个掺杂半导体区包括：（i）具有第二导电类型的掺杂剂的第一阱（181），所述第一阱（181）电连接到所述第一负载端子（11）并且与其横向重叠，以及（ii）具有第二导电类型的掺杂剂的第二阱（182），其中，所述第二阱（182）中的掺杂剂浓度在横向方向上变化；
- 导体结构（189），安装在布置在所述半导体本体（10）的表面（10-1）上面的绝缘体块（188）上，其中，所述导体结构（189）包括彼此横向相邻布置的导体（1891、1892），其中，所述第二阱（182）的第一区段（1821）与所述导体中的第一导体（1891）横向重叠，并且所述第二阱（182）的第二区段（1822）与所述导体中的第二导体（1892）横向重叠；以及
- 欧姆路径（187），其将所述导体结构（189）与所述第一负载端子（11）的电位电耦合，所述欧姆路径（187）布置在所述表面（10-1）上面。
CN201711008174.2A 2016-10-25 2017-10-25 功率半导体器件终止结构 Active CN107978640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016120301.7A DE102016120301A1 (de) 2016-10-25 2016-10-25 Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102016120301.7 2016-10-25

Publications (2)

Publication Number Publication Date
CN107978640A true CN107978640A (zh) 2018-05-01
CN107978640B CN107978640B (zh) 2021-10-08

Family

ID=61865768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711008174.2A Active CN107978640B (zh) 2016-10-25 2017-10-25 功率半导体器件终止结构

Country Status (3)

Country Link
US (1) US10388722B2 (zh)
CN (1) CN107978640B (zh)
DE (1) DE102016120301A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660795A (zh) * 2018-06-28 2020-01-07 英飞凌科技股份有限公司 功率半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
CN113540222B (zh) * 2021-07-13 2022-10-21 弘大芯源(深圳)半导体有限公司 一种高压双极晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707719A (en) * 1984-11-21 1987-11-17 U.S. Philips Corporation Semiconductor device having an annular region for improved voltage characteristics
CN102386224A (zh) * 2010-08-30 2012-03-21 苏州博创集成电路设计有限公司 一种纵向超结金属氧化物场效应晶体管器件及其制备方法
US20150340432A1 (en) * 2014-05-26 2015-11-26 Nuvoton Technology Corporation Semiconductor device
CN105633139A (zh) * 2016-03-23 2016-06-01 无锡新洁能股份有限公司 具有载流子存储结构的igbt器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
DE58907758D1 (de) * 1988-09-20 1994-07-07 Siemens Ag Planarer pn-Übergang hoher Spannungsfestigkeit.
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
US5859465A (en) * 1996-10-15 1999-01-12 International Rectifier Corporation High voltage power schottky with aluminum barrier metal spaced from first diffused ring
JP3906504B2 (ja) * 1996-11-27 2007-04-18 株式会社デンソー 絶縁分離型半導体装置
GB9700923D0 (en) * 1997-01-17 1997-03-05 Philips Electronics Nv Semiconductor devices
US6100572A (en) * 1997-03-20 2000-08-08 International Rectifier Corp. Amorphous silicon combined with resurf region for termination for MOSgated device
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
JP4024990B2 (ja) * 2000-04-28 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP4894097B2 (ja) * 2001-06-27 2012-03-07 富士電機株式会社 半導体装置
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
KR20140028782A (ko) * 2012-08-30 2014-03-10 삼성전기주식회사 스너버 회로를 포함하는 전기 회로
JP6079456B2 (ja) * 2013-06-07 2017-02-15 三菱電機株式会社 半導体装置の検査方法
JP6168961B2 (ja) * 2013-10-10 2017-07-26 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707719A (en) * 1984-11-21 1987-11-17 U.S. Philips Corporation Semiconductor device having an annular region for improved voltage characteristics
CN102386224A (zh) * 2010-08-30 2012-03-21 苏州博创集成电路设计有限公司 一种纵向超结金属氧化物场效应晶体管器件及其制备方法
US20150340432A1 (en) * 2014-05-26 2015-11-26 Nuvoton Technology Corporation Semiconductor device
CN105633139A (zh) * 2016-03-23 2016-06-01 无锡新洁能股份有限公司 具有载流子存储结构的igbt器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660795A (zh) * 2018-06-28 2020-01-07 英飞凌科技股份有限公司 功率半导体器件

Also Published As

Publication number Publication date
CN107978640B (zh) 2021-10-08
US10388722B2 (en) 2019-08-20
US20180114841A1 (en) 2018-04-26
DE102016120301A1 (de) 2018-04-26

Similar Documents

Publication Publication Date Title
CN108695381B (zh) 具有dV/dt可控性的IGBT
CN113972271B (zh) 功率半导体器件
KR102558629B1 (ko) dV/dt 제어성 및 크로스-트렌치 배치물을 갖는 전력 반도체 디바이스
CN102456717B (zh) 半导体器件和用于制造半导体器件的方法
CN107611176A (zh) 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN107887431B (zh) 功率半导体装置
CN107978639A (zh) 功率半导体器件的高电压终止结构
CN107978640A (zh) 功率半导体器件终止结构
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
CN107564956A (zh) 具有完全耗尽的沟道区域的功率半导体器件
CN202930388U (zh) 电荷补偿半导体器件
CN102646720B (zh) 常关半导体开关和常关jfet
CN107564957A (zh) 具有完全耗尽沟道区域的功率半导体器件
CN105826388A (zh) 可用高栅极电压操作的高电压晶体管
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
US11848354B2 (en) Diode structure of a power semiconductor device
CN105702719B (zh) 具有改进稳定性的功率半导体器件及其生产方法
US9923064B2 (en) Vertical semiconductor device
CN111326566B (zh) 功率半导体器件
CN110610935B (zh) 电力电子装置
CN109638075B (zh) 功率半导体器件的高电压终止结构
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN107634091B (zh) 具有场电极的功率半导体器件
CN110504304A (zh) 功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant