CN102386224A - 一种纵向超结金属氧化物场效应晶体管器件及其制备方法 - Google Patents
一种纵向超结金属氧化物场效应晶体管器件及其制备方法 Download PDFInfo
- Publication number
- CN102386224A CN102386224A CN2010102657895A CN201010265789A CN102386224A CN 102386224 A CN102386224 A CN 102386224A CN 2010102657895 A CN2010102657895 A CN 2010102657895A CN 201010265789 A CN201010265789 A CN 201010265789A CN 102386224 A CN102386224 A CN 102386224A
- Authority
- CN
- China
- Prior art keywords
- type
- well region
- deep
- type doping
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 54
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 54
- 230000005669 field effect Effects 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 23
- 238000005260 corrosion Methods 0.000 claims description 21
- 230000007797 corrosion Effects 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 3
- 230000002146 bilateral effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000007667 floating Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种纵向超结金属氧化物场效应晶体管器件及其制备方法，所述器件包括：N型掺杂半导体衬底，在所述N型掺杂半导体衬底上面设有N型掺杂外延层，在所述N型掺杂外延层的内部设有不同深度的P型掺杂深阱区，在部分所述P型掺杂深阱区的上侧设有P型掺杂区，在所述P型掺杂区中设有N型掺杂源极接触区。本发明所述器件结构设有不同阶梯深度的P型掺杂深阱区，其能够降低终端区域电场峰值，优化电势的均匀分布，有效的提高器件的横向耐压水平。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种纵向高压功率器件，更具体的说，是关于一种同时具有快速开关和低导通电阻的纵向超结金属氧化物场效应晶体管器件及其制备方法。
背景技术
超结金属氧化物场效应晶体管是一种具有金属氧化物半导体晶体管的绝缘栅结构优点同时具有高电流密度低导通电阻优点的新型器件，它是一种能用于有效地降低传统的功率金属氧化物半导体场效应晶体管的导电损耗的功率半导体器件。它是基于电荷平衡原理的电荷补偿型器件。
传统高压功率金属氧化物半导体场效应晶体管器件用低掺杂的外延漂移层作电压支持层，其导通电阻主要就是漂移层电阻。漂移层的耐压能力由其厚度和掺杂浓度决定。所以，为了提高击穿电压，必须同时增加漂移层厚度和降低其掺杂浓度。这就使得漂移层的电阻不断增加，在导通状态时(尤其是高压时)，漂移层电阻占导通电阻的绝大部分。
超结金属氧化物场效应晶体管的基本特点是其由间隔n-和p-掺杂的区域构成的漂移区来实现耐压。传统高压功率金属氧化物半导体场效应晶体管器件在承受反向高压时，其主要依靠PN结的纵向耗尽来实现耐压，在整个器件的PN结交界处会出现电场强度峰值。而超结金属氧化物场效应晶体管由于引入了电荷补偿机制，其内部在耗尽耐压时，电场分布更加均匀，与传统高压功率金属氧化物半导体场效应晶体管器件的三角形峰值电场分布，超结金属氧化物场效应晶体管的器件内部电场在纵向耐压方向为矩形分布。矩形电场强度分布，使其整个器件在耗尽耐压过程中，不出现个别电场峰值。由于垂直方向上插入P型区，可以补偿过量的电流导通电荷。在漂移层加反向偏置电压，将产生一个横向电场，使PN结耗尽。当电压达到一定值时，漂移层完全耗尽，将起到电压支持层的作用。因此其电压支持层的杂质掺杂浓度可以提高将近一个数量级，由于掺杂浓度的大幅提高，在相同的击穿电压下，导通电阻可以大大降低。因此经过不断的演化和完善，超结金属氧化物场效应晶体管器件的新结构不断出现。
针对超结金属氧化物场效应晶体管终端结构的设计也一直是研究者关的焦点。超结金属氧化物场效应晶体管终端结构有别于传统高压功率金属氧化物半导体场效应晶体管器件，其结构的设计可以与内部的超结结构相结合。在相关技术中，有人提出变化P型、N型掺杂区域的比例，也有人提出按倍率缩小P型、N型掺杂区域的周期等。这些方法都是为了能够实现超结金属氧化物场效应晶体管终端结构更好的耐压。
发明内容
为克服现有技术的不同，本发明的一个目的在于提供一种纵向超结金属氧化物场效应晶体管器件。
本发明的另一个目的在于提供一种纵向超结金属氧化物场效应晶体管器件的制备方法。
该器件在能够保证耐压要求的同时，不会加长终端结构的原来尺寸，且可以更好的优化终端结构的内部电势分布，有效降低峰值电场强度。
为解决上述技术问题，达到上述技术目的，本发明所述纵向超结金属氧化物场效应晶体管器件采用如下技术方案：
一种纵向超结金属氧化物场效应晶体管器件，包括：N型掺杂半导体衬底，所述N型掺杂半导体衬底的上面设有N型掺杂外延层，所述N型掺杂外延层的内部设有第一P型掺杂深阱区、第二P型掺杂深阱区和第三P型掺杂深阱区，所述第一P型掺杂深阱区的上侧设有P型掺杂区，所述P型掺杂区中设有N型源极接触掺杂区，部分所述N型掺杂源极接触区、部分所述P型掺杂区、部分所述N型掺杂外延层和所述第二P型掺杂深阱区、第三P型掺杂深阱区的上方设有栅氧化层，部分所述栅氧化层的上方设有多晶硅，所述多晶硅构成了所述超结金属氧化物场效应晶体管器件的栅电极，在部分所述栅氧化层的上方设有介质层，在部分所述N型掺杂源极接触区和部分所述P型掺杂区的上方设有金属电极层；所述第一P型掺杂深阱区、所述P型掺杂区、所述N型掺杂源极接触区、所述栅氧化层和所述多晶硅共同构成所述纵向超结金属氧化物场效应晶体管器件的内部原胞区域，所述第二P型掺杂深阱区和所述第三P型掺杂深阱区共同构成所述纵向超结金属氧化物场效应晶体管器件的终端耐压结构区域，其特征在于，所述第一P型掺杂深阱区、所述第二P型掺杂深阱区和所述第三P型掺杂深阱区的深度均不相同，所述P型掺杂深阱区只在所述内部原胞区域中出现，所述第二P型掺杂深阱区和所述第三P型掺杂深阱区只在所述终端耐压结构区域中出现。
优选的，所述终端结构区域中所述第二P型掺杂深阱区和所述第三P型掺杂深阱区的深度小于所述内部原胞区域中所述第一P型掺杂深阱区的深度，且所述第三P型掺杂深阱区的深度小于所述第二P型掺杂深阱区的深度。
优选的，所述内部原胞区域中所述第一P型深阱区和所述N型掺杂外延层交替排列构成超结耐压结构，所述终端结构区域中所述第二P型深阱区、第三P型深阱区和所述N型掺杂外延层交替排列构成超结耐压结构。
本发明所述的一种纵向超结金属氧化物场效应晶体管器件采用的制备步骤是：
1)取所述N型掺杂半导体衬底，在所述N型掺杂半导体衬底上生长一定厚度的所述N型掺杂外延层，在所述N型掺杂外延层上采用多次淀积和刻蚀氧化层的方式形成阶梯型深槽腐蚀牺牲层；
2)淀积形成表面深槽腐蚀阻挡层，在需要进行深槽腐蚀的区域光刻去除阻挡层，采用深槽腐蚀工艺，在所述表面深槽腐蚀阻挡层的开口处腐蚀出深槽；
3)去除所述阶梯型深槽刻蚀牺牲层和所述表面深槽腐蚀阻挡层后，采用单晶硅回填工艺形成P型掺杂区，再采用表面平坦化工艺，制作出不同深度的第一P型掺杂深阱区、第二P型掺杂深阱区和第三P型掺杂深阱区；
4)采用干氧化工艺生长所述栅氧化层，淀积多晶硅，并进行刻蚀形成多晶硅栅电极，再进行P型杂质的光刻注入，并通过推阱形成P型掺杂区，再进行N型杂质的光刻注入，并通过推阱形成N型掺杂源极接触区；
5)淀积介质氧化层，刻蚀接触孔，蒸铝，反刻铝，形成电极后，进行后续钝化处理，对圆片背面减薄，背面金属化处理后，即作为所述纵向超结双扩散金属氧化物半导体场效应晶体管的漏端电极。
优选的，所述步骤2中，所述的N型掺杂外延层上最终形成的槽呈现不同深度，其深度梯度的大小由所述深槽腐蚀牺牲层的厚度决定。
与现有技术相比，本发明的一种纵向超结金属氧化物场效应晶体管器件，具有如下优点：
(1)本发明所述器件结构的终端耐压结构区域，P型掺杂深阱区的深度呈阶梯减小趋势。当器件反向耐压时，此阶梯结构增大了深阱区曲率半径，使内部电势更加均匀分布，降低了峰值电场，使终端耐压结构耐压能力提高。并且梯度深度阱只存在深度上的区别，不改变P型掺杂的深阱区的内部浓度分布，不会破坏电荷平衡关系。
(2)本发明所述的器件制备方法中，阶梯P型深阱结构的设置较之多层外延工艺器件可以减少光刻次数，且通过深槽腐蚀牺牲阻挡层来实现阶梯深度，工艺易实现且操作简便。
(3)本发明所述的器件制备方法中采用了深槽腐蚀工艺，其P型深掺杂阱结构的形成是通过外延回填方式来实现。外延回填的工艺可以更加精确的控制回填单晶硅外延的掺杂浓度，避免受到高温热过程工艺波动的影响，可以有效地减小P型深掺杂阱的线宽尺寸，使器件的特征导通电阻有效降低。
附图说明
图1是本发明的一种带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的一实施例的剖面图。
图2是本发明的一种带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的阶梯浮置阱的工艺制备过程一的示意图。
图3是本发明的一种带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的阶梯浮置阱的工艺制备过程二的示意图。
图4是本发明的一种带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的阶梯浮置阱的工艺制备过程三的示意图。
图5是本发明的一种带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的阶梯浮置阱的工艺制备过程四的示意图。
图6是本发明的一种带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的阶梯浮置阱的工艺制备过程五的示意图。
图中标号说明：1.N型掺杂半导体衬底，2.N型掺杂外延层，31.第一P型掺杂深阱区，32.第二P型掺杂深阱区，33.第三P型掺杂深阱区，4.P型掺杂区，5.栅氧化层，6.多晶硅，7.N型掺杂源极接触区，8.介质氧化层，9.金属电极层，10.阶梯型深槽腐蚀牺牲层，11.表面深槽腐蚀阻挡层，100.内部原胞区域，101.终端耐压结构区域。
具体实施方式
下面结合附图，对本发明的一种纵向超结金属氧化物场效应晶体管器件的结构作详细说明。
如图1所示，一种纵向超结金属氧化物场效应晶体管器件，包括：N型掺杂半导体衬底1，在N型掺杂半导体衬底1上面设有N型掺杂外延层2，在所述N型掺杂外延层2的内部设有第一P型掺杂深阱区31、第二P型掺杂深阱区32和第三P型掺杂深阱区33，在第一P型掺杂深阱区31的上侧设有P型掺杂区4，在P型掺杂区4中设有高浓度的N型掺杂源极接触区7，在部分N型掺杂源极接触区7、部分P型掺杂区4、部分N型外延层2和第二P型掺杂深阱区32、第三P型掺杂深阱区33的上方设有栅氧化层5，在部分栅氧化层5的上方设有多晶硅6，多晶硅6构成了纵向超结金属氧化物场效应晶体管器件的栅电极，在部分栅氧化层5的上方设有介质氧化层8，在部分N型掺杂源极接触区7和部分P型掺杂区4的上方设有金属电极层9；第一P型掺杂深阱区31、P型掺杂区4、N型掺杂源极接触区7、栅氧化层5和多晶硅6共同构成超结金属氧化物场效应晶体管器件的内部原胞区域100，第二P型掺杂深阱区32和第三P型掺杂深阱区33共同构成超结金属氧化物场效应晶体管器件的终端耐压结构区域101。第一P型掺杂深阱区31、第二P型掺杂深阱区32和第三P型掺杂深阱区33的深度均不相同，第一P型掺杂深阱区31只在内部原胞区域100中出现，第二P型掺杂深阱区32和第三P型掺杂深阱区33只在终端耐压结构区域101中出现。
上述纵向超结金属氧化物场效应晶体管器件，终端耐压结构区域101中第二P型掺杂深阱区32和和第三P型掺杂深阱区33的深度小于内部原胞区域100中第一P型掺杂深阱区31的深度，而第三P型掺杂深阱区33的深度小于第二P型掺杂深阱区32的深度。
上述纵向超结金属氧化物场效应晶体管器件，内部原胞区域100中第一P型深阱区31和N型掺杂外延层2交替排列构成超结耐压结构，终端耐压结构区域101中第二P型深阱区32、第三P型深阱区33和N型掺杂外延层2交替排列构成超结耐压结构。
上述纵向超结金属氧化物场效应晶体管器件，第一P型深阱区31和N型掺杂外延层2之间的宽度比例和浓度比例由该器件所应满足的导通电流的大小和最低耐压要求共同决定；作为掺杂缓冲区的第二P型深阱区32和所述的第三P型深阱区33的深度递减幅度和阶梯递减次数，由终端耐压结构区域101的电势分布优化设计和电场强度优化设计决定。
本发明的带阶梯浮置阱终端结构的纵向超结金属氧化物场效应晶体管器件的制备方法如下：
首先，如图2所示，取N型重掺杂衬底1，在N型衬底1上生长一定厚度的N型外延层2，接着在N型外延层2上采用多次淀积和刻蚀氧化层的方式形成阶梯型深槽腐蚀牺牲层10；
如图3所示，淀积形成表面深槽腐蚀阻挡层11，在需要进行深槽腐蚀的区域光刻去除阻挡层；
如图4所示，采用深槽腐蚀工艺，在深槽腐蚀阻挡层11的开口处腐蚀出深槽，由于存在不同厚度的牺牲层，在N型外延层2上最终形成的槽会呈现不同深度，其深度梯度的大小由深槽腐蚀牺牲层10的厚度决定；
如图5所示，在去除深槽刻蚀牺牲层10和深槽腐蚀阻挡层11后，接着采用单晶硅回填工艺形成P型掺杂区；
如图6所示，再采用表面平坦化工艺，制作出不同深度的第一P型掺杂深阱区31、第一P型掺杂深阱区32和33；
然后，采用干氧化工艺生长所述栅氧层5，接着淀积多晶硅6，并进行刻蚀形成多晶硅栅电极，然后进行P型杂质的光刻注入并通过推阱形成P型掺杂区4，然后进行N型杂质的光刻注入并通过推阱形成N型掺杂源极接触区7；
最后，淀积介质氧化层8，刻蚀接触孔，蒸铝，反刻铝，形成金属电极层9后进行后续钝化处理，接着需要对圆片背面减薄，然后进行背面金属化处理，作为所述纵向超结双扩散金属氧化物半导体场效应晶体管的漏端电极。
Claims (5)
1.一种纵向超结金属氧化物场效应晶体管器件，包括：N型掺杂半导体衬底(1)，所述N型掺杂半导体衬底(1)的上面设有N型掺杂外延层(2)，所述N型掺杂外延层(2)的内部设有第一P型掺杂深阱区(31)、第二P型掺杂深阱区(32)和第三P型掺杂深阱区(33)，所述第一P型掺杂深阱区(31)的上侧设有P型掺杂区(4)，所述P型掺杂区(4)中设有N型掺杂源极接触区(7)，部分所述N型掺杂源极接触区(7)、部分所述P型掺杂区(4)、部分所述N型掺杂外延层(2)和所述第二P型掺杂深阱区(32)、第三P型掺杂深阱区(33)的上方设有栅氧化层(5)，部分所述栅氧化层(5)的上方设有多晶硅(6)，在部分所述栅氧化层(5)的上方设有介质氧化层(8)，在部分所述N型掺杂源极接触区(7)和部分所述P型掺杂区(4)的上方设有金属电极层(9)；所述第一P型掺杂深阱区(31)、所述P型掺杂区(4)、所述N型掺杂源极接触区(7)、所述栅氧化层(5)和所述多晶硅(6)共同构成所述纵向超结金属氧化物场效应晶体管器件的内部原胞区域(100)，所述第二P型掺杂深阱区(32)和所述第三P型掺杂深阱区(33)共同构成所述纵向超结金属氧化物场效应晶体管器件的终端耐压结构区域(101)，其特征在于，所述第一P型掺杂深阱区(31)、所述第二P型掺杂深阱区(32)和所述第三P型掺杂深阱区(33)的深度均不相同，所述P型掺杂深阱区(31)只在所述内部原胞区域(100)中出现，所述第二P型掺杂深阱区(32)和所述第三P型掺杂深阱区(33)只在所述终端耐压结构区域(101)中出现。
2.根据权利要求1所述的纵向超结金属氧化物场效应晶体管器件，其特征在于，所述终端耐压结构区域(101)中所述第二P型掺杂深阱区(32)和所述第三P型掺杂深阱区(33)的深度小于所述内部原胞区域(100)中所述第一P型掺杂深阱区(31)的深度，且所述第三P型掺杂深阱区(33)的深度小于所述第二P型掺杂深阱区(32)的深度。
3.根据权利要求1所述的纵向超结金属氧化物场效应晶体管器件，其特征在于，所述内部原胞区域(100)中所述第一P型深阱区(31)和所述N型掺杂外延层(2)交替排列构成超结耐压结构，所述终端耐压结构区域(101)中所述第二P型深阱区(32)、第三P型深阱区(33)和所述N型掺杂外延层(2)交替排列构成超结耐压结构。
4.一种用于如权利要求1所述的纵向超结金属氧化物场效应晶体管器件的制备方法，其特征在于，它包括以下制备步骤：
1)取所述N型掺杂半导体衬底(1)，在所述N型掺杂半导体衬底(1)上生长所述N型掺杂外延层(2)，在所述N型掺杂外延层(2)上采用多次淀积和刻蚀氧化层的方式形成阶梯型深槽腐蚀牺牲层(10)；
2)淀积形成表面深槽腐蚀阻挡层(11)，在需要进行深槽腐蚀的区域光刻去除阻挡层，采用深槽腐蚀工艺，在所述表面深槽腐蚀阻挡层(11)的开口处腐蚀出深槽；
3)去除所述阶梯型深槽刻蚀牺牲层(10)和所述表面深槽腐蚀阻挡层(11)后，采用单晶硅回填工艺形成P型掺杂区(4)，再采用表面平坦化工艺，制作出不同深度的第一P型掺杂深阱区(31)、第二P型掺杂深阱区(32)和第三P型掺杂深阱区(33)；
4)采用干氧化工艺生长所述栅氧化层(5)，淀积多晶硅(6)，并进行刻蚀形成多晶硅栅电极，再进行P型杂质的光刻注入，并通过推阱形成P型掺杂区(4)，再进行N型杂质的光刻注入，并通过推阱形成N型掺杂源极接触区(7)；
5)淀积介质氧化层(8)，刻蚀接触孔，蒸铝，反刻铝，形成金属电极层(9)后，进行后续钝化处理，对圆片背面减薄，背面金属化处理后，即作为所述纵向超结双扩散金属氧化物半导体场效应晶体管的漏端电极。
5.如权利要求4所述的纵向超结金属氧化物场效应晶体管器件的制备方法，其特征在于，所述步骤2中，所述的N型掺杂外延层(2)上最终形成的槽呈现不同深度，其深度梯度的大小由所述深槽腐蚀牺牲层(10)的厚度决定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102657895A CN102386224A (zh) | 2010-08-30 | 2010-08-30 | 一种纵向超结金属氧化物场效应晶体管器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102657895A CN102386224A (zh) | 2010-08-30 | 2010-08-30 | 一种纵向超结金属氧化物场效应晶体管器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102386224A true CN102386224A (zh) | 2012-03-21 |
Family
ID=45825454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102657895A Pending CN102386224A (zh) | 2010-08-30 | 2010-08-30 | 一种纵向超结金属氧化物场效应晶体管器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102386224A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050508A (zh) * | 2012-09-11 | 2013-04-17 | 上海华虹Nec电子有限公司 | 超级结器件终端结构 |
| TWI497665B (zh) * | 2013-10-16 | 2015-08-21 | A silicon carbide power element with a terminal structure | |
| CN105977285A (zh) * | 2015-03-11 | 2016-09-28 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN106298866A (zh) * | 2015-05-19 | 2017-01-04 | 北大方正集团有限公司 | 超结mosfet器件及其制造方法 |
| CN107293491A (zh) * | 2016-04-12 | 2017-10-24 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
| CN107978640A (zh) * | 2016-10-25 | 2018-05-01 | 英飞凌科技股份有限公司 | 功率半导体器件终止结构 |
| CN112310195A (zh) * | 2020-09-27 | 2021-02-02 | 东莞南方半导体科技有限公司 | 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件 |
| DE102022209802A1 (de) | 2022-09-19 | 2024-03-21 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines vertikalen Halbleiterbauelements, sowie ein Halbleiterbauelement |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010053589A1 (en) * | 1998-12-09 | 2001-12-20 | Ferruccio Frisina | Method of manufacturing an integrated edge structure for high voltage semiconductor devices, and related integrated edge structure |
| US20060043480A1 (en) * | 2004-09-01 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method of the same |
| US20070272979A1 (en) * | 2006-05-16 | 2007-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2010
- 2010-08-30 CN CN2010102657895A patent/CN102386224A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010053589A1 (en) * | 1998-12-09 | 2001-12-20 | Ferruccio Frisina | Method of manufacturing an integrated edge structure for high voltage semiconductor devices, and related integrated edge structure |
| US20060043480A1 (en) * | 2004-09-01 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method of the same |
| US20070272979A1 (en) * | 2006-05-16 | 2007-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050508A (zh) * | 2012-09-11 | 2013-04-17 | 上海华虹Nec电子有限公司 | 超级结器件终端结构 |
| CN103050508B (zh) * | 2012-09-11 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 超级结器件终端结构 |
| TWI497665B (zh) * | 2013-10-16 | 2015-08-21 | A silicon carbide power element with a terminal structure | |
| CN105977285A (zh) * | 2015-03-11 | 2016-09-28 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN106298866A (zh) * | 2015-05-19 | 2017-01-04 | 北大方正集团有限公司 | 超结mosfet器件及其制造方法 |
| CN107293491A (zh) * | 2016-04-12 | 2017-10-24 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
| CN107978640A (zh) * | 2016-10-25 | 2018-05-01 | 英飞凌科技股份有限公司 | 功率半导体器件终止结构 |
| CN112310195A (zh) * | 2020-09-27 | 2021-02-02 | 东莞南方半导体科技有限公司 | 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件 |
| DE102022209802A1 (de) | 2022-09-19 | 2024-03-21 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines vertikalen Halbleiterbauelements, sowie ein Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101840933B (zh) | 带表面缓冲环终端结构的超结金属氧化物场效应晶体管 | |
| CN102386224A (zh) | 一种纵向超结金属氧化物场效应晶体管器件及其制备方法 | |
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| CN101969073B (zh) | 快速超结纵向双扩散金属氧化物半导体管 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN102569298B (zh) | 包括二极管的半导体器件 | |
| CN102201445B (zh) | 一种psoi横向超结功率半导体器件 | |
| CN102420251A (zh) | 一种具有非均匀浮岛结构的vdmos器件 | |
| CN103730501B (zh) | 介电终止的超结fet | |
| CN103700697B (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN110600552A (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN105428408A (zh) | 一种场截止型沟槽栅igbt器件 | |
| CN107658215A (zh) | 一种碳化硅器件及其制作方法 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN106057879A (zh) | Igbt器件及其制造方法 | |
| CN102610523A (zh) | 在超级结mosfet中集成肖特基二极管的方法 | |
| CN203644787U (zh) | 一种优化栅n沟道vdmos功率器件 | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN105810755A (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN210535673U (zh) | 具有快速反向恢复特性的功率半导体器件 | |
| CN206059398U (zh) | 多栅分布的沟槽栅超结mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120321 |