CN102569298B - 包括二极管的半导体器件 - Google Patents

包括二极管的半导体器件 Download PDF

Info

Publication number
CN102569298B
CN102569298B CN201110446266.5A CN201110446266A CN102569298B CN 102569298 B CN102569298 B CN 102569298B CN 201110446266 A CN201110446266 A CN 201110446266A CN 102569298 B CN102569298 B CN 102569298B
Authority
CN
China
Prior art keywords
type
region
anode region
type semiconductor
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110446266.5A
Other languages
English (en)
Other versions
CN102569298A (zh
Inventor
H-G.埃克尔
J.舒曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN102569298A publication Critical patent/CN102569298A/zh
Application granted granted Critical
Publication of CN102569298B publication Critical patent/CN102569298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及包括二极管的半导体器件。一种半导体器件包括阴极和阳极。阳极包括第一p型半导体阳极区域和第二p型半导体阳极区域。第一p型半导体阳极区域电连接到阳极接触区域。第二p型半导体阳极区域经由开关电耦合到阳极接触区域，该开关配置成提供第二p型阳极区域和阳极接触区域之间的电连接或电断开。

Description

包括二极管的半导体器件
背景技术
半导体二极管广泛地用在半导体应用中。在半导体变换器应用中，续流二极管的反向恢复行为和开态特性之间的折衷对于变换器特性具有影响。因此，期望的是改善二极管的反向恢复行为和开态特性之间的折衷。
发明内容
根据半导体器件的实施例，该半导体器件包括阴极。该半导体器件还包括具有第一p型半导体阳极区域和第二p型半导体阳极区域的阳极。第一p型半导体阳极区域电连接到阳极接触区域。第二p型半导体阳极区域经由开关电耦合到阳极接触区域，该开关配置成提供第二p型阳极区域和阳极接触区域之间的电连接或电断开。
在阅读下面的详细描述时且在查看附图时，本领域技术人员将意识到附加特征和优点。
附图说明
包括附图以提供对本发明的进一步理解，并且附图被合并到本说明书中且构成本说明书的一部分。附图示出了本发明的实施例，且与描述一起用于解释本发明的原理。随着通过参考下面的详细描述更好地理解本发明的其他实施例和本发明的很多预期优点，将容易意识到这些其他实施例和这些预期优点。附图的元件没有必要彼此相对成比例。相似的参考标号指示对应的类似部件。各个所示实施例的特征可以组合，除非它们彼此排斥。
在附图中描绘且在下面的描述中详述实施例。
图1示出包括第一阳极和第二阳极的二极管的一个实施例的示意图，该第二阳极配置成通过开关接通或关断。
图2示出包括第一阳极和第二阳极的二极管的一个实施例的一部分的横截面，该第二阳极配置成通过场效应晶体管（FET）接通或关断。
图3是示出沿着图2中示出的第一阳极（第二阳极）的线A-A’（B-B’）的p型掺杂分布的一个实施例的示意图。
图4示出包括第一阳极和第二阳极的二极管的又一实施例的一部分的横截面，该第一阳极相对于阴极的第一部分布置，该阴极的第一部分具有比与第二阳极相对的阴极的第二部分小的平均n型掺杂浓度。
图5是示出沿着图4中示出的第一阴极部分（第二阴极部分）的线C-C’（D-D’）的n型掺杂分布的一个实施例的示意图。
图6示出包括第一阳极和第二阳极的二极管的另一实施例的一部分的横截面，该第二阳极配置成通过沿着沟道方向延伸到n型漂移区上方的区域中的FET的栅极接通或关断。
图7A示出包括与沟槽隔离相邻的第一阳极和第二阳极的二极管的另一实施例的一部分的横截面，该第二阳极配置成通过沟槽FET接通或关断。
图7B示出包括与沟槽隔离相邻的第一阳极和配置成通过沟槽FET接通或关断的第二阳极的二极管的又一实施例的一部分的横截面，该沟槽FET的栅极电极比第二阳极更深地延伸到n型漂移区中。
图8A示出包括第一阳极和第二阳极的二极管的另一实施例的一部分的横截面，该第二阳极配置成通过沟槽FET接通或关断。
图8B示出包括第一阳极和配置成通过沟槽FET接通或关断的第二阳极的二极管的又一实施例的一部分的横截面，该沟槽FET的栅极电极比第二阳极更深地延伸到n型漂移区中。
图9示出包括第一阳极和第二阳极的二极管的又一实施例的一部分的横截面，该第一阳极是合并（merged）PIN肖特基二极管的一部分。
图10示出包括第一阴极和第二阴极的二极管的一个实施例的示意图，该第二阴极配置成通过开关接通或关断。
具体实施方式
在下面的具体实施方式中，对附图进行参考，所述附图形成本说明书的一部分且在附图中通过说明而示出其中可以实践本发明的特定实施例。就这方面而言，参考描述的（一个或多个）附图的取向使用诸如“顶”、“底”、“前”、“后”、“前列”、“拖尾”等的方向术语。因为实施例的组件可以以很多不同取向安置，所以方向术语用于说明目的而绝非进行限制。要理解，可以利用其他实施例并且可以做出结构或逻辑变化而不偏离本发明的范围。因此下面的详细描述不要以限制意义进行理解，且本发明的范围由所附权利要求限定。
下面解释很多实施例。在这种情况下，在图中相同的结构特征由相同或类似的参考符号标识。在本描述的上下文中，“横向”或“横向方向”应当理解成意指一般平行于半导体材料或半导体载体的横向范围行进的方向或范围。横向方向因此一般平行于这些表面或面延伸。与之对照，术语“垂直”或“垂直方向”理解成意指一般垂直于这些表面或面且因此垂直于横向方向行进的方向。因此垂直方向在半导体载体的厚度方向上行进。
图1示出包括阳极A和阴极C的二极管100的一个实施例的示意图。阳极A包括第一阳极A1和第二阳极A2。第一阳极A1电连接到阳极接触（在图1中未示出）。第二阳极A2经由开关S电耦合到阳极接触，该开关S配置成提供第二阳极A2和阳极接触之间的电连接或电断开。
开关S可以是适合于在开态（即导电状态）和关态（即非导电状态）之间切换的任意器件。作为示例，开关S可以包括诸如FET或双极晶体管的晶体管。
根据一个实施例，开关S可以至少部分地形成在二极管100的有源区域中。作为示例，第二阳极A2可以包括二极管100和开关S二者公用的半导体区域，例如构成第二阳极和FET（双极晶体管）的源极和漏极（发射极和集电极）之一的p型半导体区域。根据另一实施例，开关S可以在与二极管100的有源区域不同的有源区域中形成。作为示例，第二阳极A2可以经由接触插头（plug）和/或布线而电耦合到开关S且开关S可以经由其他接触插头和/或另一布线而电耦合到阳极接触。阴极C包括第一阳极A1和第二阳极A2二者公用的阴极接触，例如金属区域。
当开关S处于开态即导电状态时，第二阳极A2对阳极A和阴极C之间的电流流动作出贡献。当开关S处于关态时，阴极C和第二阳极A2之间的电流流动禁止。例如通过适当地调节诸如掺杂剂量例如掺杂浓度和垂直掺杂延伸或者阳极A中的少数载流子寿命之类的对效率有影响的阳极参数，阳极效率在第二阳极A2中建立得比在第一阳极A1中高。二极管100能够在开关S的开态和关态中阻断电压。当开关S处于关态且第二阳极A2禁止时，二极管100以具有低电荷载流子浓度且因此具有有利的反向恢复行为的所谓的高速模式操作，而当开关S处于开态且第二阳极A2使能时，二极管100以具有高电荷载流子浓度和低开态电阻的所谓的低饱和模式操作。开关S的关态允许二极管100的更好的反向恢复特性，而开关S的开态允许二极管100的更好的开态特性。因此，通过根据二极管100的操作模式在开关S的开态和关态之间切换，二极管100的反向恢复行为和开态特性之间的折衷可以得到改善。
图2示出二极管200的一个实施例的一部分的横截面。该二极管200包括诸如n型半导体衬底（例如，其上没有、具有一个或多个诸如外延层的半导体层的Si衬底）的n型漂移区202。在n型漂移区202内，形成第一p型阳极区域204和第二p型阳极区域206，两个区域均与n型漂移区202的第一面208相邻。第二p型阳极区域206的底面在n型漂移区202内比第一p形阳极区域204的底面定位得更深，即第二p型阳极区域206从第一面208沿着垂直方向210向n型漂移区202中的延伸d2大于第一p型阳极区域204的对应延伸d1。横向方向211平行于第一面208且垂直于垂直方向210。
n型阴极区域212在n型漂移区202的第二面214处与n型漂移区202相邻。n型阴极区域212为第一p型阳极区域204和第二p型阳极区域206所公用。诸如金属或金属合金的阴极接触216与n型阴极区域212相邻。
第一p型阳极区域204在第一面208处电连接到阳极接触218。阳极接触208可以包括一个或若干接触插头和/或一个或若干布线。
第二p型阳极区域206经由FET 220电耦合到阳极接触218。FET 220包括作为源极和漏极之一的p型阳极区域206。n型区域221布置在p型阳极区域206内且与第一面208相邻。沟道222位于n型区域221内的第一面208处。沟道222的导电性通过布置在沟道222上方的栅极结构224可控。栅极结构224包括例如SiO2的栅极电介质226和例如诸如金属、金属合金或掺杂半导体的导电或半导电材料的栅极电极228。构成FET 220的源极和漏极中的另一个的p型区域230布置在n型区域221中且与第一面208相邻。在向栅极电极228施加相应电压时，FET 220的源极和漏极之间的电流流动沿着作为源极和漏极之一的第二p型阳极区域206与作为源极和漏极中的另一个的p型区域230之间的第一面208的横向方向211可控。因此，二极管的反向恢复行为和开态特性可以通过经由FET 220接通和关断第二p型阳极区域206得以影响。由此，反向恢复行为和开态特性之间的折衷可以得到改善。
第一和第二p型阳极区域204、206的掺杂和垂直尺寸可以不同于图2中示出的实施例。也通过例如将第一p型阳极区域204进入n型漂移区202的深度设置得大于与第二p型阳极区域206中的掺杂浓度的相应增加相关联的第二p型阳极区域206的深度，第二p型阳极区域206的掺杂剂量可以设置得大于第一p型阳极区域204的掺杂剂量。第二p型阳极区域206的掺杂剂量与第一p型阳极区域204的掺杂剂量的比率例如可以介于5和104、或5至103或5至102之间。
图3示出沿着图2中示出的第一p型阳极区域204（第二p型阳极区域206）的线A-A’（B-B’）的p型杂质的浓度N1（N2）分布的一个实施例的示意图。
图2的第一p型阳极区域204中的p型掺杂浓度N1小于第二p型阳极区域206中的p型掺杂浓度N2。由此，第二p型阳极区域206的阳极效率可以建立得大于第一p型阳极区域204的阳极效率。浓度N1、N2的分布可以例如通过适当地选择诸如能量和剂量的注入参数而调节。
图4示出类似于图2中示出的实施例的二极管200的二极管400的又一实施例的一部分的横截面。然而，二极管400与二极管200不同之处在于除n型阴极区域412之外的第二n型阴极区域434。第二n型阴极区域434与第二p型阳极区域406相对布置，但是在与第一p型阳极区域404相对的区域中不存在。而且，第二n型阴极区域434比n型阴极区域412更深地延伸到n型漂移区402中，即第二n型阴极区域434从第二面414沿着垂直方向410进入到n型漂移区402中的延伸d4大于n型阴极区域412的对应延伸d3。由此，阴极效率可以在与第二p型阳极区域406相对的区域中建立得比在与第一p型阳极区域404相对的区域中大。作为示例，d4可以例如通过适当地选择诸如注入能量之类的注入参数而调节为比d3大。
图5示出沿着图4中示出的n型阴极区域412（第二n型阴极区域434）的线C-C’（D-D’）的n型杂质的浓度N3（N4）分布的一个实施例的示意图。
图4的n型阴极区域412中的n型杂质的浓度N3小于第二n型阴极区域434中的n型杂质的浓度N4。由此，阴极效率可以在与第二p型阳极区域406相对的区域中建立得比在与第一p型阳极区域404相对的区域中大。浓度N3、N4的分布可以例如通过适当地选择诸如能量和剂量之类的注入参数而调节。
图6示出类似于图2中示出的实施例的二极管200的二极管600的又一实施例的一部分的横截面。然而，二极管600与二极管200不同之处在于栅极结构624的尺寸。图2的二极管200的栅极结构224的一个横向延伸在第二p型阳极区域206上方结束，而图6的二极管600的栅极结构624的对应横向延伸在n型漂移区602上方结束。这种区别特征提供了当以没有电压阻断能力的单极模式操作二极管600时n型漂移区602中的电荷载流子浓度的进一步减小的技术效果。在该单极模式中，正电压被施加于栅极电极628以便允许电子电流在第一面608处沿着n型漂移区602和n型区域621之间的沟道流动。因此可以减小n型漂移区602内的电荷载流子浓度且以极高速度操作二极管600。然而，在该操作以反向恢复继续之前，二极管600必须例如通过改变施加于栅极电极628的电压而返回到具有电压阻断能力的操作模式。
图7A示出二极管700的另一实施例的一部分的横截面。二极管700与图2中示出的二极管200不同之处在于，第一p型阳极区域704与从第一面708沿着垂直方向710延伸到n型漂移区702中的沟槽隔离738横向相邻。沟槽隔离738例如可以通过用诸如干法蚀刻工艺的蚀刻工艺来蚀刻沟槽到n型漂移区702中接着是利用诸如硅的氧化物的电绝缘材料来填充沟槽而形成。在图7A的实施例中，沟槽隔离738比第一p型阳极区域704更深地延伸到n型漂移区702中，即沟槽隔离738的底面位于第一p型阳极区域704的底面下方。根据其他实施例，沟槽隔离738的底面也可以位于第一p型阳极区域704的底面上方或与之相同的水平。
二极管700与图2中示出的二极管200不同之处还在于，FET 720是垂直沟道沟槽FET而不是诸如FET 220的横向沟道FET。FET 720的栅极结构724包括布置在沟槽内的栅极电极728和电介质726。构成源极和漏极之一的第二p型阳极区域706、包括沟道722的n型区域721以及构成源极和漏极中的另一个的p型区域730中的每一个的横向面与栅极结构724相邻。沟道722的导电性通过施加于栅极电极728的电压可控。
图7B示出类似于图7A中示出的实施例的二极管700的二极管700’的又一实施例的一部分的横截面。
图7B的二极管700’与图7A的二极管700不同之处在于，栅极电极728’比第二p型阳极区域706更深地延伸到n型漂移区702中，即栅极电极728’的底面位于第二p型阳极区域706的底面下方。换句话说，栅极电极728’的底面到第一面708的深度d5大于第二p型阳极区域706的底面到第一面708的深度d6。
类似于图6中示出的平面FET 620的栅极电极628，栅极电极728’提供当以没有电压阻断能力的单极模式操作二极管700’时n型漂移区702中的电荷载流子浓度的进一步减小的技术效果。在该单极模式中，正电压施加于栅极电极728’以便允许电子电流在沟槽的侧壁处沿着n型漂移区702和n型区域721之间的垂直沟道流动。因此可以减小n型漂移区702内的电荷载流子浓度且以极高速度操作二极管700’。然而，在该操作以反向恢复继续之前，二极管700’必须例如通过改变施加于栅极电极728’的电压而返回到具有电压阻断能力的操作模式。
图8A示出类似于图7A的实施例的二极管700的二极管800的另一实施例的一部分的横截面。
二极管800与图7A的二极管700不同之处在于，二极管800缺少与第一p型阳极区域804相邻的任意沟槽隔离。作为替代，第一p型阳极区域804类似于图2、4和6中示出的实施例被n型漂移区802围绕。
图8B示出类似于图8A中示出的实施例的二极管800的二极管800’的又一实施例的一部分的横截面。
图8B的二极管800’与图8A的二极管800不同之处在于，栅极电极828’比第二p型阳极区域806更深地延伸到n型漂移区802中，即栅极电极828’的底面位于第二p型阳极区域806的底面下方。换句话说，栅极电极828’的底面到第一面808的深度d5大于第二p型阳极区域806的底面到第一面808的深度d6。关于与栅极电极828’的布置相关联的技术效果，参考图7B的栅极电极728’和上面的相关描述。
根据其他实施例，二极管可以包括横向沟道FET和与沟槽隔离横向相邻的第一p型阳极区域。
与第一p型阳极区域相邻的沟槽隔离的布置允许减小该区域的发射极效率。当形成如沟槽FET的开关时，沟道导电性可以得到改善。
图9示出类似于图2、4和6的二极管200、400和600的二极管900的又一实施例的一部分的横截面，该二极管900包括阴极接触916、n型阴极区域912、n型漂移区902和第二p型阳极区域906。第一p型阳极区域904、904’是合并PIN肖特基二极管的一部分。合并PIN肖特基二极管还包括第一面908上的金属接触942和与其相邻的n型漂移区902之间的肖特基结。金属接触942可以是二极管900的第一阳极接触918的一部分或它可以与其电连接。金属接触942还提供到第一p型阳极区域904、904’的电连接。因此，在合并PIN肖特基二极管中，第一p型阳极区域904、904’和金属接触942构成该合并PIN肖特基二极管的阳极。
开关S提供第二p型阳极区域906和阳极接触918之间的电连接或电断开。根据一个实施例，开关S可以至少部分地形成在二极管900的有源区域中。根据另一实施例，开关S可以在与二极管900的有源区域不同的有源区域中形成。不像第二阳极区域906，合并PIN肖特基二极管的阳极不能通过开关S使能或禁止。因为合并PIN肖特基二极管允许减小发射极效率，所以断开开关S和闭合开关S的操作模式之间的二极管900的效率差异可以被进一步放大，即断开开关S和闭合开关S的操作模式之间的电荷载流子浓度差异可以被进一步放大。
根据其他实施例，上面描述的实施例的半导体区域的导电类型可以反过来。因此，上面描述的阳极可以是阴极且上面描述的阴极可以是阳极。这种情况在图10中示意性示出。根据图10中示出的实施例，二极管100’包括阳极A和阴极C。阴极C包括第一阴极C1和第二阴极C2。第一阴极C1电连接到阴极接触（在图10中未示出）。第二阴极C2经由开关S电耦合到第二阴极接触，该开关S配置成提供第二阴极C2和阴极接触之间的电连接或电断开。
图2至9中示出的上述实施例通过互换阳极和阴极以及n型和p型而（如作适当变动）应用于二极管100’。
为描述简单起见，诸如“下面”、“下方”、“下”、“上方”、“上”等的空间相对术语用于解释一个元件相对于第二元件的安置。这些术语旨在涵盖除了与图中示出的那些取向不同的取向之外的器件的不同取向。而且，诸如“第一”、“第二”等的术语也用于描述各个元件、区域、部分等且也不旨在进行限制。贯穿该描述，相似的术语指代相似的元件。
如本文中使用的术语“具有”、“含有”、“包括”、“包含”等是指示陈述的元件或特征的存在但是不排除附加元件或特征的开放式术语。除非上下文另有明确指示，冠词“一”、“一个”及“该”旨在包括复数以及单数。
要理解，除非另有具体指出，本文中描述的各个实施例的特征可以彼此组合。
如本文中使用的术语“电耦合”并不打算意味着元件必须直接耦合在一起，而是可以在“电耦合”元件之间提供插入元件。
如本文中使用的术语“有源区域”指代例如通过诸如沟槽隔离或结隔离之类的隔离而与其他区域的半导体区域电隔离的器件的半导体区域。
如本文中使用的术语特定导电类型（例如n型或p型）的“掺杂剂量”指代通过例如离子注入的适当方法向每单位表面积的半导体本体（例如漂移区）中引入的该特定导电类型的掺杂剂数量。
尽管本文中已示出和描述了特定实施例，但是本领域的普通技术人员将理解，在不偏离本发明的范围的情况下，各种备选和/或等价实施方式可以替代示出和描述的特定实施例。本申请旨在覆盖本文中讨论的特定实施例的任意修改或变型。因此，本发明旨在仅由权利要求及其等价物限制。

Claims (25)

1.一种半导体器件，包含：
阴极；以及
包括第一p型半导体阳极区域和第二p型半导体阳极区域的阳极，该第一p型半导体阳极区域电连接到阳极接触区域，该第二p型半导体阳极区域经由开关电耦合到阳极接触区域，该开关配置成提供第二p型半导体阳极区域和阳极接触区域之间的电连接或电断开；
其中所述第二p型半导体阳极区域的剂量是所述第一p型半导体阳极区域1000倍多，
其中开关包括第一辅助n型区域和第二辅助p型区域，该第二辅助p型区域是场效应晶体管的源极和漏极中的另一个;其中所述第一辅助n型区域布置在所述第二p型半导体阳极区域中，所述第二辅助p型区域布置在所述第一辅助n型区域中。
2.根据权利要求1所述的半导体器件，其中与第一p型半导体阳极区域相对的阴极的第一部分中的n型掺杂剂量小于与第二p型半导体阳极区域相对的阴极的第二部分中的n型掺杂剂量。
3.根据权利要求2所述的半导体器件，其中阴极的第二部分中的n型掺杂剂量与阴极的第一部分中的n型掺杂剂量的比率介于5至104之间。
4.根据权利要求1所述的半导体器件，其中第一p型半导体阳极区域中的p型掺杂剂量小于第二p型半导体阳极区域中的p型掺杂剂量。
5.根据权利要求4所述的半导体器件，其中第二p型半导体阳极区域中的p型掺杂剂量与第一p型半导体阳极区域中的p型掺杂剂量的比率介于5至104之间。
6.根据权利要求1至5中任一项所述的半导体器件，其中第二p型半导体阳极区域的底面在半导体衬底内定位得比第一p型半导体阳极区域的底面更深。
7.根据权利要求1至5中任一项所述的半导体器件，还包含：
布置在第一p型半导体阳极区域和第二p型半导体阳极区域之间以及在阴极和阳极之间的n型漂移区。
8.根据权利要求1至5中任一项所述的半导体器件，其中第一p型半导体阳极区域是合并pin肖特基二极管的一部分。
9.根据权利要求1至5中任一项所述的半导体器件，其中开关包括场效应晶体管。
10.根据权利要求9所述的半导体器件，其中第二p型半导体阳极区域是场效应晶体管的源极和漏极之一。
11.根据权利要求10所述的半导体器件，其中开关是包括横向沟道的平面场效应晶体管或包括垂直沟道的沟槽场效应晶体管中的一个。
12.根据权利要求1所述的半导体器件，其中第一辅助n型区域和第二辅助p型区域电连接到阳极接触区域。
13.根据权利要求12所述的半导体器件，其中：
开关是包括横向沟道的平面场效应晶体管；
第二p型半导体阳极区域、第一辅助n型区域和第二辅助p型区域每个均与半导体衬底的表面相邻；并且
栅极布置在第一辅助n型区域上方，该栅极配置成控制位于第二辅助p型区域和第二p型半导体阳极区域之间的表面处的第一辅助n型区域中的沟道的导电性。
14.根据权利要求13所述的半导体器件，其中栅极沿着平行于平面场效应晶体管的源极和漏极之间的表面的沟道方向的延伸在第二p型半导体阳极区域上方结束。
15.根据权利要求13所述的半导体器件，其中栅极沿着平行于平面场效应晶体管的源极和漏极之间的表面的沟道方向的延伸在n型漂移区上方结束。
16.根据权利要求1至5中任一项所述的半导体器件，其中阳极和阴极之间的阻断能力介于0.6kV和10kV之间。
17.根据权利要求12所述的半导体器件，其中：
开关是包括垂直沟道的沟槽场效应晶体管；
第一辅助n型区域和第二辅助p型区域与半导体衬底的表面相邻；并且
栅极电极布置在沟槽内，该栅极电极配置成控制位于第二辅助p型区域和第二p型半导体阳极区域之间的沟槽的侧壁处的第一辅助n型区域中的沟道的导电性。
18.根据权利要求17所述的半导体器件，其中栅极电极的底面比第二p型半导体阳极区域的底面更深地结束在半导体衬底内。
19.根据权利要求17所述的半导体器件，其中半导体衬底内的栅极电极的底面在与第二p型半导体阳极区域的底面相同的水平或在第二p型半导体阳极区域的底面上方结束。
20.根据权利要求1所述的半导体器件，其中第一p型半导体阳极区域与沟槽隔离相邻。
21.根据权利要求1所述的半导体器件，其中少数载流子寿命在第二p型半导体阳极区域中比在第一p型半导体阳极区域中高。
22.根据权利要求21所述的半导体器件，其中第二p型半导体阳极区域中的少数载流子寿命与第一p型半导体阳极区域中的少数载流子寿命的比率介于5至104之间。
23.根据权利要求1所述的半导体器件，其中第二p型半导体阳极区域的效率高于第一p型半导体阳极区域的效率。
24.根据权利要求23所述的半导体器件，其中第二p型半导体阳极区域的效率与第一p型半导体阳极区域的效率的比率介于5至104之间。
25.一种半导体器件，包含：
阳极；以及
包括第一n型半导体阴极区域和第二n型半导体阴极区域的阴极，该第一n型半导体阴极区域电连接到阴极接触区域，该第二n型半导体阴极区域经由开关电耦合到阴极接触区域，该开关配置成提供第二n型半导体阴极区域和阴极接触区域之间的电连接或电断开；
其中所述第一n型半导体阴极区域中的第一n型杂质的浓度小于所述第二n型半导体阴极区域中的n型杂质的浓度，
其中开关包括第一辅助p型区域和第二辅助n型区域，该第二辅助n型区域是场效应晶体管的源极和漏极中的另一个;其中所述第一辅助p型区域布置在所述第二n型半导体阴极区域中，所述第二辅助n型区域布置在所述第一辅助p型区域中。
CN201110446266.5A 2010-12-28 2011-12-28 包括二极管的半导体器件 Active CN102569298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/980041 2010-12-28
US12/980,041 US8415747B2 (en) 2010-12-28 2010-12-28 Semiconductor device including diode

Publications (2)

Publication Number Publication Date
CN102569298A CN102569298A (zh) 2012-07-11
CN102569298B true CN102569298B (zh) 2015-06-17

Family

ID=46315597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110446266.5A Active CN102569298B (zh) 2010-12-28 2011-12-28 包括二极管的半导体器件

Country Status (4)

Country Link
US (1) US8415747B2 (zh)
JP (1) JP5872281B2 (zh)
CN (1) CN102569298B (zh)
DE (1) DE102011056956A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015120210B4 (de) * 2015-11-23 2019-02-21 Infineon Technologies Ag Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
JP6662059B2 (ja) * 2016-01-26 2020-03-11 豊田合成株式会社 半導体装置及び電力変換装置
DE102016105699B4 (de) * 2016-03-29 2019-12-12 Infineon Technologies Ag Halbleitervorrichtung mit Finnenabschnitten zwischen sich in einen Halbleiterteil erstreckenden Gatestrukturen
DE102016112490B4 (de) 2016-07-07 2022-05-25 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
JP6742925B2 (ja) 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
TWI630700B (zh) * 2017-05-10 2018-07-21 新唐科技股份有限公司 半導體元件
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
GB2575809B (en) * 2018-07-23 2023-01-04 Ween Semiconductors Co Ltd Power Semiconductor device
JP7315443B2 (ja) * 2019-12-06 2023-07-26 株式会社日立製作所 半導体回路制御方法、及びそれを適用した電力変換器
JP2023036341A (ja) 2021-09-02 2023-03-14 株式会社 日立パワーデバイス 半導体装置、半導体装置の製造方法、電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987303B2 (en) * 2002-04-10 2006-01-17 Taiwan Semicondcutor Manufacturing Co., Ltd. Silicon-controlled rectifier structures on silicon-on insulator with shallow trench isolation
CN101667590A (zh) * 2008-09-04 2010-03-10 三洋电机株式会社 半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107169A (ja) * 1986-10-24 1988-05-12 Fuji Electric Co Ltd 逆導通ｇｔｏサイリスタ
FR2636778B1 (fr) * 1988-08-31 1990-12-14 Sgs Thomson Microelectronics Transistor mos composite et application a une diode roue libre
JP3232763B2 (ja) * 1992-04-17 2001-11-26 富士電機株式会社 半導体装置、およびその駆動方法
DE4407279C1 (de) * 1994-03-04 1994-10-13 Siemens Ag Halbleiterbauelement für den Überspannungsschutz von MOSFET und IGBT
GB2289371B (en) * 1994-05-05 1997-11-19 Fuji Electric Co Ltd A semiconductor device and control method
JPH0832064A (ja) * 1994-07-15 1996-02-02 Fuji Electric Co Ltd Ｍｏｓ半導体装置とその駆動方法および駆動回路
JP3522887B2 (ja) * 1995-04-20 2004-04-26 株式会社東芝 高耐圧半導体素子
JP3491049B2 (ja) * 1995-10-11 2004-01-26 富士電機ホールディングス株式会社 整流素子およびその駆動方法
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
JP2002076343A (ja) * 2000-08-23 2002-03-15 Toshiba Corp 半導体素子
DE102005019860B4 (de) * 2005-04-28 2010-11-18 Siemens Ag Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
US8389352B2 (en) * 2011-02-11 2013-03-05 International Business Machines Corporation Silicon germanium film formation method and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987303B2 (en) * 2002-04-10 2006-01-17 Taiwan Semicondcutor Manufacturing Co., Ltd. Silicon-controlled rectifier structures on silicon-on insulator with shallow trench isolation
CN101667590A (zh) * 2008-09-04 2010-03-10 三洋电机株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US8415747B2 (en) 2013-04-09
CN102569298A (zh) 2012-07-11
DE102011056956A1 (de) 2012-06-28
JP5872281B2 (ja) 2016-03-01
US20120161224A1 (en) 2012-06-28
JP2012146977A (ja) 2012-08-02

Similar Documents

Publication Publication Date Title
CN102569298B (zh) 包括二极管的半导体器件
CN103887173B (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
CN103000667B (zh) 半导体器件和制造该半导体器件的方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN105789334A (zh) 一种肖特基势垒半导体整流器及其制造方法
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
KR20020079919A (ko) 향상된 성능을 갖는 ｄｍｏｓ 트랜지스터 구조
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN102456690B (zh) 半导体器件及其制造方法
CN105810755A (zh) 一种沟槽栅结构半导体整流器及其制造方法
US20220199614A1 (en) RC IGBT and Method of Producing an RC IGBT
CN110459609B (zh) 一种短路阳极薄层高压功率器件
US20220216331A1 (en) Semiconductor device and method for designing thereof
CN107863378B (zh) 超结mos器件及其制造方法
CN107104149A (zh) 一种功率半导体器件
CN113675265A (zh) 竖向功率半导体器件和制造方法
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
CN219303670U (zh) 一种4H-SiC基超结功率MOSFET
CN217788400U (zh) 一种4H-SiC基超结功率MOSFET结构
CN217788402U (zh) 一种4H-SiC基超结功率MOSFET器件
CN114864573B (zh) Igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant