JP6896672B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6896672B2
JP6896672B2 JP2018053608A JP2018053608A JP6896672B2 JP 6896672 B2 JP6896672 B2 JP 6896672B2 JP 2018053608 A JP2018053608 A JP 2018053608A JP 2018053608 A JP2018053608 A JP 2018053608A JP 6896672 B2 JP6896672 B2 JP 6896672B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
type
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018053608A
Other languages
English (en)
Other versions
JP2019169486A (ja
Inventor
清水　達雄
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018053608A priority Critical patent/JP6896672B2/ja
Priority to US16/113,314 priority patent/US10381491B1/en
Publication of JP2019169486A publication Critical patent/JP2019169486A/ja
Application granted granted Critical
Publication of JP6896672B2 publication Critical patent/JP6896672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。しかし、例えば、炭化珪素を用いてＰｉＮダイオードを形成するとオン抵抗が高くなるという問題がある。
本発明が解決しようとする課題は、オン抵抗が低い半導体装置を提供することにある。
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた炭化珪素層と、前記炭化珪素層の中に設けられ、第１の窒素濃度を有するｎ型炭化珪素領域と、前記炭化珪素層の中の前記ｎ型炭化珪素領域と前記第１の電極との間に設けられ、前記第１の窒素濃度よりも高い第２の窒素濃度を有する第１のｐ型炭化珪素領域と、前記炭化珪素層の中の前記第１のｐ型炭化珪素領域と前記第１の電極との間に設けられ、前記第２の窒素濃度よりも高い第３の窒素濃度を有し、前記第１のｐ型炭化珪素領域のｐ型不純物濃度よりも高いｐ型不純物濃度を有し、深さが０．１μｍ以上である第２のｐ型炭化珪素領域と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の炭化珪素半導体の結晶構造を示す図。 第１の実施形態の半導体装置の元素の濃度分布を示す図。 第１の実施形態の半導体装置の説明図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第１の実施形態の半導体装置の変形例の元素の濃度分布を示す図。 第２の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた炭化珪素層と、炭化珪素層の中に設けられ、第１の窒素濃度を有するｎ型炭化珪素領域と、炭化珪素層の中のｎ型炭化珪素領域と第１の電極との間に設けられ、第１の窒素濃度よりも高い第２の窒素濃度を有する第１のｐ型炭化珪素領域と、炭化珪素層の中の第１のｐ型炭化珪素領域と第１の電極との間に設けられ、第２の窒素濃度よりも高い第３の窒素濃度を有し、第１のｐ型炭化珪素領域のｐ型不純物濃度よりも高いｐ型不純物濃度を有する第２のｐ型炭化珪素領域と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ＰｉＮダイオード１００である。
ＰｉＮダイオード１００は、炭化珪素層１０、カソード領域１２、ドリフト領域１４（ｎ型炭化珪素領域）、アノード領域１６（第１のｐ型炭化珪素領域）、コンタクト領域２０（第２のｐ型炭化珪素領域）、アノード電極３４（第１の電極）、カソード電極３６（第２の電極）を備える。カソード領域１２、ドリフト領域１４、アノード領域１６、コンタクト領域２０は、炭化珪素層１０の中に設けられる。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
図２は、炭化珪素半導体の結晶構造を示す図である。炭化珪素半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはシリコン（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面には炭素（Ｃ）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びa面には、シリコン（Ｓｉ）及び炭素（Ｃ）の双方が配列している。
炭化珪素層１０は第１の面Ｐ１（表面）と、第２の面Ｐ２（裏面）を有する。炭化珪素層１０の表面Ｐ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。（０００１）面は、シリコン面と称される。炭化珪素層１０の裏面Ｐ２は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。
炭化珪素層１０は、アノード電極３４（第１の電極）とカソード電極３６（第２の電極）との間に設けられる。
図３は、第１の実施形態の半導体装置の元素の濃度分布を示す図である。炭化珪素層１０とアノード電極３４を含む断面の、窒素とｐ型不純物の濃度分布を示す。
カソード領域１２は、例えば、ｎ＋型のＳｉＣである。カソード領域１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。カソード領域１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ドリフト領域１４は、カソード領域１２の上に設けられる。ドリフト領域１４は、ｎ−型のＳｉＣである。ドリフト領域１４は、例えば、窒素をｎ型不純物として含む。
ドリフト領域１４のｎ型不純物の不純物濃度は、カソード領域１２のｎ型不純物の不純物濃度より低い。ドリフト領域１４のｎ型不純物の不純物濃度は、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。
ドリフト領域１４は、例えば、カソード領域１２の上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ドリフト領域１４は、第１の窒素濃度を有する。第１の窒素濃度は、ドーパントとして機能しない窒素も含む濃度である。第１の窒素濃度は、不活性な窒素も含む濃度である。第１の窒素濃度は、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。
図４は、第１の実施形態の半導体装置の説明図である。ドリフト領域１４は、図４に示すような、２個の窒素原子が炭化珪素格子の炭素位置に存在する構造を備える。言い換えれば、ドリフト領域１４は、炭化珪素格子の炭素空孔Ｖｃに２個の窒素原子が入った構造を備える。以下、この構造をＶｃＮＮ構造と称する。
ＶｃＮＮ構造は、図４に示すように、２個のシリコン原子Ｓｉ１、Ｓｉ２と結合する第１の窒素原子Ｎ１と、第１の窒素原子Ｎ１と結合し２個のシリコン原子Ｓｉ３、Ｓｉ４と結合する第２の窒素原子Ｎ２と、を有する。
ＶｃＮＮ構造の中の窒素は、ドーパントとして機能しない。ＶｃＮＮ構造の中の窒素は、不活性な窒素である。
ドリフト領域１４は、ＶｃＮＮ構造を備えることで、炭素空孔Ｖｃの密度が低減されている。ＶｃＮＮ構造は、特に、ドリフト領域１４のアノード領域１６の近傍に多く含まれる。
アノード領域１６は、ドリフト領域１４とアノード電極３４との間に設けられる。アノード領域１６は、ドリフト領域１４の表面に設けられる。アノード領域１６は、ｐ型のＳｉＣである。アノード領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。アノード領域１６のｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
アノード領域１６の深さは、例えば、０．５μｍ以上２．０μｍ以下である。アノード領域１６の表面は、シリコン面に対し０度以上８度以下傾斜した面である。
アノード領域１６は、第２の窒素濃度を有する。第２の窒素濃度は、第１の窒素濃度よりも高い。第２の窒素濃度は、ドーパントとして機能しない窒素も含む濃度である。第２の窒素濃度は、不活性な窒素も含む濃度である。第２の窒素濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下である。
アノード領域１６は、ＶｃＮＮ構造を備える。アノード領域１６のＶｃＮＮ構造の密度は、ドリフト領域１４のＶｃＮＮ構造の密度よりも高い。
コンタクト領域２０は、アノード領域１６とアノード電極３４との間に設けられる。コンタクト領域２０は、アノード領域１６の表面に設けられる。コンタクト領域２０は、ｐ＋型のＳｉＣである。
コンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。コンタクト領域２０のｐ型不純物の不純物濃度は、アノード領域１６のｐ型不純物の不純物濃度よりも高い。コンタクト領域２０のｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下である。
コンタクト領域２０の深さは、アノード領域１６の深さよりも浅い。コンタクト領域２０の深さは、例えば、０．１μｍ以上０．３μｍ以下である。
コンタクト領域２０は、第３の窒素濃度を有する。第３の窒素濃度は、第２の窒素濃度よりも高い。第３の窒素濃度は、ドーパントとして機能しない窒素も含む濃度である。第３の窒素濃度は、不活性な窒素も含む濃度である。第３の窒素濃度は、例えば、１×１０１８ｃｍ−３以上５×１０２２ｃｍ−３以下である。
コンタクト領域２０は、ＶｃＮＮ構造を備える。コンタクト領域２０のＶｃＮＮ構造の密度は、アノード領域１６のＶｃＮＮ構造の密度よりも高い。
アノード電極３４は、コンタクト領域２０に電気的に接続される。アノード電極３４は、炭化珪素層１０の表面Ｐ１の側に設けられる。アノード電極３４は、炭化珪素層１０に接する。
アノード電極３４は、例えば、金属又は金属化合物である。アノード電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層１０は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉ等）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成していてもよい。
カソード電極３６は、カソード領域１２に電気的に接続される。カソード電極３６は、炭化珪素層１０の裏面Ｐ２の側に設けられる。カソード電極３６は炭化珪素層１０に接する。
カソード電極３６は、例えば、金属又は金属化合物である。カソード電極３６は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉ等）を形成しても構わない。
なお、第１の実施形態において、ｎ型不純物は、例えば、窒素（Ｎ）やリン（Ｐ）が好ましいが、ヒ素（Ａｓ）あるいはアンチモン（Ｓｂ）を適用することも可能である。また、ｐ型不純物は、例えば、アルミニウム（Ａｌ）が好ましいが、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
炭化珪素層１０の中の窒素の結合状態、及び、窒素の炭化珪素格子中の位置は、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、判定することが可能である。また、炭化珪素層１０の中のＶｃＮＮ構造の密度の大小関係は、ＸＰＳのピーク強度を比較することで判定することが可能である。炭化珪素層１０の中の窒素、ｐ型不純物の分布は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、炭化珪素層１０内の領域がｐ型であるかｎ型であるかは、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で判定することが可能である。
次に、第１の実施形態の半導体装置の製造方法について説明する。
第１の実施形態の半導体装置の製造方法は、第１の面と第２の面とを有する炭化珪素層に第１の面の側からｐ型不純物の第１のイオン注入を行い、第１のｐ型炭化珪素領域を形成し、炭化珪素層に第１の面の側からｐ型不純物の第２のイオン注入を行い、第１のｐ型炭化珪素領域よりもｐ型不純物濃度が高く、第１のｐ型炭化珪素領域よりも浅い第２のｐ型炭化珪素領域を形成し、１６５０℃以上１９００℃以下の第１の熱処理を行い、第１の面が露出した状態で、酸素分圧が０．１ｐｐｍ以下のＮ２ガス中で１３００℃以上１５００℃以下の第２の熱処理を行い、記第１の面に第１の電極を形成し、第２の面に第２の電極を形成する。
図５、図６、図７、図８、図９は、第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である第１の面Ｐ１（表面）と、カーボン面である第２の面Ｐ２（裏面）を有するｎ＋型の炭化珪素基板を準備する。炭化珪素基板は、炭化珪素層１０のカソード領域１２に対応する。次に、炭化珪素基板の上に、エピタキシャル成長法により、ｎ−型のドリフト領域１４を形成する（図５）。
次に、公知のイオン注入法により、ｐ型のアノード領域１６を形成する（図６）。炭化珪素層１０の表面Ｐ１の側からｐ型不純物の第１のイオン注入を行う。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
次に、公知のイオン注入法により、ｐ＋型のコンタクト領域２０を形成する（図７）。炭化珪素層１０の表面Ｐ１の側からｐ型不純物の第２のイオン注入を行う。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
コンタクト領域２０のｐ型不純物濃度は、アノード領域１６のｐ型不純物濃度より高い。また、コンタクト領域２０の深さは、アノード領域１６の深さよりも浅い。
次に、炭化珪素層１０の表面Ｐ１に炭素膜５０を堆積する。次に、１６５０℃以上１９００℃以下の第１の熱処理を行う（図８）。炭素膜５０は、高温の第１の熱処理の際に炭化珪素層１０の表面Ｐ１からシリコンが離脱することを防止する。
第１の熱処理により、アノード領域１６及びコンタクト領域２０のｐ型不純物を活性化する。第１の熱処理は、例えば、アルゴン雰囲気中で行なわれる。
次に、炭素膜５０を剥離する。その後、炭化珪素層１０の表面Ｐ１の上の例えば図示しない表面膜をウェットエッチングで除去する。表面膜は、酸素を含む膜である。表面膜は、例えば、第１の熱処理の際に、残留酸素により形成された酸化膜である。
次に、表面Ｐ１が露出した炭化珪素層１０に対し、酸素分圧が０．１ｐｐｍ以下のＮ２ガス中で１３００℃以上１５００℃以下の第２の熱処理を行う（図９）。第２の熱処理により炭化珪素層１０の中にＶｃＮＮ構造が形成される。
その後、公知のプロセスにより、アノード電極３４、カソード電極３６を形成し、図１に示す第１の実施形態のＰｉＮダイオード１００が製造される。
以下、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
炭化珪素を用いてＰｉＮダイオード１００を形成する場合、オン抵抗が高いという問題がある。オン抵抗が高い原因の一つは、炭化珪素層１０の中に炭素空孔Ｖｃが存在することにあると考えられる。炭素空孔Ｖｃは、例えば、アノード領域１６やコンタクト領域２０を形成する際の、ｐ型不純物のイオン注入によるダメージで形成されると考えられる。
第１の実施形態のＰｉＮダイオード１００は、炭化珪素層１０の中にＶｃＮＮ構造を備える。ＶｃＮＮ構造を備えることで、炭化珪素層１０の炭素空孔Ｖｃの密度が低減されている。よって、ＰｉＮダイオード１００のオン抵抗が低減する。以下、詳述する。
図１０は、第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。図１０（ａ）は炭素空孔Ｖｃの説明図、図１０（ｂ）はＶｃＮＮ構造の説明図、図１０（ｃ）はＶｃＮ構造の説明図である。なお、ＶｃＮ構造とは、炭化珪素格子の炭素空孔Ｖｃに１個の窒素原子が入った構造である。
例えば、炭化珪素層１０の表面から、ｐ型不純物がイオン注入されると、ｐ型不純物の運動エネルギーにより、炭化珪素格子中の炭素が脱離する。結果として、炭素空孔Ｖｃが形成される（図１０（ａ））。
第１原理計算の結果、炭素空孔Ｖｃに２個の窒素原子が入ったＶｃＮＮ構造が安定に存在し得ることが明らかになった。そして、ＶｃＮＮ構造を形成するためには、Ｎ２分子が励起された状態で炭素空孔Ｖｃの存在する炭化珪素層１０に供給されることが望ましいことが明らかになった（図１０（ｂ））。すなわち、一対の窒素原子が励起された状態で炭素空孔Ｖｃと共存する状態から、ＶｃＮＮ構造が形成され得ることが明らかになった。具体的には、高温のＮ２ガス雰囲気中で熱処理を行うことにより、ＶｃＮＮ構造が形成される。
例えば、窒素プラズマ処理では、窒素は１個の原子として励起された状態になるので、ＶｃＮＮ構造は形成されず、ＶｃＮ構造が形成される（図１０（ｃ））。
図１１は、第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。図１１は、炭素空孔Ｖｃの電子状態の説明図である。図１１は、炭素空孔Ｖｃが存在する場合の炭化珪素のバンド図を示す。
炭素空孔Ｖｃにより４つのシリコンのダングリングボンドが形成され、図１１の左図に示すように、それぞれがエネルギー準位を形成する。なお、黒丸はエネルギー準位が電子で埋まった状態、白丸はエネルギー準位が電子で埋まっていない状態を示す。それぞれのエネルギー準位が相互作用することにより、右図に示すように、バンドギャップ中及び伝導帯ＣＢの下端に局在状態が形成される。
伝導帯ＣＢの下端の局在状態は、電子のトラップとして働く。このため、フェルミレベルピニングが生じ、アノード電極３４とコンタクト領域２０との間のキャリアの障壁が高くなる。したがって、アノード電極３４のコンタクト抵抗が大きくなるおそれがある。アノード電極３４のコンタクト抵抗が大きくなることにより、ＰｉＮダイオード１００のオン抵抗が高くなる。ホール注入に障壁が出来るため、ホール注入効率が大きく低下する。ホールの引き抜き効率も低下するので、バイポーラ動作速度が低下することになり、スイッチング損失が増大する。
バンドギャップ中の局在状態は、正孔のトラップとして働く。このため、正孔の寿命が短くなる。特に、ドリフト領域１４の中に炭素空孔Ｖｃがあると、正孔の寿命が短くなることで伝導度変調が効かなくなり、ＰｉＮダイオード１００のオン抵抗が高くなる。
図１２は、第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。図１２（ａ）が炭化珪素格子中に炭素空孔Ｖｃが存在する場合のバンド図、図１２（ｂ）が炭化珪素格子中にＶｃＮＮ構造がある場合のバンド図である。図１２は、シミュレーション結果である。
図１２（ａ）に示すように、炭素空孔Ｖｃが存在する場合は、バンドギャップの真ん中及び伝導帯ＣＢの下端に局在状態が形成されることが分かる。これに対し、図１２（ｂ）に示すように、ＶｃＮＮ構造がある場合は、局在状態が消滅する。
ＶｃＮＮ構造が形成されることにより、炭素空孔Ｖｃが消滅し、バンドギャップ中及び伝導帯ＣＢの下端の局在状態が消滅する。したがって、アノード電極３４のコンタクト抵抗が小さくなる。また、正孔の寿命が長くなり伝導度変調が有効に機能する。よって、オン抵抗の低いＰｉＮダイオード１００が実現される。
なお、ＶｃＮＮ構造に代えて、図１０（ｃ）に示したＶｃＮ構造が形成された場合、ＶｃＮ構造はドナーとして働く。このため、アノード領域１６やコンタクト領域２０の拡散層抵抗が高くなる。したがって、ＰｉＮダイオード１００のオン抵抗が高くなるという問題が生じる。
コンタクト領域２０の第３の窒素濃度は、例えば、１×１０１８ｃｍ−３以上５×１０２２ｃｍ−３以下であることが好ましい。上記範囲を下回ると、コンタクト抵抗が十分下がらないおそれがある。また、上記範囲を上回ることは製造上困難である。
アノード領域１６の第２の窒素濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３以上であることが、より好ましい。上記範囲を下回ると、オン抵抗が十分下がらないおそれがある。また、上記範囲を上回ることは製造上困難である。
第１の実施形態の製造方法において、第２の熱処理は、１３００℃以上１５００℃以下で行う。上記範囲を下回ると、Ｎ２分子の励起が不足しＶｃＮＮ構造が形成されない。また、上記範囲を上回ると、Ｎ２分子が分離し、単独の窒素原子となりＶｃＮＮ構造が形成されない。
第１の実施形態の製造方法において、ＶｃＮＮ構造を形成する熱処理の酸素分圧は可能な限り低いことが望ましい。熱処理の際に酸素が存在すると、炭化珪素層１０の表面の酸化が進み、ＶｃＮＮ構造を十分形成できないおそれがある。酸素分圧は０．１ｐｐｍ以下であり、０．０１ｐｐｍ以下であることが好ましい。
第１の実施形態の製造方法では、炭化珪素層１０の表面Ｐ１が露出した状態で、Ｎ２ガス中で高温のアニールを行う。これにより、励起されたＮ２分子の炭化珪素層１０内部への侵入が促進される。したがって、炭化珪素層１０の中の炭素空孔ＶｃをＶｃＮＮ構造に変えることができる。
第１の実施形態の製造方法において、炭化珪素層１０の中のＶｃＮＮ構造を、炭化珪素層１０の深い位置にまで形成する観点から、熱処理の際の全圧は、大気圧よりも高いことが好ましい。全圧を大気圧よりも高くすることで、励起されたＮ２分子の炭化珪素層１０内部への侵入が促進される。
図１３は、第１の実施形態の半導体装置の変形例の元素の濃度分布を示す図である。炭化珪素層１０とアノード電極３４を含む断面の、窒素とｐ型不純物の濃度分布を示す。
変形例では、コンタクト領域２０の第３の窒素濃度が、コンタクト領域２０のｐ型不純物濃度以上である。また、アノード領域１６の少なくとも一部の第２の窒素濃度が、アノード領域１６のｐ型不純物濃度以上である。
例えば、アノード領域１６やコンタクト領域２０を形成するイオン注入の際に、炭化珪素層１０内に生じる炭素空孔Ｖｃの密度が高い場合、変形例のようなプロファイルとなる。なお、上述のようにＶｃＮＮ構造中の窒素は不活性であるため、アノード領域１６及びコンタクト領域２０はｐ型に保たれる。
以上、第１の実施形態によれば、オン抵抗の低いＰｉＮダイオード１００及びその製造方法が実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、ＭＯＳＦＥＴである点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については記述を省略する。
図１４は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ドレイン領域１１２、ドリフト領域１１４（ｎ型炭化珪素領域）、ｐウェル領域１１６（第１のｐ型炭化珪素領域）、ソース領域１１８、ｐウェルコンタクト領域１２０（第２のｐ型炭化珪素領域）、ゲート絶縁層１２８、ゲート電極１３０、層間絶縁膜１３２、ソース電極１３４（第１の電極）、ドレイン電極１３６（第２の電極）、を備える。ドレイン領域１１２、ドリフト領域１１４、ｐウェル領域１１６、ソース領域１１８、ｐウェルコンタクト領域１２０は、炭化珪素層１０の中に設けられる。
ＭＯＳＦＥＴ２００は、ボディダイオードとしてＰｉＮダイオードを備える。ドレイン領域１１２、ドリフト領域１１４（ｎ型炭化珪素領域）、ｐウェル領域１１６（第１のｐ型炭化珪素領域）、ｐウェルコンタクト領域１２０（第２のｐ型炭化珪素領域）、ソース電極１３４（第１の電極）、ドレイン電極１３６（第２の電極）がＰｉＮダイオードを構成する。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
ドレイン領域１１２は、例えば、ｎ＋型のＳｉＣである。ドレイン領域１１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域１１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ドリフト領域１１４は、ドレイン領域１１２の上に設けられる。ドリフト領域１１４は、ｎ−型のＳｉＣである。ドリフト領域１１４は、例えば、窒素をｎ型不純物として含む。
ドリフト領域１１４のｎ型不純物の不純物濃度は、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ドリフト領域１１４は、例えば、ドレイン領域１１２の上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ドリフト領域１１４は、第１の窒素濃度を有する。第１の窒素濃度は、ドーパントとして機能しない窒素も含む濃度である。第１の窒素濃度は、不活性な窒素も含む濃度である。第１の窒素濃度は、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。
ドリフト領域１１４は、ＶｃＮＮ構造を備える。
ｐウェル領域１１６は、ドリフト領域１１４の一部表面に設けられる。ｐウェル領域１１６は、ｐ型のＳｉＣである。ｐウェル領域１１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１１６のｐ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐウェル領域１１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１１６は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
ｐウェル領域１１６の表面は、シリコン面に対し０度以上８度以下傾斜した面である。
ｐウェル領域１１６は、第２の窒素濃度を有する。第２の窒素濃度は、第１の窒素濃度よりも高い。第２の窒素濃度は、ドーパントとして機能しない窒素も含む濃度である。第２の窒素濃度は、不活性な窒素も含む濃度である。第２の窒素濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ｐウェル領域１１６は、ＶｃＮＮ構造を備える。ｐウェル領域１１６のＶｃＮＮ構造の密度は、ドリフト領域１１４のＶｃＮＮ構造の密度よりも高い。
ソース領域１１８は、ｐウェル領域１１６の一部表面に設けられる。ソース領域１１８は、ｎ＋型のＳｉＣである。ソース領域１１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１１８のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ以下である。
ソース領域１１８の深さは、ｐウェル領域１１６の深さよりも浅い。ソース領域１１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域１２０は、ｐウェル領域１１６の一部表面に設けられる。ｐウェルコンタクト領域１２０は、ソース領域１１８の側方に設けられる。ｐウェルコンタクト領域１２０は、ｐ＋型のＳｉＣである。
ｐウェルコンタクト領域１２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域１２０のｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下である。
ｐウェルコンタクト領域１２０の深さは、ｐウェル領域１１６の深さよりも浅い。ｐウェルコンタクト領域１２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域１２０は、第３の窒素濃度を有する。第３の窒素濃度は、第２の窒素濃度よりも高い。第３の窒素濃度は、ドーパントとして機能しない窒素も含む濃度である。第３の窒素濃度は、不活性な窒素も含む濃度である。第３の窒素濃度は、例えば、１×１０１８ｃｍ−３以上５×１０２２ｃｍ−３以下である。
ｐウェルコンタクト領域１２０は、ＶｃＮＮ構造を備える。ｐウェルコンタクト領域１２０のＶｃＮＮ構造の密度は、ｐウェル領域１１６のＶｃＮＮ構造の密度よりも高い。
ゲート絶縁層１２８は、ｐウェル領域１１６とゲート電極１３０との間、ドリフト領域１１４とゲート電極１３０との間に設けられる。ゲート絶縁層１２８は、例えば、酸化シリコンである。ゲート絶縁層１２８には、例えば、酸窒化シリコン、又は、ｈｉｇｈ−ｋ材料が適用可能である。
ゲート絶縁層１２８の厚さは、例えば、２０ｎｍ以上１５０ｎｍ以下である。ゲート絶縁層１２８は、ＭＯＳＦＥＴ２００のゲート絶縁層として機能する。
ゲート電極１３０は、ゲート絶縁層１２８の上に設けられる。
ゲート電極１３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンが適用可能である。
層間絶縁膜１３２は、ゲート電極１３０の上に形成される。層間絶縁膜１３２は、例えば、酸化シリコン膜である。
ソース電極１３４は、ソース領域１１８とｐウェルコンタクト領域１２０とに電気的に接続される。ソース電極１３４は、ｐウェル領域１１６に電位を与えるｐウェル電極としても機能する。ソース電極１３４は、炭化珪素層１０に接する。
ソース電極１３４は、ボディダイオードのアノード電極として機能する。
ソース電極１３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層１０は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉ等）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成していてもよい。
ドレイン電極１３６は、ドレイン領域１１２に電気的に接続される。ドレイン電極１３６は、炭化珪素層１０の裏面Ｐ２の側に設けられる。ドレイン電極１３６は炭化珪素層１０に接する。
ドレイン電極１３６は、ボディダイオードのカソード電極として機能する。
ドレイン電極１３６は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉ等）を形成しても構わない。
以上、第２の実施形態によれば、オン抵抗の低いボディダイオードを備えるＭＯＳＦＥＴ２００が実現される。
以上、第１及び第２の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１４ ドリフト領域（ｎ型炭化珪素領域）
１６ アノード領域（第１のｐ型炭化珪素領域）
２０ コンタクト領域（第２のｐ型炭化珪素領域）
３４ アノード電極（第１の電極）
３６ カソード電極（第２の電極）
１００ ＰｉＮダイオード（半導体装置）
１１４ ドリフト領域（ｎ型炭化珪素領域）
１１６ ｐウェル領域（第１のｐ型炭化珪素領域）
１２０ ｐウェルコンタクト領域（第２のｐ型炭化珪素領域）
１３４ ソース電極（第１の電極）
１３６ ドレイン電極（第２の電極）
２００ ＭＯＳＦＥＴ（半導体装置）
Ｐ１ 第１の面
Ｐ２ 第２の面

Claims (16)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられた炭化珪素層と、
    前記炭化珪素層の中に設けられ、第１の窒素濃度を有するｎ型炭化珪素領域と、
    前記炭化珪素層の中の前記ｎ型炭化珪素領域と前記第１の電極との間に設けられ、前記第１の窒素濃度よりも高い第２の窒素濃度を有する第１のｐ型炭化珪素領域と、
    前記炭化珪素層の中の前記第１のｐ型炭化珪素領域と前記第１の電極との間に設けられ、前記第２の窒素濃度よりも高い第３の窒素濃度を有し、前記第１のｐ型炭化珪素領域のｐ型不純物濃度よりも高いｐ型不純物濃度を有し、深さが０．１μｍ以上である第２のｐ型炭化珪素領域と、
    を備える半導体装置。
  2. 前記第２の窒素濃度が前記第１のｐ型炭化珪素領域のｐ型不純物濃度以上である請求項１記載の半導体装置。
  3. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられた炭化珪素層と、
    前記炭化珪素層の中に設けられ、第１の窒素濃度を有するｎ型炭化珪素領域と、
    前記炭化珪素層の中の前記ｎ型炭化珪素領域と前記第１の電極との間に設けられ、前記第１の窒素濃度よりも高い第２の窒素濃度を有する第１のｐ型炭化珪素領域と、
    前記炭化珪素層の中の前記第１のｐ型炭化珪素領域と前記第１の電極との間に設けられ、前記第２の窒素濃度よりも高い第３の窒素濃度を有し、前記第１のｐ型炭化珪素領域のｐ型不純物濃度よりも高いｐ型不純物濃度を有する第２のｐ型炭化珪素領域と、
    を備え、
    前記第２の窒素濃度が前記第１のｐ型炭化珪素領域のｐ型不純物濃度以上である半導体装置。
  4. 前記第３の窒素濃度が１×１０１８ｃｍ−３以上５×１０２２ｃｍ−３以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の窒素濃度が１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２のｐ型炭化珪素領域のｐ型不純物濃度が１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２のｐ型炭化珪素領域に、２個のシリコン原子と結合する第１の窒素原子と、前記第１の窒素原子と結合し２個のシリコン原子と結合する第２の窒素原子とを含む構造、を有する請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第１のｐ型炭化珪素領域に、２個のシリコン原子と結合する第１の窒素原子と、前記第１の窒素原子と結合し２個のシリコン原子と結合する第２の窒素原子とを含む構造、を有する請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記ｎ型炭化珪素領域に、２個のシリコン原子と結合する第１の窒素原子と、前記第１の窒素原子と結合し２個のシリコン原子と結合する第２の窒素原子とを含む構造、を有する請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記第２のｐ型炭化珪素領域の前記構造の密度が、前記第１のｐ型炭化珪素領域の前記構造の密度よりも高く、前記第１のｐ型炭化珪素領域の前記構造の密度が、前記ｎ型炭化珪素領域の中の前記構造の密度よりも高い請求項９記載の半導体装置。
  11. 前記第２のｐ型炭化珪素領域の中の２個の窒素原子が炭化珪素格子の炭素位置に存在する請求項１ないし請求項６いずれか一項記載の半導体装置。
  12. 前記第１のｐ型炭化珪素領域の中の２個の窒素原子が炭化珪素格子の炭素位置に存在する請求項１１記載の半導体装置。
  13. 前記第３の窒素濃度が前記第２のｐ型炭化珪素領域のｐ型不純物濃度以上である請求項１ないし請求項１２いずれか一項記載の半導体装置。
  14. 第１の面と第２の面とを有する炭化珪素層に前記第１の面の側からｐ型不純物の第１のイオン注入を行い、第１のｐ型炭化珪素領域を形成し、
    前記炭化珪素層に前記第１の面の側からｐ型不純物の第２のイオン注入を行い、前記第１のｐ型炭化珪素領域よりもｐ型不純物濃度が高く、前記第１のｐ型炭化珪素領域よりも浅い第２のｐ型炭化珪素領域を形成し、
    １６５０℃以上１９００℃以下の第１の熱処理を行い、
    前記第１の面が露出した状態で、酸素分圧が０．１ｐｐｍ以下のＮ２ガス中で１３００℃以上１５００℃以下の第２の熱処理を行い、
    前記第１の面に第１の電極を形成し、
    前記第２の面に第２の電極を形成する半導体装置の製造方法。
  15. 前記第１の熱処理の前に前記第１の面に炭素膜を形成し、前記第２の熱処理の前に前記炭素膜を剥離する請求項１４記載の半導体装置の製造方法。
  16. 前記第２の熱処理の前に前記第１の面の上の酸素を含む膜を除去する請求項１４又は請求項１５記載の半導体装置の製造方法。
JP2018053608A 2018-03-21 2018-03-21 半導体装置及びその製造方法 Active JP6896672B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018053608A JP6896672B2 (ja) 2018-03-21 2018-03-21 半導体装置及びその製造方法
US16/113,314 US10381491B1 (en) 2018-03-21 2018-08-27 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018053608A JP6896672B2 (ja) 2018-03-21 2018-03-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019169486A JP2019169486A (ja) 2019-10-03
JP6896672B2 true JP6896672B2 (ja) 2021-06-30

Family

ID=67543693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018053608A Active JP6896672B2 (ja) 2018-03-21 2018-03-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10381491B1 (ja)
JP (1) JP6896672B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013537A1 (de) * 2004-03-24 2005-10-20 Sharp Kk Fotoelektrischer Wandler und Herstellverfahren für einen solchen
JP5313596B2 (ja) * 2008-09-12 2013-10-09 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその製造方法
JP5502360B2 (ja) * 2009-04-10 2014-05-28 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその製造方法
WO2011111627A1 (ja) * 2010-03-12 2011-09-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8415747B2 (en) * 2010-12-28 2013-04-09 Infineon Technologies Austria Ag Semiconductor device including diode
JP5524103B2 (ja) * 2011-02-07 2014-06-18 株式会社東芝 半導体装置
JP5613640B2 (ja) * 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
US9496345B2 (en) * 2012-07-31 2016-11-15 National Institute Of Advanced Industrial Science And Technology Semiconductor structure, semiconductor device, and method for producing semiconductor structure
JP6068042B2 (ja) * 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6219044B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6419414B2 (ja) * 2013-03-22 2018-11-07 株式会社東芝 ＳｉＣエピタキシャルウェハおよび半導体装置
JP6219045B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP5763154B2 (ja) 2013-11-20 2015-08-12 株式会社東芝 半導体素子及びその製造方法
JP6158153B2 (ja) 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
JP6301795B2 (ja) * 2014-09-19 2018-03-28 株式会社東芝 半導体装置
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
JP6072122B2 (ja) 2015-04-03 2017-02-01 株式会社東芝 半導体素子
DE112016003510B4 (de) * 2015-10-16 2023-11-16 Fuji Electric Co., Ltd. HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
JP6672764B2 (ja) * 2015-12-16 2020-03-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP7029710B2 (ja) * 2017-06-16 2022-03-04 富士電機株式会社 半導体装置
JP6815285B2 (ja) * 2017-06-26 2021-01-20 株式会社東芝 半導体装置
JP2019067982A (ja) * 2017-10-03 2019-04-25 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP2019169486A (ja) 2019-10-03
US10381491B1 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
US10177009B2 (en) Manufacturing method for semiconductor device including first and second thermal treatments
US9601581B2 (en) Semiconductor device and method for producing the same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US20130240910A1 (en) Bipolar semiconductor device and manufacturing method thereof
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US9786740B2 (en) Semiconductor device and method for producing the same
JP2016063111A (ja) 半導体装置及びその製造方法
US10541307B2 (en) Diode with an oxygen concentration region
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
US10707306B2 (en) Semiconductor device and method of manufacturing the same
US20220157607A1 (en) Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate
CN108604600B (zh) 碳化硅半导体装置及其制造方法
EP2908347A1 (en) Semiconductor device and method of manufacturing the same
JP6862384B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6242640B2 (ja) 半導体装置およびその製造方法
JP6896672B2 (ja) 半導体装置及びその製造方法
JP6790010B2 (ja) 半導体装置及びその製造方法
JP6567601B2 (ja) 半導体装置
JP2021086896A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210609

R151 Written notification of patent or utility model registration

Ref document number: 6896672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151