JP6301795B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6301795B2
JP6301795B2 JP2014191061A JP2014191061A JP6301795B2 JP 6301795 B2 JP6301795 B2 JP 6301795B2 JP 2014191061 A JP2014191061 A JP 2014191061A JP 2014191061 A JP2014191061 A JP 2014191061A JP 6301795 B2 JP6301795 B2 JP 6301795B2
Authority
JP
Japan
Prior art keywords
region
type
insulating film
semiconductor device
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014191061A
Other languages
English (en)
Other versions
JP2016063122A (ja
Inventor
良介 飯島
良介 飯島
輝之 大橋
輝之 大橋
清水　達雄
達雄 清水
四戸　孝
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014191061A priority Critical patent/JP6301795B2/ja
Priority to EP15173935.6A priority patent/EP2999000A3/en
Priority to US14/807,369 priority patent/US9443937B2/en
Publication of JP2016063122A publication Critical patent/JP2016063122A/ja
Application granted granted Critical
Publication of JP6301795B2 publication Critical patent/JP6301795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Description

本発明の実施形態は、半導体装置に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
ＳｉＣを用いてＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を製造する場合、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較して高い移動度が実現できる。しかし、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較してゲート絶縁膜のリーク電流が大きくなるという問題がある。
特開２０１２−１０４８５６号公報
本発明が解決しようとする課題は、ゲート絶縁膜のリーク電流の小さい半導体装置を提供することにある。
実施形態の半導体装置は、ｐ型不純物の濃度をＮＡ、ｎ型不純物の濃度をＮＤとする場合に、表面にＮＡ−ＮＤ＜５×１０１５ｃｍ−３ でＮ Ａ ＜５×１０ １５ ｃｍ −３ であるｎ型の第１の領域を有し、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であるＳｉＣ層と、ゲート電極と、前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、窒素の濃度が１×１０２２ｃｍ−３より高い第２の領域と、を備え、前記ＳｉＣ層が、前記第１の領域の前記ゲート絶縁膜と反対側に、ｐ型の不純物濃度が１×１０ １６ ｃｍ −３ 以上のベース領域を有する。
第１の実施形態の半導体装置を示す模式断面図。 第１の実施形態のＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の元素プロファイルを示す図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の作用及び効果の説明図。 第１の実施形態の作用及び効果の説明図。 第１の実施形態の作用及び効果の説明図。 第３の実施形態の半導体装置を示す模式断面図。 第４の実施形態の半導体装置を示す模式断面図。 第５の実施形態の半導体装置を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、アクセプタの濃度をＮＡ、ドナーの濃度をＮＤとする場合に、表面にＮＡ−ＮＤ＜５×１０１５ｃｍ−３の第１の領域を有し、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であるＳｉＣ層と、ゲート電極と、ＳｉＣ層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、窒素の濃度が１×１０２２ｃｍ−３より高い第２の領域と、を備える。
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭIＳＦＥＴ１００は、ベース領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＤＩＭＯＳＦＥＴ）である。ＭＩＳＦＥＴ１００は、電子をキャリアとするｎ型のＭＩＳＦＥＴである。
ＭＩＳＦＥＴ１００は、ｎ型のＳｉＣ基板１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型のドリフト層１４、ｐ型のべース領域１６、ｎ＋型のソース領域１８、ｐ＋型のベースコンタクト領域２０、表面領域（第１の領域）３８を含む。また、ＭＩＳＦＥＴ１００は、界面領域（第２の領域）４０、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を備えている。
ｎ型のＳｉＣ基板１０は、第１と第２の面を有する。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
ＳｉＣ基板１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるＭ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるＡ面、すなわち｛１１−２０｝面である。Ｍ面およびＡ面には、Ｓｉ（シリコン）およびＣ（炭素）の双方が配列している。
以下、ＳｉＣ基板１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。カーボン面に対し０度以上１０度以下傾斜した面、および、シリコン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、カーボン面、シリコン面とほぼ同等とみなすことができる。
ＳｉＣ基板１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１０上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４には、例えば、ｐ型不純物の不純物濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下のｐ型のベース領域１６が形成されている。ベース領域１６の深さは、例えば０．６μｍ程度である。
ベース領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。ｎ＋型のソース領域１８及びｎ型のドリフト領域１４は、ベース領域１６を挟んで設けられる。
また、ベース領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のベースコンタクト領域２０が形成されている。ベースコンタクト領域２０の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ＭＩＳＦＥＴ１００は、ＳｉＣ層１１の一部表面にゲート絶縁膜２８を備えている。ゲート絶縁膜２８には、例えば、シリコン酸化膜、シリコン酸窒化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
ｈｉｇｈ−ｋ絶縁膜は、例えば、アルミニウム酸化膜、アルミニウム窒化膜、ハフニウム酸化膜、ハフニウムシリケート膜、ジルコニウムシリケート膜である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜やシリコン窒化膜を適用することが望ましい。
ＳｉＣ層１１の一部表面に、表面領域（第１の領域）３８が設けられる。表面領域３８は、ベース領域１６と、ゲート絶縁膜２８との間に設けられる。表面領域３８は、ｐ型不純物（アクセプタ）の濃度をＮＡ、ｎ型不純物（ドナー）の濃度をＮＤとする場合に、ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の関係を充足する。
表面領域３８のｐ型不純物の濃度及びｎ型不純物の濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
表面領域３８に含有されるｐ型不純物は、例えば、アルミニウム（Ａｌ）である。また、表面領域３８に含有されるｎ型不純物は、例えば、窒素（Ｎ）である。
表面領域（第１の領域）３８は、ｎ型であること、すなわち、ＮＡ−ＮＤ＜０を充足することが望ましい。また、ＮＡ＜５×１０１５ｃｍ−３であること、すなわち、ｐ型不純物の濃度が低いことが望ましい。また、表面領域（第１の領域）３８のアルミニウムの濃度が５×１０１５ｃｍ−３未満であることが望ましい。
ＭＩＳＦＥＴ１００の表面領域（第１の領域）３８の幅は、ＭＩＳＦＥＴ１００の閾値の低下を防ぐ観点から、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であることがより望ましい。
ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下の、表面領域３８又はベース領域１６が、ＭＩＳＦＥＴ１００のチャネル領域として機能する。表面領域３８がｎ型の場合、チャネル領域は埋め込みチャネルとなる。
ＳｉＣ層１１とゲート絶縁膜２８との間の界面には、界面領域（第２の領域）４０が設けられる。界面領域４０は、窒素（Ｎ）の濃度が１×１０２２ｃｍ−３より高い。窒素の濃度は、１．３×１０２２ｃｍ−３以上であることが望ましい。
界面領域４０の窒素濃度は、例えば、ＳＩＭＳで測定することが可能である。ＳＩＭＳで測定する場合、ゲート絶縁膜２８側からＳｉＣ層１１方向へ掘りこみ、ＳｉＣ中の感度係数に基づき窒素濃度を定量する。
窒素（Ｎ）は、ＳｉＣ層１１とゲート絶縁膜２８との間の界面に偏析している。ゲート絶縁膜２８から、界面領域（第２の領域）４０の窒素の濃度が１×１０１９ｃｍ−３以下となる位置までの距離が１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。
図３は、本実施形態の半導体装置の元素プロファイルの一例を示す図である。ベース領域１６とゲート絶縁膜２８とを含む断面の、アルミニウムと窒素の濃度プロファイルを示す。
図３に示すように、表面領域（第１の領域）３８では、ｐ型不純物であるアルミニウムの濃度が、５×１０１５ｃｍ−３未満である。また、表面領域３８の窒素濃度は、アルミニウム濃度より高く、表面領域３８は、ｎ型となっている。表面領域３８の幅は、図３中にｄ１で示される。
また、図３に示すように、界面領域（第２の領域）４０の窒素濃度は、１×１０２２ｃｍ−３より高濃度である。窒素濃度は、界面領域４０に濃度のピークを備える。ゲート絶縁膜２８から、界面領域（第２の領域）４０の窒素の濃度が１×１０１９ｃｍ−３以下となる位置までの距離は、図３中にｄ２で示される。
ＭＩＳＦＥＴ１００は、ソース領域１８とベースコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ベース領域１６に電位を与えるベース電極としても機能する。
ソース電極３４は、例えば、金属である。例えば、ニッケル（Ｎｉ）層とアルミニウム層の積層で構成される。ＳｉＣとニッケル層が反応してニッケルシリサイドを形成していても構わない。また、ニッケル層とアルミニウム層とは反応により合金を形成していても構わない。
また、ＳｉＣ基板１０のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、金属である。例えば、ニッケル（Ｎｉ）層とアルミニウム層の積層で構成される。ＳｉＣとニッケル層が反応してニッケルシリサイドを形成していても構わない。また、ニッケル層とアルミニウム層とは反応により合金を形成していても構わない。
なお、本実施形態において、ｎ型不純物は、例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は、例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、図１に示した半導体装置の製造方法の一例である。図４−図１０は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、カーボン面である第１の面と、シリコン面である第２の面を有するｎ型のＳｉＣ基板１０を準備する。
次に、ＳｉＣ基板１０の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層１４を形成する（図４）。
次に、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ベース領域１６を形成する（図５）。
次に、ドリフト層１４上及びベース領域１６上に、エピタキシャル成長法により、表面領域３８を形成する（図６）。
次に、ｎ型不純物である窒素を、表面領域３８及びベース領域１６にイオン注入し、ソース領域１８を形成する。次に、ｐ型不純物であるアルミニウムを表面領域３８及びベース領域１６にイオン注入し、ベースコンタクト領域２０を形成する（図７）。
次に、表面領域３８、ソース領域１８、及びベースコンタクト領域２０に、ゲート絶縁膜２８を形成する（図８）。ゲート絶縁膜２８は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜である。ゲート絶縁膜２８は、熱酸化により形成することも可能である。
次に、表面領域３８とゲート絶縁膜２８との間に、界面領域４０を形成する（図９）。界面領域４０の形成は、例えば、窒素雰囲気中の熱処理により行う。界面領域４０の形成は、ゲート絶縁膜２８の形成前に行うことも可能である。
次に、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。次に、ゲート電極３０上に、例えば、シリコン酸化膜の層間絶縁膜３２が形成される（図１０）。
次に、ソース領域１８と、ベースコンタクト領域２０とに電気的に接続される導電性のソース電極２８が形成される。ソース電極２８は、例えば、ニッケルとアルミニウムのスパッタにより形成される。
次に、ＳｉＣ基板１０の第２の面側に、導電性のドレイン電極３６が形成される。ドレイン電極３６は、例えば、例えば、ニッケルとアルミニウムのスパッタにより形成される。
以上の製造方法により、図１に示すＭＩＳＦＥＴ１００が形成される。
なお、表面領域３８については、エピタキシャル成長により形成する場合を例に説明したが、例えば、ベース領域１６の表面にｎ型不純物をイオン注入することにより形成することも可能である。或いは、ベース領域１６を形成する際のイオン注入プロファイルの制御により形成することも可能である。
以下、本実施形態の半導体装置の作用及び効果について説明する。図１１、図１２、図１３は、本実施形態の半導体装置の作用及び効果の説明図である。
ＳｉＣ上にＭＩＳＦＥＴを形成した場合、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較して高い移動度が実現できる。したがって、Ｃ面をチャネルとすると、オン抵抗の低いＭＩＳＦＥＴが実現できる。
一方、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較して、オン動作時のゲート絶縁膜のリーク電流が大きくなるという問題がある。表面に炭素が配列するＣ面では、ＳｉＣ層とゲート絶縁膜との間のポテンシャル障壁が実効的に低下することが要因と考えられる。
図１１は、ＭＯＳ構造のゲート絶縁膜のリーク電流の評価結果を示す図である。図１１（ａ）がＳｉ面に形成されたＭＯＳ構造の場合、図１１（ｂ）がＣ面に形成されたＭＯＳ構造の場合である。横軸がゲート絶縁膜に印加した電界、縦軸がゲート絶縁膜のリーク電流値である。
それぞれ、（１）ｐ型のＳｉＣ基板上に形成したｎ型ＭＯＳＦＥＴ、（２）ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタ、（３）ｐ型のＳｉＣ基板上に形成したＭＯＳキャパシタの評価結果である。
ｐ型のＳｉＣ基板は、ｐ型不純物であるアルミニウムを５×１０１５ｃｍ−３含有する。ｎ型のＳｉＣ基板は、ｎ型不純物である窒素を５×１０１５ｃｍ−３含有する。
（１）〜（３）の試料を測定する場合、いずれの場合もゲート電極が基板に対し、相対的に正電位になるよう電圧を印加している。Ｃ面に形成されるｎ型ＭＩＳＦＥＴでは、一般に、ゲート絶縁膜及びゲート電極はｐ型のＳｉＣ上に形成される。（１）の試料の測定の場合、ｐ型のＳｉＣ基板の表面に電子が蓄積し反転層が形成される。また、（３）の試料の場合は、ｐ型のＳｉＣ基板に紫外（ＵＶ）線を照射することにより、基板表面に電子を蓄積させ測定する。
図１１（ａ）から明らかなように、Ｓｉ面の場合、試料の構造及び評価方法に依存しない結果が得られた。一方、図１１（ｂ）から明らかなように、（２）の試料の場合、すなわち、ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタで、リーク電流の低減が確認された。言い換えれば、ｐ型のＳｉＣ基板の場合にリーク電流が増加する傾向が見られた。
この結果から、ＳｉＣ基板をｎ型にするか、又は、基板中のｐ型不純物であるアルミニウムのＳｉＣ基板中の濃度を５×１０１５ｃｍ−３未満とすることでリーク電流が減少することが明らかになった。
図１２は、ＭＯＳ構造のゲート絶縁膜のリーク電流のＣ面とＳｉ面との比較結果を示す図である。横軸がゲート絶縁膜に印加した電界、縦軸がゲート絶縁膜のリーク電流値である。
ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタの評価結果である。ｎ型のＳｉＣ基板は、ｎ型不純物である窒素を５×１０１５ｃｍ−３含有する。
図１２から明らかように、ｎ型のＳｉＣ基板で比較した場合でも、Ｃ面の場合がＳｉ面に比較して、リーク電流が大きくなる。
図１３は、Ｃ面のＭＯＳ構造のゲート絶縁膜のリーク電流の界面窒素濃度依存性を示す図である。ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタの評価結果である。
基板とゲート絶縁膜との間に、窒素を含む界面領域を形成し、窒素濃度を変化させた試料を作成した。界面領域は、窒素雰囲気中での熱処理により形成した。ｎ型のＳｉＣ基板は、ｎ型不純物である窒素を５×１０１５ｃｍ−３含有する。
図１３（ａ）は、電界−電流特性である。横軸がゲート絶縁膜に印加した電界、縦軸がゲート絶縁膜のリーク電流値である。Ｓｉ面の特性も比較として示す。
図１３（ｂ）は、ゲート絶縁膜のリーク電流の界面窒素濃度依存性である。横軸が界面領域の窒素濃度、縦軸が電流密度が１×１０−６Ａ／ｃｍ２となる印加電界である。Ｓｉ面の場合の、電流密度が１×１０−６Ａ／ｃｍ２となる印加電界を破線で示す。
図１３から明らかなように、界面領域の窒素濃度１×１０２２ｃｍ−３を境に急激にリーク電流が低減する。１×１０２２ｃｍ−３より高濃度になると、Ｓｉ面と同等のリーク電流まで抑制できる。リーク電流を抑制する観点から、窒素濃度が、１．３×１０２２ｃｍ−３以上であることが望ましく、２×１０２２ｃｍ−３以上であることがより望ましい。
本実施形態では、ｎ型ＭＩＳＦＥＴのゲート絶縁膜２８直下のＳｉＣ層１１表面に、ｐ型不純物の濃度をＮＡ、ｎ型不純物の濃度をＮＤとする場合に、ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の表面領域（第１の領域）３８を設ける。したがって、ゲート絶縁膜２８直下のＳｉＣ層１１表面が、ｐ型不純物濃度が５×１０１５ｃｍ−３未満の低濃度のｐ型領域となるか、或いは、ゲート絶縁膜２８直下のＳｉＣ層１１表面がｎ型領域となる。よって、Ｃ面に形成したＭＩＳＦＥＴのゲート絶縁膜のリーク電流を低減することが可能となる。
さらに、ＳｉＣ層１１とゲート絶縁膜２８との間に、１×１０２２ｃｍ−３より高濃度の窒素を含有する界面領域（第２の領域）４０を設けることで、ゲート絶縁膜のリーク電流を更に低減することが可能となる。
ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の表面領域３８と、１×１０２２ｃｍ−３より高濃度の窒素を含有する界面領域４０を設けることで、表面に炭素が配列するＣ面において、ＳｉＣ層とゲート絶縁膜との間のポテンシャル障壁の低下が抑制できると考えられる。
なお、ゲート絶縁膜のリーク電流を低減する観点からは、表面領域（第１の領域）３８がｎ型であり、且つ、表面領域（第１の領域）３８は、ＮＡ＜５×１０１５ｃｍ−３であることが望ましい。更に、表面領域（第１の領域）３８のアルミニウムの濃度が５×１０１５ｃｍ−３未満であることが望ましい。
また、ｎ型又はｐ型不純物濃度の薄いｐ型の表面領域（第１の領域）３８が厚すぎると、ＭＩＳＦＥＴ１００の閾値が低くなりすぎる恐れがある。したがって、ＭＩＳＦＥＴ１００の表面領域（第１の領域）３８の幅は、ＭＩＳＦＥＴ１００の閾値の低下を防ぐ観点から、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であることがより望ましい。
また、表面領域（第１の領域）３８のｎ型不純物濃度が高すぎると、ＭＩＳＦＥＴ１００の閾値が低くなりすぎる恐れがある。したがって、表面領域３８のｎ型不純物濃度は１×１０１６ｃｍ−３以下であることが望ましく、５×１０１５ｃｍ−３以下であることがより望ましい。
本実施形態によれば、オン抵抗が低く、ゲート絶縁膜のリーク電流の小さいＭＩＳＦＥＴ１００が実現できる。
（第２の実施形態）
本実施形態の半導体装置は、ＳｉＣ層の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
本実施形態のＭＩＳＦＥＴの構成も、ＳｉＣ基板１０の第１の面及びＳｉＣ層１１の表面の面方位以外は、図１で示される構成と同様である。以下、図１を参照しつつ本実施形態のＭＩＳＦＥＴについて説明する。
本実施形態のＭＩＳＦＥＴでは、ＳｉＣ基板１０の第１の面及びＳｉＣ層１１の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面である。ＳｉＣ基板１０の第１の面及びＳｉＣ層１１の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面をチャネルとした場合も、Ｓｉ面と比較して高い移動度が実現される。
法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面は、炭素（Ｃ）及びシリコン（Ｓｉ）の双方が表面に露出する。したがって、第１の実施形態同様、ゲー絶縁膜２８のリーク電流が抑制される。
ＳｉＣ層１１の表面は、工業的に利用頻度の高い、｛１−１００｝面（Ｍ面）、又は、｛１１−２０｝面（Ａ面）に対し０度以上１０度以下傾斜した面であることが、製造コスト低減の観点から、より望ましい。
本実施形態によれば、第１の実施形態同様、オン抵抗が低く、ゲート絶縁膜のリーク電流の小さいＭＩＳＦＥＴが実現できる。
（第３の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ゲート絶縁膜およびゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
ＭＩＳＦＥＴ２００は、ｎ型のＳｉＣ基板１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型のドリフト層１４、ｐ型のべース領域１６、ｎ＋型のソース領域１８、ｐ＋型のベースコンタクト領域２０、表面領域（第１の領域）３８を含む。また、ＭＩＳＦＥＴ２００は、トレンチ５０、界面領域（第２の領域）４０、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を備えている。
このＭＩＳＦＥＴ２００は、第１と第２の面を有するｎ型のＳｉＣ基板１０を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
また、ＳｉＣ基板１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である。
ＳｉＣ基板１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１０上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４には、例えば、ｐ型不純物の不純物濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下のベース領域１６が形成されている。ベース領域１６の深さは、例えば０．６μｍ程度である。
ベース領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ベース領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のベースコンタクト領域２０が形成されている。ベースコンタクト領域２０の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ＳｉＣ層１１の表面からＳｉＣ基板１０に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、Ｍ面またはＡ面となっている。
ＭＩＳＦＥＴ２００は、ＳｉＣ層１１の一部表面及びトレンチ５０の内壁面にゲート絶縁膜２８を備えている。ゲート絶縁膜２８には、例えば、シリコン酸化膜、シリコン酸窒化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜やシリコン窒化膜を適用することが望ましい。
トレンチ５０の内壁面のＳｉＣ層１１の一部に、表面領域（第１の領域）３８が設けられる。表面領域３８は、ベース領域１６と、ゲート絶縁膜２８との間に設けられる。表面領域３８は、ｐ型不純物（アクセプタ）の濃度をＮＡ、ｎ型不純物（ドナー）の濃度をＮＤとする場合に、ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の関係を充足する。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０内側面の表面領域３８又はベース領域１６が、ＭＩＳＦＥＴ２００のチャネル領域として機能する。
トレンチ５０内側面のＳｉＣ層１１とゲート絶縁膜２８との間の界面には、界面領域（第２の領域）４０が設けられる。界面領域４０は、１×１０２２ｃｍ−３より高濃度の窒素（Ｎ）を含有する。
本実施形態によれば、第１の実施形態同様、オン抵抗が低く、ゲート絶縁膜２８のリーク電流の小さいＭＩＳＦＥＴ２００が実現できる。さらに、トレンチゲート型の構造を採用することにより、ＭＩＳＦＥＴ２００の集積度を向上させること、ＪＦＥＴ領域を無くしたことにより導電損失を低減することが可能となる。
（第４の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
ＩＧＢＴ３００は、ｐ型のＳｉＣ基板１１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型のドリフト層１４、ｐ型のべース領域１６、ｎ＋型のエミッタ領域１１８、ｐ＋型のベースコンタクト領域２０、表面領域（第１の領域）３８を含む。また、ＩＧＢＴ３００は、界面領域（第２の領域）４０、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、エミッタ電極１３４、コレクタ電極１３６を備えている。
このＩＧＢＴ３００は、第１と第２の面を有するｐ型のＳｉＣ基板１１０を備えている。図１５においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばアルミニウム（Ａｌ）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。また、ＳｉＣ基板１１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である。
ＳｉＣ基板１１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
本実施形態によれば、第１の実施形態と同様の作用により、オン抵抗が低く、ゲート絶縁膜２８のリーク電流の小さいＩＧＢＴ３００が実現できる。
（第５の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＭＩＳキャパシタであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１６は、本実施形態の半導体装置であるＭＩＳキャパシタの構成を示す模式断面図である。ＭＩＳキャパシタ４００は、例えば、第１の実施形態のＭＩＳＦＥＴ１００と同一基板上に混載される平滑化キャパシタである。
ＭＩＳキャパシタ４００は、ｎ型のＳｉＣ基板１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型ＳｉＣ層１１４、ｐ型ＳｉＣ領域１１６、ｎ＋型ＳｉＣ領域２２８、表面領域（第１の領域）３８を含む。また、ＭＩＳキャパシタ４００は、界面領域（第２の領域）４０、ゲート絶縁膜（キャパシタ絶縁膜）２８、ゲート電極（上部電極）３０を備えている。
ＭＩＳキャパシタ４００は、第１と第２の面を有するｎ型のＳｉＣ基板１０を備えている。図１６においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。また、ＳｉＣ基板１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である。
ＳｉＣ基板１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型ＳｉＣ層１１４が形成されている。ｎ−型ＳｉＣ層１１４は、例えば、ＳｉＣ基板１０上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ＭＩＳキャパシタ４００において、ゲート電極３０が上部電極、ｎ＋型ＳｉＣ領域２２８が下部電極となる。
本実施形態によれば、第１の実施形態と同様の作用により、ゲート絶縁膜（キャパシタ絶縁膜）２８のリーク電流の小さいＭＩＳキャパシタ４００が実現できる。
以上、実施形態では、ＳｉＣ（炭化珪素）の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣに適用することも可能である。
また、実施形態ではｎ型のＭＩＳＦＥＴ、ｎ型のＩＧＢＴ、ＭＩＳキャパシタを半導体装置の一例として説明したが、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面にＭＩＳ構造を備える半導体装置であれば、その他の半導体装置にも、本発明は適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ ＳｉＣ層
１４ ドリフト領域
１６ ベース領域
１８ ソース領域
２８ ゲート絶縁膜
３０ ゲート電極
３８ 表面領域（第１の領域）
４０ 界面領域（第２の領域）
１００ ＭＩＳＦＥＴ（半導体装置）
２００ ＭＩＳＦＥＴ（半導体装置）
３００ ＭＩＳＦＥＴ（半導体装置）
４００ ＭＩＳキャパシタ（半導体装置）

Claims (8)

  1. ｐ型不純物の濃度をＮＡ、ｎ型不純物の濃度をＮＤとする場合に、表面にＮＡ−ＮＤ＜５×１０１５ｃｍ−３ でＮ Ａ ＜５×１０ １５ ｃｍ −３ であるｎ型の第１の領域を有し、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であるＳｉＣ層と、
    ゲート電極と、
    前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、
    前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、窒素の濃度が１×１０２２ｃｍ−３より高い第２の領域と、
    を備え、
    前記ＳｉＣ層が、前記第１の領域の前記ゲート絶縁膜と反対側に、ｐ型の不純物濃度が１×１０ １６ ｃｍ −３ 以上のベース領域を有する半導体装置。
  2. 前記第１の領域のアルミニウムの濃度が５×１０１５ｃｍ−３未満である請求項１記載の半導体装置。
  3. 前記ゲート絶縁膜から、前記第２の領域の窒素の濃度が１×１０１９ｃｍ−３以下となる位置までの距離が１０ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記ＳｉＣ層が、前記第１の領域の前記ゲート絶縁膜と反対側に、前記ベース領域を挟んで設けられるｎ型のソース領域及びｎ型のドリフト領域と、を更に備える請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第１の領域の幅は２０ｎｍ以下である請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記ゲート絶縁膜は、シリコン酸化膜又はシリコン酸窒化膜である請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面は、｛１−１００｝面に対し０度以上１０度以下傾斜した面、又は｛１１−２０｝面に対し０度以上１０度以下傾斜した面である請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記第１の領域は、窒素を含有する請求項１乃至請求項７いずれか一項記載の半導体装置。
JP2014191061A 2014-09-19 2014-09-19 半導体装置 Active JP6301795B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014191061A JP6301795B2 (ja) 2014-09-19 2014-09-19 半導体装置
EP15173935.6A EP2999000A3 (en) 2014-09-19 2015-06-25 Semiconductor device
US14/807,369 US9443937B2 (en) 2014-09-19 2015-07-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014191061A JP6301795B2 (ja) 2014-09-19 2014-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2016063122A JP2016063122A (ja) 2016-04-25
JP6301795B2 true JP6301795B2 (ja) 2018-03-28

Family

ID=53487312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014191061A Active JP6301795B2 (ja) 2014-09-19 2014-09-19 半導体装置

Country Status (3)

Country Link
US (1) US9443937B2 (ja)
EP (1) EP2999000A3 (ja)
JP (1) JP6301795B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581424B (zh) * 2016-01-15 2017-05-01 Hestia Power Inc Silicon carbide semiconductor element and manufacturing method thereof
JP6505263B2 (ja) * 2016-02-08 2019-04-24 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
JP6957536B2 (ja) * 2019-01-04 2021-11-02 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
JP7326227B2 (ja) * 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP5071763B2 (ja) * 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5131853B2 (ja) 2008-11-21 2013-01-30 独立行政法人産業技術総合研究所 リサーフ構造を用いた電界効果トランジスタ
WO2010125819A1 (ja) 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
JP2012104856A (ja) 2009-04-30 2012-05-31 Panasonic Corp 半導体素子、半導体装置および電力変換器
US8283973B2 (en) * 2009-08-19 2012-10-09 Panasonic Corporation Semiconductor element, semiconductor device, and electric power converter
JP5344477B2 (ja) 2009-08-28 2013-11-20 独立行政法人産業技術総合研究所 リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ
CN102725849B (zh) * 2010-01-27 2015-09-09 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP5524103B2 (ja) 2011-02-07 2014-06-18 株式会社東芝 半導体装置
JP5646570B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置及びその製造方法
US9590067B2 (en) * 2012-12-18 2017-03-07 Global Power Technologies Group, Inc. Silicon carbide semiconductor devices having nitrogen-doped interface
WO2014103186A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2999000A2 (en) 2016-03-23
JP2016063122A (ja) 2016-04-25
US20160087044A1 (en) 2016-03-24
US9443937B2 (en) 2016-09-13
EP2999000A3 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
JP6301795B2 (ja) 半導体装置
US9812529B2 (en) Semiconductor device and method for manufacturing the same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US9029869B2 (en) Semiconductor device
JP6478862B2 (ja) 半導体装置
US20200144412A1 (en) Semiconductor device
US9825121B2 (en) Semiconductor device
US20140209999A1 (en) Semiconductor device
WO2012105088A1 (ja) 半導体装置
JP6017127B2 (ja) 炭化珪素半導体装置
JP6189261B2 (ja) 半導体装置およびその製造方法
US9978842B2 (en) Semiconductor device and method for manufacturing the same
JP2017168668A (ja) 半導体装置
JP2017168665A (ja) 半導体装置
JP6242640B2 (ja) 半導体装置およびその製造方法
US20140061675A1 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US9634136B2 (en) Semiconductor device
KR20140097130A (ko) 반도체 장치 및 그 제조 방법
JP2014192242A (ja) 半導体装置
JP6808766B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180301

R151 Written notification of patent or utility model registration

Ref document number: 6301795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151