JP5071763B2 - 炭化ケイ素半導体装置およびその製造方法 - Google Patents
炭化ケイ素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5071763B2 JP5071763B2 JP2006280836A JP2006280836A JP5071763B2 JP 5071763 B2 JP5071763 B2 JP 5071763B2 JP 2006280836 A JP2006280836 A JP 2006280836A JP 2006280836 A JP2006280836 A JP 2006280836A JP 5071763 B2 JP5071763 B2 JP 5071763B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- concentration
- low
- silicon carbide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 75
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims description 34
- 230000008021 deposition Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 163
- 108091006146 Channels Proteins 0.000 description 77
- 238000005468 ion implantation Methods 0.000 description 35
- 210000004027 cell Anatomy 0.000 description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- -1 nitrogen ions Chemical class 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001846 repelling effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
以上では、一つの単位セル内における左右のチャネル領域の長さの相違について説明したが、実際のデバイスにおいては、数mm角サイズの半導体チップの中に数万個を超える多数のセルが並列配置されているので、チップ内のセルの間でもチャネル領域の長さに差違が生じることが考えられる。そのため、一つのデバイス内ではチャネル領域の長さの不均一はさらに拡大する。
また、上記課題解決のため本発明の炭化ケイ素半導体装置の製造方法は、第1伝導型の高濃度炭化ケイ素基板(1)表面に第1伝導型の低濃度炭化ケイ素の第1の堆積膜(2)を形成する工程と、第1の堆積膜上に第1伝導型の低濃度炭化ケイ素が残された部分欠如部(24)を有するように選択的に第2伝導型の高濃度ゲート層(31)を形成する工程と、第2伝導型の高濃度ゲート層上および部分欠如部において露出している第1の堆積膜上に第2伝導型の第2の堆積膜(32)を形成する工程と、第2伝導型の第2の堆積膜の部分欠如部が投影される第1の領域ならびに第1の領域から左右にそれぞれ一定距離だけ離れた2つの第2の領域に対して、表面から高濃度ゲート層に達する深さに第1伝導型不純物イオンを同じ注入マスク(140)を用いて選択的に同時に注入し、第2伝導型から第1伝導型に反転されたそれぞれ第1の打ち返し領域(40)ならびに2つの第2の打ち返し領域(41,42)を形成する工程と、第2の堆積膜の2つの第2の打ち返し領域の表面から第1伝導型不純物イオンを選択的に高濃度に注入して高濃度ソース領域(51,52)を形成する工程と、を含むことを特徴とする。
本発明では、単位セル内の左右のチャネル長ならびに半導体デバイス内のすべてのチャネル長がすべてほぼ均一な長さにできるのでチャネル長の部分的な短小に起因した耐電圧の低下が起こらない。また、チャネル長のばらつきが少なくなるので、長さの設定値を1.0μm、もしくはそれ以下の長さに設定しても耐電圧の部分的な低下が起こらなくなる。したがって、低オン抵抗化と高耐圧化を同時に満たすSiC縦型MOSFETの実現が可能となった。
[実施形態1]
図1は本発明第1の実施形態のSiC縦型MOSFETの単位セルの断面図である。この構造では、高濃度に窒素がドープされたn型SiC基板1上に、ドーピング濃度が約5x1015 cm-3、厚さ15umのn型ドリフト層2が堆積される。その表面から深さ0.5umに渡ってアルミニウムがドーピングされたp型層31が形成され、該p型層31には幅1.0〜2.0μmの部分欠如部24が設けられる。p型層31の表面ならびに部分欠如部24のn型ドリフト層2の表面上に厚さ約0.5μmのp型層 32が堆積される。p型層32の部分欠如部24の厚さ方向に投影された付近には窒素のドーピングによってp型からn型へ打ち返された第1の打ち返し層40がp型層32を貫通してn型層2に達する深さにまで形成される。該第1の打ち返し層40の両端から距離aだけ離れた位置に第1の打ち返し層40と同じくp型からn型へ打ち返された第2の打ち返し層41,42が形成される。該第1の打ち返し層40と第2の打ち返し層41および42とによて挟まれた部分のp型層32の表面層にチャネル領域11および12が形成され、それぞれのチャネル領域の間隔は同じである。該第2の打ち返し層内に少なくとも一方の端が位置するように高濃度のリンがドーピングされたn型ソース層51および52が形成されている。前記した第1の打ち返し層40,チャネル領域11,12,および第2の打ち返し層41,42とn型ソース層51,52の表面上の部分にはゲート絶縁膜6を介して多結晶シリコン膜のゲート電極7設けられ、ゲート電極7上には層間絶縁膜8を介してn型ソース層51および52の表面とp型層32表面に低抵抗接続されたソース電極9が形成される。また、高濃度n型基板1の裏面にはドレイン電極10が低抵抗接続されている。
図4は本発明第2の実施形態のSiC縦型MOSFETの単位セルの断面図である。図中の各部の部位を示す番号のうち前記した図1と同じ番号の部位は同じ部分を指す。セルの基本的な構造は図1の実施形態1と同じである。実施形態1と相違するところは、第2の打ち返し層41,42とn型ソース層51,52の相対的な位置関係だけである。すなわち、実施形態1では、n型ソース層51,52は、それぞれ少なくとも一方の端が前記第2の打ち返し層の内部に位置するように形成されているが、n型ソース層の他方の端の位置については特に規定していない。これに対して、本実施形態2では、n型ソース層51,52は第2の打ち返し層41,42とほぼ同じ位置にあって、すべてが打ち返し層の表面部分に位置するよう具備される点が異なっている。
図6は本発明第3の実施形態のSiC縦型MOSFETの断面図である。図中の各部の部位を示す番号のうち前記した実施形態2の図4と同じ番号の部位は同じ部分を指す。チャネル領域11と12の間隔が同じで、且つ、n型ソース層51と52が第2の打ち返し層41、42と同じ位置に設けられている点などは実施形態2と同じである。相違するところは、n型ドリフト層2および高濃度p型層31と低濃度p型堆積層32との間に低濃度n型堆積層33が介在されている点である。低濃度n型層の介在によってオフ時のゲート酸化膜の絶縁破壊を防ぎ、さらなる高耐圧化が可能になる。介在する低濃度n型堆積層33の作用効果などは特開2006−147789に詳細記述されている。すなわち、該低濃度n型堆積層33を十分な厚さにすることにより、高濃度p型層31から広がる空乏層がその開口部においてピンチオフするまえに空乏層がゲート酸化膜6に到達し、ゲート電極7と前記第1の打ち返し層40の間に介在するゲート酸化膜に強い電界が印加されるのを防止できる。
2. 低濃度n型ドリフト層
3. 高濃度p型ウエル層
3a. p型不純物イオン注入
4a. n型不純物イオン注入
5a. n型不純物イオン注入
6. ゲート絶縁膜
7. ゲート電極
8. 層間絶縁膜
9. ソース電極
10.ドレイン電極
11、12. チャネル領域
24.p型層の部分欠如部
31.高濃度p型層
32.低濃度p型堆積膜
33.低濃度n型堆積膜
40、41、42.n型打ち返し層
51,52.高濃度n型ソース層
00,100、200,300.単位セル断面
130、140,150,160.イオン注入マスク
141,142.マスク140の開口部
151,152.マスク150の開口部
Claims (8)
- 第1伝導型の高濃度炭化ケイ素基板表面に形成された第1伝導型の低濃度炭化ケイ素の第1の堆積膜と、
前記第1の堆積膜の上に形成された第2伝導型の低濃度炭化ケイ素の第2の堆積膜と、
第1伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように前記第1の堆積膜内に選択的に形成された第2伝導型の高濃度ゲート領域と、
前記第2の堆積膜内の前記部分欠如部が投影される領域に該第2の堆積膜を貫通して形成された第1伝導型の第1の低濃度打ち返し領域と、
前記第1の低濃度打ち返し領域の左右に隣接して前記第2の堆積膜内に該第2の堆積膜の表面に平行な方向の長さが互いに等しく形成された2つの第2伝導型の低濃度ゲート領域と、
前記2つの第2伝導型の低濃度ゲート領域に別々に隣接して前記第2の堆積膜を貫通して形成された2つの第1伝導型の第2の低濃度打ち返し領域と、
前記2つの第2の低濃度打ち返し領域のそれぞれに、前記第2の堆積膜を貫通することなく少なくともその一部が形成された第1伝導型の高濃度ソース領域と、
前記第2の堆積膜の表面上に形成されたゲート絶縁膜と、
該ゲート絶縁膜を介して、少なくとも前記低濃度ゲート領域上に形成されたゲート電極と、
前記第1伝導型の高濃度炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
前記第1伝導型の高濃度ソース領域および第2伝導型の第2の堆積膜の一部に低抵抗接続されているソース電極と、
から構成されていることを特徴とする炭化ケイ素半導体装置。 - 前記第1伝導型の高濃度ソース領域の少なくとも前記第1の打ち返し領域側の端部が前記第2の打ち返し領域の内部に形成されていることを特徴とする請求項1記載の炭化ケイ素半導体装置。
- 前記第1伝導型の高濃度ソース領域が前記第2の打ち返し領域の内部に形成されていることを特徴とする請求項1記載の炭化ケイ素半導体装置。
- 第1伝導型の高濃度炭化ケイ素基板表面に形成された第1伝導型の低濃度炭化ケイ素の第1の堆積膜と、
前記第1の堆積膜の上に形成された第1伝導型の低濃度炭化ケイ素の第3の堆積膜と、
前記第3の堆積膜の上に形成された第2伝導型の低濃度炭化ケイ素の第2の堆積膜と、
第1伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように前記第1の堆積膜内に選択的に形成された第2伝導型の高濃度ゲート領域と、
前記第2の堆積膜内の前記部分欠如部が投影される領域に該第2の堆積膜を貫通して形成された第1伝導型の第1の低濃度打ち返し領域と、
前記第1の低濃度打ち返し領域の左右に隣接して前記第2の堆積膜内に該第2の堆積膜の表面に平行な方向の長さが互いに等しく形成された2つの第2伝導型の低濃度ゲート領域と、
前記2つの第2伝導型の低濃度ゲート領域に別々に隣接して前記第2の堆積膜を貫通して形成された2つの第1伝導型の第2の低濃度打ち返し領域と、
前記2つの第2の低濃度打ち返し領域のそれぞれに、前記第2の堆積膜を貫通することなく少なくともその一部が形成された第1伝導型の高濃度ソース領域と、
前記第2の堆積膜の表面上に形成されたゲート絶縁膜と、
該ゲート絶縁膜を介して、少なくとも前記低濃度ゲート領域上に形成されたゲート電極と、
前記第1伝導型の高濃度炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
前記第1伝導型の高濃度ソース領域および前記第2伝導型の高濃度ゲート領域の表面の一部に低抵抗接続されているソース電極と、
から構成されていることを特徴とする炭化ケイ素半導体装置。 - 前記第1伝導型の高濃度ソース領域が前記第2の打ち返し領域の内部に形成されていることを特徴とする請求項4記載の炭化ケイ素半導体装置。
- 第1伝導型の高濃度炭化ケイ素基板表面に第1伝導型の低濃度炭化ケイ素の第1の堆積膜を形成する工程と、
該第1の堆積膜上に第1伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように選択的に第2伝導型の高濃度ゲート層を形成する工程と、
該第2伝導型の高濃度ゲート層上および前記部分欠如部において露出している前記第1の堆積膜上に第2伝導型の第2の堆積膜を形成する工程と、
該第2伝導型の第2の堆積膜の前記部分欠如部が投影される第1の領域ならびに該第1の領域から左右にそれぞれ一定距離だけ離れた2つの第2の領域に対して、表面から前記高濃度ゲート層に達する深さに第1伝導型不純物イオンを同じ注入マスクを用いて選択的に同時に注入し、第2伝導型から第1伝導型に反転されたそれぞれ第1の打ち返し領域ならびに2つの第2の打ち返し領域を形成する工程と、
前記第2の堆積膜の前記2つの第2の打ち返し領域の表面から第1伝導型不純物イオンを選択的に高濃度に注入して高濃度ソース領域を形成する工程と、
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。 - 前記高濃度ソース領域を形成する工程は、前記第1の打ち返し領域及び前記2つの第2の打ち返し領域を形成する工程で用いた前記注入マスクの、前記第1の打ち返し領域を形成するための開口部を被覆する第2のマスクを用いて、第1伝導型不純物イオンを選択的に高濃度に注入して、前記第2の堆積膜の前記2つの第2の打ち返し領域の表面に第1伝導型の高濃度ソース領域を形成する工程であることを特徴とする請求項6記載の炭化ケイ素半導体装置の製造方法。
- 第1伝導型の高濃度炭化ケイ素基板表面に第1伝導型の低濃度炭化ケイ素の第1の堆積膜を形成する工程と、
該第1の堆積膜上に第1伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように選択的に第2伝導型の高濃度ゲート層を形成する工程と、
該第2伝導型の高濃度ゲート層上および前記部分欠如部において露出している前記第1の堆積膜上に第1伝導型の低濃度炭化ケイ素の第3の堆積膜を形成する工程と、
該第3の堆積膜上に第2伝導型の低濃度炭化ケイ素の第2の堆積膜を形成する工程と、
該第2伝導型の第2の堆積膜の前記部分欠如部が投影される第1の領域ならびに該第1の領域から左右にそれぞれ一定距離だけ離れた2つの第2の領域に対して、表面から前記高濃度ゲート層に達する深さに第1伝導型不純物イオンを同じ注入マスクを用いて選択的に同時に注入し、第2伝導型から第1伝導型に反転されたそれぞれ第1の打ち返し領域ならびに2つの第2の打ち返し領域を形成する工程と、
前記第2の堆積膜の前記2つの第2の打ち返し領域の表面から第1伝導型不純物イオンを選択的に高濃度に注入して高濃度ソース領域を形成する工程と、
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280836A JP5071763B2 (ja) | 2006-10-16 | 2006-10-16 | 炭化ケイ素半導体装置およびその製造方法 |
US12/310,992 US7728336B2 (en) | 2006-10-16 | 2007-09-13 | Silicon carbide semiconductor device and method for producing the same |
PCT/JP2007/067838 WO2008047522A1 (fr) | 2006-10-16 | 2007-09-13 | dispositif semi-conducteur en carbure de silicium et son procédé de fabrication |
EP07807245A EP2075847A4 (en) | 2006-10-16 | 2007-09-13 | SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD FOR MANUFACTURING THE SAME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280836A JP5071763B2 (ja) | 2006-10-16 | 2006-10-16 | 炭化ケイ素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098536A JP2008098536A (ja) | 2008-04-24 |
JP5071763B2 true JP5071763B2 (ja) | 2012-11-14 |
Family
ID=39313772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006280836A Active JP5071763B2 (ja) | 2006-10-16 | 2006-10-16 | 炭化ケイ素半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7728336B2 (ja) |
EP (1) | EP2075847A4 (ja) |
JP (1) | JP5071763B2 (ja) |
WO (1) | WO2008047522A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595608B2 (en) | 2013-02-13 | 2017-03-14 | Fuji Electric Co., Ltd. | Semiconductor device |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4786621B2 (ja) * | 2007-09-20 | 2011-10-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7982224B2 (en) | 2007-10-15 | 2011-07-19 | Panasonic Corporation | Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration |
JP5478030B2 (ja) * | 2008-05-01 | 2014-04-23 | ニッタ・ハース株式会社 | 研磨パッド及び研磨パッド用のクッション体 |
JP5452062B2 (ja) * | 2009-04-08 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JPWO2012137914A1 (ja) * | 2011-04-08 | 2014-07-28 | 富士電機株式会社 | 炭化珪素縦型電界効果トランジスタ |
JP5939624B2 (ja) * | 2012-03-30 | 2016-06-22 | 国立研究開発法人産業技術総合研究所 | 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置 |
JP2013232561A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
JP2014131008A (ja) * | 2012-11-29 | 2014-07-10 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体装置 |
US9240476B2 (en) * | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
CN103928320B (zh) * | 2014-04-21 | 2016-08-24 | 西安电子科技大学 | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 |
JP6405814B2 (ja) * | 2014-09-11 | 2018-10-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6301795B2 (ja) * | 2014-09-19 | 2018-03-28 | 株式会社東芝 | 半導体装置 |
JP6476821B2 (ja) * | 2014-12-16 | 2019-03-06 | 富士電機株式会社 | 縦型mosfetおよび縦型mosfetの製造方法 |
WO2016104264A1 (ja) * | 2014-12-25 | 2016-06-30 | 富士電機株式会社 | 半導体装置 |
CN106206579B (zh) * | 2015-05-08 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
US10147813B2 (en) * | 2016-03-04 | 2018-12-04 | United Silicon Carbide, Inc. | Tunneling field effect transistor |
JP6965499B2 (ja) * | 2016-03-16 | 2021-11-10 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
DE102016112721B4 (de) | 2016-07-12 | 2022-02-03 | Infineon Technologies Ag | n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen |
US11239189B2 (en) * | 2017-04-24 | 2022-02-01 | Rohm Co., Ltd. | Electronic component and semiconductor device |
SE541290C2 (en) | 2017-09-15 | 2019-06-11 | Ascatron Ab | A method for manufacturing a grid |
SE541402C2 (en) | 2017-09-15 | 2019-09-17 | Ascatron Ab | Integration of a schottky diode with a mosfet |
SE541291C2 (en) | 2017-09-15 | 2019-06-11 | Ascatron Ab | Feeder design with high current capability |
SE541466C2 (en) | 2017-09-15 | 2019-10-08 | Ascatron Ab | A concept for silicon carbide power devices |
JP6862381B2 (ja) * | 2018-03-02 | 2021-04-21 | 株式会社東芝 | 半導体装置 |
SE542607C2 (en) | 2018-06-29 | 2020-06-16 | Ascatron Ab | MOSFET in SiC with self-aligned lateral MOS channel |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382163A (ja) * | 1989-08-25 | 1991-04-08 | Hitachi Ltd | パワーmosfetおよびその製造方法 |
JP3307112B2 (ja) * | 1994-09-21 | 2002-07-24 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
JP3206727B2 (ja) | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型mosfetおよびその製造方法 |
US6552363B2 (en) * | 2001-09-18 | 2003-04-22 | International Rectifier Corporation | Polysilicon FET built on silicon carbide diode substrate |
JP3939583B2 (ja) * | 2002-04-24 | 2007-07-04 | 日産自動車株式会社 | 電界効果トランジスタの製造方法 |
AU2003275541A1 (en) * | 2002-10-18 | 2004-05-04 | National Institute Of Advanced Industrial Science And Technology | Silicon carbide semiconductor device and its manufacturing method |
JP2006527136A (ja) * | 2003-06-10 | 2006-11-30 | ジーディーエックス・ノース・アメリカ・インコーポレーテッド | 閉塞部材のためのシーリング・ストリップ |
JP4620368B2 (ja) * | 2004-03-08 | 2011-01-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
DE102005017814B4 (de) | 2004-04-19 | 2016-08-11 | Denso Corporation | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP4635470B2 (ja) * | 2004-04-19 | 2011-02-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP4604241B2 (ja) * | 2004-11-18 | 2011-01-05 | 独立行政法人産業技術総合研究所 | 炭化ケイ素mos電界効果トランジスタおよびその製造方法 |
US7528040B2 (en) * | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
JP4900662B2 (ja) * | 2006-03-02 | 2012-03-21 | 独立行政法人産業技術総合研究所 | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 |
JP4961805B2 (ja) * | 2006-04-03 | 2012-06-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
2006
- 2006-10-16 JP JP2006280836A patent/JP5071763B2/ja active Active
-
2007
- 2007-09-13 EP EP07807245A patent/EP2075847A4/en not_active Withdrawn
- 2007-09-13 US US12/310,992 patent/US7728336B2/en active Active
- 2007-09-13 WO PCT/JP2007/067838 patent/WO2008047522A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595608B2 (en) | 2013-02-13 | 2017-03-14 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP2075847A4 (en) | 2010-10-20 |
US20100012951A1 (en) | 2010-01-21 |
WO2008047522A1 (fr) | 2008-04-24 |
JP2008098536A (ja) | 2008-04-24 |
EP2075847A1 (en) | 2009-07-01 |
US7728336B2 (en) | 2010-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5071763B2 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
JP4604241B2 (ja) | 炭化ケイ素mos電界効果トランジスタおよびその製造方法 | |
JP4900662B2 (ja) | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 | |
JP5428116B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
US8207559B2 (en) | Schottky junction-field-effect-transistor (JFET) structures and methods of forming JFET structures | |
KR101373534B1 (ko) | 반도체 장치 및 제조 방법 | |
CN101262010B (zh) | 金属氧化物半导体晶体管及高压金属氧化物半导体晶体管 | |
US8686501B2 (en) | Semiconductor device with high voltage transistor | |
JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
US20060102908A1 (en) | Semiconductor device | |
US20110198616A1 (en) | Semiconductor device and method for manufacturing same | |
JP5196513B2 (ja) | 炭化珪素トランジスタ装置 | |
JP2006332401A (ja) | 炭化ケイ素半導体装置 | |
KR100743339B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6962457B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN111627998B (zh) | 一种半导体器件制备方法 | |
JP2004335697A (ja) | 接合型電界効果トランジスタ、その製造方法および半導体装置 | |
KR102117465B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP4304332B2 (ja) | 炭化ケイ素半導体装置 | |
KR100587605B1 (ko) | 고전압 트랜지스터 및 그 제조방법 | |
JP5424219B2 (ja) | 炭化珪素トランジスタ装置の製造方法 | |
CN116092939A (zh) | 平面栅SiC MOSFET器件制造方法 | |
KR100815964B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5071763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |