JP5071763B2 - 炭化ケイ素半導体装置およびその製造方法 - Google Patents

炭化ケイ素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5071763B2
JP5071763B2 JP2006280836A JP2006280836A JP5071763B2 JP 5071763 B2 JP5071763 B2 JP 5071763B2 JP 2006280836 A JP2006280836 A JP 2006280836A JP 2006280836 A JP2006280836 A JP 2006280836A JP 5071763 B2 JP5071763 B2 JP 5071763B2
Authority
JP
Japan
Prior art keywords
conductivity type
concentration
low
silicon carbide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006280836A
Other languages
English (en)
Other versions
JP2008098536A (ja
Inventor
勉 八尾
信介 原田
光央 岡本
憲司 福田
真 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006280836A priority Critical patent/JP5071763B2/ja
Priority to PCT/JP2007/067838 priority patent/WO2008047522A1/ja
Priority to US12/310,992 priority patent/US7728336B2/en
Priority to EP07807245A priority patent/EP2075847A4/en
Publication of JP2008098536A publication Critical patent/JP2008098536A/ja
Application granted granted Critical
Publication of JP5071763B2 publication Critical patent/JP5071763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明は、炭化珪素を素材とする低オン抵抗、高電圧の縦型ＭＯＳＦＥＴの構造、および製造方法に関する。
炭化硅素（SiC）単結晶は、硅素(Si)単結晶と比較して、バンドギャップが広い、絶縁破壊強度が大きい、電子の飽和ドリフト速度が大きいなど優れた物性を有する。従って、SiCを出発材料として用いることにより、Siの限界を超えた高耐圧で低抵抗の電力用半導体素子が作製できる。またSiCにはSiと同様に熱酸化によって絶縁層を形成できるという特徴がある。これらのことから、SiC単結晶を素材料とした高耐圧で低オン抵抗の縦型ＭＯＳＦＥＴが実現できると考えられ、数多くの研究開発が行われている。
素材料としてSiCを用いた場合、Siで一般に適用されている2重拡散法による縦型ＭＯＳＦＥＴ（Ｄ−ＭＯＳＦＥＴ）の作製ができない。それは不純物元素不純物ドーパントの拡散係数がSiC結晶内では極めて小さいためpおよびｎ型不純物ドーパントの横方向拡散長の差によってチャネル領域を形成できないからである。そのため、SiのＤ−ＭＯＳＦＥＴと類似の縦型ＭＯＳＦＥＴはｐおよびｎ型不純物のイオン注入によって作製される（2重イオン注入法）。しかし、この方法では、イオン注入によって誘起された多数の結晶欠陥がチャネル領域に残留し、チャネル内に誘起される伝導電子を散乱するので電子移動度が低下する。２重イオン注入法で作製されたSiC縦型ＭＯＳＦＥＴはチャネル移動度が５〜１０cm2/VsとSiのＤ−ＭＯＳＦＥＴの約500cm2/Vsに比して極めて小さくなる。その結果、オン抵抗が理論値よりも遥かに高い大きいという問題を抱えている。
この問題を解決する手段として、チャネル領域をイオン注入ではなく堆積膜によって形成した構造が提案されている。その代表的な例が平成１５年１０月０３日に出願された特許文献１に開示されている。図７はその単位セルの断面図である。この構造では、高濃度ｎ型基板１上に低濃度ｎ型ドリフト層２が堆積され、該ｎ型ドリフト層２の表面にイオン注入によって高濃度p型ゲート層３１が形成され、さらにその上に低濃度p型層３２が堆積されている。この低濃度p型層３２の表面部分にはイオン注入によって選択的にｎ型ソース層５１および５２が、ゲート酸化膜６を介してゲート電極７が、さらに層間絶縁膜８を介してソース電極９がそれぞれ形成され、チャネル領域１１および１２がゲート酸化膜６直下の低濃度ｐ型堆積層３２内に形成される。そして，該低濃度ｐ型堆積層３２を貫通してn型ドリフト層２に達する電子通電路４０が表面からのn型不純物のイオン注入によって選択的に形成されているのが特徴である（以下、この電子通電路４０を“打ち返し層４０”と呼ぶ）。この構造では，チャネル領域１１および１２がイオン注入されていない低濃度ｐ型堆積層内に形成されるので伝導電子の高い移動度を得ることができ、オン抵抗の小さな縦型ＭＯＳＦＥＴを作製することができる。また、電圧阻止状態では高濃度ｐ型ゲート層３１から低濃度ｎ型ドリフト層２に横方向に広がる空乏層によって縦チャネル部分２４が低い電圧で完全にピンチオフされるので、チャネル領域１１および１２付近のゲート酸化膜などへの電界の漏れを防ぎ、ソース・ドレイン耐電圧を高くできるという特徴がある。
しかしながら、この従来構造では後に述べるように高耐圧化と低オン抵抗化の両立を困難にするという問題がある。それは、打ち返し層４０の左右に形成されるチャネル領域１１および１２の間隔aおよび間隔ｂの長さの相違にもとづくものであるが、その理由を詳しく説明するまえに、従来構造並びにその製造方法では間隔aおよび間隔ｂの間に相違が生ずることを以下に説明する。
図８の(a)ないし(e)は、図７で示した従来構造のＳｉＣ−ＭＯＳＦＥＴの製作工程の1部を示す図である。それぞれ単位セルの断面図を示す。まず高濃度n型基板１上に5x1015 cm-3の窒素をドーピングした低濃度n型ドリフト層２を１５μｍの厚さに堆積する(a)。次いで高濃度ｐ型層３１を形成するために、マスク１３０を使用したｐ型不純物イオン注入３aを行う(b)。マスク１３０は、表面上に減圧ＣＶＤ法により堆積したＳｉＯ２膜をフォトリソグラフィによりパターン加工して形成する。マスクを除去した後、表面に5x1015 cm-3のアルミニウムがドープされた低濃度ｐ型層３２を約０．５μｍの厚さに堆積する(c)。その後、ｎ型打ち返し層４０を形成するために、マスク１４０を使用したn型不純物イオン注入４aを行い、注入領域をｐ型からｎ型に反転する（打ち返す）(d)。n型不純物イオン注入４aは、窒素イオンを室温にて加速エネルギー40 keV〜250 keV、注入量1x1016 cm-3程度で行われる。マスク１４０を除去した後、n型ソース層５１および５２を形成するためにマスク１５０を使用したn型不純物イオン注入５aを行う(e)。n型不純物イオン注入５aは燐イオンを基板温度500 ℃、加速エネルギー40 keV〜250 keV、注入量2x1020 cm-3にて行われる。このあと、アルゴン雰囲気中にて1500℃で30分間にわたる活性化アニールを行い、ゲート絶縁膜６、ゲート電極７、ソース電極９、ドレイン電極１０を形成してデバイスを完成する。
このような製作工程において、打ち返し層４０とｎ型ソース層５１、５２は、それぞれ異なる注入マスク１４０と１５０を用いてイオン注入法にて形成される。そのため、打ち返し層４０が形成される位置に対するｎ型ソース層５１および５２が形成される位置の間隔は必ずしも同じにはならない。すなわち、それぞれのマスクパターンを加工するときのフォトリソグラフィの位置合わせ精度に依存し、どんなに注意深い位置合わせ作業を行っても、通常０．５μｍ程度のアライメント装置自体の合わせ精度以内のずれで位置合わせすることが出来ない。その結果、打ち返し層４０の左右の端部と、ｎ型ソース層５１の右側および５２の左側の端部との相対位置として規定されるチャネル領域１１および１２の間隔aおよび間隔ｂには位置ずれの２倍の寸法差が生じることになる。通常、チャネル領域１１，１２の長さ(間隔a、ｂの値)は１．０ないし１．５μｍ程度に設計されるので、仮にこれを１．０μｍとし、二つのマスクの位置ずれをアライメント装置の合わせ精度と同じ０．５μｍとした場合、間隔aは１．５μｍになるのに対して間隔bは０．５μｍになり、間隔a,bの間に１．０μｍ差違が生じることになる。
以上では、一つの単位セル内における左右のチャネル領域の長さの相違について説明したが、実際のデバイスにおいては、数ｍｍ角サイズの半導体チップの中に数万個を超える多数のセルが並列配置されているので、チップ内のセルの間でもチャネル領域の長さに差違が生じることが考えられる。そのため、一つのデバイス内ではチャネル領域の長さの不均一はさらに拡大する。
このように、単位セル内のみならずデバイス内の単位セルの間でチャネル領域の長さが異なった値にばらついた従来構造には、ＭＯＳＦＥＴの低オン抵抗化と高耐電圧化を両立させる上で極めて深刻な問題がある。以下にそれを説明する。すなわち、［０００４］において述べた通り、この構造は、電圧阻止状態においては、高濃度ｐ型ゲート層３１から低濃度ｎ型ドリフト層２に横方向に広がる空乏層によって縦チャネル部分２４が低い電圧で完全にピンチオフされるので、チャネル領域１１および１２付近のゲート酸化膜などへの電界の漏れを防ぎソース・ドレイン耐電圧を高くできるという特徴がある。このとき、縦チャネル部分２４が完全にピンチオフされるまでの３０〜５０Ｖの電圧は、ｎ型打ち返し層４０、p型チャネル領域１１，１２，ｎ＋ソース層５１，５２，ゲート酸化膜６，およびゲート７で構成される横型ＭＯＳＦＥＴ部分で阻止されなければならない。該横型ＭＯＳＦＥＴ部分が３０〜５０Ｖの電圧を阻止できなければ、本構造の縦型ＭＯＳＦＥＴのソース・ドレイン耐電圧は著しく損なわれることになる。この部分の電圧阻止特性はｎ型打ち返し層-ｐ型チャネル領域-ｎ＋ソース層で構成されるｎｐｎトランジスタ部分のパンチスルー電圧によって決まる。つまり、ｐ型チャネル領域１１，１２の不純物濃度と長さ（間隔a、b）に強く依存しており、３０〜５０Ｖ以上のパンチスルー電圧を保持するためにはこれらを所定値以上の大きな値でなければならない。ところが、縦型ＭＯＳＦＥＴの低オン抵抗化のためには、チャネル移動度を大きくする必要からチャネル領域１１，１２のｐ型不純物濃度を出来るだけ小さく、同時にチャネル領域の長さを出来るだけ短くしてチャネル抵抗を可能なかぎり小さくする。したがって、チャネル領域１１，１２の不純物濃度ならびに長さ（すなわち、間隔aおよび間隔b）の設計値の自由度は小さく、通常は前述の通りｐ型不純物濃度は５ｘ１０１５〜１ｘ１０１６ｃｍ−３、間隔は１．０〜１．５μｍ程度に設定される。このように設計されたＭＯＳＦＥＴが、［０００７］で述べたように製作プロセスの位置合わせ精度の制約から間隔aまたはbのいずれかが設定値より縮小されると、縦型ＭＯＳＦＥＴの耐電圧は著しく低下する。
図９は従来構造の縦型ＭＯＳＦＥＴのチャネル長ＬＧとドレイン・ソース間耐電圧ＶＢＤの関係の実験例を示す。３つの試作ロット(●、■、▲)についてのものである。ここで、チャネル長ＬＧは実測された値ではなく、マスク合わせ精度を±０μｍと仮定したしたときの設計間隔である。チャネル長が１．５μｍでは、３例とも８００Ｖの耐電圧であるが、チャネル長が１．２μｍでは６００Ｖ〜７００Ｖ，さらにチャネル長が１．０μｍでは、数１０Ｖ〜４００Ｖと耐電圧は著しく低下し、ばらつきも大きくなる。この極端な耐電圧の低下とばらつきの原因は、前述した通り、実際のデバイスにおいてマスク合わせ精度の不良によってチャネル長ＬＧが０．５μｍ以下〜１．５μｍ以上の範囲でばらつき、最も小さいＬＧの箇所で低い耐電圧を呈したためと考えられる。
この実験例のように、チャネル長を１．５μｍ以上に設計すれば所定の耐電圧のデバイスを歩留まり良く製作できるが、その代わり、チャネル長が大きい分だけオン抵抗が大きくなる。また、いっそうの高い耐電圧のデバイスには、チャネル長はさらに大きい値に設定しなければならないので、オン抵抗がさらに増大するという問題が伴う。すなわち、従来の構造ならびに製作方法では、縦型ＭＯＳＦＥＴの低オン抵抗化と高耐電圧化を両立させることが難しい。
製作プロセスの合わせ精度の制約から、上記のようなチャネル長の小さい部分が生じ、耐電圧が低下する問題を解消するため、図８に示す従来の製作方法において、工程(d)の窒素イオン注入により打ち返し層４０を形成するときの注入マスク１４０にソース層５１および５２の形成位置とほぼ同じ位置に開口部を設けて、そこにも窒素イオンを注入することで打ち返し層４０とソース層５１，５２を同時に形成する方法が考えられる。しかし、この場合、ソース層部分の窒素ドープ濃度が充分高くならないためソース層内の抵抗およびソースコンタクトの接触抵抗が増大すると言う問題がある。また、同様のマスクを用いて、さらに工程(e)の高濃度リンイオンを注入すれば、ソース層の濃度の問題は解決できるが、打ち返し層部分の不純物濃度が過度に高くなり、縦チャネル部分が完全にピンチオフするまえゲート電極７と打ち返し層の間に介在するゲート酸化膜６に強い電界がかかり、絶縁破壊を引き起こしやすくなる。また、縦チャネル部分がピンチオフした後も電圧の増加に伴ってこの電界が強くなり、この部分のゲート酸化膜の絶縁破壊によってソース・ドレイン間の耐電圧が低く制限されるという問題がある。いずれにしても、従来の構造および製造方法では、ＭＯＳＦＥＴの低オン抵抗化と高耐電圧化を両立させる上で極めて深刻な問題がある。
国際公開 WO 04/036655
チャネル領域を低濃度のp型堆積膜により形成し、その伝導型をイオン注入でｐ型からｎ型に打ち返へして電子通電路を形成する従来構造は、チャネル移動度が向上するためオン抵抗の低減が可能である。しかし、従来構造およびその製作方法では、打ち返し層とソース層が別マスクを用いたイオン注入法で形成されるので、二つのマスクの位置合わせずれによって単位セル内のみならずデバイス内のセルの間でチャネル領域の長さが異なった値にばらつき、縦型ＭＯＳＦＥＴの耐電圧が低下する問題がある。オン抵抗を低減するためチャネル長を短縮した場合この問題がいっそう顕著になる。すなわち、チャネル領域を低濃度のp型堆積膜により形成し、その伝導型をイオン注入でｐ型からｎ型に打ち返す方式のＳｉＣ縦型ＭＯＳＦＥＴの従来構造とその製作方法には、位置合わせ精度の制約から、いっそうの低オン抵抗化と高耐電圧化の両立を阻害するという深刻な問題があった。
これらの問題に鑑み本発明の目的は、低オン抵抗且つ高耐圧のＳｉＣ縦型ＭＯＳＦＥＴを実現することであり、低濃度p型堆積膜により形成したチャネル領域を有するＳｉＣ縦型ＭＯＳＦＥＴの新しい構造を提供することである。
本発明の他の目的は、低濃度p型堆積層により形成したチャネル領域を有する低オン抵抗且つ高耐圧ＳｉＣ縦型ＭＯＳＦＥＴの簡単化された製造方法を提供するものである。
本発明の他の目的は、低濃度p型堆積層により形成したチャネル領域を有する低オン抵抗且つ高耐圧ＳｉＣ縦型ＭＯＳＦＥＴを歩留まりよく製作できる構造および製作方法を提供することである。
上記課題解決のため本発明は、チャネル領域を低濃度のｐ型堆積膜により形成し、その伝導型をイオン注入でｐ型からｎ型に打ち返して電子通電路（打ち返し層40）を形成する方式のＳｉＣ縦型ＭＯＳＦＥＴにおいて、該打ち返し層（40）に対して左右ほぼ等距離の位置に第２の打ち返し層（41,42）を設け、且つ、左右のソース層（51,52）が、それぞれの内側のエッジが該第２の打ち返し層（41,42）の内部に位置するように形成されることを特徴とする。すなわち、本発明の炭化ケイ素半導体装置は、第１伝導型の高濃度炭化ケイ素基板(1)表面に形成された第１伝導型の低濃度炭化ケイ素の第１の堆積膜(2)と、第１の堆積膜の上に形成された第２伝導型の低濃度炭化ケイ素の第２の堆積膜(32)と、第１伝導型の低濃度炭化ケイ素が残された部分欠如部(24)を有するように第１の堆積膜内に選択的に形成された第２伝導型の高濃度ゲート領域(31)と、第２の堆積膜内の部分欠如部が投影される領域に第２の堆積膜を貫通して形成された第１伝導型の第１の低濃度打ち返し領域(40)と、第１の低濃度打ち返し領域の左右に隣接して第２の堆積膜内に第２の堆積膜の表面に平行な方向の長さが互いに等しく形成された２つの第２伝導型の低濃度ゲート領域(11,12)と、２つの第２伝導型の低濃度ゲート領域に別々に隣接して第２の堆積膜を貫通して形成された２つの第１伝導型の第２の低濃度打ち返し領域(41,42)と、２つの第２の低濃度打ち返し領域のそれぞれに前記２つの第２の低濃度打ち返し領域のそれぞれに、第２の堆積膜を貫通することなく少なくともその一部が形成された第１伝導型の高濃度ソース領域(51,52)と、第２の堆積膜の表面上に形成されたゲート絶縁膜(6)と、ゲート絶縁膜を介して、少なくとも低濃度ゲート領域上に形成されたゲート電極(7)と、第１伝導型の高濃度炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極(10)と、第１伝導型の高濃度ソース領域および第２伝導型の第２の堆積膜の一部に低抵抗接続されているソース電極(9)と、から構成されていることを特徴とする。
また、上記課題解決のため本発明の炭化ケイ素半導体装置の製造方法は、第１伝導型の高濃度炭化ケイ素基板(1)表面に第１伝導型の低濃度炭化ケイ素の第１の堆積膜(2)を形成する工程と、第１の堆積膜上に第１伝導型の低濃度炭化ケイ素が残された部分欠如部(24)を有するように選択的に第２伝導型の高濃度ゲート層(31)を形成する工程と、第２伝導型の高濃度ゲート層上および部分欠如部において露出している第１の堆積膜上に第２伝導型の第２の堆積膜(32)を形成する工程と、第２伝導型の第２の堆積膜の部分欠如部が投影される第１の領域ならびに第１の領域から左右にそれぞれ一定距離だけ離れた２つの第２の領域に対して、表面から高濃度ゲート層に達する深さに第１伝導型不純物イオンを同じ注入マスク(140)を用いて選択的に同時に注入し、第２伝導型から第１伝導型に反転されたそれぞれ第１の打ち返し領域(40)ならびに２つの第２の打ち返し領域(41,42)を形成する工程と、第２の堆積膜の２つの第２の打ち返し領域の表面から第１伝導型不純物イオンを選択的に高濃度に注入して高濃度ソース領域(51,52)を形成する工程と、を含むことを特徴とする。
前記構造の第２の打ち返し層（４１，４２）は、前記打ち返し層（４０）と同じマスクを用いた同じドーピング分布のイオン注入により形成されることを特徴とする。
前記ソース層（５１，５２）は、前記第２の打ち返し層（４１，４２）と同じ位置の表面部分に形成されることを特徴とする。
前記ソース層（５１，５２）は、前記第２の打ち返し層（４１，４２）と同じマスクを用いたイオン注入により形成されることを特徴とする。
以上記述したように本発明によれば、以下のような効果を奏する。
本発明では、単位セル内の左右のチャネル長ならびに半導体デバイス内のすべてのチャネル長がすべてほぼ均一な長さにできるのでチャネル長の部分的な短小に起因した耐電圧の低下が起こらない。また、チャネル長のばらつきが少なくなるので、長さの設定値を１．０μｍ、もしくはそれ以下の長さに設定しても耐電圧の部分的な低下が起こらなくなる。したがって、低オン抵抗化と高耐圧化を同時に満たすＳｉＣ縦型ＭＯＳＦＥＴの実現が可能となった。
また、精密な合わせ精度を必要とせずにデバイス内のチャネル長をほぼ同じ長さにできるので、低オン抵抗、且つ高耐圧のＳｉＣ縦型ＭＯＳＦＥＴを簡単なプロセスで、且つ高い歩留まりで製作できるようになった。
以下の本発明について具体的実施形態を示しながら詳細に説明する。
[実施形態１]
図１は本発明第１の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの単位セルの断面図である。この構造では、高濃度に窒素がドープされたn型ＳｉＣ基板１上に、ドーピング濃度が約5x1015 cm-3、厚さ15umのn型ドリフト層２が堆積される。その表面から深さ0.5umに渡ってアルミニウムがドーピングされたｐ型層３１が形成され、該ｐ型層３１には幅1.0〜2.0μmの部分欠如部２４が設けられる。ｐ型層３１の表面ならびに部分欠如部２４のｎ型ドリフト層２の表面上に厚さ約0.5μmのｐ型層 ３２が堆積される。ｐ型層３２の部分欠如部２４の厚さ方向に投影された付近には窒素のドーピングによってｐ型からｎ型へ打ち返された第１の打ち返し層４０がｐ型層３２を貫通してｎ型層２に達する深さにまで形成される。該第1の打ち返し層４０の両端から距離aだけ離れた位置に第１の打ち返し層４０と同じくｐ型からｎ型へ打ち返された第２の打ち返し層４１，４２が形成される。該第１の打ち返し層４０と第２の打ち返し層４１および４２とによて挟まれた部分のｐ型層３２の表面層にチャネル領域１１および１２が形成され、それぞれのチャネル領域の間隔は同じである。該第２の打ち返し層内に少なくとも一方の端が位置するように高濃度のリンがドーピングされたｎ型ソース層５１および５２が形成されている。前記した第１の打ち返し層４０，チャネル領域１１，１２，および第２の打ち返し層４１，４２とｎ型ソース層５１，５２の表面上の部分にはゲート絶縁膜６を介して多結晶シリコン膜のゲート電極７設けられ、ゲート電極７上には層間絶縁膜８を介してn型ソース層５１および５２の表面とｐ型層３２表面に低抵抗接続されたソース電極９が形成される。また、高濃度ｎ型基板１の裏面にはドレイン電極１０が低抵抗接続されている。
このＳｉＣ縦型ＭＯＳＦＥＴの動作は基本的には従来の縦型ＭＯＳＦＥＴと同様である。即ち、オン状態では、ゲート電極７にしきい値電圧以上のゲート電圧が印加されると、p型層３２のチャネル領域１１，１２の表面にｎ型の反転チャネルが誘起される。これによってn型ソース層５１，５２とn型ドリフト層２が、第２の打ち返し層４１，４２、チャネル領域１１、１２、第１の打ち返し層４０および部分欠如部２４を通る電子の通電路によって繋がり、ドレイン電極１０からソース電極９へ電流が流れる。反転チャネルが結晶品質の高い比較的低不純物濃度の堆積膜の中に形成されたチャネル領域１１，１２の表面層に誘起されるので数１０ｃｍ２／Ｖｓという高いチャネル移動度が得られ、オン抵抗の低い縦型ＭＯＳＦＥＴが得られる。
オフ状態では、ドレイン・ソース電極間の印加電圧は高濃度のｐ型層３１とｎ型ドリフト層２との間に構成されるｐｎ接合によって阻止されるが、ｐ型層３１の部分欠如部２４が両側のｐｎ接合からのびる空乏層によって完全にピンチオフされるまでは第１の打ち返し層４０，チャネル領域１１（１２）、第２の打ち返し層４１（４２），ｎ型ソース層５１（５２）、ゲート酸化膜６およびゲート電極７からなる横方向のＭＯＳＦＥＴ部分で電圧を阻止する。ｐ型層３１の部分欠如部２４の幅が１〜２μmであり、ｎ型ドリフト層２のドーピング濃度が約5x1015 cm-3なのでピンチオフ電圧は３０〜５０Ｖとなり、横方向のＭＯＳＦＥＴ部分がこの電圧に耐えるならば、ドレイン・ソース間の耐電圧は１０００Ｖ以上にできる。この場合、左右の横方向のＭＯＳＦＥＴ部分、すなわち、第１の打ち返し層４０，チャネル領域１１、第２の打ち返し層４１およびｎ型ソース層５１からなる左側の横方向ＭＯＳＦＥＴ部分と、第１の打ち返し層４０，チャネル領域１２、第２の打ち返し層４２およびｎ型ソース層５２からなる右側の横方向ＭＯＳＦＥＴ部分の二つの横方向ＭＯＳＦＥＴ部分が互いに並列に配置された構成になり、それぞれの横方向ＭＯＳＦＥＴ部分のチャネル領域１１と１２の長さが同じ値に設定されているので、両者の阻止特性はほぼ同じとなり、一方が他方より阻止電圧が極端に低くなることは無く、いずれもピンチオフ電圧３０〜５０Ｖを超える高い阻止電圧を保持することができる。この結果、チャネル長を１．０μmあるいはそれ以下に短く設定した場合でもドレイン・ソース間の耐電圧は１０００Ｖ以上の高電圧を保持できる。
図２の(a)ないし(e)、および図３の(f)ないし(j)は、本発明第1の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの製造工程を示す図である。それぞれ単位セルの断面図を示す。まず5x1018 cm-3の窒素がドーピングされた厚さ約300umの高濃度n型基板１上に5x1015 cm-3の窒素をドーピングした低濃度n型ドリフト層２を15umの厚さに堆積する(a)。次いで高濃度p型層３１を形成するために、マスク１３０を使用したp型不純物イオン注入３aを行う(b)。マスク１３０は、表面上に減圧CVD法により堆積した厚さ1um のSiO2膜をフォトリソグラフィによりパターン加工して形成する。p型不純物イオン注入３aはアルミニウムイオンを基板温度500 ℃、加速エネルギー40 keV〜250 keV、注入量2x1018 cm-3として実施した。マスクを除去した後、表面に5x1015 cm-3のアルミニウムがドープされた低濃度p型層３２を0.5 umの厚さに堆積する(c)。その後、低濃度ｐ型層３２の表面に再び減圧ＣＶＤ法により堆積した厚さ約１umのSiO2膜マスク１４０をフォトリソグラフィによりパターン加工する。マスク１４０は、高濃度ｐ型層３1の部分欠如部２４の厚さ方向に投影された位置に第１の開口部１４１およびその両端から幅約１．０μmの距離aだけ離れた左右の位置に幅約１．５の第２の開口部１４２が形成される。マスク１４０を使用してn型不純物イオン注入４aを行う(d)。n型不純物イオン注入４aは、窒素イオンを室温にて加速エネルギー40 keV〜250 keV、注入量1x1016 cm-3とし、マスクの第１の開口部１４１および第２の開口部１４２の位置に、ｐ型からｎ型に打ち返された第１の打ち返し層４０および第２の打ち返し層４１，４２が形成される。マスク１４０を除去した後、n型ソース層５１および５２を形成するためにマスク１５０を使用したn型不純物イオン注入５aを行う(e)。マスク１５０には、前記第２の打ち返し層４１，４２の表面付近にそれぞれ開口部１５１，１５２がフォトリソグラフィにより形成される。該開口部１５１，１５２は、その一方の端が前記第２の打ち返し層４１，４２の表面上に位置するよう、それぞれ約１．５μmの幅で形成される。n型不純物イオン注入５aは燐イオンを基板温度500 ℃、加速エネルギー40 keV〜250 keV、注入量2x1020 cm-3である。マスク１５０を除去した後、アルゴン雰囲気中にて1500℃で３０分間にわたる活性化アニールを行う。これによって既にイオン注入されていた高濃度ｐ型層３１，第１の打ち返し層４０および第２の打ち返し層４１，４２、そしてｎ型ソース層５１，５２のすべての注入イオンが活性化されてそれぞれの導電型の領域が形成される。次いで、1200℃、140分の熱酸化をして厚さ40 nmのゲート絶縁膜６を形成し(f)、その上に減圧CVD法によって堆積した0.3umの多結晶シリコンをフォトリソグラフィによりパターン加工してゲート電極７を形成する(g)。さらに、多結晶シリコン膜が被覆された部分以外のCVD堆積膜を除去する(h)。その後、減圧CVD法により表面上に0.5 umの層間絶縁膜８を堆積し、その層間絶縁膜８に窓を開け(i)、n型ソース層５１，５２とp型層３２の表面に共通のソース電極９およびｎ型ＳｉＣ基板１の表面にドレイン電極１０をそれぞれ低抵抗接続してデバイスを完成する。
上記した通り、本発明の実施形態１の製造工程において、第１の打ち返し層４０と第２の打ち返し層４１および４２が同じマスク１４０を用いた窒素イオン注入(4a)によって同時に形成される。それ故、左右のチャネル領域の間隔、すなわちチャネル領域１１とチャネル領域１２の間隔aは、図８で示した従来の製造方法のようにマスク合わせ精度に左右されて相違すること無く、設計通りに同一の間隔aに形成できる。その結果、先の項［００２４］で述べた通り、左右の横方向ＭＯＳＦＥＴの耐電圧を高く保持することができ、間隔aを１．０μmあるいはそれ以下に短く設定した場合でもドレイン・ソース間の耐電圧は１０００Ｖ以上の高電圧が可能になる。
[実施形態２]
図４は本発明第２の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの単位セルの断面図である。図中の各部の部位を示す番号のうち前記した図１と同じ番号の部位は同じ部分を指す。セルの基本的な構造は図１の実施形態１と同じである。実施形態１と相違するところは、第２の打ち返し層４１，４２とｎ型ソース層５１，５２の相対的な位置関係だけである。すなわち、実施形態１では、ｎ型ソース層５１，５２は、それぞれ少なくとも一方の端が前記第２の打ち返し層の内部に位置するように形成されているが、ｎ型ソース層の他方の端の位置については特に規定していない。これに対して、本実施形態２では、ｎ型ソース層５１，５２は第２の打ち返し層４１，４２とほぼ同じ位置にあって、すべてが打ち返し層の表面部分に位置するよう具備される点が異なっている。
実施形態２では、実施形態１と同様に左右のチャネル領域１１と１２の間隔aは同じであるので、高い電圧阻止特性を保持できることは［００２４］で述べた通りである。この実施形態では、そのうえ、第１の打ち返し層４０と左右のｎ型ソース層５１、５２との間隔もほぼ同じなので、オン状態時のチャネル領域付近の左右の通電路の抵抗がほぼ同じになり、オン抵抗のいっそうの減少とオン電流の均一化による過負荷時の耐性が向上することが可能である。
図５の(a)ないし(f)は、本発明の実施形態２のＳｉＣ縦型ＭＯＳＦＥＴの製造工程の一部を示す図である。それぞれ単位セルの断面図を示す。図中の各部の部位を示す番号のうち実施形態１の製造工程を示した図２と同じ番号の部位は同じ部分を指す。出発基材(a)から窒素イオン注入(４a)による打ち返し層４１，４２の形成工程(d)までは図２で記した実施形態１と同じである。相違するところはｎ型ソース層５１，５２の形成工程(e)にある。すなわち、隣イオンの注入(５a)によってｎ型ソース層５１，５２を注入するには、実施形態１の製造方法では打ち返し層４０および４１，４２の形成に用いた注入マスクと異なるマスク１５０を用いたが、本実施形態２の製造方法では打ち返し層４０および４１，４２の形成に用いた注入マスク１４０と同じマスクを使用し、マスク１４０の開口部１４１を追加のマスク１６０で被覆することにより開口部１４２部分のみに高濃度隣のイオン注入(５a)を行う。
図５の製造方法によれば、第１の打ち返し層４０の表面部分のｎ型不純物の濃度を高くせずに、第２の打ち返し層４１および４２と同じ場所に高濃度のｎ型ソース層５１，５２が形成される。したがって、［００１１］にて述べたような第１の打ち返し層４０の表面部分の高濃度化によるゲート酸化膜の絶縁破壊を起こすさない耐圧特性ならびにオン性能の優れた実施形態２のＳｉＣ縦型ＭＯＳＦＥＴの製作が可能である。
[実施形態３]
図６は本発明第３の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの断面図である。図中の各部の部位を示す番号のうち前記した実施形態２の図４と同じ番号の部位は同じ部分を指す。チャネル領域１１と１２の間隔が同じで、且つ、ｎ型ソース層５１と５２が第２の打ち返し層４１、４２と同じ位置に設けられている点などは実施形態２と同じである。相違するところは、ｎ型ドリフト層２および高濃度ｐ型層３１と低濃度ｐ型堆積層３２との間に低濃度ｎ型堆積層３３が介在されている点である。低濃度ｎ型層の介在によってオフ時のゲート酸化膜の絶縁破壊を防ぎ、さらなる高耐圧化が可能になる。介在する低濃度ｎ型堆積層３３の作用効果などは特開２００６−１４７７８９に詳細記述されている。すなわち、該低濃度ｎ型堆積層３３を十分な厚さにすることにより、高濃度ｐ型層３１から広がる空乏層がその開口部においてピンチオフするまえに空乏層がゲート酸化膜６に到達し、ゲート電極７と前記第１の打ち返し層４０の間に介在するゲート酸化膜に強い電界が印加されるのを防止できる。
本発明の実施形態1ないし実施形態３で示したＳｉＣ縦型ＭＯＳＦＥＴの単位セルの構造では、ソース電極９はゲート電極７との間に層間絶縁膜８を介してセル表面をスパンした構造としたが、本発明はこれに限定されるものではなく、ソース電極がそれぞれのソース層５、ｐ型層３２およびｐ型層３１の表面露出部に低抵抗接触されたものであればよい。また、すべての実施形態において、ゲート酸化膜６とゲート電極７がイオン注入によってｐ型からｎ型に打ち返して形成されたｎ型ベース領域４０の表面のすべてを被覆する構造を示したが、この部分のゲート酸化膜とゲート電極が一部またはすべてが削除された構造や、ゲート酸化膜の厚さがチャネル領域１１、１２の表面部分より厚くした構造であっても発明の作用効果は失われない。さらにまた、該チャネル領域１１、１２となるｐ型層３２の表面に薄くｎ型不純物をイオン注入してチャネル伝導を高めるいわゆる埋め込みチャネル構造のＭＯＳＦＥＴにも本発明は適用できる。
上記した本発明の実施形態に示したＳｉＣ縦型ＭＯＳＦＥＴでは、SiC結晶基板１の結晶面の方位について規定はしていないが、通常広く適用されている｛０００１｝面（シリコン面と呼ばれる）基板や｛１１２０｝面基板、あるいは｛０００１｝面（カーボン面と呼ばれる）基板、およびこれらの面にわずかのオフ角を付けた面に平行な表面を持つ基板のいずれにも適用できるものであるが、｛０００１｝面（カーボン面）基板およびこの面にわずかのオフ角を付けた面に平行な表面基板を適用すると、電圧阻止接合付近の破壊電界強度が高く、かつチャネル領域内の電子移動度が高い性質があり、高電圧、低オン抵抗の縦型ＭＯＳＦＥＴを得るのにもっとも優れている。
本発明第１の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの単位セルの断面図 (a)〜(e)は本発明第１の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの製造工程のセル断面図 (f)〜(j)は本発明第１の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの製造工程のセル断面図 本発明第２の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの単位セルの断面図 (a)〜(f)は本発明第２の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの製造工程の一部の断面図 本発明第３の実施形態のＳｉＣ縦型ＭＯＳＦＥＴの単位セルの断面図 従来例を示すＳｉＣ縦型ＭＯＳＦＥＴの単位セルの断面図 (a)〜(e)は従来例のＳｉＣ縦型ＭＯＳＦＥＴの製造工程のセル断面図 従来例のＳｉＣ縦型ＭＯＳＦＥＴにおけるチャネルの設計長さと耐電圧の関係を示す図
符号の説明
１． 高濃度ｎ型基板
２． 低濃度ｎ型ドリフト層
３． 高濃度ｐ型ウエル層
３a. p型不純物イオン注入
４a. n型不純物イオン注入
５a. n型不純物イオン注入
６． ゲート絶縁膜
７． ゲート電極
８． 層間絶縁膜
９． ソース電極
１０．ドレイン電極
１１、１２. チャネル領域
２４．ｐ型層の部分欠如部
３１．高濃度p型層
３２．低濃度p型堆積膜
３３．低濃度ｎ型堆積膜
４０、４１、４２．ｎ型打ち返し層
５１，５２．高濃度ｎ型ソース層
００，１００、２００，３００．単位セル断面
１３０、１４０，１５０，１６０．イオン注入マスク
１４１，１４２．マスク１４０の開口部
１５１，１５２．マスク１５０の開口部

Claims (8)

  1. 第１伝導型の高濃度炭化ケイ素基板表面に形成された第１伝導型の低濃度炭化ケイ素の第１の堆積膜と、
    前記第１の堆積膜の上に形成された第２伝導型の低濃度炭化ケイ素の第２の堆積膜と、
    第１伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように前記第１の堆積膜内に選択的に形成された第２伝導型の高濃度ゲート領域と、
    前記第２の堆積膜内の前記部分欠如部が投影される領域に該第２の堆積膜を貫通して形成された第１伝導型の第１の低濃度打ち返し領域と、
    前記第１の低濃度打ち返し領域の左右に隣接して前記第２の堆積膜内に該第２の堆積膜の表面に平行な方向の長さが互いに等しく形成された２つの第２伝導型の低濃度ゲート領域と、
    前記２つの第２伝導型の低濃度ゲート領域に別々に隣接して前記第２の堆積膜を貫通して形成された２つの第１伝導型の第２の低濃度打ち返し領域と、
    前記２つの第２の低濃度打ち返し領域のそれぞれに、前記第２の堆積膜を貫通することなく少なくともその一部が形成された第１伝導型の高濃度ソース領域と、
    前記第２の堆積膜の表面上に形成されたゲート絶縁膜と、
    該ゲート絶縁膜を介して、少なくとも前記低濃度ゲート領域上に形成されたゲート電極と、
    前記第１伝導型の高濃度炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
    前記第１伝導型の高濃度ソース領域および第２伝導型の第２の堆積膜の一部に低抵抗接続されているソース電極と、
    から構成されていることを特徴とする炭化ケイ素半導体装置。
  2. 前記第１伝導型の高濃度ソース領域の少なくとも前記第１の打ち返し領域側の端部が前記第２の打ち返し領域の内部に形成されていることを特徴とする請求項１記載の炭化ケイ素半導体装置。
  3. 前記第１伝導型の高濃度ソース領域が前記第２の打ち返し領域の内部に形成されていることを特徴とする請求項１記載の炭化ケイ素半導体装置。
  4. 第１伝導型の高濃度炭化ケイ素基板表面に形成された第１伝導型の低濃度炭化ケイ素の第１の堆積膜と、
    前記第１の堆積膜の上に形成された第１伝導型の低濃度炭化ケイ素の第３の堆積膜と、
    前記第３の堆積膜の上に形成された第２伝導型の低濃度炭化ケイ素の第２の堆積膜と、
    第１伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように前記第１の堆積膜内に選択的に形成された第２伝導型の高濃度ゲート領域と、
    前記第２の堆積膜内の前記部分欠如部が投影される領域に該第２の堆積膜を貫通して形成された第１伝導型の第１の低濃度打ち返し領域と、
    前記第１の低濃度打ち返し領域の左右に隣接して前記第２の堆積膜内に該第２の堆積膜の表面に平行な方向の長さが互いに等しく形成された２つの第２伝導型の低濃度ゲート領域と、
    前記２つの第２伝導型の低濃度ゲート領域に別々に隣接して前記第２の堆積膜を貫通して形成された２つの第１伝導型の第２の低濃度打ち返し領域と、
    前記２つの第２の低濃度打ち返し領域のそれぞれに、前記第２の堆積膜を貫通することなく少なくともその一部が形成された第１伝導型の高濃度ソース領域と、
    前記第２の堆積膜の表面上に形成されたゲート絶縁膜と、
    該ゲート絶縁膜を介して、少なくとも前記低濃度ゲート領域上に形成されたゲート電極と、
    前記第１伝導型の高濃度炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
    前記第１伝導型の高濃度ソース領域および前記第２伝導型の高濃度ゲート領域の表面の一部に低抵抗接続されているソース電極と、
    から構成されていることを特徴とする炭化ケイ素半導体装置。
  5. 前記第１伝導型の高濃度ソース領域が前記第２の打ち返し領域の内部に形成されていることを特徴とする請求項４記載の炭化ケイ素半導体装置。
  6. 第１伝導型の高濃度炭化ケイ素基板表面に第１伝導型の低濃度炭化ケイ素の第１の堆積膜を形成する工程と、
    該第１の堆積膜上に第１伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように選択的に第２伝導型の高濃度ゲート層を形成する工程と、
    該第２伝導型の高濃度ゲート層上および前記部分欠如部において露出している前記第１の堆積膜上に第２伝導型の第２の堆積膜を形成する工程と、
    該第２伝導型の第２の堆積膜の前記部分欠如部が投影される第１の領域ならびに該第１の領域から左右にそれぞれ一定距離だけ離れた２つの第２の領域に対して、表面から前記高濃度ゲート層に達する深さに第１伝導型不純物イオンを同じ注入マスクを用いて選択的に同時に注入し、第２伝導型から第１伝導型に反転されたそれぞれ第１の打ち返し領域ならびに２つの第２の打ち返し領域を形成する工程と、
    前記第２の堆積膜の前記２つの第２の打ち返し領域の表面から第１伝導型不純物イオンを選択的に高濃度に注入して高濃度ソース領域を形成する工程と、
    を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
  7. 前記高濃度ソース領域を形成する工程は、前記第１の打ち返し領域及び前記２つの第２の打ち返し領域を形成する工程で用いた前記注入マスクの、前記第１の打ち返し領域を形成するための開口部を被覆する第２のマスクを用いて、第１伝導型不純物イオンを選択的に高濃度に注入して、前記第２の堆積膜の前記２つの第２の打ち返し領域の表面に第１伝導型の高濃度ソース領域を形成する工程であることを特徴とする請求項６記載の炭化ケイ素半導体装置の製造方法。
  8. 第１伝導型の高濃度炭化ケイ素基板表面に第１伝導型の低濃度炭化ケイ素の第１の堆積膜を形成する工程と、
    該第１の堆積膜上に第１伝導型の低濃度炭化ケイ素が残された部分欠如部を有するように選択的に第２伝導型の高濃度ゲート層を形成する工程と、
    該第２伝導型の高濃度ゲート層上および前記部分欠如部において露出している前記第１の堆積膜上に第１伝導型の低濃度炭化ケイ素の第３の堆積膜を形成する工程と、
    該第３の堆積膜上に第２伝導型の低濃度炭化ケイ素の第２の堆積膜を形成する工程と、
    該第２伝導型の第２の堆積膜の前記部分欠如部が投影される第１の領域ならびに該第１の領域から左右にそれぞれ一定距離だけ離れた２つの第２の領域に対して、表面から前記高濃度ゲート層に達する深さに第１伝導型不純物イオンを同じ注入マスクを用いて選択的に同時に注入し、第２伝導型から第１伝導型に反転されたそれぞれ第１の打ち返し領域ならびに２つの第２の打ち返し領域を形成する工程と、
    前記第２の堆積膜の前記２つの第２の打ち返し領域の表面から第１伝導型不純物イオンを選択的に高濃度に注入して高濃度ソース領域を形成する工程と、
    を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
JP2006280836A 2006-10-16 2006-10-16 炭化ケイ素半導体装置およびその製造方法 Active JP5071763B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006280836A JP5071763B2 (ja) 2006-10-16 2006-10-16 炭化ケイ素半導体装置およびその製造方法
PCT/JP2007/067838 WO2008047522A1 (fr) 2006-10-16 2007-09-13 dispositif semi-conducteur en carbure de silicium et son procédé de fabrication
US12/310,992 US7728336B2 (en) 2006-10-16 2007-09-13 Silicon carbide semiconductor device and method for producing the same
EP07807245A EP2075847A4 (en) 2006-10-16 2007-09-13 SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD FOR MANUFACTURING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280836A JP5071763B2 (ja) 2006-10-16 2006-10-16 炭化ケイ素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008098536A JP2008098536A (ja) 2008-04-24
JP5071763B2 true JP5071763B2 (ja) 2012-11-14

Family

ID=39313772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280836A Active JP5071763B2 (ja) 2006-10-16 2006-10-16 炭化ケイ素半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7728336B2 (ja)
EP (1) EP2075847A4 (ja)
JP (1) JP5071763B2 (ja)
WO (1) WO2008047522A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595608B2 (en) 2013-02-13 2017-03-14 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786621B2 (ja) * 2007-09-20 2011-10-05 株式会社東芝 半導体装置およびその製造方法
US7982224B2 (en) 2007-10-15 2011-07-19 Panasonic Corporation Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration
JP5478030B2 (ja) * 2008-05-01 2014-04-23 ニッタ・ハース株式会社 研磨パッド及び研磨パッド用のクッション体
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
DE112012001617B4 (de) * 2011-04-08 2023-12-07 Fuji Electric Co., Ltd. Siliziumkarbid-Vertikalfeldeffekttransistor
JP5939624B2 (ja) 2012-03-30 2016-06-22 国立研究開発法人産業技術総合研究所 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP2013232561A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置
JP2014131008A (ja) * 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
CN103928320B (zh) * 2014-04-21 2016-08-24 西安电子科技大学 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
JP6405814B2 (ja) * 2014-09-11 2018-10-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6301795B2 (ja) * 2014-09-19 2018-03-28 株式会社東芝 半導体装置
JP6476821B2 (ja) * 2014-12-16 2019-03-06 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
WO2016104264A1 (ja) 2014-12-25 2016-06-30 富士電機株式会社 半導体装置
CN106206579B (zh) * 2015-05-08 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
JP6965499B2 (ja) * 2016-03-16 2021-11-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016112721B4 (de) 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
CN116314045A (zh) * 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置
SE541290C2 (en) * 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
SE542607C2 (en) 2018-06-29 2020-06-16 Ascatron Ab MOSFET in SiC with self-aligned lateral MOS channel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382163A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd パワーｍｏｓｆｅｔおよびその製造方法
JP3307112B2 (ja) * 1994-09-21 2002-07-24 株式会社豊田中央研究所 半導体装置の製造方法
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US6552363B2 (en) * 2001-09-18 2003-04-22 International Rectifier Corporation Polysilicon FET built on silicon carbide diode substrate
JP3939583B2 (ja) * 2002-04-24 2007-07-04 日産自動車株式会社 電界効果トランジスタの製造方法
EP1566843B1 (en) * 2002-10-18 2013-12-18 National Institute of Advanced Industrial Science and Technology Manufacturing method of a silicon carbide semiconductor device
JP2006527136A (ja) * 2003-06-10 2006-11-30 ジーディーエックス・ノース・アメリカ・インコーポレーテッド 閉塞部材のためのシーリング・ストリップ
JP4620368B2 (ja) * 2004-03-08 2011-01-26 三菱電機株式会社 半導体装置の製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4635470B2 (ja) 2004-04-19 2011-02-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595608B2 (en) 2013-02-13 2017-03-14 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP2075847A4 (en) 2010-10-20
WO2008047522A1 (fr) 2008-04-24
EP2075847A1 (en) 2009-07-01
JP2008098536A (ja) 2008-04-24
US20100012951A1 (en) 2010-01-21
US7728336B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP5071763B2 (ja) 炭化ケイ素半導体装置およびその製造方法
JP4604241B2 (ja) 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP5428116B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
US8207559B2 (en) Schottky junction-field-effect-transistor (JFET) structures and methods of forming JFET structures
KR101373534B1 (ko) 반도체 장치 및 제조 방법
CN101262010B (zh) 金属氧化物半导体晶体管及高压金属氧化物半导体晶体管
US8633075B2 (en) Semiconductor device with high voltage transistor
JP5102411B2 (ja) 半導体装置およびその製造方法
US20110198616A1 (en) Semiconductor device and method for manufacturing same
JP5196513B2 (ja) 炭化珪素トランジスタ装置
KR100743339B1 (ko) 반도체 장치 및 그 제조 방법
JP2006332401A (ja) 炭化ケイ素半導体装置
JP6962457B2 (ja) 半導体装置及び半導体装置の製造方法
CN111627998B (zh) 一种半导体器件制备方法
JP2004335697A (ja) 接合型電界効果トランジスタ、その製造方法および半導体装置
KR102117465B1 (ko) 반도체 소자 및 그 제조 방법
JP4304332B2 (ja) 炭化ケイ素半導体装置
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
JP5424219B2 (ja) 炭化珪素トランジスタ装置の製造方法
CN116092939A (zh) 平面栅SiC MOSFET器件制造方法
KR100815964B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Ref document number: 5071763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250