JP6158153B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6158153B2
JP6158153B2 JP2014190928A JP2014190928A JP6158153B2 JP 6158153 B2 JP6158153 B2 JP 6158153B2 JP 2014190928 A JP2014190928 A JP 2014190928A JP 2014190928 A JP2014190928 A JP 2014190928A JP 6158153 B2 JP6158153 B2 JP 6158153B2
Authority
JP
Japan
Prior art keywords
semiconductor device
sic
manufacturing
layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014190928A
Other languages
English (en)
Other versions
JP2016063110A (ja
Inventor
清水　達雄
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014190928A priority Critical patent/JP6158153B2/ja
Priority to EP15173835.8A priority patent/EP3001459A3/en
Priority to US14/751,567 priority patent/US10541307B2/en
Publication of JP2016063110A publication Critical patent/JP2016063110A/ja
Application granted granted Critical
Publication of JP6158153B2 publication Critical patent/JP6158153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、ＳｉＣを用いた半導体デバイスでは、ｐ型のＳｉＣ層とコンタクト電極との間のコンタクト抵抗が高くなるという問題がある。コンタクト抵抗が高いのは、ＳｉＣ中でのｐ型不純物の活性化率が低いことによると考えられている。
Ｔ． Ｈｉｙｏｓｈｉ ａｎｄ Ｔ．Ｋｉｍｏｔｏ，"Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｄｅｅｐ Ｌｅｖｅｌｓ ａｎｄ Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅ ｉｎ ｎ−Ｔｙｐｅ ４Ｈ−ＳｉＣ ｂｙ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ２ （２００９） ０４１１０１
本発明が解決しようとする課題は、コンタクト抵抗の低い半導体装置及びその製造方法を提供することにある。
実施形態の半導体装置は、ｐ型のＳｉＣ層と、前記ＳｉＣ層と電気的に接続される金属のコンタクト電極と、前記ＳｉＣ層の前記コンタクト電極側に設けられ、酸素濃度が１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下の領域と、を備える。
第１の実施形態の半導体装置を示す模式断面図。 第１の実施形態のＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の元素プロファイルを示す図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第２の実施形態の半導体装置の元素プロファイルを示す図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、ｐ型のＳｉＣ層と、ＳｉＣ層と電気的に接続される金属のコンタクト電極と、ＳｉＣ層のコンタクト電極側に設けられ、酸素濃度が１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下の領域（酸素領域）と、を備える。
図１は、本実施形態の半導体装置であるＰＩＮダイオードの構成を示す模式断面図である。
このＰＩＮダイオード１００は、ＳｉＣ基板１０を備えている。ＳｉＣ基板１０は、ｎ＋型のＳｉＣ層１０ａと、ＳｉＣ層１０ａ上のｎ−型のドリフト層１０ｂとで構成される。
ＳｉＣ層１０ａは、第１と第２の面を有する。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。ＳｉＣ層１０ａは、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣである。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるＭ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるＡ面、すなわち｛１１−２０｝面である。Ｍ面及びＡ面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
以下、ＳｉＣ層１０ａの第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上８度以下傾斜した面、及び、カーボン面に対し０度以上８度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
ドリフト層１０ｂは、例えば、ＳｉＣ層１０ａ上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト層１０ｂの、ｎ型不純物の不純物濃度は、例えば、５×１０１５以上２×１０１６ｃｍ−３以下である。
ドリフト層１０ｂの表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１０ｂの膜厚は、例えば、５μｍ以上１５０μｍ以下である。
ドリフト層１０ｂの表面には、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下のｐ型のアノード層（ｐ型のＳｉＣ層）１２が形成されている。アノード層１２の深さは、例えば０．３μｍ程度である。
アノード層１２上には、金属のアノード電極（コンタクト電極）１４が設けられている。アノード層１２とアノード電極１４は、電気的に接続される。
アノード電極１４を形成する金属は、例えば、Ｎｉ（ニッケルである）。Ｎｉ上に、例えば、Ａｌ（アルミニウム）等の他の金属が積層されていても構わない。なお、アノード電極１４を形成する金属中の酸素濃度は、１×１０１６ｃｍ−３未満である。
アノード層１２とアノード電極１４との間には、酸素領域（領域）１６が設けられる。酸素領域１６の酸素濃度は１×１０１６ｃｍ−３以上である。
酸素領域１６は、酸素を含有するＳｉＣ層である。酸素領域１６は、２つの酸素がＳｉＣ格子中の１つの炭素を置換した構造を備える。この構造を備えることにより、酸素領域１６では、ＳｉＣ層の炭素空孔密度が低減されている。
図３は、本実施形態の半導体装置の元素プロファイルを示す図である。ｐ型のアノード層（ｐ型のＳｉＣ層）１２とアノード電極（コンタクト電極）１４とを含む断面の、酸素とｐ型不純物の濃度プロファイルを示す。
図３に示すように、アノード層１２とアノード電極１４との間の界面のアノード層１２側に、酸素濃度のピークが存在する。このピークを含む領域が酸素領域１６である。ｐ型不純物は、アノード層１２内で、ほぼ一定の濃度を備える。
ＳｉＣ基板１０のドリフト層１０ｂと反対側、すなわち、第２の面側には、金属のカソード電極１８が形成されている。カソード電極１８は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、ｐ型のＳｉＣ層を形成し、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で熱処理を行い、ＳｉＣ層に酸素を含む領域（酸素領域）を形成し、酸素領域を形成した後に、ＳｉＣ層上に金属のコンタクト電極を形成する。本実施形態の半導体装置の製造方法は、図１に示した半導体装置の製造方法の一例である。
図４−図７は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ層１０ａを準備する。次に、ＳｉＣ層１０ａの第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層１０ｂを形成する。ドリフト層１０ｂの表面も、シリコン面に対し０度以上８度以下傾斜した面となる。ｎ＋型のＳｉＣ層１０ａとｎ−型のドリフト層１０ｂがＳｉＣ基板（ＳｉＣ基板）１０を構成する（図４）。
次に、ＳｉＣ基板１０上に熱酸化（第１の熱酸化）により熱酸化膜（第１の熱酸化膜）２０を形成する（図５）。熱酸化は、例えば、酸化性雰囲気中で１２００℃以上１５００℃以下の温度で行われる。格子間炭素の拡散の面からは高温である程良く、炭素欠損生成抑制の面からは低温である程良い。１３００℃以上１４００℃以下が好ましく、例えば１３５０℃を用いる。
熱酸化膜２０の形成時に、ＳｉＣ基板１０内部に格子間炭素が拡散し、ＳｉＣ基板１０内部の炭素空孔に入る。これにより、ＳｉＣ基板１０内部の炭素空孔の濃度が低減する。
次に、熱酸化膜２０を剥離する。熱酸化膜２０は、例えば、フッ酸系のウェットエッチングにより剥離される。
次に、公知のイオン注入法により、ｐ型不純物を、ＳｉＣ基板１０へイオン注入する。ｐ型不純物は、例えば、Ａｌ（アルミニウム）である。
ｐ型不純物をイオン注入した後に、ｐ型不純物を活性化する活性化アニールを行う。活性化アニールは、例えば、不活性ガス雰囲気中、１７００℃以上１９００℃以下の温度で行う。
ｐ型不純物のイオン注入と活性化アニールにより、ｐ型のアノード層１２が形成される（図６）。
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で熱処理を行い、アノード層１２に酸素領域１６を形成する（図７）。熱処理中のＳｉＣの酸化量は、例えば、熱処理時に熱処理炉内にＳｉＣウェハのテストウェハを入れることでモニタすることが可能である。
酸素領域１６は、アノード層１２表面に形成される。熱処理により、アノード層１２に酸素が拡散し、酸素領域１６が形成される。
熱処理の「ＳｉＣの酸化量が１ｎｍ未満となる条件」とは、実質的にＳｉＣを酸化しない条件である。熱処理は、３００℃以上９００℃以下の温度で行われることが望ましい。また、上限には面方位依存性がある。６時間以上の常圧ドライ酸化をしても１ｎｍを超えて酸化が進まない温度として規定する。Ｃ面では８００℃以下、Ａ面やＭ面では８５０℃以下、Ｓｉ面では９００℃以下の温度で行われることが望ましい。下限については、拡散が早い方が良いので高い方が良い。よって、Ｃ面では７００℃以上８００℃以下、Ａ面やＭ面では７５０℃以上８５０℃以下、Ｓｉ面では８００℃以上９００℃以下の温度で行われることが望ましい。つまりどの面方位であっても８００℃程度で行われることが望ましいと言える。
その後、公知のプロセスにより、アノード層１２上に金属のアノード電極１４を形成する。また、ＳｉＣ基板１０の裏面側に金属のカソード電極１８を形成し、図１に示す本実施形態のＰＩＮダイオード１００が製造される。
以下、本実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
図８は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。第１原理計算に基づく、ＳｉＣを酸化する場合の炭素空孔の形成機構を示す。
ＳｉＣ表面から酸素（Ｏ）がＳｉＣ中に供給されると、ＳｉＣ格子中の炭素（Ｃ）と酸素が結合して一酸化炭素（ＣＯ）が生成される。結果として、炭素空孔が形成される（図８（ａ））。この炭素空孔形成機構を第１の炭素空孔形成モードと称する。
そして、炭素空孔と２個の酸素が共存する場合、炭素空孔を２個の酸素で置換した構造がエネルギー的に安定することが第１原理計算により明らかになった（図８（ｂ））。ＳｉＣ格子中にＳｉ−Ｏ−Ｓｉ結合が形成されている。炭素空孔を２個の酸素で置換することにより、８．２ｅＶと大きなエネルギー利得が得られる。
図８（ｂ）に示す構造は、エネルギー的に安定であるが、例えば、高温でＳｉＣの酸化が進むと、ＳｉＣ中に２個の酸素が存在する構造は体積が大きいため周囲に歪を与える。この歪を解消するために、ＳｉＣ格子中の炭素が、格子間に放出され格子間炭素となる。結果として、炭素空孔が形成される（図８（ｃ））。この炭素空孔形成機構を第２の炭素空孔形成モードと称する。
ＳｉＣを酸化して酸化膜を形成する場合には、第１の炭素空孔形成モードと第２の炭素空孔形成モードの２つのモードにより、酸化膜直下のＳｉＣ中に炭素空孔が形成され得ることが明らかになった。
図９は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。図９（ａ）がＳｉＣ格子中に炭素空孔がある場合のバンド図、図９（ｂ）がＳｉＣ格子中の炭素を２個の酸素で置換した場合のバンド図である。
図９（ａ）に示すように、炭素空孔が存在する場合は、バンドギャップにギャップ中状態が形成される。このギャップ中状態が相互作用することにより、バンドギャップの伝導帯の下端側、及び、価電子帯の上端側に局在状態が形成される。
図９（ｂ）に示すように、ＳｉＣ格子中の炭素を２個の酸素で置換した場合は、ギャップ中状態が消滅する。したがって、バンドギャップ中の局在状態が形成されることもない。
ｐ型ＳｉＣ層と金属のコンタクト電極との界面に炭素空孔が存在すると、伝導帯の下端側の局在準位により、フェルミレベルピニングが生ずる。このため、ｐ型ＳｉＣ層とコンタクト電極との障壁が高くなりコンタクト抵抗が高くなる。このように、第１原理計算を用いた検討により、ｐ型不純物の活性化率の低さに加え、炭素空孔による局在準位が、ｐ型のＳｉＣ層でコンタクト抵抗が増大する要因となり得ることが明らかになった。
ＰＩＮダイオードのコンタクト界面の炭素空孔は、ＳｉＣのエピタキシャル成長、ＳｉＣ中へのイオン注入、あるいは、ＳｉＣの酸化等により形成される。
本実施形態のＰＩＮダイオード１００は、アノード電極１４直下のアノード層１２に、酸素領域１６を設ける。言い換えれば、アノード層１２とアノード電極１４との界面に酸素領域１６を設ける。
酸素領域１６では、炭素空孔を２個の原子によって置換することで、炭素空孔の密度が低減されている。したがって、フェルミレベルピニングが抑制され、コンタクト抵抗の低いＰＩＮダイオード１００が実現される。よって、順方向電流の大きいＰＩＮダイオード１００が実現される。
また、ｐ型ＳｉＣ層と金属のコンタクト電極との界面に炭素空孔が存在すると、価電子帯の上端側の局在準位により、正孔がトラップされる。このため、ｐ型ＳｉＣ層中での正孔の寿命が短くなる。
バイポーラデバイスであるＰＩＮダイオードでは、順方向バイアスの際に、アノード層１２からドリフト層１０ｂに少数キャリアである正孔が供給されることにより、伝導度変調が生じ、大きな順方向電流が流れる。ｐ型ＳｉＣ層と金属のコンタクト電極との界面に炭素空孔が存在すると、アノード層１２からドリフト層１０ｂへの正孔の供給量が炭素空孔へのトラップにより低減する。したがって、伝導度変調が生じにくくなり、順方向電流が小さくなる。
本実施形態のＰＩＮダイオード１００は、アノード電極１４直下のアノード層１２に、酸素領域１６を設けることで、炭素空孔の密度が低減されている。したがって、正孔のトラップが抑制され、順方向電流の大きいＰＩＮダイオード１００が実現される。
酸素領域１６は、フェルミレベルピニングを抑制する観点から、アノード層１２とアノード電極１４との界面近傍にあることが望ましい。この観点から、酸素領域１６の酸素濃度のピークの位置と、アノード層１２とアノード電極１４との界面との距離が１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。炭素空孔同士の相互作用が３ｎｍ程度であるので、ピーク位置としては３ｎｍ程度まで小さく出来るので、３ｎｍ以下に抑え込めれば最適である。界面との距離は、例えば、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）で測定することが可能である。Ａｔｏｍ ｐｒｏｂｅにより酸素の分布を詳細に測定することも可能である。半値全幅は、ぞれぞれ、１０ｎｍ以下、５ｎｍ以下、３ｎｍ以下となる。
また、酸素領域１６の酸素濃度は、１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下であることが望ましい。上記範囲を下回ると、十分にフェルミレベルピニングを抑制できない恐れがある。また、上記範囲を上回ると、酸素領域１６が絶縁層として働き、コンタクト抵抗が高くなる恐れがある。酸素領域１６の酸素濃度は、１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下であることがより望ましい。プロセスを最適化した時、生成される炭素欠損の濃度を５×１０１６ｃｍ−３以上５×１０２０ｃｍ−３以下に調整することが可能である。生成された炭素欠損に二つの酸素を導入した濃度が最適である。下限については、炭素欠損量の下限の１０％程度あれば効果がみられることから、１×１０１６ｃｍ−３以上となり、１×１０１７ｃｍ−３以上が理想的である。上限についても、上限の１０％程度あれば効果がみられるので、１×１０２０ｃｍ−３以下で有効である。更に上限濃度に達した炭素欠陥の全てに酸素を二つ導入した場合である１×１０２１ｃｍ−３が上限と考えて良い。酸素領域１６の酸素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
酸素領域１６の酸素濃度のピークの半値全幅が１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましく、３ｎｍ以下であることが更に望ましい。
そして、酸素領域１６にＳｉ−Ｏ−Ｓｉ結合があることが望ましい。Ｓｉ−Ｏ−Ｓｉ結合があるか否かは、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又はＦＴ−ＩＲ装置（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｍｅｔｅｒ）で測定することにより判断することが可能である。
また、酸素領域１６中の酸素がＳｉＣ格子の炭素を置換していることが望ましい。酸素領域１６中の酸素がＳｉＣ格子の炭素を置換しているか否かは、ＸＰＳ、又はＦＴ−ＩＲ装置で判断することが可能である。
本実施形態のＰＩＮダイオード１００の製造方法では、酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、酸素領域１６を形成する。すなわち、ＳｉＣの酸化量が１ｎｍ未満となる条件で熱処理を行う。例えば、３００℃以上９００℃以下の低い温度で熱処理を行う。
酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、熱処理を行うことにより、ＳｉＣ中への酸素の過剰供給を抑制する。したがって、上記第１及び第２の炭素空孔形成モードによる炭素空孔形成が抑制される。そして、適度に供給される酸素により、ＳｉＣ中に存在する炭素空孔を２つの酸素で置換し、ＳｉＣ中の炭素空孔を低減する。
なお、シリコン面と比較して、酸化速度が速いカーボン面にコンタクト電極を形成する場合には、酸素領域１６を形成する熱処理は、例えば、３００℃以上８００℃以下で行うことが望ましい。Ａ面やＭ面の酸化速度は、シリコン面とカーボン面との間となる。したがって、Ａ面やＭ面にコンタクト電極を形成する場合には、例えば、３００℃以上８５０℃以下で行うことが望ましい。
以上、本実施形態によれば、コンタクト抵抗の低いＰＩＮダイオード１００が実現される。また、ドリフト層への正孔供給量が大きいＰＩＮダイオード１００が実現される。したがって、順方向電流の大きいＰＩＮダイオード１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ＳｉＣ層とコンタクト電極との界面にｐ型不純物が偏析していること以外は、第１の実施形態と同様である。また、本実施形態の半導体装置の製造方法は、活性化アニールの後、熱処理の前に、ＳｉＣ層上に第２の熱酸化により第２の熱酸化膜を形成し、第２の熱酸化膜を剥離すること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図１０は、本実施形態の半導体装置の元素プロファイルを示す図である。ｐ型のアノード層（ｐ型のＳｉＣ層）１２とアノード電極（コンタクト電極）１４とを含む断面の、酸素とｐ型不純物の濃度プロファイルを示す。
図１０に示すように、アノード層１２とアノード電極１４との間の界面のアノード層１２側に、酸素濃度のピークが存在する。このピークを含む領域が酸素領域１６である。そして、ｐ型不純物が、アノード層１２とアノード電極１４との界面に偏析している。
次に、本実施形態の半導体装置の製造方法について説明する。図１１−１３は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
本実施形態では、ｐ型不純物のイオン注入と活性化アニールにより、ｐ型のアノード層１２が形成される。
次に、ＳｉＣ基板１０上に熱酸化（第２の熱酸化）により熱酸化膜（第２の熱酸化膜）２２を形成する（図１１）。熱酸化は、例えば、酸化性雰囲気中で１２００℃以上１５００℃以下の温度で行われる。格子間炭素の拡散の面からは高温である程良く、炭素欠損生成抑制の面からは低温である程良い。１３００℃以上１４００℃以下が好ましく、例えば１３００℃を用いる。
熱酸化膜２２の形成時に、アノード層１２のｐ型不純物が、アノード層１２と熱酸化膜２２との界面に偏析する。ｐ型不純物は、Ａｌ（アルミニウム）、Ｂ（ボロン）及びＧａ（ガリウム）の群から選ばれる少なくとも一つの元素であることが望ましい。第１原理計算により、これらの元素は、熱酸化中にＳｉＣ層と熱酸化膜との界面に偏析することが確認されている。
また、熱酸化膜２２の形成時に、ＳｉＣ基板１０内部に格子間炭素が拡散し、ＳｉＣ基板１０内部の炭素空孔に入る。これにより、ＳｉＣ基板１０内部の炭素空孔の濃度が低減する。特に、ｐ型不純物のイオン注入時に新たに生じた炭素空孔が低減する。
次に、熱酸化膜２２を剥離する（図１２）。熱酸化膜２２は、例えば、フッ酸系のウェットエッチングにより剥離される。
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で熱処理を行い、アノード層１２に酸素領域１６を形成する（図１３）。以後、第１の実施形態と同様の方法でＰＩＮダイオードを製造する。
本実施形態によれば、ｐ型不純物が、アノード層１２とアノード電極１４との界面に偏析していることにより、コンタクト抵抗が第１の実施形態と比較して、更に低減する。また、第２の熱酸化により、ｐ型不純物のイオン注入時にアノード層１２やＳｉＣ基板１０内部に形成される炭素空孔を低減させることが可能となる。したがって、正孔の寿命が第１の実施形態と比較して、更に長くなる。よって、本実施形態によれば、第１の実施形態と比較して、順方向電流の更に大きいＰＩＮダイオードが実現される。
なお、本実施形態によれば、第２の熱酸化の温度、時間等の条件を調整することにより、アノード層１２やＳｉＣ基板１０中の炭素空孔密度を制御することが可能である。したがって、ＰＩＮダイオードの特性上、最適な値に正孔の寿命を制御することが可能となる。
アノード層１２とアノード電極１４との界面近傍の炭素空孔の過度の発生を抑制する観点から、第２の熱酸化膜の膜厚が、第１の熱酸化膜の膜厚よりも薄くなる条件で、第２の熱処理を行うことが望ましい。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。また、実施形態はＳｉ面上にコンタクト電極を形成する場合を例に説明したが、Ｃ面、Ａ面、Ｍ面あるいはそれらの中間的な面上にコンタクト電極を形成する場合にも、本発明は適用することが可能である。
また、実施形態ではＰＩＮダイオードを半導体装置の一例として説明したが、例えば、ＭＩＳＦＥＴ（Ｍｅａｔｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）におけるｐ型のＳｉＣ層と金属のコンタクト電極においても、本発明を適用することが可能である。
また、ｐ型のＳｉＣ層をイオン注入により形成する場合を例に説明したが、ｐ型のＳｉＣ層をエピタキシャル成長により形成する形態とすることも可能である。
また、ｐ型のＳｉＣ層をイオン注入により形成する前に、第１の熱酸化を行う場合を例に説明したが、第１の熱酸化を省略した形態とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳｉＣ基板
１２ アノード層（ＳｉＣ層）
１４ アノード電極（コンタクト電極）
１６ 酸素領域
１００ ＰＩＮダイオード（半導体装置）

Claims (18)

  1. ｐ型のＳｉＣ層と、
    前記ＳｉＣ層と電気的に接続される金属のコンタクト電極と、
    前記ＳｉＣ層の前記コンタクト電極側に設けられ、酸素濃度が１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下の領域と、
    を備える半導体装置。
  2. 前記領域の酸素濃度が１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下である請求項１記載の半導体装置。
  3. 前記領域の前記酸素濃度のピークの位置と、前記ＳｉＣ層と前記コンタクト電極との界面との距離が１０ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記領域の前記酸素濃度のピークの半値全幅が１０ｎｍ以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記領域にＳｉ−Ｏ−Ｓｉ結合がある請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記領域中の酸素がＳｉＣ格子の炭素を置換している請求項１乃至請求項４いずれか一項記載の半導体装置。
  7. 前記金属はＮｉ（ニッケル）である請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記ＳｉＣ層と前記コンタクト電極との界面にｐ型不純物が偏析している請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記ｐ型不純物は、Ａｌ（アルミニウム）、Ｂ（ボロン）及びＧａ（ガリウム）の群から選ばれる少なくとも一つの元素である請求項８記載の半導体装置。
  10. 前記元素の濃度が１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である請求項９記載の半導体装置。
  11. ｐ型のＳｉＣ層を形成し、
    酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で熱処理を行い、前記ＳｉＣ層に酸素を含む領域を形成し、
    前記領域を形成した後に、前記ＳｉＣ層上に金属のコンタクト電極を形成する半導体装置の製造方法。
  12. 前記ＳｉＣ層の形成は、ｐ型不純物のＳｉＣ基板へのイオン注入と前記ｐ型不純物を活性化する活性化アニールによる請求項１１記載の半導体装置の製造方法。
  13. 前記熱処理の温度は９００℃以下である請求項１１又は請求項１２記載の半導体装置の製造方法。
  14. 前記イオン注入の前に、前記ＳｉＣ基板上に第１の熱酸化により第１の熱酸化膜を形成し、前記第１の熱酸化膜を剥離する請求項１２記載の半導体装置の製造方法。
  15. 前記活性化アニールの後、前記熱処理の前に、前記ＳｉＣ層上に第２の熱酸化により第２の熱酸化膜を形成し、前記第２の熱酸化膜を剥離する請求項１２記載の半導体装置の製造方法。
  16. 前記ｐ型不純物は、Ａｌ（アルミニウム）、Ｂ（ボロン）及びＧａ（ガリウム）の群から選ばれる少なくとも一つの元素である請求項１２記載の半導体装置の製造方法。
  17. 前記第１の熱酸化の温度が１２００℃以上１５００℃以下である請求項１４記載の半導体装置の製造方法。
  18. 前記第２の熱酸化の温度が１２００℃以上１５００℃以下である請求項１５記載の半導体装置の製造方法。
JP2014190928A 2014-09-19 2014-09-19 半導体装置及びその製造方法 Active JP6158153B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014190928A JP6158153B2 (ja) 2014-09-19 2014-09-19 半導体装置及びその製造方法
EP15173835.8A EP3001459A3 (en) 2014-09-19 2015-06-25 Semiconductor device and method of manufacturing the same
US14/751,567 US10541307B2 (en) 2014-09-19 2015-06-26 Diode with an oxygen concentration region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014190928A JP6158153B2 (ja) 2014-09-19 2014-09-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016063110A JP2016063110A (ja) 2016-04-25
JP6158153B2 true JP6158153B2 (ja) 2017-07-05

Family

ID=53487306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014190928A Active JP6158153B2 (ja) 2014-09-19 2014-09-19 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US10541307B2 (ja)
EP (1) EP3001459A3 (ja)
JP (1) JP6158153B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532721B2 (en) 2020-05-14 2022-12-20 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6208106B2 (ja) 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
JP6305294B2 (ja) 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
JP6584966B2 (ja) 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP2018147984A (ja) * 2017-03-03 2018-09-20 株式会社東芝 半導体装置の製造方法及び製造装置
JP2019106419A (ja) * 2017-12-11 2019-06-27 三菱電機株式会社 半導体装置
JP6896672B2 (ja) 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
TWI716304B (zh) * 2020-03-30 2021-01-11 環球晶圓股份有限公司 碳化矽晶片的表面加工方法
JP7271484B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
JP3628079B2 (ja) * 1995-08-11 2005-03-09 Ｈｏｙａ株式会社 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
JP3361061B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP2004327578A (ja) * 2003-04-23 2004-11-18 Hitachi Cable Ltd 結晶薄膜半導体装置およびその製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP5453867B2 (ja) 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
EP2471981A4 (en) * 2009-08-27 2013-04-17 Nippon Steel & Sumitomo Metal Corp SIC MONOCRYSTAL WAFER AND METHOD FOR MANUFACTURING THE SAME
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
US9478616B2 (en) * 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel
JP5284389B2 (ja) * 2011-03-07 2013-09-11 株式会社東芝 半導体装置
JP5373045B2 (ja) * 2011-12-16 2013-12-18 三洋電機株式会社 光電変換装置
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104137266B (zh) * 2012-12-27 2015-07-15 松下电器产业株式会社 碳化硅半导体装置及其制造方法
JP6018501B2 (ja) * 2012-12-27 2016-11-02 株式会社東芝 半導体装置及びその製造方法
JP6305294B2 (ja) 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532721B2 (en) 2020-05-14 2022-12-20 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11901430B2 (en) 2020-05-14 2024-02-13 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Also Published As

Publication number Publication date
US10541307B2 (en) 2020-01-21
EP3001459A3 (en) 2016-04-20
US20160087043A1 (en) 2016-03-24
JP2016063110A (ja) 2016-04-25
EP3001459A2 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
JP6158153B2 (ja) 半導体装置及びその製造方法
JP6305294B2 (ja) 半導体装置及びその製造方法
JP6271356B2 (ja) 半導体装置の製造方法
US20170200787A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP6415946B2 (ja) 半導体装置の製造方法及び半導体装置
JP6189261B2 (ja) 半導体装置およびその製造方法
JP2015061001A (ja) 半導体装置の製造方法
JP2014187112A (ja) 半導体装置およびその製造方法
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015061018A (ja) 半導体装置およびその製造方法
JP2016201500A (ja) 炭化ケイ素ｍｏｓ型半導体装置およびその製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2019169485A (ja) 半導体装置及びその製造方法
JP6567601B2 (ja) 半導体装置
JP6896672B2 (ja) 半導体装置及びその製造方法
JP2020150242A (ja) 半導体装置
JP2021086896A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP6074785B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2015035620A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160909

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170607

R151 Written notification of patent or utility model registration

Ref document number: 6158153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151