JP2018147984A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP2018147984A
JP2018147984A JP2017040453A JP2017040453A JP2018147984A JP 2018147984 A JP2018147984 A JP 2018147984A JP 2017040453 A JP2017040453 A JP 2017040453A JP 2017040453 A JP2017040453 A JP 2017040453A JP 2018147984 A JP2018147984 A JP 2018147984A
Authority
JP
Japan
Prior art keywords
semiconductor device
oxygen
manufacturing
ions
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017040453A
Other languages
English (en)
Other versions
JP2018147984A5 (ja
Inventor
智洋 新田
Tomohiro Nitta
智洋 新田
俊秀 神名
Toshihide Kanna
俊秀 神名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017040453A priority Critical patent/JP2018147984A/ja
Priority to US15/690,749 priority patent/US20180254186A1/en
Publication of JP2018147984A publication Critical patent/JP2018147984A/ja
Publication of JP2018147984A5 publication Critical patent/JP2018147984A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Abstract

【課題】低抵抗なオーミック接続を実現可能な半導体装置の製造方法及び製造装置を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、シリコン及び炭素を含む基板の一部にＩＩＩ族元素を導入する工程と、前記一部に酸素を導入する工程と、前記ＩＩＩ族元素及び前記酸素が導入された前記基板を加熱する工程と、を備える。
【選択図】図２

Description

実施形態は、半導体装置の製造方法及び製造装置に関する。
近年、電力制御用の半導体装置の基板として、シリコンよりもバンドギャップが広く耐圧が高い炭化珪素（ＳｉＣ）からなるＳｉＣ基板を用いることが提案されている。ＳｉＣ基板についても、コンタクト及び電極等の導電部材を電気的に接続する場合には、オーミック接続を実現することが求められている。
特開２０１６−６３１１０号公報
実施形態の目的は、低抵抗なオーミック接続を実現可能な半導体装置の製造方法及び製造装置を提供することである。
実施形態に係る半導体装置の製造方法は、シリコン及び炭素を含む基板の一部にＩＩＩ族元素を導入する工程と、前記一部に酸素を導入する工程と、前記ＩＩＩ族元素及び前記酸素が導入された前記基板を加熱する工程と、を備える。
実施形態に係る半導体装置の製造装置は、ＩＩＩ族元素のイオン及び酸素のイオンを生成するイオン源と、前記イオンを選別する質量分析部と、前記イオンを加速する加速部と、前記イオンが注入される被注入材を収納するチャンバーと、を備える。
第１の実施形態に係る半導体装置の製造装置を示す図である。 （ａ）〜（ｅ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。 第１の実施形態におけるｐ形オーミック層の結晶構造を示す図である。 比較例におけるｐ形オーミック層の結晶構造を示す図である。 （ａ）〜（ｅ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
（第１の実施形態）
以下、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置の製造装置を示す図である。
図１に示すように、本実施形態に係る半導体装置の製造装置１は、イオン注入装置である。
製造装置１においては、イオンを生成するイオン源１１、イオンをその質量に基づいて選別する質量分析部１２、イオンを加速する加速部１３、加速されたイオンが導入されるチャンバー１４、加熱手段１５、チャンバー１４内を排気する排気手段１６が設けられている。
イオン源１１は、元素をイオン化する。製造装置１においてイオン化される元素には、ＩＩＩ族元素（第１３族元素）及び酸素（Ｏ）が含まれる。ＩＩＩ族元素（第１３族元素）は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びタリウム（Ｔｌ）等である。
イオン源１１、質量分析部１２、加速部１３、チャンバー１４は、この順に空間的に接続されている。これにより、イオン源１１によって生成されたイオンは、質量分析部１２によって選別され、加速部１３によって所定のエネルギーまで加速された後、チャンバー１４内に導入される。
チャンバー１４内には、被注入材が装入される。本実施形態において、被注入材は炭化珪素（ＳｉＣ）基板２０である。加熱手段１５の少なくとも一部は、チャンバー１４内に配置されている。加熱手段１５は、供試材を保持すると共に、供試材を例えば２５０℃以上５００℃以下の温度に加熱することができる。排気手段１６は、チャンバー１４内を排気して、チャンバー１４内を真空にすることができる。
次に、実施形態に係る半導体装置の製造方法について説明する。
図２（ａ）〜（ｅ）は、本実施形態に係る半導体装置の製造方法を示す断面図である。
本実施形態に係る半導体装置の製造方法は、本実施形態に係る製造装置の動作を含んでいる。
図３は、本実施形態におけるｐ形オーミック層の結晶構造を示す図である。
先ず、図２（ａ）に示すように、ＳｉＣ基板２０を用意する。ＳｉＣ基板２０は、例えば、単結晶の炭化珪素からなるウェーハである。次に、ＳｉＣ基板２０上に、マスク材２１を形成する。マスク材２１は所定の形状にパターニングされており、ｐ形オーミック層を形成する予定の領域が開口されている。
次に、図１及び図２（ｂ）に示すように、ＳｉＣ基板２０を製造装置１のチャンバー１４内に装入し、加熱手段１５に保持させる。次に、排気手段１６がチャンバー１４内を排気し、チャンバー１４内を真空とする。また、加熱手段１５がＳｉＣ基板２０を加熱し、ＳｉＣ基板２０の温度を、例えば２５０℃以上５００℃以下、例えば５００℃とする。
この状態で、製造装置１のイオン源１１がアルミニウムイオンを生成し、質量分析部１２がアルミニウムイオンを選別し、加速部１３が加速して、チャンバー１４内に導入し、ＳｉＣ基板２０に到達させる。これにより、ＳｉＣ基板２０におけるマスク材２１によって覆われていない部分に、アルミニウムがイオン注入される。
このイオン注入の加速電圧は、例えば１５ｋｅＶ以上４５ｋｅＶ以下とし、例えば４０ｋｅＶとし、ドーズ量は例えば３×１０１４ｃｍ−２以上２×１０１５ｃｍ−２以下とし、例えば、１×１０１５ｃｍ−２とする。これにより、ＳｉＣ基板２０の上層部分の一部に、アルミニウム含有層２２が形成される。アルミニウム含有層２２の深さは例えば１０ｎｍ（ナノメートル）以上１００ｎｍ以下であり、例えば３０〜４０ｎｍであり、例えば４０ｎｍである。アルミニウム含有層２２におけるアルミニウムの濃度は例えば１×１０２０ｃｍ−３である。
次に、図１及び図２（ｃ）に示すように、加熱手段１５がＳｉＣ基板２０を加熱したまま、イオン源１１が酸素イオンを生成し、質量分析部１２が酸素イオンを選別し、加速部１３が加速して、チャンバー１４内に導入し、ＳｉＣ基板２０に到達させる。これにより、ＳｉＣ基板２０におけるマスク材２１によって覆われていない部分、すなわち、アルミニウム含有層２２に、酸素がイオン注入される。
このイオン注入の加速電圧は、例えば１５ｋｅＶ以上４５ｋｅＶ以下とし、例えば４０ｋｅＶとし、ドーズ量はアルミニウムイオンのドーズ量の例えば０．１倍以上１倍以下とする。これにより、アルミニウム含有層２２がアルミニウム−酸素含有層２３に変化する。アルミニウム−酸素含有層２３の深さはアルミニウム含有層２２の深さと同程度であり、酸素の濃度は例えば１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下である。その後、ＳｉＣ基板２０をチャンバー１４から取り出す。次に、マスク材２１を除去する。
次に、図２（ｄ）に示すように、ＳｉＣ基板２０の上面にレジスト（図示せず）を塗布し、例えば１０００℃に加熱することにより、炭素を主成分としたキャップ膜２４を形成する。次に、キャップ膜２４を被着させたＳｉＣ基板２０に対して熱処理を施す。この熱処理の温度は例えば１６００℃以上、例えば１７００℃以上１９００℃以下とし、時間は例えば１０分間以下とする。
これにより、図２（ｄ）及び図３に示すように、アルミニウム−酸素含有層２３中のアルミニウム原子が、ＳｉＣ基板２０の炭素原子と置換してシリコン原子と結合し、アクセプタとして活性化する。一方、アルミニウム原子に置換されてシリコン原子から切り離された炭素原子は、アルミニウム−酸素含有層２３中の酸素原子と結合して、二酸化炭素（ＣＯ２）又は一酸化炭素（ＣＯ）となり、ＳｉＣ基板２０から排出される。また、炭素原子が排出されることにより、アルミニウム原子がシリコン原子と結合しやすくなる。この結果、アルミニウム−酸素含有層２３はｐ形オーミック層２５となる。ｐ形オーミック層２５内においては、シリコン原子から切り離された単体の炭素原子が少なく、また、シリコン原子と結合していないアルミニウム原子も少ない。ｐ形オーミック層２５は、ＳｉＣ基板２０の上面に露出しており、その深さは例えば１０ｎｍ以上１００ｎｍ以下であり、例えば３０〜４０ｎｍであり、例えば４０ｎｍである。
次に、図２（ｅ）に示すように、キャップ膜２４を除去し、ｐ形オーミック層２５上に、導電性材料、例えば、ニッケルシリサイド（ＮｉＳｉ）等の金属材料からなる導電部材２８を形成する。導電部材２８は、例えば、コンタクト又は電極である。このとき、導電部材２８はｐ形オーミック層２５とオーミック接続する。このようにして、本実施形態に係る半導体装置が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、図２（ｂ）及び（ｃ）に示す工程において、ＳｉＣ基板２０における同じ部分に、アルミニウム及び酸素を導入し、図２（ｄ）に示す工程において、ＳｉＣ基板２０に熱処理を施すことにより、ＳｉＣ基板２０に含まれていた炭素原子の一部が二酸化炭素又は一酸化炭素となり、ＳｉＣ基板２０から排出される。
これにより、図３に示すように、ｐ形オーミック層２５内において、シリコン原子から切り離された単体の炭素原子の濃度が減少する。また、炭素原子が排出されることにより、アルミニウム−酸素含有層２３がシリコンリッチとなるため、空いた炭素サイトにアルミニウムが入りやすくなり、シリコン原子と結合していないアルミニウム原子の濃度も減少する。この結果、アルミニウムの活性化率が向上し、ｐ形オーミック層２５の抵抗率が減少する。これにより、ｐ形オーミック層２５と導電部材２８との間の抵抗を低減することができる。この結果、高性能な半導体装置を製造することができる。
また、本実施形態においては、図２（ｃ）に示す工程において、イオン注入によって酸素をＳｉＣ基板２０内に導入している。これにより、アルミニウム含有層２２の略全体に酸素を導入することができ、アルミニウム含有層２２の略全体をアルミニウム−酸素含有層２３に変化させることができる。この結果、図２（ｄ）に示す工程において、熱処理を施すことにより、アルミニウム−酸素含有層２３の略全体をｐ形オーミック層２５に変化させることができる。このようにして、ＳｉＣ基板２０に注入したアルミニウムを、有効に利用することができる。
なお、図２（ｂ）に示すアルミニウムのイオン注入工程と、図２（ｃ）に示す酸素のイオン注入工程は、順不同である。すなわち、本実施形態においては、アルミニウムをイオン注入した後、酸素をイオン注入する例を示したが、酸素をイオン注入した後、アルミニウムをイオン注入してもよい。また、イオン注入するＩＩＩ族元素はアルミニウムには限定されず、ボロン、ガリウム、インジウム及びタリウム等であってもよい。更に、導電部材２８の材料はニッケルシリサイドには限定されず、例えば、チタン（Ｔｉ）又はアルミニウム（Ａｌ）であってもよく、それ以外の金属材料であってもよく、これらの金属材料のシリサイドであってもよい。
（比較例）
次に、比較例について説明する。
図４は、本比較例におけるｐ形オーミック層の結晶構造を示す図である。
本比較例は、前述の第１の実施形態と比較して、図２（ｃ）に示す酸素のイオン注入を実施しない。すなわち、ＳｉＣ基板２０のｐ形オーミック層には、アルミニウムのみをイオン注入する。
この結果、図４に示すように、比較例におけるｐ形オーミック層３５においては、シリコン原子と結合していない炭素原子３６、及び、シリコン原子と結合していないアルミニウム原子３７が多く存在する。シリコン原子と結合していないアルミニウム原子は活性化しにくいため、注入したアルミニウムの活性化率が低い。このため、本比較例のｐ形オーミック層３５は抵抗率が高い。また、シリコン原子から切り離された炭素原子３６が残留していることによっても、ｐ形オーミック層３５の抵抗率は高くなる。従って、このｐ形オーミック層３５上に導電部材（図示せず）を形成してオーミック接続させても、ｐ形オーミック層３５と導電部材との間の抵抗が高く、半導体装置の動作速度が遅い。
これに対して、上述の第１の実施形態においては、イオン注入された酸素により、ＳｉＣ基板中の炭素原子の一部が除去されるため、イオン注入されたアルミニウム原子がシリコン原子と結合しやすくなり、アルミニウムの活性化率が向上する。また、シリコン原子から切り離された炭素原子が除去される。このため、ｐ形オーミック層の抵抗率が低い。
（第２の実施形態）
次に、第２の実施形態について説明する。
本実施形態に係る半導体装置の製造装置は、図１に示す製造装置１と同じである。但し、イオン源１１は、Ｖ族元素（第１５族元素）及び酸素をイオン化することができる。Ｖ族元素（第１５族元素）は、リン（Ｐ）、窒素（Ｎ）及びヒ素（Ａｓ）等である。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図５（ａ）〜（ｅ）は、本実施形態に係る半導体装置の製造方法を示す断面図である。
なお、以下の説明において、前述の第１の実施形態と同じ部分は、簡略に説明するか、説明を省略する。
先ず、図５（ａ）に示すように、ＳｉＣ基板２０を用意し、ＳｉＣ基板２０上にマスク材２１を形成する。マスク材２１においては、ｎ形オーミック層を形成する予定の領域が開口されている。
次に、図１及び図５（ｂ）に示すように、製造装置１のチャンバー１４内にＳｉＣ基板２０を装入する。そして、排気手段１６がチャンバー１１内を真空にすると共に、加熱手段１５がＳｉＣ基板２０を例えば２５０℃以上５００℃以下の温度に加熱する。
この状態で、イオン源１１がリンイオンを生成し、質量分析部１２がリンイオンを選別し、加速部１３が加速して、ＳｉＣ基板２０に到達させる。これにより、ＳｉＣ基板におけるマスク材２１によって覆われていない部分に、リンがイオン注入される。
このイオン注入のドーズ量は、例えば３×１０１３ｃｍ−２以上２×１０１５ｃｍ−２以下とし、例えば、１×１０１４ｃｍ−２とする。このドーズ量の好適範囲の下限値は、前述の第１の実施形態におけるアルミニウムイオンのドーズ量の好適範囲の下限値（３×１０１４ｃｍ−２）よりも低い。これは、ドナーはアクセプタよりも低い濃度で母材となる半導体材料をオーミック状態にできるためである。一方、このイオン注入の加速電圧は、第１の実施形態と同様に、例えば１５ｋｅＶ以上４５ｋｅＶ以下とし、例えば４０ｋｅＶとする。
これにより、ＳｉＣ基板２０の上層部分の一部に、リン含有層４２が形成される。リン含有層４２の深さは例えば１０ｎｍ以上１００ｎｍ以下であり、例えば３０〜４０ｎｍであり、例えば４０ｎｍである。
次に、図５（ｃ）に示すように、ＳｉＣ基板２０におけるマスク材２１によって覆われていない部分、すなわち、リン含有層４２に、酸素をイオン注入する。このイオン注入の加速電圧は、例えば１５ｋｅＶ以上４５ｋｅＶ以下とし、例えば４０ｋｅＶとし、ドーズ量はリンイオンのドーズ量の例えば０．１倍以上１倍以下とする。これにより、リン含有層４２がリン−酸素含有層４３に変化する。
次に、図５（ｄ）に示すように、ＳｉＣ基板２０の上面上にキャップ膜２４を形成する。次に、ＳｉＣ基板２０に対して熱処理を施す。熱処理の条件は、前述の第１の実施形態と同様に、温度を例えば１６００℃以上、例えば１７００℃以上１９００℃以下とし、時間を例えば１０分間以下とする。
これにより、リン−酸素含有層４３中のリン原子が、ＳｉＣ基板２０の炭素原子と置換してシリコン原子と結合し、ドナーとして活性化する。一方、リン原子に置換されてシリコン原子から切り離された炭素原子は、リン−酸素含有層４３中の酸素原子と結合して、二酸化炭素（ＣＯ２）又は一酸化炭素（ＣＯ）となり、ＳｉＣ基板２０から排出される。この結果、リン−酸素含有層４３はｎ形オーミック層４５となる。
ｎ形オーミック層４５内においては、シリコン原子から切り離された単体の炭素原子が少なく、また、シリコン原子と結合していないリン原子も少ない。ｎ形オーミック層４５は、ＳｉＣ基板２０の上面に露出しており、その深さは例えば１０ｎｍ以上１００ｎｍ以下であり、例えば３０〜４０ｎｍであり、例えば４０ｎｍである。
次に、図５（ｅ）に示すように、キャップ膜２４を除去し、ｎ形オーミック層４５上に、導電性材料、例えば、ニッケルシリサイド（ＮｉＳｉ）等の金属材料からなる導電部材２８を形成する。このとき、導電部材２８はｎ形オーミック層４５とオーミック接続する。このようにして、本実施形態に係る半導体装置が製造される。
次に、本実施形態の効果について説明する。
本実施形態においても、ＳｉＣ基板２０に酸素をイオン注入することにより、ＳｉＣ基板２０中の炭素原子の一部が二酸化炭素又は一酸化炭素となり、排出される。これにより、注入されたリン原子がシリコン原子と結合しやすくなり、リンの活性化率が向上する。この結果、ｎ形オーミック層４５の抵抗率が低下し、ｎ形オーミック層４５と導電部材２８との間の抵抗が減少する。
なお、本実施形態においては、図５（ｂ）に示す工程において、リンをイオン注入した後、図５（ｃ）に示す工程において、酸素をイオン注入する例を示したが、この順番は逆でもよく、酸素をイオン注入した後、リンをイオン注入してもよい。また、イオン注入するＶ族元素はリンには限定されず、窒素又はヒ素等であってもよい。
本実施形態における上記以外の製造装置の構成、半導体装置の製造方法及び効果は、前述の第１の実施形態と同様である。
前述の第１の実施形態と第２の実施形態は組み合わせて実施してもよい。例えば、製造装置１のイオン源１１を、ＩＩＩ族元素、Ｖ族元素及び酸素をイオン注入できるように設計することにより、１台の製造装置１によって、ＳｉＣ基板２０にｐ形オーミック層２５及びｎ形オーミック層４５の双方を形成することができる。
以上説明した実施形態によれば、低抵抗なオーミック接続を実現可能な半導体装置の製造方法及び製造装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１：製造装置、１１：イオン源、１２：質量分析部、１３：加速部、１４：チャンバー、１５：加熱手段、１６：排気手段、２０：ＳｉＣ基板、２１：マスク材、２２：アルミニウム含有層、２３：アルミニウム−酸素含有層、２４：キャップ膜、２５：ｐ形オーミック層、２８：導電部材、３５：ｐ形オーミック層、３６：炭素原子、３７：アルミニウム原子、４２：リン含有層、４３：リン−酸素含有層、４５：ｎ形オーミック層

Claims (11)

  1. シリコン及び炭素を含む基板の一部にＩＩＩ族元素を導入する工程と、
    前記一部に酸素を導入する工程と、
    前記ＩＩＩ族元素及び前記酸素が導入された前記基板を加熱する工程と、
    を備えた半導体装置の製造方法。
  2. 前記ＩＩＩ族元素は、アルミニウム又はボロンである請求項１記載の半導体装置の製造方法。
  3. 前記酸素のドーズ量は、前記ＩＩＩ族元素のドーズ量の０．１倍以上１倍以下である請求項１または２に記載の半導体装置の製造方法。
  4. 前記ＩＩＩ族元素を導入する工程、及び、前記酸素を導入する工程は、前記基板を２５０℃以上５００℃以下の温度に加熱した状態で実施する請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. シリコン及び炭素を含む基板の一部にＶ族元素を導入する工程と、
    前記一部に酸素を導入する工程と、
    前記Ｖ族元素及び前記酸素が導入された前記基板を加熱する工程と、
    を備えた半導体装置の製造方法。
  6. 前記加熱する工程において、加熱温度を１７００℃以上１９００℃以下とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記一部上に導電部材を形成し、前記導電部材を前記一部にオーミック接続させる工程をさらに備えた請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
  8. ＩＩＩ族元素のイオン及び酸素のイオンを生成するイオン源と、
    前記イオンを選別する質量分析部と、
    前記イオンを加速する加速部と、
    前記イオンが注入される被注入材を収納するチャンバーと、
    を備えた半導体装置の製造装置。
  9. Ｖ族元素のイオン及び酸素のイオンを生成するイオン源と、
    前記イオンを選別する質量分析部と、
    前記イオンを加速する加速部と、
    前記イオンが注入される被注入材を収納するチャンバーと、
    を備えた半導体装置の製造装置。
  10. 前記被注入材は、シリコン及び炭素を含む請求項８または９に記載の半導体装置の製造装置。
  11. 前記被注入材を加熱する加熱手段をさらに備えた請求項８〜１０のいずれか１つに記載の半導体装置の製造装置。
JP2017040453A 2017-03-03 2017-03-03 半導体装置の製造方法及び製造装置 Pending JP2018147984A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017040453A JP2018147984A (ja) 2017-03-03 2017-03-03 半導体装置の製造方法及び製造装置
US15/690,749 US20180254186A1 (en) 2017-03-03 2017-08-30 Method for manufacturing semiconductor device and apparatus for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017040453A JP2018147984A (ja) 2017-03-03 2017-03-03 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2018147984A true JP2018147984A (ja) 2018-09-20
JP2018147984A5 JP2018147984A5 (ja) 2019-01-24

Family

ID=63355247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017040453A Pending JP2018147984A (ja) 2017-03-03 2017-03-03 半導体装置の製造方法及び製造装置

Country Status (2)

Country Link
US (1) US20180254186A1 (ja)
JP (1) JP2018147984A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320510A (ja) * 1996-03-29 1997-12-12 Hitachi Ltd イオン打込み装置及びこれを用いた半導体製造方法
JP2000106371A (ja) * 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP2000277448A (ja) * 1999-03-26 2000-10-06 Ion Kogaku Kenkyusho:Kk 結晶材料の製造方法および半導体素子
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2006261624A (ja) * 2005-03-14 2006-09-28 Denso Corp ワイドバンド半導体のオーミック接続形成方法
JP2010272228A (ja) * 2009-05-19 2010-12-02 Mitsubishi Electric Corp イオン源装置、イオン発生方法、イオン注入装置およびイオン注入方法
JP2015043272A (ja) * 2013-08-26 2015-03-05 株式会社アルバック イオン注入装置
JP2016063110A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320510A (ja) * 1996-03-29 1997-12-12 Hitachi Ltd イオン打込み装置及びこれを用いた半導体製造方法
JP2000106371A (ja) * 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2000277448A (ja) * 1999-03-26 2000-10-06 Ion Kogaku Kenkyusho:Kk 結晶材料の製造方法および半導体素子
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2006261624A (ja) * 2005-03-14 2006-09-28 Denso Corp ワイドバンド半導体のオーミック接続形成方法
JP2010272228A (ja) * 2009-05-19 2010-12-02 Mitsubishi Electric Corp イオン源装置、イオン発生方法、イオン注入装置およびイオン注入方法
JP2015043272A (ja) * 2013-08-26 2015-03-05 株式会社アルバック イオン注入装置
JP2016063110A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180254186A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
US6013332A (en) Boron doping by decaborane
TWI259533B (en) Semiconductor device and methods for fabricating the same
TWI567791B (zh) A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP5929741B2 (ja) 半導体装置の製造方法
JP2017191947A (ja) 半導体素子及びその製造方法、並びに半導体集積回路
JPS6338859B2 (ja)
CN111771265B (zh) 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
JPS59101826A (ja) 荷電粒子ビ−ム処理前のフオトレジスト前処理のための方法
JP2018147984A (ja) 半導体装置の製造方法及び製造装置
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
EP1156510A2 (en) Ion implanter and its use for manufacturing a MOSFET
JP2020035892A (ja) 半導体装置の製造方法および半導体装置
TW201528528A (zh) 用於處理太陽電池的方法及設備
CN108231557A (zh) 在半导体器件中形成复合中心
CN109994376B (zh) 碳化硅衬底上形成的欧姆接触结构及其形成方法
JP2008004704A (ja) 半導体素子の製造方法
JPH10256173A (ja) 炭化ケイ素へのイオン注入方法および炭化ケイ素半導体装置
JPH1012565A (ja) ダイヤモンド半導体装置及びその製造方法
JP4104891B2 (ja) 半導体装置の製造方法
US6191012B1 (en) Method for forming a shallow junction in a semiconductor device using antimony dimer
JP2018166149A (ja) 半導体装置の製造方法
KR102507836B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP4053736B2 (ja) イオン発生装置、イオン照射装置およびイオン発生方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200207