JP2006261624A - ワイドバンド半導体のオーミック接続形成方法 - Google Patents

ワイドバンド半導体のオーミック接続形成方法 Download PDF

Info

Publication number
JP2006261624A
JP2006261624A JP2005175739A JP2005175739A JP2006261624A JP 2006261624 A JP2006261624 A JP 2006261624A JP 2005175739 A JP2005175739 A JP 2005175739A JP 2005175739 A JP2005175739 A JP 2005175739A JP 2006261624 A JP2006261624 A JP 2006261624A
Authority
JP
Japan
Prior art keywords
substrate
forming
layer
ohmic connection
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005175739A
Other languages
English (en)
Other versions
JP4801805B2 (ja
Inventor
Rajesh Kumar Malhan
ラジェシュ クマール 丸汎
Yuichi Takeuchi
有一 竹内
Irina Nikitina
ニキティナ イリーナ
Konstantin Vassilevski
ヴァシレヴスキ コンスタンティン
Nicholas Wright
ライト ニコラス
Alton Horsfall
ホースフォール オルトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Newcastle University of Upon Tyne
Denso Corp
Original Assignee
Newcastle University of Upon Tyne
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Newcastle University of Upon Tyne, Denso Corp filed Critical Newcastle University of Upon Tyne
Publication of JP2006261624A publication Critical patent/JP2006261624A/ja
Application granted granted Critical
Publication of JP4801805B2 publication Critical patent/JP4801805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

【課題】ワイドバンドギャップ半導体材料からなる基板へのオーミック接続形成方法を提供する。
【解決手段】基板１０への遷移金属群金属１２の堆積、基板１０と堆積金属１２の間で固相化学反応を起こし、基板１０中に基板１０とは異なる変質特性を有する変質層１４、および珪化物１８とナノ結晶グラファイト層１６からなる副生物を形成する基板１０の高温でのアニール、一もしくはそれ以上の固相化学反応の副生物を基板１０の表面から除去するための基板１０の選択的エッチング、オーミック接続を形成するための基板１０上の変質層１４を覆う遷移群金属からなる金属膜２０の堆積、を含んでいる。変質層１４は、金属膜２０の堆積後に高温のアニールを必要とせずに、オーミック接続の形成を可能とする。
【選択図】 図１

Description

本発明は、広く半導体デバイスの形成方法に関し、より詳細には、半導体デバイスに対するオーミック接続の形成方法に関する。
半導体デバイスは、外部配線から当該デバイスへの電流の効率的な転送を許容するために、良好なオーミック接続を必要とする。金属オーミック接続は、物理的および化学的に、デバイスの半導体材料と両立しなければならない。オーミック接続は、通常、バルクもしくは半導体の拡がり抵抗に対して無視できる接続抵抗を持った、金属−半導体接続として定義されている（非特許文献１）
。
例えば、炭化珪素デバイスのようなワイドバンド半導体デバイスにおいては、ホールまたは電子の濃度が低いことに起因した半導体の電気伝導度の制限によって、オーミック接続の形成が阻害されたり、妨げられたりもする。従って、炭化珪素への低抵抗で熱的に安定したオーミック接続の形成は、デバイス製造において、最も重要な段階の一つである。この問題への一般的な対処方法と主な結果の概観が、クロフトン等によって公表されている（非特許文献２）。
Physics of Semiconductor Devices by Sze, Second Edition, 1981 Phys. Status Solidi B 202, (1997) 581.
炭化珪素へのオーミック接続は、典型的には、高濃度にドープされ高温アニールされた炭化珪素上への遷移金属（他の金属との組み合わせも可能）の堆積によって形成される。この高温アニール（典型的には９００℃以上）は、デバイスの他の構成部分に悪影響を与え易い。
高温オーミック接続アニールが引き起こす問題の影響を避ける一つの対処法は、他の構成部分に必要な他のデバイス処理もしく半導体デバイスの完成に先立って、基板へオーミック接続を形成することである。しかしながら、この方法は、実用的ではない。何故なら、それは、デバイスの電気特性を劣化させる金属不純物を有する、望ましくない接続金属汚染物質をもたらすからである。
例えば、ＭＯＳＦＥＴのような多くの半導体デバイスは、ゲート熱酸化物の層を必要とする。従来のイオン注入技術もしくは接続金属アニール処理に伴う高い温度は、酸化物層に大きな応力を発生し、それが酸化物層と半導体−酸化物界面にダメージを与える。さらに、酸化物層の生成に先立つオーミック接続の形成は、酸化物層の形成に利用される酸化環境がオーミック接続に有害な影響を与えるため、実用的でない。従って、
半導体デバイスの利用にあたって、上記した製造問題をもたらさないオーミック接続を形成するための実用的な方法に対する要望が、存在している。
上記考察のもとに、本発明者らは、他の影響され易い構成要素の防御を促進する、新規なオーミック接続形成方法を見出した。
当該方法は、他段階のオーミック接続形成手順からなる。当該方法においては、初期の高温段階が、時間的または他のプロセスによって、引き続く低温段階もしくはさらなる室温段階から分離されるようにしている。この新規な方法は、ｐ型だけでなくｎ型炭化珪素を用いるオーミック接続の形成にも有効である。しかしながら、この新規な方法は、ＩＩＩ−Ｖ族ＧａＮ，ダイヤモンド等、他のワイドバンドギャップ半導体材料の利用に、適用してもよい。
構成部分に番号を付した図面を参照しながら、半導体基板へのオーミック接続形成方法の好ましい実施形態を、以下に説明する。
図１（ａ）〜（ｄ）を参照しながら、第１の実施形態を説明する。
最初に、図１（ａ）に示すように、遷移群金属から選択される金属１２を、炭化珪素エピタキシャルウエハ基板に堆積する。本実施形態における基板は、単結晶炭化珪素ウエハ１０上に、薄い炭化珪素層１１を有している。例えば、半導体ウエハ１０は、炭素が現れた表面とシリコンが現れた表面を有する炭化珪素ウエハであってもよい。炭化珪素ウエハは、オン軸、８°オフ軸、３．５°オフ軸および４°オフ軸ウエハ表面を有していてもよい。しかしながら、一般的に、ウエハ１０は、ＩＩＩ−Ｖ族ＧａＮやダイヤモンド等の、任意のワイドバンドギャップ半導体材料であってよい。ウエハ１０は、ｎ導電型炭化珪素ウエハ、または薄い層１１としてｎ導電型最上エピタキシャル層を持つ、任意導電型の多重エピタキシャル層を有する炭化珪素ウエハであってよい。また、ウエハ１０は、単結晶シリコンであってもよい。最上エピタキシャル層１１は、当初の不純物濃度が、約１．０×１０１７ｃｍ−３以上であってよい。エピタキシャルウエハ基板は、任意の結晶方位を持つ、２Ｈ，６Ｈ，４Ｈもしくは１５Ｒのいずれかのポリタイプであってよい。
ウエハ１０と最上の薄い層１１は、どちらも、簡単化のために、以降においては基板１０として言及する。
本実施形態において基板１０上に堆積された金属１２は、ニッケルからなる。しかしながら、当該金属は、ニッケル（Ｎｉ），チタン（Ｔｉ），コバルト（Ｃｏ），タングステン（Ｗ），モリブデン（Ｍｏ）からなる遷移金属群から選択される任意の金属であってよい。また、金属１２は、この群にある金属の組み合わせであってもよい。金属１２は、以下に詳しく説明する固相化学反応を操作するために、５０オングストローム以上、５０００オングストローム以下、より好ましくは、５００オングストローム以上、１０００オングストローム以下の所定の厚さを有する。
金属１２は、スパッタリング、電子ビーム蒸着あるいは熱蒸着のような、任意の適する技術によって堆積されてよい。しかしながら、大面積，高品質膜の堆積に適した既存の工業処理の中で、優れた制御と実験の多様性による利点のため、当該金属は、ＤＣマグネトロンスパッタリングにより堆積されることが好ましい。
当該金属堆積に対する接続の幾何学形状は、任意のパターニング技術（例えば、ＵＶフォトリソグラフィと金属エッチング）によって、実行される。
図１（ｂ）に示すように、基板１０は、基板１０と堆積金属１２の間で固相化学反応が起きるように、高温でアニールされる。その結果、基板１０中に、基板１０とは異なる変質特性を有する変質層１４が形成される。また、上記固相化学反応は、以降において一般的に珪化物１８として言及する遷移金属珪化物（例えば、Ｎｉ２Ｓｉ）とナノ結晶グラファイト層１６とからなる、副生物を形成する。高温は、７００℃以上、１３００℃以下であってよい。しかしながら、後述するように、高温は、９００℃以上、１１００℃以下がより好ましい。
上記したように、金属１２は、固相化学反応を操作するために、５０オングストローム以上、５０００オングストローム以下、より好ましくは、５００オングストローム以上、１０００オングストローム以下の所定の厚さを有している。さらには、特に、当該固相化学反応は、金属１２の厚さ，熱的なアニール温度およびアニール時間を制御することにより、エピタキシャルウエハの異なる不純物濃度に対して適合される。
図１（ｃ）に示すように、基板１０は、基板１０の表面から上記該固相化学反応の副生物を除去するために、選択的にエッチングされる。さらには、特に、珪化物１８とナノ結晶グラファイト層１６が除去される。上記選択エッチングは、液状もしくはガス状のエッチング剤中の処理で実施されてよい。
副生物を除去した後、ここでデバイス形成工程が実施され、ＭＯＳＦＥＴやＩＧＢＴのようなデバイスに関する他の部分が形成され、または半導体デバイスが完成される。ここで、基板１０における熱もしくは金属接続の存在に敏感な部分の形成が、実施されてよい。例えば、ここで、ゲートを形成するための熱酸化物成長工程が実施可能である。
次に、図１（ｄ）に示すように、遷移群金属からなる金属膜２０が、オーミック接続を形成するように、変質層１４上に堆積される。金属膜２０の堆積に対する接続の幾何学形状は、任意の適するパターニング方法によって形成されてよい。変質層１４は、金属膜２０の堆積後に高温アニールをすることなく、オーミック接続の形成を可能とする。例えば、金属膜２０の堆積は、室温であってよい。
堆積された当該金属は良好なオーミック接続を生じるが、良好な界面接続を促進するために、この段階で、低温（６００℃以下）アニールが実行されことが好ましい。
以上のようにして、第１の実施形態に従った方法においては、変質炭化珪素層１４が、高温アニール工程を必要としない、さらには室温であってもよい、オーミック接続の形成を可能とする。従来の方法においては、遷移金属と炭化珪素の間の固相化学反応による生成物の存在のためというより、下にある炭化珪素の電気特性に関する変更のために、オーミック接続が、高温アニールの間に形成される。以上説明したように、堆積された金属１２のアニールが、下にある炭化珪素の特性を変質させる。
図２（ａ）〜（ｄ）を参照しながら、第２の実施形態を説明する。
第１実施形態の図１（ａ），（ｂ）と同様にして、ここでは、図２（ａ），（ｂ）に示すように、遷移群金属１２が基板１０上に堆積され、基板１０と堆積金属１２の間で固相化学反応が起きるように、基板１０が高温でアニールされる。それにより、基板１０中に基板１０とは異なる変質特性を有する変質層１４、および珪化物１８とナノ結晶グラファイト層１６からなる副生物を形成する。
図２（ｃ）に示すように、基板１０は、珪化物１８だけを除去するように、選択的にエッチングされる。より詳しくはと、同じ固相化学反応の副生物であるナノ結晶グラファイト層１６は、除去されない。
珪化物を除去した後、ここでデバイス形成工程が実施され、上記した基板１０における熱もしくは金属接続の存在に敏感な部分が形成される。
次に、図２（ｄ）に示すように、遷移群金属からなる金属膜２０が、オーミック接続を形成する変質層１４を覆う、ナノ結晶グラファイト層１６上に堆積される。金属膜２０の堆積に対する接続の幾何学形状は、任意の適するパターニング方法によって形成されてよい。変質層１４は、金属膜２０の堆積後に高温アニールをすることなく、オーミック接続の形成を可能とする。例えば、金属膜２０の堆積は、室温であってよい。堆積された当該金属は良好なオーミック接続を生じるが、良好な界面接続を促進するために、引き続いて低温（６００℃以下）アニールを実行してもよい。
以上のようにして、第２の実施形態に従った方法においては、変質炭化珪素層１４が、高温アニール工程を必要としない、さらには室温であってもよく、ナノ結晶グラファイト層１６の除去を必要としない、オーミック接続の形成を可能とする。以上説明したように、堆積された金属１２のアニールが、下にある炭化珪素の特性を変質させる。
より好ましい実施形態としては、金属１２に関する遷移群金属として、および金属膜２０として、ニッケルが用いられる。ニッケルは、ｎ型炭化珪素へのオーミック接続形成のために、最も広く用いられている遷移金属である。炭化珪素の分解とＮｉとＳｉの間の化学反応の結果として、高温アニールの間にニッケル珪化物が形成されることは、十分に解明されている。この過程は、ニッケルに富んだ珪化物の生成と共に約５００℃の温度で始まり、より高温では金属成分が減少した珪化物の生成に移っていく。１０００℃近辺やそれ以上の温度では、Ｎｉ２Ｓｉ相のみが存在する。アニールの間における炭化珪素とＮｉの間の固相反応による他の生成物は、炭素である。
図３に、ｎ型４Ｈポリタイプ炭化珪素へのＮｉ基接合に関するＩ−Ｖ特性を示す。各カーブは、次のとおりである。
１：堆積後、
２：８００℃付近でアニール後、
３：９００℃付近でアニール後、
４：１０００℃付近でアニール後、
５：ＴｉでＮｉ２Ｓｉを置換えた後、１０００℃でアニールされたサンプル、
６：ＴｉでＮｉ２Ｓｉとナノ結晶グラファイトを置換えた後、１０００℃でアニールされたサンプル。
図３に示すように、９００℃付近でアニールされたサンプル（カーブ３）と１０００℃付近でアニールされたサンプル（カーブ４）は、著しく異った電気特性を持っている。図４は、８００℃付近（カーブ１）、９００℃付近（カーブ２）および１０００℃付近（カーブ３でアニールされた各サンプルについてのＸ線回折構造分析を示している。図４に示すように、９００℃と１０００℃でアニールされたサンプルは著しく異った電気特性を持っているにもかかわらず、同サンプルは、非常によく似たＮｉ２ＳｉのＸＲＤスペクトルを持っている。このことは、Ｎｉ２Ｓｉの存在が、本質的に接合の振る舞いにおいて、ショットキー−オーミック転移を引き起こさないことを確証させる。接合金属堆積が固相化学反応の種々の生成物を除去した後に実行されるカーブ５とカーブ６から、上記したことが実現されていると確証できる。
再び、図４に示すＸ線回折構造分析を参照すると、高温アニール中のＮｉと炭化珪素の間における相互作用の結果として、全てのサンプルにおいてニッケル珪化物の形成が観察された。しかしながら、カーブ１のＸＲＤパターンにおいては、Ｎｉに富んだＮｉ３１Ｓｉ１２とＳｉに富んだＮｉ２Ｓｉ相からの非常に弱い非対称的に広がった重畳するピークが見られた。８００℃付近から９００℃付近へのアニール温度の増大は、カーブ２のＸＲＤパターンから明らかなように、多結晶Ｎｉ２Ｓｉのみの形成を結果としてもたらす。９００℃付近から１０００℃付近へのアニール温度のさらなる増大は、接続層におけるＮｉ２Ｓｉの相対量の増大に対応する、カーブ３のＸＲＤパターン中のより高いＮｉ２Ｓｉのピークをもたらす。以上説明したように、このことは、９００℃付近もしくは１０００℃付近でアニールされたサンプルが、非常によく似たＮｉ２ＳｉのＸＲＤスペクトルを持っているにもかかわらず、著しく異った電気特性を持っていることを示している。
図５に、炭化珪素基板に加えて、ニッケル珪化物除去後の８００℃（カーブ１）、９００℃（カーブ２）、１０００℃（カーブ３）でアニールされた各サンプルの接合領域から得られた、ラマンスペクトルを示す。１３３５ｃｍ−１、１５９０ｃｍ−１および１６２０ｃｍ−１における３つの高強度ではあるが比較的広がったバンドが、２６６０ｃｍ−１における弱いバンドと共に、１０４０℃でアニールされたサンプルから取られたラマンスペクトルのみに現れている。これらのピークは、１次の１３３５ｃｍ−１におけるＤバンド、１５９０ｃｍ−１におけるＧバンドおよび１６２０ｃｍ−１における２次のＤバンドであり、炭素膜の異なる状態に関連している。２２６０ｃｍ−１における弱いピークは、Ｇバンドの２次として解された。ラマンスペクトルにおけるこれら全てのバンドは、広く知られたｓｐ２結合を持つ、ナノ結晶グラファイトの形にある炭素膜の直接の証拠である。
Ｇピーク強度に対するＤピーク強度の比率Ｉ（Ｄ）／Ｉ（Ｇ）は、グラファイトのクラスターの平面サイズと逆に変化する。結晶体の平均サイズＬａは、次式から評価することができる。
（数式１） Ｉ（Ｄ）／Ｉ（Ｇ）＝Ｃ（λ）／Ｌａ
ここで、Ｉ（Ｄ）とＩ（Ｇ）は、それぞれＤバンドとＧバンドの強度であり、Ｃ（λ）〜４．４ｎｍは、λ＝５１５．５ｎｍ励起線に対するものである。
１０００℃付近でアニールされたサンプル上のナノ結晶グラファイト膜は、約２．５ｎｍの平均平面サイズを持っている。反対に、８００℃と９００℃付近でアニールされたサンプルから取られたラマンスペクトルには、炭化珪素に典型的な弱いピークのみが存在し、このことは、ニッケル珪化物層中の析出物としての一様に分散した炭素を示している。
まとめると、ラマンスペクトルは、Ｎｉ２Ｓｉと炭化珪素の層間に位置するナノ結晶グラファイト膜の形にある炭素が１０００℃の温度でアニールされたサンプルにのみ生成される、ということを示している。これは、１０００℃でのＮｉ−炭化珪素相互作用の特性が、より低い温度での特性と異なることの明らかな証拠でもある。
図６（ａ）〜（ｉ）を参照しながら、第３の実施形態を説明する。ここでは、ＭＯＳに基づく金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のための金属−半導体接続が形成される。第１実施形態の図１（ａ），（ｂ）と同様にして、ここでは、図６（ａ），（ｂ）に示すように、遷移群金属１２が基板１０上に堆積され、基板１０と堆積金属１２の間で固相化学反応が起きるように、基板１０が高温でアニールされる。それにより、基板１０中に基板１０とは異なる変質特性を有する変質層１４、および珪化物１８とナノ結晶グラファイト層１６からなる副生物を形成する。
図６（ｃ）に示すように、基板１０は、珪化物１８だけを除去するように、選択的にエッチングされる。より詳しくは、同じ固相化学反応の副生物であるナノ結晶グラファイト層１６は、除去されない。
珪化物１８を除去した後、ここでデバイス形成工程が実施され、上記した基板１０における熱もしくは金属接続の存在に敏感な部分が形成される。
図６（ｄ）に示すように、ゲート（簡単化のために図示省略）を形成するために、ここでゲート熱酸化工程が実施され、変質層１４を覆う熱酸化層２２を成長させる。ナノ結晶グラファイト層１６は、酸化工程中に除去される。
図６（ｅ）に示すように、多結晶シリコン２４が、熱酸化層２２を覆って堆積される。図６（ｆ）に示すように、多結晶シリコン２４は、接続領域から選択的に除去される。図６（ｇ）に示すように、保護層２６が、熱酸化層２２を覆って堆積される。図６（ｈ）に示すように、変質層１４を露出するように、接続孔２８が保護層２６と熱酸化層２２に形成される。最後に、図６（ｉ）に示すように、金属膜２０が、変質層１４を覆う熱酸化層２２における接続孔２８の中に堆積される。また、基板１０の裏面側にも、金属膜２１が堆積される。堆積された上記金属は良好なオーミック接続を生じるが、良好な界面接続を促進するために、この段階で、低温（６００℃以下）アニールが実行されることが好ましい。
この実施形態の方法に従って形成されたオーミック接続は、どのような特定のデバイスに限定されるわけではないが、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に対して実質的な利点をもたらす。それは、光検出器、光放射ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ｐ−ｎ接合（ＰＮ）、ショットキー障壁ダイオード（ＳＢＤ）および静的誘導トランジスタ（ＳＩＴ）のような他のデバイスにも使用可能である。それらにおいては、製造方法が多段のステップで構成さており、熱もしくは金属接続の存在に敏感である。
さらに特には、金属酸化物半導体（ＭＯＳ）に基づくデバイスの中で、基板上に成長されたホモエピタキシャル膜と熱的に成長された酸化物は、デバイス性能において欠くことのできない役割を持っている。従って、より低いアニール温度は有利である。付け加えて、金属接続は、炭化珪素−二酸化珪素界面を成長させるために必要とされる酸化雰囲気にさらすことができない。従って、オーミック接続は、熱的な二酸化珪素も成長後においては低い温度で実施されなければならない。
従来の方法は、基板へオーミック接続を引き続き形成するために、約８００℃もしくはそれ以上（典型的には１０００から１０５０℃）のアニール温度を必要とする。ゲート酸化物形成後におけるこの高温工程は、熱膨張係数の不一致に起因して、炭化珪素−二酸化珪素界面で欠陥を生成する。従って、多段階のオーミック接続形成手順を実施することによって、本実施形態による方法は、ＭＯＳに基づくパワーデバイスの製造と性能に多大な利益を提供する。
従って、本実施形態に従う方法においては、変質炭化珪素層１４により、高温アニール工程を必要とせず、さらには室温であってもオーミック接続の形成を可能とする。
図７（ａ）〜（ｌ）を参照しながら、第４の実施形態を説明する。ここでは、ＭＯＳに基づく金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のための金属−半導体接続が形成される。この実施形態は、他の構成部分に必要なもしくは半導体デバイスを完成するための他のデバイス工程から、変質された下にある炭化珪素を防御するために、防御層３０が形成される点で、第３実施形態と異なっている。
第１実施形態の図１（ａ），（ｂ）と同様にして、ここでは、図７（ａ），（ｂ）に示すように、遷移金属群金属１２が基板１０上に堆積され、基板１０と堆積金属１２の間で固相化学反応が起きるように、基板１０が高温でアニールされる。それにより、基板１０中に基板１０とは異なる変質特性を有する変質層１４、および珪化物１８とナノ結晶グラファイト層１６からなる副生物を形成する。
図７（ｃ）に示すように、基板１０は、固相化学反応の副生物を基板１０の表面から除去するように、選択的にエッチングされる。より詳しくは、珪化物１８とナノ結晶グラファイト層１６が除去される。上記選択エッチングは、液状もしくはガス状のエッチング剤中の処理で実施されてよい。
図７（ｄ）に示すように、珪化物１８とナノ結晶グラファイト層１６を除去するために基板１０を選択的にエッチングした後、防御層３０が変質層１４を、防御層３1が基板１０の裏側表面を覆うように堆積され、図７（ｅ）に示すように、パターン化される。防御層３０は、例えば、シリコンパワーデバイス技術のＬＯＣＯＳ工程で一般的に使用されている窒化珪素（Ｓｉ３Ｎ４）であってよい。
図７（ｆ）に示すように、ゲート熱酸化工程が実施され、熱酸化層２２を成長させる。防御層３０の窒化珪素は、一般に、熱酸化工程においては酸化されない。しかしながら、条件によっては、最表面の１０％が熱酸化工程において酸化されるようにすることも可能である。防御層は、熱酸化工程に対して抵抗力があるように選択される必要がある。
図７（ｇ），（ｈ）に示すように、多結晶シリコン２４が、熱酸化層２２を覆って堆積され、ゲートを形成するために、選択的に除去される。また、図７（ｇ），（ｈ）において、図示されていないが、ＭＯＳＦＥＴもしくはＩＧＢＴに関する他の構成部分を形成するため、または半導体デバイスを完成するための他のデバイス形成工程が実行されてよい。
図７（ｉ）に示すように、保護層２６が、熱酸化層２２と防御層３０を覆って堆積される。図７（ｊ）に示すように、接続孔２８が、保護層２６に形成される。図７（ｋ）に示すように、防御層３０がエッチングされ、その結果、変質層１４を露出するように接続孔２８が貫通するようにして伸展する。最後に、図７（ｌ）に示すように、金属膜２０が、変質層１４を覆う保護層２６と防御層３０における接続孔２８の中に堆積される。また、基板１０の裏面側にも、金属膜２１が堆積される。堆積された上記金属は良好なオーミック接続を生じるが、良好な界面接続を促進するために、この段階で、低温（６００℃以下）アニールが実行されることが好ましい。
従って、本実施形態に従う方法においては、変質炭化珪素層１４により、高温アニール工程を必要とせず、さらには室温であってもオーミック接続の形成を可能とする。
図８（ａ）〜（ｌ）を参照しながら、第５の実施形態を説明する。ここでは、ＭＯＳに基づく金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のための金属−半導体接続が形成される。この実施形態は、他の構成部分に必要なもしくは半導体デバイスを完成するための他のデバイス工程から、変質された下にある炭化珪素を防御するために、防御層３０が形成され、ゲート酸化物層２３を堆積するために、ＣＶＤ酸化物堆積もしくは高ｋ誘電酸化物堆積が用いられる点で、第３および第５実施形態と異なっている。
第１実施形態の図１（ａ），（ｂ）と同様にして、ここでは、図８（ａ），（ｂ）に示すように、遷移金属群金属１２が基板１０上に堆積され、基板１０と堆積金属１２の間で固相化学反応が起きるように、基板１０が高温でアニールされる。それにより、基板１０中に基板１０とは異なる変質特性を有する変質層１４、および珪化物１８とナノ結晶グラファイト層１６からなる副生物を形成する。
図８（ｃ）に示すように、基板１０は、固相化学反応の副生物を基板１０の表面から除去するように、選択的にエッチングされる。より詳しくは、珪化物１８とナノ結晶グラファイト層１６が除去される。上記選択エッチングは、液状もしくはガス状のエッチング剤中の処理で実施されてよい。
図８（ｄ）に示すように、珪化物１８とナノ結晶グラファイト層１６を除去するために基板１０を選択的にエッチングした後、防御層３０が、変質層１４を覆って堆積される。また、もう一つの防御層３１が、基板１０の裏側に堆積される。上記したように、防御層３０，３１は、例えば、シリコンパワーデバイス技術のＬＯＣＯＳ工程で一般的に使用されている窒化珪素（Ｓｉ３Ｎ４）であってよい。
図８（ｅ）に示すように、防御層３０は、従来技術を用いてパターン化される。図８（ｆ）に示すように、ゲートＣＶＤ酸化物もしくは高ｋ誘電酸化物堆積工程が実施され、防御層３０を覆ってゲート酸化物２３を堆積する。図８（ｇ），（ｈ）に示すように、多結晶シリコン２４が、ゲート酸化物層２３を覆って堆積され、ゲートを形成するために、選択的に除去される。
図８（ｉ）に示すように、保護層２６が、ゲート酸化物層２３と防御層３０を覆って堆積される。図８（ｊ）に示すように、接続孔２８が、保護層２６とゲート酸化物層２３に形成される。図８（ｋ）に示すように、防御層３０がエッチングされ、その結果、変質層１４を露出するように接続孔２８が貫通するようにして伸展する。最後に、図８（ｌ）に示すように、金属膜２０が、変質層１４を覆う保護層２６と防御層３０における接続孔２８の中に堆積される。堆積された上記金属は良好なオーミック接続を生じるが、良好な界面接続を促進するために、この段階で、低温（６００℃以下）アニールが実行されることが好ましい。
また、図８（ｄ）〜（Ｋ）の段階の間に、図示されていないが、ＭＯＳＦＥＴもしくはＩＧＢＴに関する他の構成部分を形成するため、または半導体デバイスを完成するための他のデバイス形成工程が実行されてよい。
従って、本実施形態に従う方法においては、変質炭化珪素層１４により、高温アニール工程を必要とせず、さらには室温であってもオーミック接続の形成を可能とする。
以上のように、当該開示内容は、半導体デバイスに対するオーミック接続の形成方法に関する。当該方法は、一般的には、炭化珪素基板１０の薄い層１１上への遷移金属群金属１２の堆積、基板１０と堆積金属１２の間で固相化学反応を起こし、基板１０中に基板１０とは異なる変質特性を有する変質層１４、および珪化物１８とナノ結晶グラファイト層１６からなる副生物を形成する基板１０の高温でのアニール、一もしくはそれ以上の固相化学反応の副生物を基板１０の表面から除去するための基板１０の選択的エッチング、基板におけるデバイス形成工程の実施、オーミック接続を形成するための基板１０上の変質層１４を覆う遷移群金属からなる金属膜２０の堆積、を含んでいる。変質層１４は、当該金属膜２０の堆積後に高温のアニールを必要とせずに、オーミック接続の形成を可能とする。さらに言えば、変質層１４は、室温で金属膜２０の堆積を可能とする。
デバイス形成工程は、基板におけるＭＯＳＦＥＴもしくはＩＧＢＴの形成を含んでいる。例えば、ＭＯＳＦＥＴもしくはＩＧＢＴに関するゲートを形成するための熱酸化物成長工程を含んでいる。
上記実施形態は、単に本発明の例証の目的だけのために記述されており、本発明はこれらの実施形態に限定されない。従って、本発明の主題から離れることなく、当業者知識に基づいて、種々の変形が可能である。
（ａ）〜（ｄ）は、第１実施形態に従って、半導体基板にオーミック接続を形成する方法を示している。 （ａ）〜（ｄ）は、第２実施形態に従って、半導体基板にオーミック接続を形成する方法を示している。 異なる温度でアニールされた炭化珪素基板へのＮｉ基オーミック接合のＩＶ特性を示している。 異なる温度でアニールされたサンプルから取られたＸ線回折パターンの一部を示している。 図５に、炭化珪素基板に加えて、異なる温度でアニールされた接合領域に関するラマンスペクトルを示している。 （ａ）〜（ｉ）は、第３実施形態に従って、ＭＯＳに基づくパワーデバイスに関するオーミック接続を形成する方法を示している。 （ａ）〜（ｌ）は、第４実施形態に従って、ＭＯＳに基づくパワーデバイスに関するオーミック接続を形成する方法を示している。 （ａ）〜（ｌ）は、第５実施形態に従って、ＭＯＳに基づくパワーデバイスに関するオーミック接続を形成する方法を示している。
符号の説明
１０ 半導体ウエハ（基板）
１１ 薄い（炭化珪素）層
１２ （遷移群金属から選択される）金属（層）
１４ 変質層
１６ ナノ結晶グラファイト層
１８ 珪化物（層）
２０ （遷移群金属からなる）金属膜
２２ 熱酸化層
２６ 保護層
２８ 接続孔
３０ 防御層

Claims (26)

  1. ワイドバンドギャップ半導体材料からなる基板へのオーミック接続形成方法であって、
    当該方法が、
    前記基板上への遷移金属群金属の堆積と、
    前記基板と前記堆積金属との間で固相化学反応を起こさせ、前記基板とは異なる変質特性を有する変質層と、珪化物およびナノ結晶グラファイト層からなる副生物とを、前記基板中に形成する前記基板の高温でのアニールと、
    少なくとも一以上の前記固相化学反応の副生物を前記基板表面から除去する、前記基板の選択エッチングと、
    オーミック接続を形成するように、前記基板上の前記変質層を覆う、遷移群金属からなる金属膜の堆積であって、
    前記金属膜の堆積後に、高温でアニールすることなく、前記変質層を介してオーミック接続を形成する、前記金属膜の堆積とを有することを特徴とするオーミック接続形成方法。
  2. 請求項１の方法において、
    少なくとも一以上の前記固相化学反応の副生物を除去する、前記基板の選択エッチングが、前記珪化物と前記ナノ結晶グラファイト層の除去であることを特徴とするオーミック接続形成方法。
  3. 請求項１の方法において、
    前記基板の高温でのアニールが、７００℃以上、１３００℃以下の高温における前記基板のアニールであることを特徴とするオーミック接続形成方法。
  4. 請求項１の方法において、
    前記変質層を覆う前記金属膜の堆積が、オーミック接続を形成する、室温における前記変質層上への前記金属膜の堆積であることを特徴とするオーミック接続形成方法。
  5. 請求項１の方法において、
    少なくとも一以上の前記固相化学反応の副生物を除去する、前記基板の選択エッチングが、前記珪化物のみの除去であることを特徴とするオーミック接続形成方法。
  6. 請求項５の方法において、
    オーミック接続を形成する、前記変質層を覆う前記金属膜の堆積が、前記固相化学反応の副生物の一つであるナノ結晶グラファイト層上への前記金属膜の堆積であることを特徴とするオーミック接続形成方法。
  7. 請求項５の方法において、
    前記珪化物のみを除去する前記基板の選択エッチングの後で、前記変質層を覆う熱酸化層を形成するために、ゲート熱酸化工程を実施し、
    前記変質層を覆う前記金属膜の堆積が、前記熱酸化層中の接続孔への前記金属膜の堆積であることを特徴とするオーミック接続形成方法。
  8. 請求項７の方法において、
    前記ゲート熱酸化工程が、
    前記熱酸化層を覆って多結晶シリコンを堆積し、当該多結晶シリコンを選択的に除去することによる、接続領域の形成と、
    前記熱酸化層を覆う保護層の堆積と、
    前記変質層を露出する、前記保護層と前記熱酸化層への前記接続孔の形成とを有することを特徴とするオーミック接続形成方法。
  9. 請求項２の方法において、
    前記珪化物と前記ナノ結晶グラファイト層を除去する、前記基板の選択エッチング後に、
    前記変質層を覆う防御層の堆積と、前記熱酸化層を成長させるゲート熱酸化工程の実施とを有してなり、
    前記変質層を覆う前記金属膜の堆積が、前記防御層中の接続孔への前記金属膜の堆積であることを特徴とするオーミック接続形成方法。
  10. 請求項９の方法において、
    前記ゲート熱酸化工程が、
    前記熱酸化層を覆う多結晶シリコンの堆積と、ゲートを形成するための前記多結晶シリコンの選択的除去と、
    前記熱酸化層と前記防御層を覆う保護層の堆積と、
    前記保護層と前記防御層への接続孔の形成とを有することを特徴とするオーミック接続形成方法。
  11. 請求項２の方法において、
    前記珪化物と前記ナノ結晶グラファイト層を除去する、前記基板の選択エッチング後に、
    前記変質層を覆う防御層の堆積と、
    前記防御層を覆ってゲート酸化物層を堆積する、ゲートＣＶＤ酸化物もしくは高ｋ誘電体酸化物堆積工程の実施とを有してなり、
    前記変質層を覆う前記金属膜の堆積が、前記ゲート酸化物層と前記防御層中の接続孔への前記金属膜の堆積であることを特徴とするオーミック接続形成方法。
  12. 請求項１１の方法において、
    前記ゲートＣＶＤ酸化物もしくは高ｋ誘電体酸化物堆積工程が、
    前記ゲート酸化物層を覆う多結晶シリコンの堆積と、
    ゲートを形成するための前記接続領域から完全に除去される前記多結晶シリコンの選択的除去と、
    前記ゲート酸化物層を覆う保護層の堆積と、
    前記保護層と前記防御層への前記接続孔の形成とを有することを特徴とするオーミック接続形成方法。
  13. 請求項１の方法において、
    前記半導体基板が、単結晶炭化珪素ウエハ上に堆積された薄い炭化珪素層からなることを特徴とするオーミック接続形成方法。
  14. 請求項１の方法において、
    前記半導体基板が、炭素が現れた表面とシリコンが現れた表面を有する、炭化珪素ウエハからなることを特徴とするオーミック接続形成方法。
  15. 請求項１の方法において、
    前記半導体基板が、オン軸、８°オフ軸、３．５°オフ軸および４°オフ軸ウエハ表面を有する、炭化珪素ウエハからなることを特徴とするオーミック接続形成方法。
  16. 請求項１の方法において、
    前記遷移金属群金属が、ニッケル，チタン，コバルト，タングステン，モリブデンからなる遷移金属群から選択される金属であることを特徴とするオーミック接続形成方法。
  17. 請求項１に従った方法において、
    前記遷移金属群金属の前記基板上への堆積が、前記固相化学反応を制御する、前記金属の所定厚さの堆積からなることを特徴とするオーミック接続形成方法。
  18. 請求項１７に従った方法において、
    前記金属の所定厚さが、５０オングストローム以上、５０００オングストローム以下であることを特徴とするオーミック接続形成方法。
  19. 請求項１８に従った方法において、
    前記金属の所定厚さが、５００オングストローム以上、１０００オングストローム以下であることを特徴とするオーミック接続形成方法。
  20. 請求項１に従った方法において、
    前記遷移金属群金属の前記基板上への堆積が、ＤＣマグネトロンスパッタリングによる前記金属の堆積であることを特徴とするオーミック接続形成方法。
  21. 請求項３に従った方法において、
    ９００℃以上、１１００℃以下の高温で、前記基板をアニールすることを特徴とするオーミック接続形成方法。
  22. 請求項１に従った方法において、
    オーミック接続を形成する前記金属膜の堆積後に、６００℃以下の低温で、前記基板をアニールすることを特徴とするオーミック接続形成方法。
  23. 半導体トランジスタに対するオーミック接続を形成するための方法であって、
    当該方法が、
    炭化珪素基板の薄い層上への遷移金属群金属の堆積と、
    前記基板と前記堆積金属との間で固相化学反応を起こさせ、前記基板とは異なる変質特性を有する変質層と、珪化物およびナノ結晶グラファイト層からなる副生物とを、前記基板中に形成する前記基板の高温でのアニールと、
    少なくとも一以上の前記固相化学反応の副生物を前記基板表面から除去する、前記基板の選択エッチングと、
    前記基板におけるデバイス形成工程の実施と、
    オーミック接続を形成するように、前記基板上の前記変質層を覆う、遷移群金属からなる金属膜の堆積であって、
    前記金属膜の堆積後に、高温でアニールすることなく、前記変質層を介してオーミック接続を形成する、前記金属膜の堆積とを有することを特徴とするオーミック接続形成方法。
  24. 請求項２３の方法において、
    前記デバイス形成工程が、前記基板におけるＭＯＳＦＥＴまたはＩＧＢＴの形成であることを特徴とするオーミック接続形成方法。
  25. 請求項２４の方法において、
    前記金属膜の堆積が、室温における前記金属膜の堆積であることを特徴とするオーミック接続形成方法。
  26. 請求項２４の方法において、
    前記基板における前記デバイス形成工程の実施が、ゲートを形成するための熱酸化物成長工程の実施を含むことを特徴とするオーミック接続形成方法。
JP2005175739A 2005-03-14 2005-06-15 炭化珪素からなる基板へのオーミック接続形成方法 Expired - Fee Related JP4801805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0505213.9 2005-03-14
GB0505213A GB2424312B (en) 2005-03-14 2005-03-14 Method of forming an ohmic contact in wide band semiconductor

Publications (2)

Publication Number Publication Date
JP2006261624A true JP2006261624A (ja) 2006-09-28
JP4801805B2 JP4801805B2 (ja) 2011-10-26

Family

ID=34509038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005175739A Expired - Fee Related JP4801805B2 (ja) 2005-03-14 2005-06-15 炭化珪素からなる基板へのオーミック接続形成方法

Country Status (3)

Country Link
US (1) US7141498B2 (ja)
JP (1) JP4801805B2 (ja)
GB (1) GB2424312B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099597A1 (ja) * 2007-02-14 2008-08-21 Panasonic Corporation 半導体装置及びその製造方法
JP2009010096A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 炭化珪素半導体装置とその製造方法
JP2009010098A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP2009188100A (ja) * 2008-02-05 2009-08-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2011078252A1 (ja) * 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のｎ型コンタクト電極およびその形成方法
WO2012140795A1 (ja) * 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
JP2013065871A (ja) * 2012-11-12 2013-04-11 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013171902A (ja) * 2012-02-20 2013-09-02 Fuji Electric Co Ltd ＳｉＣ半導体デバイス及びその製造方法
US9117836B2 (en) 2011-02-28 2015-08-25 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof
WO2017169364A1 (ja) * 2016-03-30 2017-10-05 スタンレー電気株式会社 ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体
JP2018147984A (ja) * 2017-03-03 2018-09-20 株式会社東芝 半導体装置の製造方法及び製造装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332357A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体素子の製造方法
AU2010286511B2 (en) 2009-08-28 2016-05-26 Juventas Therapeutics, Inc. SDF-1 delivery for treating ischemic tissue
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR20120124101A (ko) * 2011-05-03 2012-11-13 삼성전자주식회사 고효율 질화계 이종접합 전계효과 트랜지스터
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
DE102011078331A1 (de) * 2011-06-29 2012-08-09 Robert Bosch Gmbh Verfahren zum Herstellen ohmscher Kontakte auf einem Siliziumkarbidsubstrat
DE102012213077A1 (de) * 2012-07-25 2014-01-30 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleitermaterials mit einer Kontaktlage
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
ES2728101T3 (es) * 2014-04-23 2019-10-22 United Silicon Carbide Inc Formación de contactos óhmicos en semiconductores de banda prohibida ancha
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
CN108376703B (zh) * 2018-01-11 2021-04-06 北京华碳科技有限责任公司 一种适用于AlGaN/GaN器件的欧姆接触制作方法
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02196421A (ja) * 1989-01-25 1990-08-03 Sanyo Electric Co Ltd 炭化ケイ素半導体素子の電極形成方法
JP2004327601A (ja) * 2003-04-23 2004-11-18 Denso Corp 炭化珪素半導体装置の製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7013227A (ja) * 1970-09-08 1972-03-10 Philips Nv
JPS60244072A (ja) * 1984-05-17 1985-12-03 Toshiba Corp 半導体装置の製造方法
JPS635519A (ja) * 1986-06-25 1988-01-11 Nec Corp 半導体の電極形成方法
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6632730B1 (en) * 1999-11-23 2003-10-14 Ebara Solar, Inc. Method for self-doping contacts to a semiconductor
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
WO2002103769A1 (en) * 2001-06-18 2002-12-27 Toyoda Gosei Co., Ltd. P-type semiconductor manufacturing method and semiconductor device
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US7064050B2 (en) * 2003-11-28 2006-06-20 International Business Machines Corporation Metal carbide gate structure and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02196421A (ja) * 1989-01-25 1990-08-03 Sanyo Electric Co Ltd 炭化ケイ素半導体素子の電極形成方法
JP2004327601A (ja) * 2003-04-23 2004-11-18 Denso Corp 炭化珪素半導体装置の製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008099597A1 (ja) * 2007-02-14 2010-05-27 パナソニック株式会社 半導体装置及びその製造方法
US8076736B2 (en) 2007-02-14 2011-12-13 Panasonic Corporation Semiconductor device and method for manufacturing the same
WO2008099597A1 (ja) * 2007-02-14 2008-08-21 Panasonic Corporation 半導体装置及びその製造方法
JP2009010096A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 炭化珪素半導体装置とその製造方法
JP2009010098A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP2009188100A (ja) * 2008-02-05 2009-08-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8865591B2 (en) 2009-12-22 2014-10-21 Tokuyama Corporation N-type contact electrode formed on an N-type semiconductor layer and method of forming same using a second metal electrode layer heat-treated after being formed on a first, heat-treated metal electrode layer
WO2011078252A1 (ja) * 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のｎ型コンタクト電極およびその形成方法
JP5670349B2 (ja) * 2009-12-22 2015-02-18 株式会社トクヤマ ＩＩＩ族窒化物半導体のｎ型コンタクト電極およびその形成方法
US9117836B2 (en) 2011-02-28 2015-08-25 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof
US9005462B2 (en) 2011-04-11 2015-04-14 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing silicon carbide semiconductor device
JP5415650B2 (ja) * 2011-04-11 2014-02-12 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
WO2012140794A1 (ja) * 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置の製造方法
WO2012140795A1 (ja) * 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
US9224645B2 (en) 2011-04-11 2015-12-29 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device and method for manufacturing the same
JP2013171902A (ja) * 2012-02-20 2013-09-02 Fuji Electric Co Ltd ＳｉＣ半導体デバイス及びその製造方法
JP2013065871A (ja) * 2012-11-12 2013-04-11 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2017169364A1 (ja) * 2016-03-30 2017-10-05 スタンレー電気株式会社 ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体
JPWO2017169364A1 (ja) * 2016-03-30 2019-02-07 スタンレー電気株式会社 ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体
JP2018147984A (ja) * 2017-03-03 2018-09-20 株式会社東芝 半導体装置の製造方法及び製造装置

Also Published As

Publication number Publication date
GB0505213D0 (en) 2005-04-20
US7141498B2 (en) 2006-11-28
US20060205195A1 (en) 2006-09-14
GB2424312A (en) 2006-09-20
JP4801805B2 (ja) 2011-10-26
GB2424312B (en) 2010-03-03

Similar Documents

Publication Publication Date Title
JP4801805B2 (ja) 炭化珪素からなる基板へのオーミック接続形成方法
JP5777455B2 (ja) 半導体装置および半導体装置の製造方法
CN103579328B (zh) 高电子迁移率晶体管及其制造方法
EP1815511B1 (en) A method of making a semiconductor structure for high power semiconductor devices
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP7047250B2 (ja) 炭化珪素半導体素子の製造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
US20070190767A1 (en) Semiconductor device and manufacturing method thereof
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP4908856B2 (ja) 半導体装置とその製造法
JP2008130874A (ja) 電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
US9978598B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2013058587A (ja) 半導体素子の製造方法
JP4410531B2 (ja) 炭化珪素半導体基板及びその製造方法
JP4562223B2 (ja) 半導体単結晶の熱処理方法及び半導体装置の製造方法
US20220223696A1 (en) Method for manufacturing power semiconductor device
WO2023233766A1 (ja) 半導体装置および半導体装置の製造方法
JP2008227405A (ja) ｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2010171133A (ja) 化合物半導体装置、および化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4801805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees