JP6160541B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6160541B2
JP6160541B2 JP2014074486A JP2014074486A JP6160541B2 JP 6160541 B2 JP6160541 B2 JP 6160541B2 JP 2014074486 A JP2014074486 A JP 2014074486A JP 2014074486 A JP2014074486 A JP 2014074486A JP 6160541 B2 JP6160541 B2 JP 6160541B2
Authority
JP
Japan
Prior art keywords
metal layer
silicon carbide
ohmic electrode
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014074486A
Other languages
English (en)
Other versions
JP2015198131A (ja
Inventor
伸一 仲俣
伸一 仲俣
文一 今井
文一 今井
中嶋 経宏
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014074486A priority Critical patent/JP6160541B2/ja
Publication of JP2015198131A publication Critical patent/JP2015198131A/ja
Application granted granted Critical
Publication of JP6160541B2 publication Critical patent/JP6160541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
従来、高周波、大電力の制御を目的として、シリコン(Si)からなる半導体基板を用いたパワーデバイス(以下、シリコン半導体装置とする)の高性能化が進められてきた。しかし、シリコン半導体装置は、高温下で使用することができないことなどから、さらに高温下で使用可能な高性能のパワーデバイスの要求に対して新しい半導体材料の適用が検討されている。
炭化珪素(SiC)は、シリコンの約3倍という広い禁制帯幅をもつことから高温での電気伝導度の制御性に優れている。また、炭化珪素は、シリコンより約一桁大きい絶縁破壊電圧をもつことから高耐圧デバイス用の基板材料として適用可能である。さらに、炭化珪素は、シリコンの約2倍の電子飽和ドリフト速度をもつことから、高周波かつ大電力の制御を目的としたデバイスに適用可能である。
このような炭化珪素からなる半導体基板(以下、炭化珪素基板とする)を用いたパワーデバイス(以下、炭化珪素半導体装置とする)の裏面電極を形成する技術に関し、炭化珪素基板の表面にニッケル膜を形成した後、高温熱処理により炭化珪素基板とニッケル膜とが反応してなるニッケルシリサイド層を形成することで、炭化珪素基板とニッケル層と電気的接触部(コンタクト)においてオーミック特性を得る方法が知られている。
しかしながら、この方法によりオーミックコンタクトとなるニッケルシリサイド層(以下、オーミック電極とする)を形成する場合、ニッケルシリサイドの生成によりオーミック電極の表面に炭化珪素基板から遊離した余剰の炭素原子(以下、遊離炭素とする)を含む副生成物が偏析する。この遊離炭素を含む副生成物によって、オーミック電極上に形成される配線金属層との密着性が低下し、配線金属層が剥離しやすくなるという問題がある。
この問題を解決する方法として、炭化珪素基板の表面に第1の金属膜として形成したニッケル膜上に、チタン、タンタルまたはタングステンなどの炭化物を生成する金属からなる第2の金属膜を形成し、熱処理を行う方法が提案されている(例えば、下記特許文献1参照。)。下記特許文献1では、ニッケルシリサイドの生成により発生した遊離炭素と第2の金属膜とが反応して炭化物が生成される。このため、遊離炭素を含む副生成物がオーミック電極の表面に偏析することを防止することができ、オーミック電極から配線金属層が剥離することを防止することができる。
しかしながら、下記特許文献1では、配線金属層の剥離防止の効果を安定して得ることができない。この問題を解決する方法として、炭化珪素基板の表面に第1の金属膜として形成したニッケル膜上に、チタン、タンタルまたはタングステンなどの炭化物を生成する金属からなる第2の金属膜を形成し、熱処理により炭化珪素基板とニッケル膜とが反応してなるオーミック電極を形成した後、オーミック電極の表面を酸素(O2)プラズマまたはアルゴン(Ar)プラズマにさらして清浄化するための熱処理を行う方法が提案されている(例えば、下記特許文献2参照。)。
特開2006−344688号公報 特開2012−248729号公報
しかしながら、ニッケルシリサイドの生成により発生した遊離炭素を含む副生成物は、オーミック電極の表面のみならず、オーミック電極の内部にも偏析することがある。このオーミック電極の内部に偏析した遊離炭素を含む副生成物は、オーミック電極の膜質の脆化や、オーミック電極の部分的な剥離の原因となる。発明者らが鋭意研究を重ねた結果、上記特許文献1,2の技術では、オーミック電極の内部に遊離炭素を含む副生成物が偏析し、この副生成物が偏析した箇所を起点に突発的にオーミック電極が割れてしまい、オーミック電極およびオーミック電極上に形成される配線金属層が剥離する虞があることが判明した。
この発明は、上述した従来技術による問題点を解消するため、良好なオーミック特性を示し、かつ剥離が生じないオーミック電極を形成することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の表面にニッケルからなる金属層を形成する金属層形成工程を行う。次に、熱処理により前記金属層と前記半導体基板とを反応させて、前記金属層と前記半導体基板との界面に、オーミック特性を示す電極を形成する熱処理工程を行う。このとき、前記電極の厚さは100nm以上である。前記熱処理工程では、前記電極を形成する際に前記半導体基板から前記電極の内部に拡散された炭素原子の、前記電極の厚さ方向の原子濃度分布のピーク値を51atm%以上60atm%未満にする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱処理工程では、前記電極の内部に拡散された炭素原子の、前記電極の厚さ方向の原子濃度分布のピーク値を55atm%以上58atm%未満にすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属層形成工程では、前記半導体基板の(0001)面に前記金属層を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、さらに次の特徴を有する。前記金属層形成工程は、まず、前記半導体基板の表面に、ニッケルからなる第1金属層を形成する工程を行う。次に、前記第1金属層の表面に、モリブデン、タンタル、チタンおよびクロムのいずれか一つ以上の金属からなる第2金属層を形成することにより、前記第1金属層および前記第2金属層が順に堆積されてなる前記金属層を形成する。
本発明にかかる炭化珪素半導体装置の製造方法によれば、コンタクト抵抗の低い良好なオーミック電極を形成することができるとともに、オーミック電極の表面および内部に遊離炭素が増加することを防止し、オーミック電極の表面および内部に遊離炭素を含む副生成物が生成または偏析することを抑制することができる。このため、良好なオーミック特性を示し、かつ剥離が生じないオーミック電極を形成することができるという効果を奏する。
実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造方法によって製造された炭化珪素半導体装置の順方向電圧とオーミック電極の厚さとの関係を示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
(実施の形態1)
実施の形態1にかかる炭化珪素半導体装置の製造方法について、ショットキーバリアダイオード(Schottky Barrier Diode:SBD)を作製(製造)する場合を例に説明する。図1〜6は、実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図1〜6には、1枚の炭化珪素ウエハ上に作りこまれる複数の半導体チップのうちの1個の有効チップとなる領域の製造途中の状態を示す。まず、図1に示すように、例えば炭化珪素の四層周期六方晶(4H−SiC)からなるn+型炭化珪素基板(炭化珪素ウエハ)1のおもて面に、n-型ドリフト層2となる炭化珪素エピタキシャル層を堆積する。
+型炭化珪素基板1のおもて面は、例えばn+型炭化珪素基板1の(000−1)面(いわゆるC面)であってもよい。n+型炭化珪素基板1の(000−1)面では、他の面方位をもつ結晶面と比べて炭素原子が析出しやすい。このため、実施の形態1においては、例えば後述するオーミック電極を形成しない基板おもて面を(000−1)面としている。n+型炭化珪素基板1は、例えば1.0×1018/cm3の不純物濃度で窒素(N)がドーピングされてなる。n+型炭化珪素基板1の厚さは、例えば350μmであってもよい。n-型ドリフト層2は、例えば1.8×1016/cm3の不純物濃度で窒素がドーピングされてなる。n-型ドリフト層2の厚さは、例えば6μmであってもよい。
次に、図2に示すように、例えばリン(P)などのn型不純物のイオン注入により、n-型ドリフト層2の、n+型炭化珪素基板1側に対して反対側の表面層に、チャネルストッパー用のn型領域3を選択的に形成する。n型領域3は、活性領域の周囲を囲む終端構造部に、活性領域を囲むように配置される。次に、図3に示すように、例えばアルミニウム(Al)などのp型不純物のイオン注入により、終端構造部において、n-型ドリフト層2の、n+型炭化珪素基板1側に対して反対側の表面層に、終端構造用のp型領域4およびFLR(Field Limiting Ring:フィールドリミッティングリング)構造用のフローティング電位の1つ以上のp型領域5をそれぞれ選択的に形成する。
活性領域は、オン状態のときに電流が流れる領域である。終端構造部は、n-型ドリフト層2の電界を緩和し耐圧を保持する領域である。p型領域4は、活性領域と終端構造部との境界付近に、活性領域から終端構造部にわたって、かつ活性領域を囲むように配置される。p型領域5は、n型領域3とp型領域4との間に、n型領域3およびp型領域4と離して配置される。p型領域5は、活性領域を囲むように(すなわちp型領域4を囲むように、また、複数のp型領域5が配置される場合にはp型領域4や自身よりも内側に配置されたp型領域5を囲むように)配置される。次に、例えばアルゴン(Ar)ガス雰囲気中において1650℃の温度で240秒間の熱処理により、n型領域3およびp型領域4,5を形成するために注入された不純物を活性化させる。
次に、図4に示すように、例えば1100℃の温度の熱処理によってn-型ドリフト層2の、n+型炭化珪素基板1側に対して反対側の表面を熱酸化し、フィールド酸化膜6を形成する。次に、n+型炭化珪素基板1およびn-型ドリフト層2からなる炭化珪素エピタキシャル基板(炭化珪素エピタキシャルウエハ)を例えばスパッタリング装置の処理炉(チャンバー)に挿入し、基板温度を250℃に維持する。この状態で、圧力0.2Paのアルゴンガス雰囲気中においてマグネトロンスパッタリングを行うことにより、n+型炭化珪素基板1の(0001)面、すなわちn+型炭化珪素基板1の裏面に、例えば100nm程度の厚さの例えばニッケル(Ni)層を堆積する。
次に、ニッケル層が堆積された状態の炭化珪素エピタキシャル基板を例えば急速加熱処理(RTA:Rapid Thermal Anneal)装置の反応炉に挿入し、炭化珪素エピタキシャル基板(素子全体)を加熱する。このとき、炭化珪素エピタキシャル基板の加熱温度を、例えば、昇温速度1℃/秒で1100℃に到達するまで昇温した後、その到達温度で2分間保持する。この熱処理により、ニッケル層がn+型炭化珪素基板1と反応してシリサイド化され、n+型炭化珪素基板1とニッケル層との電気的接触部(コンタクト)にオーミック特性を示す低抵抗のニッケルシリサイド層(以下、オーミック電極とする)7が形成される。図4には、ニッケル層全体がニッケルシリサイド層になる場合を示す。オーミック電極7の内部に拡散された炭素原子の、当該オーミック電極7の厚さ方向の原子濃度分布のピーク値(以下、オーミック電極7中の炭素原子のピーク原子濃度とする)は例えば60atm%未満とする。
次に、オーミック電極7が形成された状態の炭化珪素エピタキシャル基板を例えばスパッタリング装置の処理炉に挿入する。そして、炭化珪素エピタキシャル基板に200Wの高周波(RF:Radio Frequency)電力を印加して、圧力0.3Paの酸素(O2)ガス雰囲気中またはアルゴンガス雰囲気中において逆スパッタリング(清浄処理)を行う。これにより、オーミック電極7の表面が酸素プラズマまたはアルゴンプラズマにさらされて清浄化される。次に、フォトリソグラフィおよびエッチングによりフィールド酸化膜6を選択的に除去し、n-型ドリフト層2の、活性領域に対応する部分を露出させる。次に、例えば蒸着法により、フィールド酸化膜6の開口部に露出するn-型ドリフト層2の表面に例えばチタン(Ti)層を堆積する。
次に、チタン層が堆積された状態の炭化珪素エピタキシャル基板を例えばRTA装置の反応炉に挿入し、炭化珪素エピタキシャル基板(素子全体)を加熱する。このとき、炭化珪素エピタキシャル基板の加熱温度を、例えば、8℃/秒の昇温速度で500℃に到達するまで昇温した後、その到達温度で5分間保持する。この熱処理により、n-型ドリフト層2の表面にチタン層からなるショットキー電極8が形成される。ショットキー電極8は、ショットキーバリアダイオードを高耐圧素子として動作させるために、n-型ドリフト層2の表面上からp型領域4の表面上にまで延在するように配置する。すなわち、ショットキー電極8の端部は、p型領域4の表面上に位置する。
次に、図5に示すように、ショットキー電極8に接するように、例えばアルミニウム−シリコン(Al−Si)からなるボンディング用の電極パッド9を5μmの厚さで形成する。次に、フィールド酸化膜6の表面上から電極パッド9の端部上にわたって、例えばポリイミドからなるパッシベーション膜10を形成する。次に、図6に示すように、オーミック電極7の表面に、外部装置との接続用の配線金属層11を形成する。配線金属層11は、例えば70nmの厚さのチタン層、400nmの厚さのニッケル層および200nmの厚さの金(Au)層を順に堆積してなる。その後、炭化珪素エピタキシャル基板(炭化珪素エピタキシャルウエハ)に作りこまれた半導体チップを個々のチップ状に切断(ダイシング)することにより、実施の形態1にかかる炭化珪素半導体装置が完成する。
次に、オーミック電極7中の炭素原子のピーク原子濃度を抑える方法について説明する。オーミック電極7の材質や厚さ、およびオーミック電極7を形成するための熱処理条件のバランスをとることにより、オーミック電極7中の炭素原子のピーク原子濃度を60atm%未満に抑制可能であることが、本発明らによって確認されている。オーミック電極7を形成するための熱処理条件およびオーミック電極7の材質や厚さは、それぞれ相互に影響する。このため、例えばオーミック電極7の厚さのみを限定したとしても配線金属層11の剥離を十分に抑制することはできず、その他に熱処理条件を調整してオーミック電極7中の炭素原子のピーク原子濃度の範囲を制御することが重要である。
また、オーミック電極7中の炭素原子のピーク原子濃度を抑える別の方法として、例えばオーミック電極7を形成するための熱処理温度を上げて、かつ熱処理時間を長くすることで、炭化珪素エピタキシャル基板から遊離した余剰の炭素原子(遊離炭素)を拡散しやすくする方法があるが、この場合、オーミック電極7中の炭素原子のピーク原子濃度が低くなり過ぎる虞がある。オーミック電極7中の炭素原子のピーク原子濃度が低くなるということは、オーミック電極7の外部に拡散する遊離炭素が増大するということであり、オーミック電極7の表面に析出する遊離炭素が大幅に増大することになる。例えば、オーミック電極7中の炭素原子のピーク原子濃度が51atm%未満である場合、酸素プラズマまたはアルゴンプラズマにさらしてオーミック電極7の表面の清浄化を行ったとしても、オーミック電極7および配線金属層11の剥離を助長する結果となることが発明者らによって確認されている。したがって、オーミック電極7の材質や厚さ、およびオーミック電極7を形成するための熱処理条件のバランスをとることにより、オーミック電極7中の炭素原子のピーク原子濃度を51atm%以上60atm%未満の範囲内に制御するのがよい。好ましくは、オーミック電極7中の炭素原子のピーク原子濃度を55atm%以上58atm%未満の範囲内に制御するのがよい。
また、オーミック電極7の厚さは、100nm以上であるのが好ましい。その理由は、次の通りである。図7は、実施の形態1にかかる炭化珪素半導体装置の製造方法によって製造された炭化珪素半導体装置の順方向電圧とオーミック電極の厚さとの関係を示す特性図である。オーミック電極7の厚さは、コンタクト抵抗を低くするために、ある一定の厚さ以上とするのがよい。図7に示すように、オーミック電極7の厚さを種々変更して作製されたショットキーバリアダイオードの順方向電圧(オン電圧)Vfを測定した結果、オーミック電極7の厚さが100nm以上である場合に、順方向電圧Vfが小さくなり、良好なコンタクト抵抗値となることが確認された。図7において、オーミック電極7の厚さが100nmである場合が電圧特性の変化点であり、オーミック電極7の厚さが100nm以上である場合に電圧特性が良好であることを示している。
また、オーミック電極7の厚さが厚すぎる場合、オーミック電極7の内部に局所的に遊離炭素が偏在してオーミック電極7の剥離を引き起こしてしまう。具体的には、オーミック電極7の厚さを、コンタクト抵抗が変化しない300nmとした場合、オーミック電極7の内部の所定箇所を起点にオーミック電極7の一部および配線金属層11の剥離が生じやすい傾向にあることが発明者らによって確認されている。したがって、好ましくは、製造ばらつきによる剥離発生を防ぐことも考慮して、オーミック電極7の厚さは、コンタクト抵抗が低く、良好なオーミック特性を示し、かつオーミック電極7および配線金属層11の剥離を生じにくくすることができる105nm以上280nm以下であるのがよい。また、より好ましくは、オーミック電極7の厚さは、より安定して上記効果を得られる110nm以上150nm以下とするのがよい。
(実施例)
上述した実施の形態1にかかる炭化珪素半導体装置の製造方法にしたがい、例示した上記諸条件で炭化珪素ウエハ(炭化珪素エピタキシャルウエハ)の各有効チップ領域にそれぞれショットキーバリアダイオードを作製した(以下、実施例とする)。そして、オージェ電子分光(AES:Auger Electron Spectroscopy)法による深さ方向のプロファイル分析により、実施例においてオーミック電極7内の3箇所における炭素原子のピーク原子濃度をそれぞれ測定した。その結果、実施例において、オーミック電極7内の3箇所における炭素原子のピーク原子濃度はそれぞれ56.8atm%、57.3atm%および57.1atm%であり、その平均は57.1atm%であることが確認された。
(比較例)
また、比較として、炭化珪素ウエハの各有効チップ領域に、それぞれ実施例と異なる熱処理条件でオーミック電極7を形成したショットキーバリアダイオードを作製した(以下、比較例とする)。比較例では、オーミック電極7を形成するために、比較例の加熱温度を、1.5℃/秒の昇温速度で1000℃に到達するまで昇温した後、その到達温度で3分間保持した。比較例の、オーミック電極7を形成するための熱処理条件以外の製造方法は、実施例と同様である。比較例では、実施例と同様の方法により測定したオーミック電極7内の3箇所における炭素原子のピーク原子濃度はそれぞれ61.0atm%、61.7atm%および61.8atm%であり、その平均は61.5atm%であった。
(検証1)
上述した実施例および比較例において、それぞれ炭化珪素ウエハに作りこまれた半導体チップを個々のチップ状に切断し、各100個ずつの半導体チップを任意にピックアップした。そして、実施例および比較例ともに、ピックアップした100個の半導体チップのうち、オーミック電極7上の配線金属層11の剥離が生じている半導体チップの個数と、配線金属層11の剥離部分の面積比と、を測定した。配線金属層11の剥離部分の面積比とは、配線金属層11の剥離が生じている半導体チップごとの、配線金属層11の全面積に対する配線金属層11の剥離部分の面積比(=配線金属層11の剥離部分の面積/配線金属層11の全面積)である。
このように各半導体チップについて配線金属層11の剥離の有無を検証した結果、実施例および比較例ともに、半導体チップのピックアップ時に配線金属層11全面が剥離した半導体チップは存在しなかった。また、実施例および比較例ともに、配線金属層11の剥離が生じている箇所はダイシングライン周辺であった。しかし、比較例では、100個の半導体チップのうち、23個の半導体チップで配線金属層11の剥離が生じていた。これら配線金属層11の剥離が生じていた23個の半導体チップにおいて、各半導体チップの配線金属層11の剥離部分の面積比は、配線金属層11の全面積の2%〜10%の範囲内に分布していた。
一方、実施例においては、100個の半導体チップのうち、3個の半導体チップで配線金属層11の剥離が生じていたが、これら配線金属層11の剥離が生じていた3個の半導体チップにおいて、各半導体チップの配線金属層11の剥離部分の面積比は、比較例よりも小さく、配線金属層11の全面積の2%の範囲内に収まることが確認された。
(検証2)
次に、実施例および比較例ともに配線金属層11の剥離が生じたすべての半導体チップについて、光学顕微鏡により配線金属層11の剥離が生じている箇所を詳細に観察した。その結果、比較例では、次の3箇所で配線金属層11の剥離が生じていることが確認された。第1の箇所は、オーミック電極7と配線金属層11との界面である。第2の箇所は、オーミック電極7の内部である。すなわち、配線金属層11の下層であるオーミック電極7の一部とともに配線金属層11が剥離している。第3の箇所は、ダイシング時のチップ欠け(チッピング)に起因する例えばチップ端部である。すなわち、チップとともに配線金属層11が欠けている。
配線金属層11の剥離が生じていた23個の半導体チップのうち、上記第1〜3の箇所で配線金属層11の剥離が生じていた半導体チップの個数は、それぞれ次の通りである。上記第1の箇所での配線金属層11の剥離は、7個の半導体チップで確認された。上記第2の箇所での配線金属層11の剥離は、12個の半導体チップで確認された。上記第3の箇所での配線金属層11の剥離は、4個の半導体チップで確認された。比較例では、オーミック電極7中の炭素原子のピーク原子濃度が60atm%以上であるため(検証1参照)、オーミック電極7の表面または内部の遊離炭素を原因として上記第1の箇所または第2の箇所で配線金属層11の剥離が生じる。
一方、実施例においては、3個の半導体チップともに、ダイシング時のチップ欠けに起因するチップ端部で配線金属層11の剥離が生じており、比較例のように上記第1,2の箇所での配線金属層11の剥離は生じていなかった。これにより、オーミック電極7中の炭素原子のピーク原子濃度を60atm%未満にすることで(検証1参照)、オーミック電極7の表面または内部に偏析する遊離炭素を原因とする上記第1の箇所または第2の箇所での配線金属層11の剥離が生じないことが確認された。
また、実施例と比較例とでは、オーミック電極7を形成するための熱処理条件が異なるのみであるが、上記検証1,2に記載したように、実施例でのみ本発明の効果が得られるという異なる検証結果となった。このことから、オーミック電極7を形成するための熱処理条件を設定するにあたって関係してくる因子、すなわちオーミック電極7の材質や厚さ、およびオーミック電極7を形成するための熱処理条件のバランスをとることにより、オーミック電極7中の炭素原子のピーク原子濃度を60atm%未満にすることができることがわかる。
以上、説明したように、実施の形態1によれば、オーミック電極中の炭素原子のピーク原子濃度を60atm%未満にすることで、オーミック電極を形成する際に、オーミック電極の表面および内部に遊離炭素が増加することを防止することができる。これにより、オーミック電極の表面および内部に遊離炭素を含む副生成物が生成または偏析することを防止することができ、オーミック電極の脆化や剥離を防止することができる。また、実施の形態1によれば、オーミック電極7の厚さを100nm以上とすることにより、コンタクト抵抗の低い良好なオーミック電極を形成することができる。したがって、良好なオーミック特性を示し、かつ剥離が生じないオーミック電極を形成することができる。
(実施の形態2)
次に、実施の形態2にかかる半導体装置の製造方法について説明する。実施の形態2にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、n+型炭化珪素基板1の裏面に第1金属層として形成されたニッケル層と、第1金属層上に第1金属層と異なる電極材料を用いて形成された第2金属層とからなる積層膜をシリサイド化してオーミック電極7を形成する点である。第2金属層は、例えば、モリブデン(Mo)、タンタル(Ta)、チタンまたはクロム(Cr)からなる金属層、もしくはこれらの金属を1つ以上含む金属化合物層であるのがよい。
実施の形態2においては、熱処理により、第1金属層(ニッケル層)中のニッケル原子がn+型炭化珪素基板1中のシリコン原子と結合(ニッケル層とn+型炭化珪素基板1との反応)し、実施の形態1と同様にニッケルシリサイドからなるオーミック電極7が形成される。このとき、n+型炭化珪素基板1から遊離した余剰の炭素原子(遊離炭素)がオーミック電極7中に拡散するが、オーミック電極7中に拡散した炭素原子は第2金属層中の金属原子と結合して金属炭化物となる。すなわち、第1金属層および第2金属層が順に積層されてなる積層膜をシリサイド化してオーミック電極7を形成することにより、オーミック電極7中の遊離炭素を低減させることができる。これによって、より確実にオーミック電極7の脆化や剥離を防止することができる。
以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。
以上において本発明は種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や表面濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態においては、炭化珪素基板上に炭化珪素エピタキシャル層を堆積した炭化珪素エピタキシャル基板を用いた場合を例に説明しているが、これに限らず、例えばデバイスを構成するすべての領域が炭化珪素基板の内部に形成されたイオン注入領域であってもよい。また、上述した各実施の形態においては、炭化珪素基板の(000−1)面をおもて面とした場合を例に説明しているが、炭化珪素基板の(0001)面をおもて面としてもよい。また、上述した各実施の形態においては、炉アニールによってオーミック電極を形成する場合を例に説明しているが、これに限らず、例えばレーザーアニールやランプアニール、誘導加熱によってオーミック電極を形成してもよい。
また、上述した各実施の形態においては、ショットキーバリアダイオードを作製する場合を例に説明しているが、これに限らず、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)や、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)などを作製可能である。すなわち、本願発明は、炭化珪素基板のおもて面にオーミック電極を形成する場合にも適用可能である。また、本発明は、導電型を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素基板の表面にオーミック電極を備えた半導体装置に有用であり、特に炭化珪素基板の裏面にオーミック電極を備えたパワー半導体装置に適している。
1 n+型炭化珪素基板
2 n-型ドリフト層
3 チャネルストッパー用のn型領域
4 終端構造用のp型領域
5 FLR構造用のp型領域
6 フィールド酸化膜
7 オーミック電極
8 ショットキー電極
9 電極パッド
10 パッシベーション膜
11 配線金属層

Claims (3)

  1. 炭化珪素からなる半導体基板の表面にニッケルからなる金属層を形成する金属層形成工程と、
    熱処理により前記金属層と前記半導体基板とを反応させて、前記金属層と前記半導体基板との界面に、オーミック特性を示す電極を形成する熱処理工程と、
    を含み、
    前記電極の厚さは100nm以上であり、
    前記熱処理工程では、前記電極を形成する際に前記半導体基板から前記電極の内部に拡散された炭素原子の、前記電極の厚さ方向の原子濃度分布のピーク値を51atm%以上60atm%未満にし、
    前記金属層形成工程は、
    前記半導体基板の表面に、ニッケルからなる第1金属層を形成する工程と、
    前記第1金属層の表面に、モリブデン、タンタル、チタンおよびクロムのいずれか一つ以上の金属からなる第2金属層を形成する工程と、を含み、前記第1金属層および前記第2金属層が順に堆積されてなる前記金属層を形成することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記熱処理工程では、前記電極の内部に拡散された炭素原子の、前記電極の厚さ方向の原子濃度分布のピーク値を55atm%以上58atm%未満にすることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記金属層形成工程では、前記半導体基板の(0001)面に前記金属層を形成することを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。
JP2014074486A 2014-03-31 2014-03-31 炭化珪素半導体装置の製造方法 Active JP6160541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014074486A JP6160541B2 (ja) 2014-03-31 2014-03-31 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014074486A JP6160541B2 (ja) 2014-03-31 2014-03-31 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015198131A JP2015198131A (ja) 2015-11-09
JP6160541B2 true JP6160541B2 (ja) 2017-07-12

Family

ID=54547666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014074486A Active JP6160541B2 (ja) 2014-03-31 2014-03-31 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6160541B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6808952B2 (ja) * 2016-03-16 2021-01-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2018107378A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
KR20180124459A (ko) * 2017-05-12 2018-11-21 한국전기연구원 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671314B2 (ja) * 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型fet又は接合型sitのオーミック電極構造体の製造方法、及び半導体装置の製造方法
US7829374B2 (en) * 2007-07-20 2010-11-09 Panasonic Corporation Silicon carbide semiconductor device and method for manufacturing the same
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP5561343B2 (ja) * 2012-11-05 2014-07-30 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015198131A (ja) 2015-11-09

Similar Documents

Publication Publication Date Title
JP4690485B2 (ja) 半導体素子の製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2013146326A1 (ja) 炭化珪素半導体デバイス
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
JP6922202B2 (ja) 半導体装置および半導体装置の製造方法
JP6387791B2 (ja) 半導体装置の製造方法
WO2013146328A1 (ja) 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP2017168602A (ja) 半導体装置および半導体装置の製造方法
JP2021044272A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JPWO2015033740A1 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JPWO2015155806A1 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JPWO2015159437A1 (ja) 半導体装置の製造方法
JP2015065316A (ja) 炭化珪素半導体装置の製造方法
JP5995701B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP2022007318A (ja) 半導体装置およびその製造方法
JP6724444B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250