WO2013150889A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2013150889A1
WO2013150889A1 PCT/JP2013/057741 JP2013057741W WO2013150889A1 WO 2013150889 A1 WO2013150889 A1 WO 2013150889A1 JP 2013057741 W JP2013057741 W JP 2013057741W WO 2013150889 A1 WO2013150889 A1 WO 2013150889A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
nickel
semiconductor device
manufacturing
carbide semiconductor
Prior art date
Application number
PCT/JP2013/057741
Other languages
English (en)
French (fr)
Inventor
民雅 呂
伸一 仲俣
明将 木下
福田　憲司
Original Assignee
富士電機株式会社
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社, 独立行政法人産業技術総合研究所 filed Critical 富士電機株式会社
Priority to US14/390,715 priority Critical patent/US9281194B2/en
Priority to DE112013001927.2T priority patent/DE112013001927T5/de
Priority to CN201380018024.3A priority patent/CN104303269B/zh
Publication of WO2013150889A1 publication Critical patent/WO2013150889A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device, and more particularly to a method for manufacturing an ohmic electrode of a silicon carbide semiconductor device.
  • silicon power devices Conventionally, for the purpose of controlling high frequency and high power, the performance of power devices using silicon (Si) substrates (hereinafter referred to as silicon power devices) has been improved. However, since silicon power devices cannot be used at high temperatures, application of new semiconductor materials is being studied in response to the demand for higher performance power devices.
  • Silicon carbide has a wide band gap of about 3 times that of silicon, so it has excellent controllability of electrical conductivity at high temperatures, and has a breakdown voltage that is about an order of magnitude higher than that of silicon. It can be applied as a substrate material. Furthermore, since silicon carbide has an electron saturation drift velocity about twice that of silicon, it can be applied to a high-frequency and high-power control element.
  • the present invention relates to a technology for forming a back electrode of a power device using a silicon carbide substrate, by reacting silicon in a silicon carbide substrate with nickel in a nickel (Ni) film to form a reaction layer made of nickel silicide.
  • a method for obtaining ohmic characteristics between a silicon substrate and a nickel film is known.
  • the free carbon (C) segregated on the surface of the ohmic electrode reduces the adhesion with the wiring metal layer formed on the ohmic electrode, and the wiring metal layer is easily peeled off. There was a problem. In order to solve this problem, the following methods have been proposed.
  • the first surface of a silicon carbide substrate is made of any one of titanium (Ti), tantalum (Ta), and tungsten (W) on a first metal film made of nickel or a nickel alloy.
  • a method of forming a second metal film and performing a heat treatment is disclosed. According to this method, carbon liberated by the formation of nickel silicide reacts with the second metal film to generate carbides, so that segregation of carbon components on the metal film surface can be prevented, and ohmic electrodes and wirings can be prevented. It describes that peeling from the metal layer can be prevented.
  • the present invention provides a method for manufacturing a silicon carbide semiconductor device capable of improving the usage efficiency of a target with a uniform film thickness and no peeling when forming an ohmic electrode.
  • the purpose is to provide.
  • a method for manufacturing a silicon carbide semiconductor device has the following characteristics.
  • An ohmic metal film is formed on a silicon carbide substrate by sputtering a target made of a mixture or alloy in which nickel and a metal that reduces the magnetic permeability of nickel and generates a carbide are adjusted to a predetermined composition ratio To do. Then, the ohmic metal film is heat treated and fired.
  • a method for manufacturing a silicon carbide semiconductor device has the following characteristics.
  • An epitaxial layer is grown on the first main surface of the silicon carbide substrate.
  • the second main surface of the silicon carbide substrate is sputtered with a target made of a mixture or alloy in which nickel and a metal that reduces the magnetic permeability of nickel and generates carbides are adjusted to a predetermined composition ratio.
  • a target made of a mixture or alloy in which nickel and a metal that reduces the magnetic permeability of nickel and generates carbides are adjusted to a predetermined composition ratio.
  • an ohmic metal film is formed on the silicon carbide substrate. Further, the ohmic metal film is subjected to heat treatment and fired.
  • the method for manufacturing a silicon carbide semiconductor device according to the present invention is the above-described invention, wherein the metal that reduces the magnetic permeability of nickel and generates carbides is molybdenum, tungsten, tantalum, vanadium, zirconium, titanium, chromium, and aluminum. It is characterized by being one or more selected metals.
  • the metal that reduces the magnetic permeability of nickel and generates carbide is titanium, and the titanium ratio in the target is 8 at% or more and 50 at% or less. It is characterized by being.
  • the method for manufacturing a silicon carbide semiconductor device according to the present invention is characterized in that, in the above-described invention, a temperature for performing the heat treatment is 1050 ° C. or more.
  • an ohmic electrode having a uniform film thickness and no peeling can be formed on a silicon carbide substrate. Moreover, the usage efficiency of the target can be improved. Furthermore, according to the present invention described above, the nickel: titanium composition ratio of the ohmic electrode material is accurately controlled to suppress the deposition of carbon on the ohmic electrode layer surface, which causes electrode peeling, and at the same time, increase in contact resistance. Excessive residual titanium can be suppressed.
  • the method for manufacturing a silicon carbide semiconductor device when forming an ohmic electrode, there is an effect that the film thickness is uniform, there is no peeling, and the use efficiency of the target can be improved.
  • FIG. 1 is a schematic cross-sectional view for illustrating a manufacturing process of a silicon carbide Schottky barrier diode according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view for illustrating a manufacturing process of the silicon carbide Schottky barrier diode according to the embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view for illustrating the manufacturing process of the silicon carbide Schottky barrier diode according to the embodiment of the present invention.
  • FIG. 4 is a schematic cross-sectional view for illustrating the manufacturing process of the silicon carbide Schottky barrier diode according to the embodiment of the present invention.
  • FIG. 1 is a schematic cross-sectional view for illustrating a manufacturing process of a silicon carbide Schottky barrier diode according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view for illustrating a manufacturing process of the silicon carbide Schottky barrier diode according to the embodiment of the present
  • FIG. 5 is a schematic cross-sectional view for illustrating the manufacturing process of the silicon carbide Schottky barrier diode according to the embodiment of the present invention.
  • FIG. 6 is a schematic cross-sectional view for illustrating a manufacturing step of the silicon carbide Schottky barrier diode according to the embodiment of the present invention.
  • FIG. 7 is a diagram showing the relationship between the ratio of the nickel to titanium ratio in the ohmic electrode and the adhesion of the electrode film, according to an example of the present invention.
  • FIG. 8 is a graph showing the relationship between the ratio of the nickel to titanium ratio in the ohmic electrode and the contact resistance according to the embodiment of the present invention.
  • FIG. 1 to 6 are schematic cross-sectional views for illustrating a manufacturing process of a silicon carbide Schottky barrier diode according to an embodiment of the present invention.
  • a high-concentration n-type silicon carbide substrate 1 having a (0001) plane with a thickness of 350 ⁇ m, for example, doped with nitrogen of 1 ⁇ 10 18 cm ⁇ 3 is prepared.
  • nitrogen of 1.8 ⁇ 10 16 cm ⁇ 3 is doped, and the low-concentration n-type silicon carbide drift layer having a thickness of 6 ⁇ m. 2 is deposited.
  • phosphorus (P) is implanted into the low concentration n-type silicon carbide drift layer 2 by an ion implantation method in order to form the n-type region 3 for the channel stopper.
  • phosphorus (P) is implanted into the low concentration n-type silicon carbide drift layer 2 by an ion implantation method in order to form the n-type region 3 for the channel stopper.
  • FIG. 3 in order to form the p-type region 4 for the termination structure and the p-type region 5 for the FLR (field limited ring) structure, for example, aluminum (Al) is implanted by an ion implantation method. .
  • phosphorus implanted to form the n-type region 3 for the channel stopper and aluminum implanted to form the p-type region 4 for the termination structure and the p-type region 5 for the FLR structure In order to activate, an activation process is performed in an argon (Ar) atmosphere for 240 seconds at a temperature of 1650 ° C., for example.
  • the temperature is increased at a temperature increase rate of, for example, 1 ° C./second, and held for 2 minutes after reaching a temperature of 1050 ° C. or higher, for example, 1100 ° C.
  • RTA rapid thermal treatment
  • the first metal layer is baked and reacted with silicon in the high-concentration n-type silicon carbide substrate 1 to be silicided, and the second main surface of the high-concentration n-type silicon carbide substrate 1 has a low resistance.
  • An ohmic electrode 6 is formed.
  • an interlayer insulating film 7 is formed on the first main surface of the high-concentration n-type silicon carbide substrate 1, and the interlayer insulating film 7 is patterned to form a contact hole in which a portion where the Schottky electrode 8 is to be formed is opened. To do. Next, after forming a second metal layer by evaporating, for example, titanium on a portion where the Schottky electrode 8 is to be formed, the temperature is raised at a temperature rising time of, for example, 8 ° C./second, and after reaching 500 ° C., 5 Holding for a minute, the Schottky electrode 8 is formed.
  • the terminal portion of the Schottky electrode 8 is formed to extend on the p-type region 4 in order to operate the Schottky barrier diode as a high breakdown voltage element, and the end of the Schottky electrode 8 and the p-type region 4 are connected to each other. Make sure they overlap.
  • an electrode pad 9 made of, for example, aluminum-silicon is formed on the Schottky electrode 8 as a bonding electrode pad with a thickness of, for example, 5 ⁇ m, and extends from the interlayer insulating film 7 to the electrode pad 9.
  • a passivation film 10 made of polyimide is formed.
  • contaminants such as resist residue adhere to the surface of the ohmic electrode 6 through the many steps so far.
  • contaminants can be removed by treating the back surface by a reverse sputtering method in which ionized argon is collided to remove impurities.
  • a gold (Au) film is formed on the ohmic electrode 6 with a thickness of, for example, 200 nm.
  • the external electrode 11 is formed for connection to an external device with little resistance and no peeling.
  • the silicon carbide shot manufactured by changing the titanium ratio relative to nickel in the ohmic electrode 6 in the range of 0 to 60 at% was used.
  • FIG. 7 is a diagram showing the relationship between the ratio of the nickel to titanium ratio in the ohmic electrode and the adhesion of the electrode film, according to an example of the present invention.
  • the silicon carbide Schottky barrier diode having a titanium ratio of 8 to 50 at% in the ohmic electrode 6 no peeling of the external electrode 11 occurred.
  • FIG. 8 shows the result of the contact resistance measurement performed on the barrier diode.
  • FIG. 8 is a graph showing the relationship between the ratio of the nickel to titanium ratio in the ohmic electrode and the contact resistance according to the embodiment of the present invention. As can be seen from FIG. 8, the contact resistance increased when the ratio of titanium to nickel in the ohmic electrode 6 exceeded 50 at%.
  • the nickel: titanium composition ratio of the ohmic electrode material can be accurately controlled by using a target adjusted to a predetermined nickel: titanium composition ratio, carbon on the ohmic electrode layer surface that causes electrode peeling Precipitation can be suppressed. In addition, an increase in contact resistance due to excessive titanium remaining on the surface of the ohmic electrode layer can be suppressed.
  • FIGS. 1 to 6 The manufacturing process of the silicon carbide Schottky barrier diode disclosed in FIGS. 1 to 6 is illustrated for the purpose of understanding the present invention, and it goes without saying that the manufacturing conditions disclosed herein can be appropriately changed.
  • the (0001) plane is described as an example of the main surface of the high-concentration n-type silicon carbide substrate, but the (000-1) plane may be used as the main surface of the high-concentration n-type silicon carbide substrate. Good.
  • MOS gate insulating gate made of metal-oxide film-semiconductor
  • the silicon carbide Schottky barrier diode is exemplified as an embodiment and an example, and the manufacturing method thereof has been described in detail, but the present invention is not limited to the embodiment and the example, Various design changes can be made without departing from the spirit of the present invention.
  • the sputtering target is exemplified by adding nickel to the ferromagnetic material nickel to reduce the magnetic permeability, but other molybdenum (Mo), tungsten, and tantalum are added to the ferromagnetic material nickel.
  • Magnetic permeability may be reduced by adding materials such as vanadium (V), zirconium (Zr), chromium (Cr), and aluminum. These materials may be added in combination of two or more.
  • nickel which is a ferromagnetic material
  • titanium, molybdenum, tungsten, tantalum, vanadium, zirconium, chromium, and aluminum are added to reduce the magnetic permeability.
  • the uneven erosion of the target can be reduced, the uniformity of the ohmic electrode layer can be improved, and at the same time the use efficiency of the target can be improved.
  • the method for manufacturing a silicon carbide semiconductor device according to the present invention is useful for a power semiconductor device for high-frequency and high-power control that is used at high temperatures.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ニッケルと、ニッケルの透磁率を低減させるとともに炭化物を生成する金属とが、所定の組成比に調整された混合体あるいは合金からなるターゲットをスパッタすることにより、炭化珪素基板（１）上にオーミック金属膜を形成し、オーミック金属膜に熱処理を施し焼成することで炭化珪素半導体装置のオーミック電極（６）を製造する。これによって、膜厚が均一で剥離がなく、かつターゲットの使用効率を向上させることができる炭化珪素半導体装置のオーミック電極（６）を製造することができる。

Description

炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体装置の製造方法に関し、特に炭化珪素半導体装置のオーミック電極の製造方法に関するものである。
　従来、高周波、大電力の制御を目的として、シリコン（Ｓｉ）基板を用いたパワーデバイス（以下、シリコンパワーデバイスという）の高性能化が進められてきた。しかし、シリコンパワーデバイスは、高温の下で使用することができないことなどから、更に高性能のパワーデバイスを求める声に対して新しい半導体材料の適用が検討されている。
　炭化珪素（ＳｉＣ）は、シリコンの約３倍という広い禁制帯幅をもつことから高温での電気伝導度の制御性に優れ、またシリコンより約一桁大きい絶縁破壊電圧をもつことから高耐圧素子用の基板材料として適用可能である。さらに炭化珪素は、シリコンの約２倍の電子飽和ドリフト速度をもつことから、高周波かつ大電力の制御用の素子にも適用可能である。
　炭化珪素基板を用いたパワーデバイスの裏面電極を形成する技術に関し、炭化珪素基板中のシリコンとニッケル（Ｎｉ）膜中のニッケルとを反応させてニッケルシリサイドからなる反応層を形成することで、炭化珪素基板とニッケル膜とのオーミック特性を得る方法が知られている。しかし、この方法により形成されたオーミック電極では、オーミック電極表面に偏析した遊離炭素（Ｃ）によって、オーミック電極上に形成する配線金属層との密着性が低下し、配線金属層が剥離しやすくなるという問題があった。この問題を解決するため、以下の手法が提案されている。
　例えば、下記特許文献１には、炭化珪素基板の表面において、ニッケルもしくはニッケル合金からなる第一の金属膜上に、チタン（Ｔｉ）、タンタル（Ｔａ）もしくはタングステン（Ｗ）のいずれかからなる第二の金属膜を形成し、熱処理を行う方法が開示されている。この方法によれば、ニッケルシリサイドの生成により遊離した炭素が第二の金属膜と反応して炭化物を生成するため、金属膜表面に炭素成分が偏析することを防ぐことができ、オーミック電極と配線金属層との剥離を防ぐことができる旨が記載されている。
特開２００６－３４４６８８号公報
　しかしながら、上記特許文献１に記載された製造方法では、剥離の原因となる遊離炭素の偏析と、第二の金属膜が過剰に残留することによる接触抵抗の増大とを同時に防ぐために、ニッケル膜と第二の金属膜との膜厚比率を高精度に制御する必要がある。金属膜の成膜に一般的に用いられるマグネトロンスパッタ法では、強磁性体であるニッケルの成膜を繰り返し行うことで、ターゲット外周部の漏洩磁力線が減少してエロージョンがターゲット中心部に集中し、膜厚均一性が悪化することが知られている。また、ターゲット外周部での堆積速度が減少する一方、ターゲット中央寄りに偏って堆積速度が増加するため、ターゲット寿命は短くなり、ターゲットの使用効率が悪くなるという問題も発生する。
　本発明は、上述した従来技術による問題点を解消するため、オーミック電極を形成するにあたって、膜厚が均一で剥離がなく、かつターゲットの使用効率を向上させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
　上記課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。ニッケルと、ニッケルの透磁率を低減させるとともに炭化物を生成する金属とが、所定の組成比に調整された混合体あるいは合金からなるターゲットをスパッタすることにより、炭化珪素基板上にオーミック金属膜を形成する。そして、前記オーミック金属膜に熱処理を施し焼成する。
　上記課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素基板の第一の主面にエピタキシャル層を成長させる。そして、前記炭化珪素基板の第二の主面にニッケルと、ニッケルの透磁率を低減させるとともに炭化物を生成する金属とが、所定の組成比に調整された混合体あるいは合金からなるターゲットをスパッタすることにより、前記炭化珪素基板上にオーミック金属膜を形成する。さらに、前記オーミック金属膜に熱処理を施し焼成する。
　この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ニッケルの透磁率を低減させるとともに炭化物を生成する金属は、モリブデン、タングステン、タンタル、バナジウム、ジルコニウム、チタン、クロム、アルミニウムから選定された１種又は２種以上の金属であることを特徴とする。
　この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ニッケルの透磁率を低減させるとともに炭化物を生成する金属がチタンであり、前記ターゲット中のチタン比率が８ａｔ％以上５０ａｔ％以下であることを特徴とする。
　この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱処理を施す温度が１０５０℃以上であることを特徴とする。
　上述した本発明によれば、膜厚が均一で剥離のないオーミック電極を炭化珪素基板上に形成することができる。また、ターゲットの使用効率を向上させることができる。さらに、上述した本発明によれば、オーミック電極材料のニッケル：チタン組成比を精度よく制御し、電極の剥離の原因となるオーミック電極層表面の炭素の析出を抑制すると同時に、接触抵抗増大の原因となるチタンの過剰な残留を抑制することができる。
　本発明にかかる炭化珪素半導体装置の製造方法によれば、オーミック電極を形成するにあたって、膜厚が均一で剥離がなく、かつターゲットの使用効率を向上させることができるという効果を奏する。
図１は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。 図２は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。 図３は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。 図４は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。 図５は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。 図６は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。 図７は、本発明の実施例に係る、オーミック電極中のニッケル対チタン比率の割合と電極膜の密着性の関係を表した図である。 図８は、本発明の実施例に係る、オーミック電極中のニッケル対チタン比率の割合と接触抵抗の関係を表した図である。
　以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎ又はｐを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　本発明の実施の形態に係る炭化珪素半導体装置の製造方法を、炭化珪素ショットキーバリアダイオードの製造方法を例示して、以下詳細に説明する。
　図１～６は、本発明の実施の形態に係る、炭化珪素ショットキーバリアダイオードの製造工程を説明するための断面模式図である。まず、図１に示すように、例えば１×１０18ｃｍ-3の窒素がドーピングされた、厚さが３５０μｍの（０００１）面を有する高濃度ｎ型炭化珪素基板１を用意する。次に、高濃度ｎ型炭化珪素基板１の第一の主面上に、例えば１．８×１０16ｃｍ-3の窒素がドーピングされた、厚さが６μｍの低濃度ｎ型炭化珪素ドリフト層２を堆積する。
　次に、図２に示すように、低濃度ｎ型炭化珪素ドリフト層２に、チャンネルストッパー用のｎ型領域３を形成するためにイオン注入法により例えばリン（Ｐ）を注入する。次に、図３に示すように、終端構造用のｐ型領域４とＦＬＲ（フィールドリミテッドリング）構造用のｐ型領域５を形成するために、イオン注入法により例えばアルミニウム（Ａｌ）を注入する。次に、チャンネルストッパー用のｎ型領域３を形成するために注入されたリンと、終端構造用のｐ型領域４およびＦＬＲ構造用のｐ型領域５を形成するために注入されたアルミニウムとを活性化するために、アルゴン（Ａｒ）雰囲気中において、例えば１６５０℃の温度で２４０秒間の活性化処理を行う。
　次に、図４に示すように、高濃度ｎ型炭化珪素基板１の第二の主面上に、ニッケル：チタン＝８０：２０（ａｔ％）からなる混合体あるいは合金によるスパッタリングターゲットを、マグネトロンスパッタ法にて真空中でスパッタし、第一の金属膜を８０ｎｍ堆積させる。
　この後、急速加熱処理（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）装置を用いて、例えば１℃／秒の昇温速度で昇温し、１０５０℃以上の温度、例えば１１００℃に到達後２分間保持する。これにより、第一の金属層が焼成されて、高濃度ｎ型炭化珪素基板１中のシリコンと反応してシリサイド化され、高濃度ｎ型炭化珪素基板１の第二の主面に低抵抗のオーミック電極６が形成される。
　さらに、前記高濃度ｎ型炭化珪素基板１の第一の主面上に層間絶縁膜７を形成し、層間絶縁膜７をパターニングしてショットキー電極８を形成する部分が開口するコンタクトホールを形成する。次に、ショットキー電極８を形成する部分に、例えばチタンを蒸着することで第二の金属層を形成した後、例えば８℃／秒の昇温時間で昇温し、５００℃に到達後５分間保持してショットキー電極８を形成する。ショットキー電極８の終端部分は、ショットキーバリアダイオードを高耐圧素子として動作させるためにｐ型領域４上に延在するように形成し、ショットキー電極８の端部とｐ型領域４とが重なるようにする。
　次に、図５に示すように、ショットキー電極８上に、ボンディング用電極パットとして例えばアルミニウム－シリコンからなる電極パッド９を例えば５μｍの厚さで形成し、層間絶縁膜７から電極パッド９にわたってポリイミドからなるパッシベーション膜１０を形成する。
　図には示していないが、ここまでの多数の工程を経る中で、オーミック電極６表面に例えばレジスト残滓などの汚染物質が付着する。このような汚染物質は、イオン化したアルゴンを衝突させて不純物除去する逆スパッタ法で裏面を処理することで除去することができる。
　次に、図６に示すように、オーミック電極６上に金（Ａｕ）膜を例えば２００ｎｍの厚さで形成する。これにより、剥離がなく抵抗の少ない外部装置と接続するための外部電極１１が形成される。
　ここで、図１～６に示す実施の形態にかかる炭化珪素半導体装置の製造方法を用いて、オーミック電極６中のニッケルに対するチタン比率を０～６０ａｔ％の範囲で変化させて製造した炭化珪素ショットキーバリアダイオード（以下、実施例とする）に対し、剥離耐久性試験を行った。
　具体的には、オーミック電極６中のニッケルに対するチタン比率の条件ごとに１０個の炭化珪素ショットキーバリアダイオードを用意し、ダイオードの外部電極１１の表面を覆うようにスコッチテープを密着させた後、スコッチテープによって外部電極１１を剥がし取るという試験を１０回ずつ行った結果を図７に示す。図７は、本発明の実施例に係る、オーミック電極中のニッケル対チタン比率の割合と電極膜の密着性の関係を表した図である。図７から分かるように、オーミック電極６中のニッケルに対するチタン比率が８～５０ａｔ％の炭化珪素ショットキーバリアダイオードにおいては、外部電極１１の剥離が発生しなかった。
　さらに、図１～６に示す実施の形態にかかる炭化珪素半導体装置の製造方法を用いて、オーミック電極６中のニッケルに対するチタン比率を０～６０ａｔ％の範囲で変化させて製造した炭化珪素ショットキーバリアダイオードに対し、接触抵抗測定を行った結果を図８に示す。図８は、本発明の実施例に係る、オーミック電極中のニッケル対チタン比率の割合と接触抵抗の関係を表した図である。図８から分かるように、オーミック電極６中のニッケルに対するチタン比率が５０ａｔ％を超えると接触抵抗が増大した。
　このように、所定のニッケル：チタン組成比に調整されたターゲットを使用することでオーミック電極材料のニッケル：チタン組成比を精度よく制御できるため、電極の剥離の原因となるオーミック電極層表面の炭素の析出を抑制することができる。また、オーミック電極層表面にチタンが過剰に残留することによる接触抵抗の増大を抑制することができる。
　図１～６で開示した炭化珪素ショットキーバリアダイオードの製造工程は、本願発明の理解のために例示したものであり、ここに開示された製造条件は適宜変更可能であることはいうまでもない。また、実施の形態では、高濃度ｎ型炭化珪素基板の主面として（０００１）面を例に述べたが、高濃度ｎ型炭化珪素基板の主面として（０００－１）面を用いてもよい。
　さらに、実施の形態では炭化珪素ショットキーバリアダイオードを製造する場合について述べたが、高濃度ｎ型炭化珪素基板の主面上に他のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造等の半導体装置が形成された炭化珪素半導体装置のオーミック電極の製造に適用することが可能である。
　すなわち、本明細書では、炭化珪素ショットキーバリアダイオードを実施の形態および実施例として例示しその製造方法を詳述したが、本発明は前記実施の形態および実施例に限定されるものではなく、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
　例えば、実施例では、スパッタリングターゲットとして、強磁性材料であるニッケルに透磁率を低減させるためにチタン添加したものを例示したが、強磁性材料であるニッケルに他のモリブデン（Ｍｏ）、タングステン、タンタル、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、アルミニウムのような材料を添加して透磁率を低減させてもよい。また、これらの材料を２種以上組み合わせて添加してもよい。
　以上説明したように、本発明によれば、強磁性材料であるニッケルに透磁率を低減させるためにチタン、モリブデン、タングステン、タンタル、バナジウム、ジルコニウム、クロム、アルミニウムを添加して透磁率を低減させたスパッタリングターゲットを用いることで、ターゲットのエロージョンの偏りを低減させ、オーミック電極層の均一性を向上させると同時にターゲットの使用効率を向上させることができる。
　以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、高温の下で使用され、高周波かつ大電力の制御用のパワー半導体装置に有用である。
　１　高濃度ｎ型炭化珪素基板
　２　低濃度ｎ型炭化珪素ドリフト層
　３　ｎ型領域
　４　ｐ型領域（終端）
　５　ｐ型領域（ＦＬＲ）
　６　オーミック電極
　７　層間絶縁膜
　８　ショットキー電極
　９　電極パッド
　１０　パッシベーション膜
　１１　外部電極

Claims (5)

  1. 　ニッケルと、ニッケルの透磁率を低減させるとともに炭化物を生成する金属とが、所定の組成比に調整された混合体あるいは合金からなるターゲットをスパッタすることにより、炭化珪素基板上にオーミック金属膜を形成する工程と、
    　前記オーミック金属膜に熱処理を施し焼成する工程と、
    　を含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 　炭化珪素基板の第一の主面にエピタキシャル層を成長させる工程と、
    　前記炭化珪素基板の第二の主面にニッケルと、ニッケルの透磁率を低減させるとともに炭化物を生成する金属とが、所定の組成比に調整された混合体あるいは合金からなるターゲットをスパッタすることにより、前記炭化珪素基板上にオーミック金属膜を形成する工程と、
    　前記オーミック金属膜に熱処理を施し焼成する工程と、
    　を含むことを特徴とする炭化珪素半導体装置の製造方法。
  3. 　前記ニッケルの透磁率を低減させるとともに炭化物を生成する金属は、モリブデン、タングステン、タンタル、バナジウム、ジルコニウム、チタン、クロム、アルミニウムから選定された１種又は２種以上の金属であることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記ニッケルの透磁率を低減させるとともに炭化物を生成する金属がチタンであり、前記ターゲット中のチタン比率が８ａｔ％以上５０ａｔ％以下であることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
  5. 　前記熱処理を施す温度が１０５０℃以上であることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
PCT/JP2013/057741 2012-04-06 2013-03-18 炭化珪素半導体装置の製造方法 WO2013150889A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/390,715 US9281194B2 (en) 2012-04-06 2013-03-18 Fabrication method of silicon carbide semiconductor apparatus
DE112013001927.2T DE112013001927T5 (de) 2012-04-06 2013-03-18 Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
CN201380018024.3A CN104303269B (zh) 2012-04-06 2013-03-18 碳化硅半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-087726 2012-04-06
JP2012087726A JP2013219150A (ja) 2012-04-06 2012-04-06 炭化珪素半導体装置のオーミック電極の製造方法

Publications (1)

Publication Number Publication Date
WO2013150889A1 true WO2013150889A1 (ja) 2013-10-10

Family

ID=49300383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057741 WO2013150889A1 (ja) 2012-04-06 2013-03-18 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9281194B2 (ja)
JP (1) JP2013219150A (ja)
CN (1) CN104303269B (ja)
DE (1) DE112013001927T5 (ja)
WO (1) WO2013150889A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552993B2 (en) * 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
CN105874566B (zh) 2014-07-24 2019-04-05 富士电机株式会社 碳化硅半导体装置的制造方法
US10236370B2 (en) * 2015-09-15 2019-03-19 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power converter, three-phase motor system, automobile and railway vehicle
KR102315807B1 (ko) * 2015-09-25 2021-10-22 마테리온 코포레이션 솔더 부착을 갖는 인광체 요소를 사용하는 높은 광출력 광 변환 장치
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
JP6801200B2 (ja) * 2016-03-16 2020-12-16 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6808952B2 (ja) * 2016-03-16 2021-01-06 富士電機株式会社 炭化珪素半導体装置の製造方法
SE541291C2 (en) * 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
DE212020000212U1 (de) * 2019-04-19 2020-10-20 Rohm Co. Ltd. SiC-Halbleiterbauteil
CN110729361A (zh) * 2019-10-09 2020-01-24 杭州电子科技大学 一种具有MoC合金的肖特基势垒二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208438A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd ＳｉＣ半導体デバイス
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011165880A (ja) * 2010-02-09 2011-08-25 Showa Denko Kk 半導体装置および半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
WO2011115259A1 (ja) * 2010-03-19 2011-09-22 Jx日鉱日石金属株式会社 ニッケル合金スパッタリングターゲット、Ｎｉ合金薄膜及びニッケルシリサイド膜

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381473B2 (ja) * 1994-08-25 2003-02-24 セイコーエプソン株式会社 液体噴射ヘッド
JP2003213405A (ja) * 2002-01-18 2003-07-30 Nikko Materials Co Ltd 高純度ニッケル又はニッケル合金ターゲット及びその製造方法
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
JP4902210B2 (ja) 2005-02-01 2012-03-21 国立大学法人東北大学 垂直磁気記録媒体及びその製造方法並びに垂直磁気記録再生装置
JP4485570B2 (ja) * 2005-02-17 2010-06-23 日鉱金属株式会社 フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP4836769B2 (ja) * 2006-12-18 2011-12-14 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP2011149034A (ja) * 2009-12-22 2011-08-04 Toshiba Corp Ｎｉ合金スパッタリングターゲットおよびその製造方法並びに半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208438A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd ＳｉＣ半導体デバイス
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011165880A (ja) * 2010-02-09 2011-08-25 Showa Denko Kk 半導体装置および半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
WO2011115259A1 (ja) * 2010-03-19 2011-09-22 Jx日鉱日石金属株式会社 ニッケル合金スパッタリングターゲット、Ｎｉ合金薄膜及びニッケルシリサイド膜

Also Published As

Publication number Publication date
JP2013219150A (ja) 2013-10-24
CN104303269A (zh) 2015-01-21
US9281194B2 (en) 2016-03-08
US20150194313A1 (en) 2015-07-09
DE112013001927T5 (de) 2015-02-26
CN104303269B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US7935628B2 (en) Silicon carbide semiconductor device and method for producing the same
JP2008227174A (ja) Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
US9768260B2 (en) Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
JP2018098227A (ja) 半導体装置および半導体装置の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6060476B2 (ja) 電極形成方法
JP4501488B2 (ja) 炭化珪素半導体のオーミック電極及びその製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
US9741578B2 (en) Manufacturing method of semiconductor device
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP2008227405A (ja) ｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法
WO2013190901A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2015115374A (ja) 炭化珪素半導体装置の製造方法
JP2017168678A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13772949

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14390715

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130019272

Country of ref document: DE

Ref document number: 112013001927

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13772949

Country of ref document: EP

Kind code of ref document: A1