JP6801200B2 - 炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP6801200B2 JP6801200B2 JP2016053117A JP2016053117A JP6801200B2 JP 6801200 B2 JP6801200 B2 JP 6801200B2 JP 2016053117 A JP2016053117 A JP 2016053117A JP 2016053117 A JP2016053117 A JP 2016053117A JP 6801200 B2 JP6801200 B2 JP 6801200B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- nickel
- carbide semiconductor
- contact hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 69
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 66
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 107
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000010410 layer Substances 0.000 claims description 54
- 229910052759 nickel Inorganic materials 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 14
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 13
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 29
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 238000000137 annealing Methods 0.000 description 15
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical compound OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- IZFOVFBRJMXESP-UHFFFAOYSA-N acetic acid;nitrous acid Chemical compound ON=O.CC(O)=O IZFOVFBRJMXESP-UHFFFAOYSA-N 0.000 description 1
- IZQZNLBFNMTRMF-UHFFFAOYSA-N acetic acid;phosphoric acid Chemical compound CC(O)=O.OP(O)(O)=O IZQZNLBFNMTRMF-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Description
この発明は、単結晶炭化珪素半導体素子に関し、特に、高耐圧縦型の炭化珪素半導体素子および炭化珪素半導体素子の製造方法に関する。
単結晶炭化珪素は、単結晶シリコンを大幅に上回るバンドギャップや破壊電界強度を有し、より低損失な素子、あるいは単体で耐圧１０ｋＶを超える超高耐圧半導体スイッチング素子を実現することができると期待されている。
炭化珪素半導体素子の製造プロセスでは、ウエハの表側にコンタクト（オーミック）電極を形成する際、金属薄膜を堆積し、アルゴンなどの不活性ガス中で、１０００℃程度の熱アニールを行うのが、最も簡便であるとされている。上記金属の材料としては、現在のところニッケル系が一般的である（例えば、下記非特許文献１参照。）。
熱アニールの際、層間絶縁膜に開口したコンタクトホール内の領域では、炭化珪素とニッケルが直接接触しており、炭化珪素に含まれるシリコンとニッケルが反応して、ニッケルシリサイドが生成され、低抵抗のコンタクト電極となる。
ニッケルの膜厚は、下地の炭化珪素に含まれるドーパントの濃度や、熱アニールの条件にもよるが、一般的には５０〜１００ｎｍ程度で充分とされる。しかし、このような範囲の膜厚でニッケルを堆積した場合、密度の低い、いわゆる「鬆が入った」状態になり易い特性がある。この場合、コンタクトホール内にのみコンタクト電極パターンを形成しようとしても、ウェットエッチング方式ではニッケル層のサイドエッチング量が膜厚の数倍に達し、仕上がり寸法の制御が難しい。また、ドライエッチング方式では、エッチング自体が極めて困難である。
このようなニッケルの特性を回避し、コンタクトホール内にのみ制御性良くコンタクト電極パターンを形成する手段としては、自己整合プロセスが有効である。簡易的な手法としては、コンタクトホール形成に用いたレジストパターンを、ニッケル堆積時のマスクとして再利用する、いわゆるリフトオフ法を用いることが多い（例えば、下記非特許文献２参照。）。
一方、大量生産で高度なプロセス安定性が要求される場合には、コンタクトホール形成後、基板表側の全面にニッケルを堆積し、熱アニールを行ってから、層間絶縁膜上の余分なニッケルを薬液で除去し、更に層間絶縁膜の最表面を薄くエッチングする、といった方式が用いられる（例えば、下記特許文献１参照。）。
佐治他：「金属−ＳｉＣの界面物性と接合特性」、電機学会研究会資料、電機材料研究会、ＥＦＭ−９０−２０、１９９０年
谷本智、「ＳｉＣパワーデバイスのためのオーミックコンタクト形成技術」、表面技術、Ｖｏｌ．５５、Ｎｏ．１、ｐ．２９（２００４年）
しかし、層間絶縁膜が薄いと、ニッケルとの反応量が無視できなくなり、最悪の場合、ニッケルが炭化珪素領域まで突き抜けてしまう異常（スパイク現象）が発生する。このため、層間絶縁膜の膜厚を一定値以下に抑えることは難しく、素子構造にゲート電極などの凹凸を含む場合、層間絶縁膜の巨視スケール（概ね高さ３００ｎｍ以上）の段差が強調される方へ向かうことを避けられない。配線層としてＡｌ−Ｓｉ合金などを堆積する際、こうした段差は結晶粒の異常成長やボイドの発生をもたらし、半導体素子の信頼性の低下に繋がる。
逆に、層間絶縁膜の膜厚を抑えたままで、上記スパイク現象を防ぐには、窒化チタンなどのバリアメタルを併用するのが効果的である。この点について、発明者が実際に素子構造を作製してみたところ、上記バリアメタルの直上で、本来のニッケルの融点（１４５５℃）より低いアニール温度でも、コンタクトホール内の炭化珪素と反応できなかった含ニッケル金属が流動体となった。
含ニッケル金属の流動体がバリアメタル上の全域に渡って点在すると、長径で２００〜６００ｎｍ程度、厚さで５０〜１００ｎｍ程度の粒状の凝集体が無数に生成され、表面構造の平坦性が悪化する。そして、配線層としてＡｌ−Ｓｉ合金などを堆積する際、結晶粒の異常成長やボイドの発生をもたらし、半導体素子の信頼性を低下させる、という新たな問題が確認された。
この問題は、高温環境下に置かれたニッケルが、バリアメタル中に含まれるチタンを取り込み、融点降下を起こすことが原因だと考えられる。そして、上記含ニッケル金属の凝集体が、バリアメタル上の全域に渡って点在すると、上記の巨視スケールの段差以外に、表面構造の微視スケール（概ね高さ１００ｎｍ以下）の平坦性を悪化させ、やはりＡｌ−Ｓｉ合金などを堆積する際、結晶粒の異常成長やボイドの発生をもたらすことになる。
本発明は、上記課題を解決するため、バリアメタル上にニッケルの微細な凝集体が存在せず、バリアメタルの平坦性を向上させることを目的とする。
また、この発明にかかる炭化珪素半導体素子の製造方法は、単結晶の炭化珪素半導体基板上にコンタクト電極を形成する炭化珪素半導体素子の製造方法において、前記炭化珪素半導体基板上の層間絶縁膜に開口したコンタクトホールの側壁を含む前記コンタクトホール外の領域に位置する前記層間絶縁膜をバリアメタルで覆う工程と、前記炭化珪素半導体基板上から前記バリアメタル上にかけてニッケルシリサイドの電極材料である、チタンを１５〜３０ａｔ％混合したニッケル合金で覆う工程と、前記炭化珪素半導体基板を１０００℃以上１４５５℃未満の温度で熱アニールし、前記コンタクトホールの内部にのみニッケルシリサイド層を形成し、かつ、前記コンタクトホール外の領域に、長径２００〜６００ｎｍ、厚さ５０〜１００ｎｍの粒状のニッケル金属の凝集体を点在させる工程と、その後、前記炭化珪素半導体基板をニッケルに対し溶解性を有する薬液に浸透させて、前記ニッケル金属の凝集体を溶解除去する工程と、前記バリアメタル上を金属電極で覆う工程と、をこの順で行うことを特徴とする。
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記薬液は、硝酸、塩酸、硫酸のいずれかを含むことを特徴とする。
上述した発明によれば、炭化珪素基板上に熱アニールでオーミック接合を形成した後、炭化珪素基板をリン硝酢酸などの薬液に浸漬し、バリアメタル上に残存していた含ニッケル金属の凝集体を除去する。この際、コンタクトホール内に形成されたニッケルシリサイドは、上記薬液に溶解せず、バリアメタル上に残存していた含ニッケル金属の凝集体のみを除去できる。これにより、コンタクト電極を残したまま、表面構造の平坦性を回復させることができる。
本発明によれば、バリアメタル上にニッケルの微細な凝集体が存在せず、バリアメタルの平坦性を向上できるようになる。
（実施の形態）
以下、本発明による炭化珪素半導体素子の好適な実施の形態を、図面を参照しながら詳細に説明する。ここではコンタクト電極の材料として純ニッケルを、バリアメタルの材料として窒化チタンを用いるものとする。
以下、本発明による炭化珪素半導体素子の好適な実施の形態を、図面を参照しながら詳細に説明する。ここではコンタクト電極の材料として純ニッケルを、バリアメタルの材料として窒化チタンを用いるものとする。
図１〜図５は、実施の形態にかかる炭化珪素半導体素子の各製造工程を示す断面図である。ｎ型炭化珪素基板１上に形成した表面構造を各製造工程で断面方向から見た模式図を示す。また、下記の手順１〜手順５はそれぞれ、図１〜図５の各番号と対応している。
〔手順１〕
図１には、ｎ型炭化珪素基板１にデバイス構造を形成し、高濃度イオン注入領域の直上にコンタクトホール５を形成した状態を示す。図１に示すように、薬液洗浄やプラズマエッチングなどの方法で清浄化された単結晶ｎ型炭化珪素基板１の上に、ｎ型ドリフト層２、高濃度イオン注入領域３を順次形成し、層間絶縁膜４で密封した後、高濃度イオン注入領域３の直上にコンタクトホール５を開口する。パターン形成やマスク合わせの手法は自明であるため、説明および図示を省略する。
図１には、ｎ型炭化珪素基板１にデバイス構造を形成し、高濃度イオン注入領域の直上にコンタクトホール５を形成した状態を示す。図１に示すように、薬液洗浄やプラズマエッチングなどの方法で清浄化された単結晶ｎ型炭化珪素基板１の上に、ｎ型ドリフト層２、高濃度イオン注入領域３を順次形成し、層間絶縁膜４で密封した後、高濃度イオン注入領域３の直上にコンタクトホール５を開口する。パターン形成やマスク合わせの手法は自明であるため、説明および図示を省略する。
〔手順２〕
図２には、コンタクトホール５の側壁を含む、コンタクトホール５外の領域に、窒化チタン層６を形成した状態を示す。図２に示すように、コンタクトホール５の側壁を含む、コンタクトホール５よりも外側の領域（層間絶縁膜４の表面を含む）を、バリアメタルとして好適な窒化チタン層６で保護する。コンタクトホール５内の領域は、ドライエッチングなどの手法で開口し、高濃度イオン注入領域３を露出させておく。パターン形成やマスク合わせの手法については、手順１と同様、説明および図示を省略する。バリアメタルとしては、チタンの他に、ジルコニウム、タンタルおよびタングステンの内、いずれか１種類以上を含む窒化物とする。
図２には、コンタクトホール５の側壁を含む、コンタクトホール５外の領域に、窒化チタン層６を形成した状態を示す。図２に示すように、コンタクトホール５の側壁を含む、コンタクトホール５よりも外側の領域（層間絶縁膜４の表面を含む）を、バリアメタルとして好適な窒化チタン層６で保護する。コンタクトホール５内の領域は、ドライエッチングなどの手法で開口し、高濃度イオン注入領域３を露出させておく。パターン形成やマスク合わせの手法については、手順１と同様、説明および図示を省略する。バリアメタルとしては、チタンの他に、ジルコニウム、タンタルおよびタングステンの内、いずれか１種類以上を含む窒化物とする。
〔手順３〕
図３には、表面構造全域にニッケル層７を堆積した状態を示す。図３に示すように、コンタクトホール５と窒化チタン層６の表面を含む表面構造全域に、ニッケル層７を堆積する。ニッケル層７の堆積の手法としては、蒸着やスパッタを用いることができ、特にスパッタ法が膜厚均一性に優れるため好適である。ニッケル層７としては、純ニッケルに限らず、例えば、遊離カーボンの発生を抑える目的で、チタンを１５〜３０ａｔ％程度混合したニッケル合金としても良い。
図３には、表面構造全域にニッケル層７を堆積した状態を示す。図３に示すように、コンタクトホール５と窒化チタン層６の表面を含む表面構造全域に、ニッケル層７を堆積する。ニッケル層７の堆積の手法としては、蒸着やスパッタを用いることができ、特にスパッタ法が膜厚均一性に優れるため好適である。ニッケル層７としては、純ニッケルに限らず、例えば、遊離カーボンの発生を抑える目的で、チタンを１５〜３０ａｔ％程度混合したニッケル合金としても良い。
なお、図示しないが、縦型半導体素子の場合は、基板裏面側にもコンタクト電極が必要となるため、表面側と同様、この段階でｎ型炭化珪素基板１の裏面側にもニッケルなどの金属を堆積する。
〔手順４〕
手順３までの表面構造を形成したｎ型炭化珪素基板１をアニール炉に導入し、アルゴンや窒素などの不活性ガス雰囲気中で熱アニールを行う。このアニールにより、コンタクトホール５の内部では、ニッケル層７と炭化珪素中に含まれるシリコンとが反応し、ニッケルシリサイド層８が生成される。
手順３までの表面構造を形成したｎ型炭化珪素基板１をアニール炉に導入し、アルゴンや窒素などの不活性ガス雰囲気中で熱アニールを行う。このアニールにより、コンタクトホール５の内部では、ニッケル層７と炭化珪素中に含まれるシリコンとが反応し、ニッケルシリサイド層８が生成される。
一方、コンタクトホール５の外側では、ニッケル層７が窒化チタン層６によって層間絶縁膜４と隔てられているため、シリサイド化は起こらない。但し、本来のニッケルの融点（１４５５℃）より低い、１０００℃程度で熱アニールを行っても、窒化チタン層６の直上ではニッケルの流動化が起こり、含ニッケル金属凝集体９が点在した状態へと変化する。
図４には、熱アニールを行い、コンタクトホール５内ではニッケルシリサイド層８が形成され、コンタクトホール５外では含ニッケル金属の凝集体９が点在している状態を示す。図４に示すように、含ニッケル金属凝集体９の大きさは、熱アニールの条件や表面構造の巨視スケールの段差の有無によって多少変動するが、長径２００〜６００ｎｍ程度、厚さ５０〜１００ｎｍ程度の粒状となる。また、凝集体同士の間隔は、凝集体それ自身の長径とほぼ同程度である。
〔手順５〕
次に、熱アニール後のｎ型炭化珪素基板１を、硝酸、塩酸、硫酸のいずれかを含む薬液に浸漬する。ニッケルの溶解が可能な薬液であれば、上記成分以外には特に制限を設けないが、処理槽の共通化という観点からは、Ａｌ−Ｓｉ合金のパターン抜きに用いられるリン硝酸やリン硝酢酸が好適である。
次に、熱アニール後のｎ型炭化珪素基板１を、硝酸、塩酸、硫酸のいずれかを含む薬液に浸漬する。ニッケルの溶解が可能な薬液であれば、上記成分以外には特に制限を設けないが、処理槽の共通化という観点からは、Ａｌ−Ｓｉ合金のパターン抜きに用いられるリン硝酸やリン硝酢酸が好適である。
図５は、硝酸、塩酸、硫酸のいずれかを含む薬液によるウェットエッチングを行い、含ニッケル金属凝集体のみを除去した直後の状態を示す。図５に示すように、ｎ型炭化珪素基板１を薬剤へ浸漬処理することで、ニッケルシリサイド層８は殆ど反応しないが、窒化チタン層６の直上に存在していた含ニッケル金属凝集体９は速やかに溶解除去される。これにより、表面構造の微視スケールの平坦性を、手順２の窒化チタン層６を堆積した直後と同等の水準まで回復させることができる。
従来のコンタクト電極形成工程では、１）熱アニール後に余剰ニッケルおよび層間絶縁膜最表層の除去を行う手法、あるいは２）窒化チタンなどのバリアメタルを併用する方法が採られていた。しかし、１）の手法では層間絶縁膜４を薄くすることができず、２）の手法ではバリアメタル（窒化チタン層６）上に含ニッケル金属凝集体９が多数点在する。そして、いずれも配線層（金属電極）としてＡｌ−Ｓｉ合金を堆積する際に、結晶粒の異常成長やボイドの発生を招くという問題があった。
これに対し、上述した本実施の形態によるコンタクト電極形成では、層間絶縁膜４の膜厚を抑えつつ、自己整合的なプロセスを実現し、かつ、含ニッケル金属凝集体９を除去してバリアメタルの表面構造の平坦性を回復させることが可能となる。
図５において、ニッケルシリサイド層８はコンタクトホール５内の炭化珪素基板（ｎ型ドリフト層２）上のみに形成されている。層間絶縁膜４上は、窒化チタン層６を介して、図示しないＡｌ−Ｓｉ合金などの金属電極で覆う。そして、コンタクトホール５内の領域でのみ、ニッケルシリサイドで構成された電極が炭化珪素基板（ｎ型ドリフト層２）上に設けられ、コンタクトホール５の側壁を含むコンタクトホール５外の領域では、層間絶縁膜４をバリアメタル（窒化チタン層６）とバリアメタル上を金属電極が覆い、バリアメタルと金属電極の間にニッケル金属凝集体９が介在しない構成とすることができた。
図５以降、炭化珪素基板１上には各種素子構造を構成することができ、これら各種の素子構造を有する炭化珪素半導体素子において、バリアメタル上の表面構造の平坦性を保持できる。これにより、例えば、バリアメタル上に配線層（金属電極）としてＡｌ−Ｓｉ合金を堆積する際に、結晶粒の異常成長やボイドの発生を招くことがなく、半導体素子の信頼性を向上させることができるようになる。
図６は、本発明の適用例としてプレーナＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。図６に示す例は、縦型のＭＯＳＦＥＴであり、ｎ+型炭化珪素基板３１のおもて面にはｎ型エピタキシャル層３２が形成される。ｎ型エピタキシャル層３２の不純物濃度は、ｎ+型炭化珪素基板３１の不純物濃度よりも低い。ｎ型エピタキシャル層３２の内部には、複数のｐ型領域３６が選択的に形成される。ｐ型領域３６は、ｎ型エピタキシャル層３２のｎ+型炭化珪素基板３１側に対して反対側の面に露出する。
ｎ型エピタキシャル層３２およびｐ型領域３６の表面にわたってｐ型領域３６より低濃度のｐ型ＳｉＣ層３７が形成される。ｐ型領域３６が形成されていないｎ型エピタキシャル層３２上のｐ型ＳｉＣ層３７に、深さ方向にｐ型ＳｉＣ層３７を貫通し、ｎ型エピタキシャル層３２に達するｎ型領域３３が形成される。ｎ型エピタキシャル層３２およびｎ型領域３３は、ｎ型ドリフト領域である。ｎ型領域３３の不純物濃度は、ｎ型エピタキシャル層３２よりも高いのが望ましい。
ｐ型ＳｉＣ層３７の内部には、互いに接するようにｎ+ソース領域３４およびｐ+型コンタクト領域３５が形成される。ｎ+ソース領域３４およびｐ+型コンタクト領域３５は、ｐ型ＳｉＣ層３７のｐ型領域３６側に対して反対側の面に露出する。ｎ+ソース領域３４は、ｎ型領域３３と離れて形成される。ｐ+型コンタクト領域３５は、ｎ+ソース領域３４のｎ型領域３３側に対して反対側に位置する。ｐ+型コンタクト領域３５の不純物濃度は、ｐ型ＳｉＣ層３７の不純物濃度よりも高い。
ｐ型ＳｉＣ層３７のｎ+ソース領域３４、ｐ+型コンタクト領域３５およびｎ型領域３３を除く部分は、ｐ型領域３６と共にｐ型ベース領域となる。ｎ+ソース領域３４とｐ+型コンタクト領域３５との表面には、ソース電極３８が形成される。隣り合うｎ+ソース領域３４の間のｐ型ＳｉＣ層３７とｎ型領域３３との表面には、ゲート絶縁膜１２を介してゲート電極１３が形成される。ゲート電極１３は、図示省略する層間絶縁膜によって、ソース電極３８と電気的に絶縁される。また、ｎ+型炭化珪素基板３１の裏面には、ｎ+型炭化珪素基板３１に接するドレイン電極３９が形成される。
図６に示したプレーナＭＯＳゲート構造を有する半導体装置においても、ｎ+ソース領域３４およびｐ+型コンタクト領域３５に接するＮｉ等のソース電極３８部分にコンタクトホールが形成され、ソース電極３８の側部に層間絶縁膜が設けられる。そして、コンタクトホールの側壁を含むコンタクトホール外の領域では、層間絶縁膜をバリアメタル（上記窒化チタン層６）とバリアメタル上を金属電極が覆い、バリアメタルと金属電極の間に上記ニッケル金属凝集体９が介在しない構成にできる。
本発明は、縦型のＭＯＳＦＥＴの素子構造以外にも横型のＭＯＳＦＥＴ等各種半導体装置に同様に適用することができる。
以上の実施の形態によれば、炭化珪素基板上に熱アニールでオーミック接合を形成した後、炭化珪素基板をリン硝酢酸などの薬液に浸漬し、バリアメタル上に残存していた含ニッケル金属の凝集体を除去する。この際、コンタクトホール内に形成されたニッケルシリサイドは、上記薬液に溶解せず、バリアメタル上に残存していた含ニッケル金属の凝集体のみを除去できる。これにより、コンタクト電極を残したまま、表面構造の平坦性を回復させることができる。
以上のように、本発明にかかる炭化珪素半導体素子および炭化珪素半導体素子の製造方法は、半導体材料として炭化珪素を用いた炭化珪素半導体素子に有用である。
１ ｎ型炭化珪素基板
２ ｎ型ドリフト層
３ 高濃度イオン注入領域
４ 層間絶縁膜
５ コンタクトホール
６ 窒化チタン層
７ ニッケル層
８ ニッケルシリサイド層
９ 含ニッケル金属凝集体
２ ｎ型ドリフト層
３ 高濃度イオン注入領域
４ 層間絶縁膜
５ コンタクトホール
６ 窒化チタン層
７ ニッケル層
８ ニッケルシリサイド層
９ 含ニッケル金属凝集体
Claims (2)
- 単結晶の炭化珪素半導体基板上にコンタクト電極を形成する炭化珪素半導体素子の製造方法において、
前記炭化珪素半導体基板上の層間絶縁膜に開口したコンタクトホールの側壁を含む前記コンタクトホール外の領域に位置する前記層間絶縁膜をバリアメタルで覆う工程と、
前記炭化珪素半導体基板上から前記バリアメタル上にかけてニッケルシリサイドの電極材料である、チタンを１５〜３０ａｔ％混合したニッケル合金で覆う工程と、
前記炭化珪素半導体基板を１０００℃以上１４５５℃未満の温度で熱アニールし、前記コンタクトホールの内部にのみニッケルシリサイド層を形成し、かつ、前記コンタクトホール外の領域に、長径２００〜６００ｎｍ、厚さ５０〜１００ｎｍの粒状のニッケル金属の凝集体を点在させる工程と、
その後、前記炭化珪素半導体基板をニッケルに対し溶解性を有する薬液に浸透させて、前記ニッケル金属の凝集体を溶解除去する工程と、
前記バリアメタル上を金属電極で覆う工程と、
をこの順で行うことを特徴とする炭化珪素半導体素子の製造方法。 - 前記薬液は、硝酸、塩酸、硫酸のいずれかを含むことを特徴とする、請求項１に記載の炭化珪素半導体素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016053117A JP6801200B2 (ja) | 2016-03-16 | 2016-03-16 | 炭化珪素半導体素子の製造方法 |
| US15/414,688 US20170271156A1 (en) | 2016-03-16 | 2017-01-25 | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| US16/710,668 US11557481B2 (en) | 2016-03-16 | 2019-12-11 | Contact to silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016053117A JP6801200B2 (ja) | 2016-03-16 | 2016-03-16 | 炭化珪素半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017168673A JP2017168673A (ja) | 2017-09-21 |
| JP6801200B2 true JP6801200B2 (ja) | 2020-12-16 |
Family
ID=59847237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016053117A Active JP6801200B2 (ja) | 2016-03-16 | 2016-03-16 | 炭化珪素半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20170271156A1 (ja) |
| JP (1) | JP6801200B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102452691B1 (ko) * | 2017-11-20 | 2022-10-11 | 현대자동차주식회사 | 전력반도체 소자 제조방법 및 전력반도체 소자 |
| JP7225873B2 (ja) * | 2019-02-07 | 2023-02-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7294097B2 (ja) | 2019-12-04 | 2023-06-20 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| US5925225A (en) * | 1997-03-27 | 1999-07-20 | Applied Materials, Inc. | Method of producing smooth titanium nitride films having low resistivity |
| CN1131548C (zh) * | 1997-04-04 | 2003-12-17 | 松下电器产业株式会社 | 半导体装置 |
| JP3888330B2 (ja) | 2003-04-23 | 2007-02-28 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4699812B2 (ja) * | 2005-06-07 | 2011-06-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP5344210B2 (ja) * | 2005-11-25 | 2013-11-20 | 独立行政法人物質・材料研究機構 | カーボンナノチューブの合成方法及び合成装置 |
| US7365009B2 (en) * | 2006-01-04 | 2008-04-29 | United Microelectronics Corp. | Structure of metal interconnect and fabrication method thereof |
| JP2012094555A (ja) * | 2009-02-18 | 2012-05-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2010238738A (ja) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP5694119B2 (ja) * | 2010-11-25 | 2015-04-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| JP6261155B2 (ja) * | 2012-02-20 | 2018-01-17 | 富士電機株式会社 | ＳｉＣ半導体デバイスの製造方法 |
| JP2013219150A (ja) | 2012-04-06 | 2013-10-24 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置のオーミック電極の製造方法 |
| JP6192190B2 (ja) | 2014-03-11 | 2017-09-06 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| CN103919479A (zh) * | 2014-04-04 | 2014-07-16 | 广东万事泰集团有限公司 | 设置单感温探头的智能锅具及一种煎烹食物的方法 |
| DE112014003614T5 (de) * | 2014-04-18 | 2016-04-28 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung |
-
2016
- 2016-03-16 JP JP2016053117A patent/JP6801200B2/ja active Active
-
2017
- 2017-01-25 US US15/414,688 patent/US20170271156A1/en not_active Abandoned
-
2019
- 2019-12-11 US US16/710,668 patent/US11557481B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017168673A (ja) | 2017-09-21 |
| US20170271156A1 (en) | 2017-09-21 |
| US20200118821A1 (en) | 2020-04-16 |
| US11557481B2 (en) | 2023-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150287598A1 (en) | Semiconductor device and method for manufacturing same | |
| US10600921B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US11557481B2 (en) | Contact to silicon carbide semiconductor device | |
| TWI620250B (zh) | 保護溝渠側壁以形成選擇性磊晶半導體材料 | |
| TW201308443A (zh) | 半導體裝置之製造方法 | |
| JP2005039257A (ja) | 半導体装置及びその製造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| US10755920B2 (en) | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus used for the method | |
| US8765562B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US10490673B2 (en) | Integration of graphene and boron nitride hetero-structure device | |
| JP2012231081A (ja) | 半導体装置の製造方法 | |
| JP6395299B2 (ja) | 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法 | |
| US10032894B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP4907401B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2004039946A (ja) | 半導体装置の製造方法 | |
| TW202044346A (zh) | 半導體裝置結構的製造方法 | |
| JP6696247B2 (ja) | 半導体装置の製造方法 | |
| JP6808952B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5037095B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP6853621B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2017108080A (ja) | 窒化物半導体装置の製造方法 | |
| JP6123617B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2023112681A (ja) | Ｈｅｍｔ装置のオーミックコンタクトの製造方法及びｈｅｍｔ装置 | |
| KR20180038852A (ko) | 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6801200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |