TW201308443A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201308443A
TW201308443A TW101124529A TW101124529A TW201308443A TW 201308443 A TW201308443 A TW 201308443A TW 101124529 A TW101124529 A TW 101124529A TW 101124529 A TW101124529 A TW 101124529A TW 201308443 A TW201308443 A TW 201308443A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
tantalum carbide
manufacturing
region
Prior art date
Application number
TW101124529A
Other languages
English (en)
Inventor
Takeyoshi Masuda
Tomoaki Hatayama
Original Assignee
Sumitomo Electric Industries
Nat Univ Corp Nara Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Nat Univ Corp Nara Inst filed Critical Sumitomo Electric Industries
Publication of TW201308443A publication Critical patent/TW201308443A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本發明之MOSFET(1)之製造方法包括如下步驟：將雜質導入至碳化矽層(10)；自導入有雜質之碳化矽層(10)之表層部選擇性地去除矽，藉此於表層部形成碳層(81)；及加熱形成有碳層(81)之碳化矽層(10)，藉此使上述雜質活化。

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法，更特定而言，本發明係關於一種可一面更確實地保護表面一面實施活化退火之半導體裝置之製造方法。
近年來，為了使半導體裝置之高耐壓化、低損耗化、及高溫環境下之使用等成為可能，作為構成半導體裝置之材料，正在推進碳化矽之採用。與一直以來被廣泛用作構成半導體裝置之材料之矽相比，碳化矽係帶隙較大之寬帶隙半導體。因此，藉由採用碳化矽作為構成半導體裝置之材料而可達成半導體裝置之高耐壓化、導通電阻之降低等。又，與採用矽作為材料之半導體裝置相比，採用碳化矽作為材料之半導體裝置亦具有於高溫環境下使用時之特性之降低較小之優點。
將此種碳化矽用作材料之半導體裝置之製造製程中，有時採用如下步驟：藉由離子注入等而將雜質導入至碳化矽層中，其後藉由實施活化退火而形成導電型與周圍區域不同之區域。而且，該活化退火係以超過1500℃之高溫實施。因此，自抑制表面粗糙等之觀點出發，提出於表面沈積有保護膜之狀態下實施退火之製程(例如，參照日本專利特開2001-68428號公報(專利文獻1)及日本專利特開2005-353771號公報(專利文獻2))。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2001-68428號公報
[專利文獻2]日本專利特開2005-353771號公報
然而，於在碳化矽層上配置有與碳化矽為不同材質之保護膜之情形時，有因碳化矽層與保護膜之線膨脹係數之差等而引起於活化退火之升溫過程中於保護膜產生斷裂等缺陷之虞。其結果，可能產生碳化矽層之表面未受到充分保護之問題。
本發明係為了應對上述問題而完成者，其目的在於提供一種可一面更確實地保護表面一面實施活化退火之半導體裝置之製造方法。
本發明之半導體裝置之製造方法包括如下步驟：將雜質導入至碳化矽層；自導入有雜質之碳化矽層之表層部選擇性地去除矽，藉此於表層部形成碳層；及加熱形成有碳層之碳化矽層，藉此使雜質活化。
本發明之半導體裝置之製造方法中，自碳化矽層之表層部選擇性地去除矽，藉此於表層部形成作為保護膜而發揮功能之碳層。即，藉由自碳化矽層之表層部去除矽而使該表層部變質為作為保護膜之碳層。因此，與在碳化矽層上重新形成保護膜之先前之製程相比，可抑制因碳化矽層與保護膜之線膨脹係數之差等而引起之保護膜斷裂等缺陷。 其結果，根據本發明之半導體裝置之製造方法，可一面更確實地保護表面一面實施活化退火。
此處，所謂自碳化矽層之表層部選擇性地去除矽之狀態，係指與構成碳化矽之碳原子相比矽原子較多地脫離之狀態，本發明中較佳為矽原子以碳原子之10倍以上之比例脫離。
上述半導體裝置之製造方法中，於形成碳層之步驟中，亦可藉由使鹵元素與矽反應而選擇性地去除矽。藉此，可使矽效率良好地脫離。
上述半導體裝置之製造方法中，於形成碳層之步驟中，亦可於包含含有鹵元素之氣體之環境中加熱碳化矽層，藉此選擇性地去除矽。又，於上述半導體裝置之製造方法中，亦可於形成碳層之步驟中，將碳化矽層保持於含有鹵元素之電漿中，藉此選擇性地去除矽。
根據上述方法，可較容易地藉由使用鹵元素去除矽而達成碳膜之形成。此處，作為含有鹵元素之氣體，可採用例如氯(Cl2)氣、氟(F2)氣、溴(Br2)氣、碘(I2)氣、氯化氫(HCl)氣體、三氯化硼(BCl3)氣體、六氟化硫(SF6)氣體、四氟化碳(CF4)氣體等。又，作為含有鹵元素之電漿，可採用例如含有選自由氯(Cl)、氟(F)、溴(Br)、碘(I)組成之群中之1種以上之元素的電漿。
上述半導體裝置之製造方法中，亦可更包括於使雜質活化之步驟之後，將碳層氧化而去除之步驟。藉此，可容易地去除碳層。再者，於碳層去除後必需實施碳化矽層之犧 牲氧化、或閘極氧化之情形時，亦可與上述將碳層經氧化而去除同時地實施該等處理。更具體而言，例如藉由於含氧之環境中實施加熱之熱處理而去除碳層，並維持原樣地於含氧之環境中保持碳化矽層，藉此實施犧牲氧化、閘極氧化等之碳化矽層之表面氧化處理。
上述半導體裝置之製造方法中，於使雜質活化之步驟中，可將碳化矽層加熱至1600℃以上且1900℃以下之溫度域。藉此，可使所導入之雜質充分活化。而且，即便於已實施上述高溫之熱處理之情形時，藉由本發明之半導體裝置之製造方法中所形成之碳膜，亦可充分地保護碳化矽層之表層部。
由以上說明而明確瞭解，根據本發明之半導體裝置之製造方法，可一面更確實地保護表面一面實施活化退火。
以下，根據圖式說明本發明之實施形態。再者，以下之圖式中對於相同或相當之部分標示相同之參照符號，不重複其說明。又，本說明書中，分別以[ ]表示個別方位，以< >表示集合方位，以( )表示個別面，以{ }表示集合面。又，關於負指數，於結晶學上，將「-」(橫槓)附加於數字上，但本說明書中，於數字之前附加負號。
首先，作為本發明之一實施形態，對半導體裝置即溝槽型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)及其製造方法進行說明。 參照圖1，MOSFET1包括：導電型為n型(第1導電型)之碳化矽基板11；包含碳化矽且導電型為n型之漂移層12；導電型為p型(第2導電型)之p型主體區域14；導電型為n型之n+區域15；及導電型為p型之p+區域16。碳化矽基板11、漂移層12、p型主體區域14、n+區域15及p+區域16構成碳化矽層10。
漂移層12形成於碳化矽基板11之一主面11A上，藉由含有n型雜質而使導電型成為n型。漂移層12中所含之n型雜質例如為N(氮)，且以較碳化矽基板11中所含之n型雜質低之濃度(密度)而含有。漂移層12係形成於碳化矽基板11之一主面11A上之磊晶成長層。漂移層12於與碳化矽基板11之界面附近，亦可包含提高了雜質濃度之緩衝層。
於碳化矽層10形成有溝槽19，其具有自與碳化矽基板11側為相反側之主面10A朝碳化矽基板11側寬度逐漸變窄之錐形狀，且具有沿主面11A延伸之平坦之底部。溝槽19之側壁亦可以相對於構成碳化矽層10之碳化矽之{0001}面而成45°以上且90°以下之角度的方式形成。
p型主體區域14以於碳化矽層10內包含溝槽19之側壁(構成溝槽19之側壁之一部分)，並且朝向自該溝槽19之側壁離開之方向沿主面11A延伸之方式形成。p型主體區域14藉由含有p型雜質而使導電型成為p型。p型主體區域14中含有之p型雜質例如為Al(鋁)、B(硼)等。
n+區域15以於碳化矽層10內包含溝槽19之側壁，並且填充於p型主體區域14與主面10A之間(自p型主體區域14至 主面10A)之方式形成。亦即，n+區域15以與p型主體區域14接觸、並且包含溝槽19之側壁及主面10A之方式形成。n+區域15以較漂移層12中所含之n型雜質高之濃度(密度)而含有n型雜質、例如P(磷)等。
p+區域16以包含上述主面10A、且鄰接(接觸)於n+區域15之方式形成於碳化矽層10之內部。p+區域16以較p型主體區域14中所含之p型雜質高之濃度(密度)而含有p型雜質、例如Al等。上述溝槽19係以貫通n+區域15及p型主體區域14而到達漂移層12之方式形成。
進而，參照圖1，MOSFET1包括作為閘極絕緣膜之閘極氧化膜21、閘極電極23、源極接觸電極22、層間絕緣膜24、源極配線25、汲極電極26、及背面保護電極27。
閘極氧化膜21係以覆蓋溝槽19之表面、並且延伸至主面10A上為止之方式而形成，且包含例如二氧化矽(SiO2)。
閘極電極23以填充溝槽19之方式接觸配置於閘極氧化膜21。閘極電極23包含例如添加有雜質之多晶矽、Al等之導電體。
源極接觸電極22藉由自n+區域15上延伸至p+區域16上為止而接觸配置於n+區域15及p+區域16。又，源極接觸電極22包含例如NixSiy(矽化鎳)、TixSiy(矽化鈦)、AlxSiy(矽化鋁)、或TixAlySiz(矽化鋁鈦)等可與n+區域15及p+區域16歐姆接觸之材料。
層間絕緣膜24以於碳化矽層10之主面10A上與閘極氧化膜21一併包圍閘極電極23，將閘極電極23、源極接觸電極 22及源極配線25分離之方式形成，且包含例如作為絕緣體之二氧化矽(SiO2)。
源極配線25以於碳化矽層10之主面10A上覆蓋層間絕緣膜24及源極接觸電極22之表面之方式形成。又，源極配線25包含Al等導電體，且經由源極接觸電極22而與n+區域15電性連接。
汲極電極26係於碳化矽基板11上接觸而形成於與形成有漂移層12之側為相反側之主面11B。該汲極電極26包含可與碳化矽基板11歐姆接觸之材料，例如包含與上述源極接觸電極22相同之材料，且與碳化矽基板11電性連接。
背面保護電極27係以覆蓋汲極電極26之方式而形成，且包含例如作為導電體之Al等。
其次，對MOSFET1之動作進行說明。參照圖1，於閘極電極23之電壓未滿閾值電壓之狀態、即斷開狀態下，即便對汲極電極26與源極接觸電極22之間施加電壓，p型主體區域14與漂移層12之間之pn接面亦成為反向偏壓，成為非導通狀態。另一方面，若對閘極電極23施加閾值電壓以上之電壓，則於p型主體區域14之與閘極氧化膜21接觸之部位附近即通道區域形成反轉層。其結果，n+區域15與漂移層12電性連接，且於源極接觸電極22與汲極電極26之間流過電流。
其次，參照圖2~圖10對本實施形態之MOSFET1之製造方法之一例進行說明。參照圖2，本實施形態之MOSFET1之製造方法中，首先作為步驟(S10)，實施碳化矽基板準 備步驟。該步驟(S10)中，參照圖3，準備例如包含4H型六方晶碳化矽之碳化矽基板11。
其次，作為步驟(S20)，實施漂移層形成步驟。該步驟(S20)中，參照圖3，於碳化矽基板11之一主面11A上藉由磊晶成長而形成包含碳化矽之漂移層12。
其次，作為步驟(S30)，實施主體區域形成步驟。該步驟(S30)中，參照圖3及圖4，例如藉由將Al離子注入至漂移層12而形成p型主體區域14。此時，p型主體區域14於圖4中形成為使p型主體區域14及n+區域15之厚度相加之厚度。
其次，作為步驟(S40)，實施源極接觸區域形成步驟。該步驟(S40)中，參照圖4，於步驟(S30)中所形成之p型主體區域14上，藉由注入例如P離子而形成n+區域15。其結果，獲得圖4所示之構造。
其次，作為步驟(S50)，實施溝槽形成步驟。該步驟(S50)中，使用例如於所需之區域上具有開口之包含二氧化矽之遮罩，藉由RIE(Reactive Ion Etching，反應性離子蝕刻)等乾式蝕刻、或使用有鹵系氣體之熱蝕刻、或者其等之組合等之方法而形成溝槽19。具體而言，參照圖4及圖5，形成於n+區域15上具有開口之遮罩之後，形成貫通n+區域15及p型主體區域14、並且於沿碳化矽基板11之主面11A之方向(圖5中紙面向內方向)而延伸之溝槽19。此時，亦可以使自溝槽之側壁露出之p型主體區域14及n+區域15之表面相對於{0001}面之偏離角成為45°以上且90°以 下之方式而形成溝槽19。
其次，作為步驟(S60)，實施電位保持區域形成步驟。該步驟(S60)中，參照圖5及圖6，於步驟(S50)中所形成之n+區域15上，藉由注入例如Al離子而形成p+區域16。用以形成該p+區域16之離子注入係可於例如n+區域15之表面上形成包含二氧化矽(SiO2)、且於應實施離子注入之所需之區域上具有開口之遮罩層而實施。藉此，完成構成MOSFET1之碳化矽層10。
其次，作為步驟(S70)，實施碳層形成步驟。該步驟(S70)中，藉由自碳化矽層10之表層部選擇性地去除矽而於該表層部形成碳層。具體而言，參照圖6及圖7，例如可藉由使鹵元素與構成碳化矽層10之矽反應而選擇性地去除矽。經與鹵元素反應而選擇性地去除矽係可藉由例如於包含含有鹵元素之氣體之環境中加熱之處理而達成，亦可藉由保持於含有鹵元素之電漿中之處理而達成。藉此，自溝槽19之底壁及側壁、以及包含n+區域15及p+區域16之上部表面之表面層選擇性地去除矽，該表面層變質為碳層81。以此方式，形成作為退火覆蓋層而發揮功能之碳層81。
此處，碳層81之厚度可形成為例如0.01 μm以上且1.0 μm以下之程度。又，於藉由於包含含有鹵元素之氣體之環境中加熱之處理而形成碳層81之情形時，例如於包含氯氣及氟氣之環境中加熱至800℃以上且1200℃以下之溫度域，並保持1分鐘以上且未滿60分鐘之時間，藉此可形成碳層81。又，於藉由保持於含有鹵元素之電漿中之處理而形成 碳層81之情形時，適當地設定電漿功率或反應氣體之壓力條件，藉此可形成碳層81。所形成之碳層81較佳為具有石墨構造、鑽石構造、或DLC(Diamond Like Carbon，類鑽碳)構造。
其次，作為步驟(S80)，實施活化退火步驟。該步驟(S80)中，藉由加熱上述碳化矽層10而使於步驟(S30)、(S40)及(S60)中所導入之雜質活化。具體而言，如圖7所示於形成有碳層81之狀態下，將碳化矽層10加熱至例如1600℃以上且1900℃以下之溫度域，並保持1分鐘以上且30分鐘以下。藉此，於導入有雜質之區域上生成所需之載子。
其次，作為步驟(S90)，實施碳層去除步驟。該步驟(S90)中，例如將步驟(S70)中所形成之碳層81藉由氧化而去除。具體而言，例如於含氧之環境中實施加熱之熱處理，藉此去除碳層81。經該氧化處理而去除碳層81係可與碳化矽層10之犧牲氧化處理、或下述閘極氧化膜之形成同時地實施，或者連續地實施。
其次，作為步驟(S100)，實施閘極氧化膜形成步驟。該步驟(S100)中，參照圖8，例如於氧環境中實施加熱至1300℃並保持60分鐘之熱處理，藉此形成閘極氧化膜21。
其次，作為步驟(S110)，實施閘極電極形成步驟。該步驟(S110)中，參照圖9，例如藉由LPCVD(Low Pressure Chemical Vapor Deposition，低壓化學氣相沈積)法而形成填充於溝槽19中之多晶矽膜。藉此，形成閘極電極23。
其次，作為步驟(S120)，實施層間絕緣膜形成步驟。該步驟(S120)中，參照圖9及圖10，例如藉由P(Plasma，電漿)-CVD(Chemical Vapor Deposition，化學氣相沈積)法，以覆蓋閘極電極23及閘極氧化膜21之方式而形成包含絕緣體SiO2之層間絕緣膜24。
其次，作為步驟(S130)，實施歐姆電極形成步驟。該步驟(S130)中，參照圖10，首先於應形成源極接觸電極22之所需之區域上，形成貫通層間絕緣膜24及閘極氧化膜21之孔部。然後，以填充於該孔部之方式而形成例如包含Ni之膜。另一方面，於碳化矽基板11上以與漂移層12之側為相反側之主面接觸之方式，形成應成為汲極電極26之膜、例如包含Ni之膜。其後，實施合金加熱處理，使包含上述Ni之膜之至少一部分矽化，藉此完成源極接觸電極22及汲極電極26。
其次，作為步驟(S140)，實施配線形成步驟。該步驟(S140)中，參照圖10及圖1，例如藉由蒸鍍法，於主面10A上，以覆蓋層間絕緣膜24及源極接觸電極22之上部表面之方式而形成包含導電體Al之源極配線25。進而，同樣地以覆蓋汲極電極26之方式而形成包含Al之背面保護電極27。藉由以上順序，完成作為本實施形態之半導體裝置之MOSFET1之製造方法。
上述實施形態之MOSFET1之製造方法中，於步驟(S70)中自碳化矽層10之表層部選擇性地去除矽，藉此形成作為保護膜(退火覆蓋層)而發揮功能之碳層81。該碳層81並非 係於碳化矽層10上沈積新的層而形成者，而是藉由使表層部變質而形成者，故而不易因保護層與碳化矽層之線膨脹係數之差等而引起斷裂等。又，碳層81係以上述製程而形成，故而如上述實施形態般較容易以覆蓋具有形成有溝槽之複雜形狀之表面之方式而形成碳層81。其結果，根據本實施形態之MOSFET1之製造方法，可一面更確實地保護表面一面實施步驟(S80)之活化退火。
再者，於上述實施形態中，已對溝槽型之MOSFET之製造方法進行了說明，但本發明之半導體裝置之製造方法並不限於此，例如亦可應用於平面型之MOSFET之製造方法。進而，本發明之半導體裝置之製造方法不僅可應用於MOSFET，而且可廣泛應用於JFET(Junction Field Effect Transistor，接面場效電晶體)、IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)、二極體等之包含使導入至碳化矽層中之雜質活化退火之製程的半導體裝置之製造方法。
當認為，此次揭示之實施形態之所有點均為例示，而非限制性者。本發明之範圍係藉由申請專利範圍而非上述之說明而揭示，並試圖包含與申請專利範圍均等之意義、及範圍內之所有變更。
[產業上之可利用性]
本發明之半導體裝置之製造方法可特別有利地應用於要求一面充分地保護碳化矽層之表面一面實施活化退火之半導體裝置之製造。
1‧‧‧MOSFET
10‧‧‧碳化矽層
10A‧‧‧主面
11‧‧‧碳化矽基板
11A、11B‧‧‧主面
12‧‧‧漂移層
14‧‧‧p型主體區域
15‧‧‧n+區域
16‧‧‧p+區域
19‧‧‧溝槽
21‧‧‧閘極氧化膜
22‧‧‧源極接觸電極
23‧‧‧閘極電極
24‧‧‧層間絕緣膜
25‧‧‧源極配線
26‧‧‧汲極電極
27‧‧‧背面保護電極
81‧‧‧碳層
S10~S140‧‧‧步驟
圖1係表示MOSFET之構造之概略剖面圖。
圖2係表示MOSFET之概略製造方法之流程圖。
圖3係用以說明MOSFET之製造方法之概略剖面圖。
圖4係用以說明MOSFET之製造方法之概略剖面圖。
圖5係用以說明MOSFET之製造方法之概略剖面圖。
圖6係用以說明MOSFET之製造方法之概略剖面圖。
圖7係用以說明MOSFET之製造方法之概略剖面圖。
圖8係用以說明MOSFET之製造方法之概略剖面圖。
圖9係用以說明MOSFET之製造方法之概略剖面圖。
圖10係用以說明MOSFET之製造方法之概略剖面圖。
10‧‧‧碳化矽層
11‧‧‧碳化矽基板
12‧‧‧漂移層
14‧‧‧p型主體區域
15‧‧‧n+區域
16‧‧‧p+區域
19‧‧‧溝槽
81‧‧‧碳層

Claims (6)

  1. 一種半導體裝置(1)之製造方法，其包括如下步驟：將雜質導入至碳化矽層(10)；自導入有上述雜質之上述碳化矽層(10)之表層部選擇性地去除矽，藉此於上述表層部形成碳層(81)；及加熱形成有上述碳層(81)之上述碳化矽層(10)，藉此使上述雜質活化。
  2. 如請求項1之半導體裝置(1)之製造方法，其中於形成上述碳層(81)之步驟中，藉由使鹵元素與矽反應而選擇性地去除矽。
  3. 如請求項2之半導體裝置(1)之製造方法，其中於形成上述碳層(81)之步驟中，於包含含有鹵元素之氣體之環境中加熱上述碳化矽層(10)，藉此選擇性地去除矽。
  4. 如請求項2之半導體裝置(1)之製造方法，其中於形成上述碳層(81)之步驟中，將上述碳化矽層(10)保持於含有鹵元素之電漿中，藉此選擇性地去除矽。
  5. 如請求項1或2之半導體裝置(1)之製造方法，其中更包括於使上述雜質活化之步驟之後，將上述碳層(81)氧化而去除之步驟。
  6. 如請求項1或2之半導體裝置(1)之製造方法，其中於使上述雜質活化之步驟中，將上述碳化矽層(10)加熱至1600℃以上且1900℃以下之溫度域。
TW101124529A 2011-07-20 2012-07-06 半導體裝置之製造方法 TW201308443A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011158784A JP5759293B2 (ja) 2011-07-20 2011-07-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201308443A true TW201308443A (zh) 2013-02-16

Family

ID=47556065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124529A TW201308443A (zh) 2011-07-20 2012-07-06 半導體裝置之製造方法

Country Status (7)

Country Link
US (1) US20130023113A1 (zh)
EP (1) EP2736067A4 (zh)
JP (1) JP5759293B2 (zh)
KR (1) KR20140049986A (zh)
CN (1) CN103620741A (zh)
TW (1) TW201308443A (zh)
WO (1) WO2013011740A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013031172A1 (ja) 2011-08-26 2015-03-23 国立大学法人 奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその製造方法
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
JP2014207403A (ja) * 2013-04-16 2014-10-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN104766798A (zh) * 2015-03-27 2015-07-08 西安电子科技大学 改善SiC/SiO2界面粗糙度的方法
US11265317B2 (en) * 2015-08-05 2022-03-01 Kyndryl, Inc. Security control for an enterprise network
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
JP6758097B2 (ja) * 2016-06-10 2020-09-23 株式会社アルバック シリコン酸化層形成方法
CN106653581A (zh) * 2016-11-17 2017-05-10 中国工程物理研究院电子工程研究所 一种用于碳化硅高温退火表面保护的碳膜快速制备方法
US20220199811A1 (en) * 2019-05-29 2022-06-23 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
US6579833B1 (en) * 1999-09-01 2003-06-17 The Board Of Trustees Of The University Of Illinois Process for converting a metal carbide to carbon by etching in halogens
US7462540B2 (en) * 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP4666200B2 (ja) 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
DE602004025798D1 (de) * 2004-06-30 2010-04-15 Xycarb Ceramics Bv Verfahren zur Oberflächenbehandlung eines Metallcarbid-Substrates zur Verwendung in Halbleiterherstech
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5090968B2 (ja) * 2008-03-05 2012-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5518326B2 (ja) * 2008-12-26 2014-06-11 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP5438992B2 (ja) * 2009-02-20 2014-03-12 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP5406279B2 (ja) * 2009-03-26 2014-02-05 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法

Also Published As

Publication number Publication date
JP2013026372A (ja) 2013-02-04
EP2736067A4 (en) 2015-07-08
CN103620741A (zh) 2014-03-05
US20130023113A1 (en) 2013-01-24
WO2013011740A1 (ja) 2013-01-24
EP2736067A1 (en) 2014-05-28
JP5759293B2 (ja) 2015-08-05
KR20140049986A (ko) 2014-04-28

Similar Documents

Publication Publication Date Title
JP5759293B2 (ja) 半導体装置の製造方法
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015012009A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
JP5659882B2 (ja) 半導体装置の製造方法
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5870672B2 (ja) 半導体装置
JP5626037B2 (ja) 半導体装置の製造方法
JP6183224B2 (ja) 炭化珪素半導体装置の製造方法
JP6233210B2 (ja) 炭化珪素半導体装置の製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP2015220408A (ja) 炭化珪素半導体装置およびその製造方法
US9659773B2 (en) Method for manufacturing silicon carbide semiconductor device by selectively removing silicon from silicon carbide substrate to form protective carbon layer on silicon carbide substrate for activating dopants
JP2016143788A (ja) 炭化珪素半導体装置の製造方法
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置
WO2020166326A1 (ja) 炭化珪素半導体チップおよび炭化珪素半導体装置
WO2015025632A1 (ja) 炭化珪素半導体装置の製造方法
JP6229443B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2010027638A (ja) 半導体装置の製造方法および半導体装置
JP2017022218A (ja) 炭化珪素半導体装置の製造方法
JP2015115571A (ja) 炭化珪素半導体装置の製造方法