CN103620741A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN103620741A
CN103620741A CN201280030011.3A CN201280030011A CN103620741A CN 103620741 A CN103620741 A CN 103620741A CN 201280030011 A CN201280030011 A CN 201280030011A CN 103620741 A CN103620741 A CN 103620741A
Authority
CN
China
Prior art keywords
silicon carbide
carbide layer
semiconductor device
coating
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280030011.3A
Other languages
English (en)
Inventor
增田健良
畑山智亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAT UNIVERSITY CORP NARA I OF
Nara Institute of Science and Technology NUC
Sumitomo Electric Industries Ltd
Original Assignee
NAT UNIVERSITY CORP NARA I OF
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAT UNIVERSITY CORP NARA I OF, Sumitomo Electric Industries Ltd filed Critical NAT UNIVERSITY CORP NARA I OF
Publication of CN103620741A publication Critical patent/CN103620741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造MOSFET（1）的方法具有：将杂质引入碳化硅层（10）中的步骤；通过从碳化硅层（10）的表面层部分选择性移除硅，在该表面层部分中形成碳层（81）的步骤，所述碳化硅层具有引入其中的杂质；以及通过加热具有形成在其中的碳层（81）的碳化硅层（10）来活化杂质的步骤。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，并且更特别地涉及一种能在执行活化退火的同时更可靠地保护表面的制造半导体器件的方法。
背景技术
近年来，为了实现高击穿电压、低损耗以及在高温环境下利用半导体器件，已经开始采纳碳化硅作为半导体器件的材料。碳化硅是一种具有比已经常规地广泛用作半导体器件材料的硅的带隙大的带隙的宽带隙半导体。因此，通过采用碳化硅作为半导体器件的材料，半导体器件可以具有高击穿电压、降低的导通电阻等等。而且，有利地，如此采用碳化硅作为其材料的半导体器件即使在高温环境下也具有比采用硅作为其材料的那些半导体器件更小劣化的特性。
在制造这种使用碳化硅作为其材料的半导体器件的工艺中，可以采用下述步骤：通过离子注入等将杂质引入碳化硅层，并且随后执行活化退火以形成具有与周围区域的导电类型不同的导电类型的区域。在诸如高于1500℃的高温下执行活化退火。因此，从抑制表面粗糙等的观点，已经提出利用沉积在表面上的保护膜来执行退火的工艺（例如参见日本专利公布No.2001-68428（专利文献1）以及日本专利公布No.2005-353771（专利文献2））。
引证文献列表
专利文献
PTL1：日本专利公布No.2001-68428
PTL2：日本专利公布No.2005-353771
发明内容
技术问题
但是，当由与碳化硅不同的材料制成的保护膜被布置在碳化硅层上时，由于碳化硅层和保护膜之间的线性膨胀系数的差异等等，随着活化退火中温度升高，可能在保护膜中发生诸如破裂的缺陷。因此，可能产生碳化硅层的表面不被充分保护的问题。
已经提出本发明以解决这种问题，并且本发明的一个目的是提供一种能在执行活化退火的同时更可靠地保护表面的制造半导体器件的方法。
问题的解决方法
根据本发明的制造半导体器件的方法包括步骤：将杂质引入碳化硅层；通过从表面层部分选择性移除硅，在具有引入其中的杂质的碳化硅层的表面层部分中形成碳层；以及通过加热具有形成在其中的碳层的碳化硅层来活化杂质。
在根据本发明的制造半导体器件的方法中，通过从表面层部分中选择性移除硅，将用作保护膜的碳层形成在碳化硅层的表面层部分中。即，通过从碳化硅层的表面层部分中移除硅，将表面层部分转变为用作保护膜的碳层。因此，当与在碳化硅层上重新形成保护膜的常规工艺相比，可以抑制由于碳化硅层和保护膜之间的线性膨胀系数的差异等等造成的保护膜中诸如破裂的缺陷。因此，根据本发明的制造半导体器件的方法可以在执行活化退火的同时更可靠地保护表面。
此处，从碳化硅层的表面层部分选择性移除硅的状态是指构成碳化硅的原子中的硅原子比碳原子更多分离的状态。优选地，在本发明中，硅原子以碳原子十倍或更大的比率分离。
在制造半导体器件的方法中，在形成碳层的步骤中，可以通过卤族元素与硅的反应来选择性移除硅。由此，可以有效地分离硅。
在制造半导体器件的方法中，在形成碳层的步骤中，通过在包括包含卤族元素的气体的气氛中加热碳化硅层来选择性移除硅。而且，在制造半导体器件的方法中，在形成碳层的步骤中，通过在包含卤族元素的等离子体中保持碳化硅层来选择性移除硅。
利用这种方法，可以相对容易地实现通过使用卤族元素移除硅来实现碳层的形成。此处，对于包含卤族元素的气体来说，例如可以采用氯（Cl2）气体、氟（F2）气体、溴（Br2）气体、碘（I2）气体、氯化氢（HCl）气体、三氯化硼（BCl3）气体、六氟化硫（SF6）气体、四氟化碳（CF4）气体等等。而且，对于包含卤族元素的等离子体来说，例如可以采用包含选自由氯（Cl）、氟（F）、溴（Br）以及碘（I）组成的组中的一种或多种元素的等离子体。
制造半导体器件的方法可以进一步包括，在活化杂质的步骤之后氧化和移除碳层的步骤。由此可以容易地移除碳层。应注意，如果需要在移除碳层之后对碳化硅层执行牺牲氧化或栅极氧化，则这些处理可以与通过上述氧化而移除碳层同时执行。更具体地，例如，可以在包含氧的气氛中通过执行加热碳化硅层的热处理来移除碳层，并且可以通过在包含氧的气氛中继续保持碳化硅层来对碳化硅层执行诸如牺牲氧化或栅极氧化的表面氧化处理。
在制造半导体器件的方法中，在活化杂质的步骤中，可以将碳化硅层加热至不小于1600℃且不大于1900℃的温度范围。由此可以充分地活化所引入的杂质。此外，即使在这种高温下执行热处理，在根据本发明的制造半导体器件的方法中形成的碳层也能充分地保护碳化硅层的表面层部分。
发明的有益效果
如从上述说明中清楚地，根据本发明的制造半导体器件的方法可以在执行活化退火的同时更可靠地保护表面。
附图说明
图1是示出MOSFET的结构的截面示意图。
图2是示意性示出制造MOSFET的方法的流程图。
图3是用于说明制造MOSFET的方法的截面示意图。
图4是用于说明制造MOSFET的方法的截面示意图。
图5是用于说明制造MOSFET的方法的截面示意图。
图6是用于说明制造MOSFET的方法的截面示意图。
图7是用于说明制造MOSFET的方法的截面示意图。
图8是用于说明制造MOSFET的方法的截面示意图。
图9是用于说明制造MOSFET的方法的截面示意图。
图10是用于说明制造MOSFET的方法的截面示意图。
具体实施方式
以下将参考附图说明本发明的实施例。应当注意的是下述附图中，相同或相应的部分由相同的附图标记指定并且不再赘述。而且，在本说明书中，单独的取向由[]表示，组取向由<>表示，单独的面由()表示，并且组面由{}表示。而且，负指数在晶体学上被认为是通过在数字上面放置“－”（横杠）来指示，而在本说明书中，是通过在数字前放置负号来指示的。
首先，作为本发明的一个实施例，将说明作为半导体器件的沟槽型MOSFET（金属氧化物半导体场效应晶体管），以及制造该半导体器件的方法。参考图1，MOSFET1包括具有n型导电性（第一导电类型）的碳化硅衬底11、由碳化硅制成并具有n型导电性的漂移层12、具有p型导电性（第二导电类型）的p型体区14、具有n型导电性的n+区15，以及具有p型导电性的p+区16。碳化硅衬底11、漂移层12、p型体区14、n+区15以及p+区16构成碳化硅层10。
漂移层12形成在碳化硅衬底11的一个主面11A上，并且因为其包含n型杂质而具有n型导电性。漂移层12中包含的n型杂质例如是N（氮），并且所包含的浓度（密度）低于碳化硅衬底11中包含的n型杂质的浓度。漂移层12是形成在碳化硅衬底11的一个主面11A上的外延生长层。漂移层12可以包括缓冲层，该缓冲层在与碳化硅衬底11的界面附近具有增大的杂质浓度。
在碳化硅层10中形成具有锥形形状的沟槽19，沟槽19具有从与碳化硅衬底11侧相反的一侧上的主面10A向碳化硅衬底11侧逐渐变窄的宽度，并且具有沿主面11A延伸的平坦底部。沟槽19可以具有侧壁，该侧壁形成为相对于构成碳化硅层10的碳化硅的{0001}面具有不小于45°且不大于90°的角度。
p型体区14形成为包括碳化硅层10内的沟槽19的侧壁（即，构成沟槽19的侧壁的一部分），并且在远离沟槽19的侧壁的方向上沿主面11A延伸。p型体区14因为其包含p型杂质而具有p型导电性。p型体区14中包含的p型杂质例如是Al（铝）、B（硼）等。
n+区15形成为包括碳化硅层10内的沟槽19的侧壁，并且填充p型体区14和主面10A之间的间隙（即从p型体区14延伸至主面10A）。具体地，n+区15形成为接触p型体区14，并且包括沟槽19的侧壁以及主面10A。n+区15以高于漂移层12中包含的n型杂质的浓度的浓度（密度）包含n型杂质，例如P（磷）等。
p+区16形成在碳化硅层10内以包括主面10A并且相邻于（即接触）n+区15。p+区16以高于p型体区14中包含的p型杂质的浓度的浓度（密度）包含p型杂质，例如Al等。沟槽19形成为贯穿n+区15和p型体区14以到达漂移层12。
而且，参考图1，MOSFET1包括用作栅极绝缘膜的栅极氧化物膜21、栅电极23、源极接触电极22、层间绝缘膜24、源极线25、漏电极26以及背侧表面保护电极27。
栅极氧化物膜21形成为覆盖沟槽19的表面并在主面10A上延伸，并且例如由二氧化硅（SiO2）制成。
栅电极23布置为接触栅极氧化物膜21以填充沟槽19。栅电极23例如由掺杂了杂质的诸如多晶硅、Al等的导体制成。
源极接触电极22布置为通过从n+区15上面延伸至p+区16上面而接触n+区15和p+区16。而且，源极接触电极22由可以与n+区15和p+区16欧姆接触的材料制成，例如NixSiy（硅化镍）、TixSiy（硅化钛）、AlxSiy（硅化铝）、TixAlySiz（硅化钛铝）等等。
层间绝缘膜24形成在碳化硅层10的主面10A上面以与栅极氧化物膜21一起围绕栅电极23，并且将栅电极23与源极接触电极22和源极线25分离，并且例如由用作绝缘体的二氧化硅（SiO2）制成。
源极线25形成在碳化硅层10的主面10A上面以覆盖层间绝缘膜24和源极接触电极22的表面。而且，源极线25由诸如Al的导体制成，并且经由源极接触电极22与n+区15电连接。
漏电极26形成为在与其上形成了漂移层12的一侧相反的一侧上接触碳化硅衬底11的主面11B。漏电极26由能与碳化硅衬底11欧姆接触的材料制成，例如与用于源极接触电极22相同的材料，并且漏电极26与碳化硅衬底11电连接。
背侧表面保护电极27形成为覆盖漏电极26，并且例如由用作导体的Al等制成。
以下将说明MOSFET1的操作。参考图1，在栅电极23具有小于阈值电压的电压的情况下，即在截止状态下，即使电压施加在漏电极26和源极接触电极22之间，p型体区14和漂移层12之间的pn结也是反向偏置的，并且因此获得非导通态。另一方面，当等于或高于阈值电压的电压被施加至栅电极23时，在接触栅极氧化物膜21的p型体区14的一部分附近的沟道区中形成反型层。因此，n+区15和漂移层12彼此电连接，并且电流在源极接触电极22和漏电极26之间流动。
以下将参考图2至10说明本实施例中的制造MOSFET1的方法的一个示例。参考图2，在制造本实施例的MOSFET1的方法中，首先，作为步骤（S10），执行碳化硅衬底制备步骤。在本步骤（S10）中，参考图3，制备例如由4H六方碳化硅制成的碳化硅衬底11。
随后，作为步骤（S20），执行漂移层形成步骤。在本步骤（S20）中，参考图3，通过外延生长在碳化硅衬底11的一个主面11A上形成由碳化硅制成的漂移层12。
随后，作为步骤（S30），执行体区形成步骤。在本步骤（S30）中，参考图3和4，例如通过将Al离子注入漂移层12中来形成p型体区14。在该情况下，p型体区14形成为具有等于图4中的p型体区14和n+区15的组合厚度的厚度。
随后，作为步骤（S40），执行源接触区形成步骤。在本步骤（S40）中，参考图4，例如通过将P离子注入到在步骤（S30）中形成的p型体区14中来形成n+区15。因此，获得图4中所示的结构。
随后，作为步骤（S50），执行沟槽形成步骤。在本步骤（S50）中，例如使用在期望区域具有开口的由二氧化硅制成的掩膜，通过包括诸如RIE、使用卤素基气体的热蚀刻或其组合的方法来形成沟槽19。具体地，参考图4和5，在n+区15上形成具有开口的掩膜，并且随后形成沟槽19，沟槽19贯穿n+区15和p型体区14并且在沿碳化硅衬底11的主面11A的方向上（在图5中，在纸面的深度方向上）延伸。在该情况下，沟槽19可以形成为使得从沟槽的侧壁暴露的p型体区14和n+区15的表面相对于{0001}面具有不小于45°且不大于90°的角度的。
随后，作为步骤（S60），执行电势保持区形成步骤。在本步骤（S60）中，参考图5和6，例如通过将Al离子注入到在步骤（S50）中形成的n+区15中来形成p+区16。例如可以通过在n+区15的表面上形成由二氧化硅（SiO2）制成并在将要向其注入离子的期望区域处具有开口的掩膜层，来执行用于形成p+区16的离子注入。由此完成构成MOSFET1的碳化硅层10。
随后，作为步骤（S70），执行碳层形成步骤。在本步骤（S70）中，碳层通过从表面层部分中选择性移除硅而形成在碳化硅层10的表面层部分中。具体地，参考图6和7，例如可以通过卤族元素与构成碳化硅层10的硅的反应来选择性移除硅。通过与卤族元素的反应来选择性移除硅例如可以通过在包括包含卤族元素的气体的气氛中加热碳化硅层的处理，或通过将碳化硅层保持在包含卤族元素的等离子体中的处理来实现。由此，从包括沟槽19的底壁和侧壁以及n+区15和p+区16的顶面的表面层选择性移除硅，并且该表面层转变为碳层81。因此，形成用作退火帽的碳层81。
此处，碳层81例如可以具有不小于约0.01μm且不大于约1.0μm的厚度。而且，在通过在包括包含卤族元素的气体的气氛中加热碳化硅层的处理形成碳层81的情况下，碳层81例如可以通过将碳化硅层在包含氯气和氟气的气氛中加热至不小于800℃且不大于1200℃的温度范围达不小于一分钟且不大于60分钟的时间段来形成。而且，在通过将碳化硅层保持在包含卤族元素的等离子体中的处理来形成碳层81的情况下，可以通过对反应气体适当设定等离子体功率和压力条件来形成碳层81。优选地，所形成的碳层81具有石墨结构、金刚石结构和DLC（类金刚石）结构。
随后，作为步骤（S80），执行活化退火步骤。在本步骤（S80）中，通过加热碳化硅层10来活化在步骤（S30）、（S40）以及（S60）中引入的杂质。具体地，将具有如图7中所示形成的碳层81的碳化硅层10加热至不小于1600℃且不大于1900℃的温度范围，并保持不小于一分钟且不大于30分钟的时间段。由此，在具有引入其中的杂质的区域中产生期望载流子。
随后，作为步骤（S90），执行碳层移除步骤。在本步骤（S90）中，例如，氧化在步骤（S70）中形成的碳层81并且由此将其移除。具体地，例如通过在包含氧的气氛中执行加热碳化硅层的热处理来移除碳层81。通过氧化处理移除碳层81可以与对碳化硅层10的牺牲氧化处理和下述栅极氧化物膜的形成同时或连续地执行。
随后，作为步骤（S100），执行栅极氧化物膜形成步骤。在本步骤（S100）中，参考图8，例如通过执行将碳化硅层在氧气氛中加热至1300℃并将其保持60分钟的热处理来形成栅极氧化物膜21。
随后，作为步骤（S110），执行栅电极形成步骤。在本步骤（S110）中，参考图9，例如通过LPCVD（低压化学气相沉积）方法形成填充沟槽19的多晶硅膜。由此形成栅电极23。
随后，作为步骤（S120），执行层间绝缘膜形成步骤。在本步骤（S120）中，参考图9和10，例如通过P（等离子体）-CVD方法形成用作绝缘体的由SiO2制成的层间绝缘膜24，从而覆盖栅电极23和栅极氧化物膜21。
随后，作为步骤（S130），执行欧姆电极形成步骤。在本步骤（S130）中，参考图10，在将要形成源极接触电极22的期望区域处形成贯穿层间绝缘膜24和栅极氧化物膜21的孔部。随后，例如形成由Ni制成的膜以填充孔部。另一方面，形成将用作漏电极26的膜，例如由Ni制成的膜，以接触与漂移层12侧相反的一侧上的碳化硅衬底11的主面。随后，执行合金热处理，以硅化由Ni制成的膜的至少一部分，并且由此完成源极接触电极22和漏电极26。
随后，作为步骤（S140），执行布线形成步骤。在本步骤（S140）中，参考图10和1，例如通过蒸发方法将由用作导体的Al制成源极线25形成在主面10A上面，从而覆盖层间绝缘膜24和源极接触电极22的顶面。而且，形成同样由Al制成的背侧表面保护电极27，以覆盖漏电极26。通过上述工序完成制造本实施例中作为半导体器件的MOSFET1的方法。
在制造上述实施例中的MOSFET1的方法中，通过从步骤（S70）中的碳化硅层10的表面层部分选择性移除硅来形成用作保护膜（退火帽）的碳层81。因为通过转变表面层部分来形成碳层81，而不是通过在碳化硅层10上沉积新的层来形成，较不可能发生由于保护膜和碳化硅层之间的线性膨胀系数的差异造成的破裂等。而且，因为通过这种工艺形成碳层81，还能相对容易地形成碳层81以覆盖具有形成在其中的沟槽的表面，并且由此具有如上述实施例中的复杂形状。因此，用于制造本实施例中的MOSFET1的方法可以在执行步骤（S80）中的活化退火的同时更可靠地保护表面。
虽然上述实施例已经说明了用于制造沟槽型MOSFET的方法，但是根据本发明的制造半导体器件的方法不限于此，并且例如还适用于制造平面型MOSFET的方法。而且，根据本发明的制造半导体器件的方法广泛应用于制造半导体器件的方法，诸如不仅MOSFET，而且还有JFET（结型场效应晶体管）、IGBT（绝缘栅双极晶体管）、二极管等等，其包括对引入碳化硅层中的杂质执行活化退火的工艺。
应当理解，本文公开的实施例在各个方面都是说明性而非限制性的。本发明的范围由权利要求的范围定义，而不由上述说明书定义，并且旨在包括等效于权利要求范围的范围和含义内的任何变型。
工业适用性
根据本发明的制造半导体器件的方法特别有利地适用于制造在需要执行活化退火的同时充分地保护碳化硅层的表面的半导体器件。
附图标记列表
1：MOSFET，10：碳化硅层，10A：主面，11：碳化硅衬底，11A，11B：主面，12：漂移层，14：p型体区，15：n+区，16：p+区，19：沟槽，21：栅极氧化物膜，22：源极接触电极，23：栅电极，24：层间绝缘膜，25：源极线，26：漏电极，27：背侧表面保护电极，81：碳层。

Claims (6)

1.一种制造半导体器件（1）的方法，包括以下步骤：
将杂质引入到碳化硅层（10）中；
通过从所述碳化硅层（10）的表面层部分选择性地移除硅，在所述表面层部分中形成碳层（81），其中所述碳化硅层（10）具有引入到所述碳化硅层（10）中的所述杂质；以及
通过加热所述碳化硅层（10）来活化所述杂质，其中所述碳化硅层（10）具有形成在所述碳化硅层（10）中的所述碳层（81）。
2.根据权利要求1所述的制造半导体器件（1）的方法，其中，在形成所述碳层（81）的步骤中，通过卤族元素与硅的反应来选择性地移除硅。
3.根据权利要求2所述的制造半导体器件（1）的方法，其中，在形成所述碳层（81）的步骤中，通过在包括包含卤族元素的气体的气氛中加热所述碳化硅层（10）来选择性地移除硅。
4.根据权利要求2所述的制造半导体器件（1）的方法，其中，在形成所述碳层（81）的步骤中，通过在包含卤族元素的等离子体中保持所述碳化硅层（10）来选择性地移除硅。
5.根据权利要求1至4中的任何一项所述的制造半导体器件（1）的方法，进一步包括：在活化所述杂质的步骤之后，氧化并移除所述碳层（81）的步骤。
6.根据权利要求1至5中的任何一项所述的制造半导体器件（1）的方法，其中，在活化所述杂质的步骤中，将所述碳化硅层（10）加热至不小于1600℃且不大于1900℃的温度范围。
CN201280030011.3A 2011-07-20 2012-05-25 制造半导体器件的方法 Pending CN103620741A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011158784A JP5759293B2 (ja) 2011-07-20 2011-07-20 半導体装置の製造方法
JP2011-158784 2011-07-20
PCT/JP2012/063476 WO2013011740A1 (ja) 2011-07-20 2012-05-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN103620741A true CN103620741A (zh) 2014-03-05

Family

ID=47556065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030011.3A Pending CN103620741A (zh) 2011-07-20 2012-05-25 制造半导体器件的方法

Country Status (7)

Country Link
US (1) US20130023113A1 (zh)
EP (1) EP2736067A4 (zh)
JP (1) JP5759293B2 (zh)
KR (1) KR20140049986A (zh)
CN (1) CN103620741A (zh)
TW (1) TW201308443A (zh)
WO (1) WO2013011740A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766798A (zh) * 2015-03-27 2015-07-08 西安电子科技大学 改善SiC/SiO2界面粗糙度的方法
CN106653581A (zh) * 2016-11-17 2017-05-10 中国工程物理研究院电子工程研究所 一种用于碳化硅高温退火表面保护的碳膜快速制备方法
CN113875018A (zh) * 2019-05-29 2021-12-31 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006747B2 (en) 2011-08-26 2015-04-14 National University Corporation NARA Institute of Science and Technology SiC semiconductor element and manufacturing method thereof
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
DE112012005837T5 (de) * 2012-03-30 2014-10-30 Hitachi, Ltd. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
JP2014207403A (ja) 2013-04-16 2014-10-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US11265317B2 (en) * 2015-08-05 2022-03-01 Kyndryl, Inc. Security control for an enterprise network
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
JP6758097B2 (ja) * 2016-06-10 2020-09-23 株式会社アルバック シリコン酸化層形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1788335A (zh) * 2004-02-06 2006-06-14 松下电器产业株式会社 碳化硅半导体元件及其制造方法
US7569496B2 (en) * 2006-04-03 2009-08-04 Denso Corporation Method for manufacturing SiC semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
US6579833B1 (en) * 1999-09-01 2003-06-17 The Board Of Trustees Of The University Of Illinois Process for converting a metal carbide to carbon by etching in halogens
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP4666200B2 (ja) 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
EP1612851B1 (en) * 2004-06-30 2010-03-03 Xycarb Ceramics B.V. A method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
JP5090968B2 (ja) * 2008-03-05 2012-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5518326B2 (ja) * 2008-12-26 2014-06-11 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP5438992B2 (ja) * 2009-02-20 2014-03-12 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP5406279B2 (ja) * 2009-03-26 2014-02-05 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1788335A (zh) * 2004-02-06 2006-06-14 松下电器产业株式会社 碳化硅半导体元件及其制造方法
US7569496B2 (en) * 2006-04-03 2009-08-04 Denso Corporation Method for manufacturing SiC semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YURY G. GOGOTSI等人: "Carbon coatings on silicon carbide by reaction with chlorine-containing gases", 《J. MATER. CHEM.》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766798A (zh) * 2015-03-27 2015-07-08 西安电子科技大学 改善SiC/SiO2界面粗糙度的方法
CN106653581A (zh) * 2016-11-17 2017-05-10 中国工程物理研究院电子工程研究所 一种用于碳化硅高温退火表面保护的碳膜快速制备方法
CN113875018A (zh) * 2019-05-29 2021-12-31 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN113875018B (zh) * 2019-05-29 2024-04-02 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
TW201308443A (zh) 2013-02-16
JP2013026372A (ja) 2013-02-04
EP2736067A1 (en) 2014-05-28
KR20140049986A (ko) 2014-04-28
US20130023113A1 (en) 2013-01-24
EP2736067A4 (en) 2015-07-08
JP5759293B2 (ja) 2015-08-05
WO2013011740A1 (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
CN103620741A (zh) 制造半导体器件的方法
US9177804B2 (en) Silicon carbide semiconductor device
JP5742657B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7156314B2 (ja) 炭化珪素半導体装置
CN104737297A (zh) 碳化硅半导体器件及其制造方法
WO2015012009A1 (ja) 炭化珪素半導体装置およびその製造方法
CN104981897A (zh) 制造碳化硅半导体器件的方法
CN103765594A (zh) 碳化硅半导体器件
JP5659882B2 (ja) 半導体装置の製造方法
CN103907195B (zh) 半导体器件及其制造方法
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5870672B2 (ja) 半導体装置
JP5626037B2 (ja) 半導体装置の製造方法
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6950398B2 (ja) 炭化珪素半導体装置
US9659773B2 (en) Method for manufacturing silicon carbide semiconductor device by selectively removing silicon from silicon carbide substrate to form protective carbon layer on silicon carbide substrate for activating dopants
WO2015076020A1 (ja) 半導体装置
JP2020184550A (ja) 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
WO2020166326A1 (ja) 炭化珪素半導体チップおよび炭化珪素半導体装置
JP2020181968A (ja) 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP2010027638A (ja) 半導体装置の製造方法および半導体装置
JP2017022218A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140305