JP4666200B2

JP4666200B2 - ＳｉＣ半導体装置の製造方法

Info

Publication number: JP4666200B2
Application number: JP2004171808A
Authority: JP
Inventors: 真北畠; 邦方高橋; 弘之松波; 恒暢木本
Original assignee: Panasonic Corp; Kyoto University NUC; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Kyoto University NUC; Panasonic Holdings Corp
Priority date: 2004-06-09
Filing date: 2004-06-09
Publication date: 2011-04-06
Anticipated expiration: 2024-06-09
Also published as: JP2005353771A

Description

本発明は、ＳｉＣ（炭化珪素）層を利用したＳｉＣ半導体装置の製造方法に関するものである。

炭化珪素（シリコンカーバイド、ＳｉＣ）は、ＳｉとＣとが組成比で１：１で結合してなる構造を有し、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いワイドバンドギャップ半導体材料である。ＳｉＣは、他のワイドバンドギャップ半導体材料と比べても高い耐絶縁破壊性を有するので、次世代の低損失なパワーデバイスへの適用が期待されている。ＳｉＣは、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的なＳｉＣ−ＭＩＳＦＥＴを作製するために一般的に使用されているのが６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣである。そして、ｃ軸の結晶軸に対し垂直な（ 0 0 0 1）Ｓｉ面（表面にＳｉ原子が露出している面）にほぼ一致する面を主面とする基板が広く用いられる。

炭化珪素半導体装置（ＳｉＣ半導体装置）を形成するためには、炭化珪素基板（ＳｉＣ基板）上に半導体装置の活性領域となるエピタキシャル成長層を形成し、エピタキシャル成長層の選択された領域で導電型やキャリア濃度を制御することが必要となる。そこで、不純物ドーパント原子をエピタキシャル成長層中に部分的に注入することによって、ｐ型又はｎ型の各種不純物ドープ領域を形成し、トランジスタやダイオードなどの半導体装置を構成することになる。

図４（ａ）〜（ｄ）は、従来のＳｉＣのＭＯＳＦＥＴを作製する製造工程における，ｎ型ドリフト層内に部分的にｐ型ウェル領域を形成するための一般的な手順を示す断面図である。

図４（ａ）に示す工程で、ＳｉＣ基板１０１上に、ｎ型ドリフト層１０２としてＳｉＣ膜をエピタキシャル成長させる。このエピタキシャル成長は、ＳｉＣ基板の主面として（ 0 0 0 1）面にわずかな角度（数度）をもたせた面を選び、基板表面のステップ密度を増大させ、ステップの横方向への成長によるステップフローによってＳｉＣ膜を成長する技術によるものである。この技術により、ポリタイプの混在した電子デバイスとして使用できないエピタキシャル成長層の形成が抑制され、良結晶性のエピタキシャル成長層が形成される。現在では、（ 0 0 0 1）Ｓｉ面を基準面として、４Ｈ−ＳｉＣでは８°のオフ角を、６Ｈ−ＳｉＣでは３．５°のオフ角を[ 1 1-2 0]方向につけることが一般的となっている。

続いて、図４（ｂ）に示す工程で、ｎ型ドリフト層１０２の表面にイオン注入マスク１０３を形成する。この注入マスク１０３は、ｎ型ドリフト層１０２の表面の一部分を覆い、イオン注入によってｐ型ウェル領域４を形成しようとする領域では開口している。

次に、図４（ｃ）に示す工程で、注入マスク１０３の上方から、ｎ型ドリフト層１０２内にＡｌイオン１０５の注入を行い、イオン注入層１０６を形成する。

その後、図４（ｄ）に示す工程で、注入マスク１０３を除去した後に、イオン注入による損傷の回復と不純物イオンの活性化のために、１６００℃以上の温度まで不活性ガス又は水素の雰囲気で加熱してアニール処理を行なう。このアニール処理により、イオン注入層１０６は、活性化されたｐ型ウェル領域１０８に変化する。

ところで、ＳｉＣ基板を利用した半導体装置を製造するに際しては、上記従来の技術のように、オフ角度のついたＳｉＣ基板１０１を用いるのが一般的である。その場合、図４（ｄ）に示す工程において、イオン注入後の活性化アニール工程を行なうと、ＳｉＣ基板１０１上に成長したＳｉＣ膜２の表面１０９（特にイオン打ち込みされたｐ型領域１０８の表面）において、ＳｉＣ結晶の表面近傍からのＳｉの昇華などにより表面近傍の原子の並べ替えが起こり、原子層レベルのステップが数層ずつ合体して束になり、広いテラス１０９ａと高い段差のマクロステップ１０９ｂと呼ばれる凸凹が形成される。この凸凹の形成はイオン注入領域表面１０８において特に顕著であった。このようなステップバンチングと呼ばれる現象が発生することが問題となっていた。このマクロステップ１０９ｂの寸法は、アニールの温度が高ければ高いほど大きくなり、ステップ高さが１００ｎｍ以上になる場合もあった。

そして、このような表面１０９を含むＳｉＣ膜に、例えばショットキーダイオードを形成すると、表面１０９に接触しているショットキー電極において、マクロステップ１０９ｂの先端部分で電界集中が発生し、耐圧が低下する。

また、このような表面１０９を含むＳｉＣ膜にＭＩＳＦＥＴを形成すると、表面１０９近くのチャネル領域に電流が流れる際、マクロステップ１０９ｂでキャリアの流れの散乱などの乱れが生じ、キャリア移動度が低下してチャネル抵抗が増大し相互コンダクタンスが低下する。

特に、ＭＯＳＦＥＴでは、このような表面１０９を熱酸化してゲート酸化膜を形成するので、マクロステップ１０９ｂの側壁上とテラス１０９ａの面上とでは酸化膜の膜厚が異なる。その結果、ゲート電圧を印加した際にＳｉＣ膜内に生じる反転層の厚みが不均一になって、チャネル移動度が低下する。

以上のような種々の問題のために、ＳｉＣを用いてトランジスタやダイオードを形成しても、ＳｉＣ本来の優れた物性値から期待されるような電気的特性を得ることが困難であった。

一方、活性化アニールによって表面にステップが形成されないようにするために、ダイヤモンドライクカーボン（ＤＬＣ）膜やフォトレジスト膜を保護膜として表面に形成してから、アニールを行なうことも提案されている（例えば、特許文献１参照）。このダイヤモンドライクカーボン（ＤＬＣ）膜やフォトレジスト膜は、通常水素を含む膜であり、この含有水素により膜が安定化・平坦化され、表面保護膜として有効に機能するといわれている。
特開２００１−６８４２８号公報

しかるに、これらの水素含有保護膜は、実際のアニール温度である１６００℃以上の高温において不安定であるため、例えば５００ｎｍ以上の相当な厚みを有することを必要とし、しかも、この保護膜は高温アニールの後には、当初の膜とは組成・構造・膜厚がそれぞれ相当なばらつきをもって変化している。高温１６００℃以上までの温度上昇を行っても膜とＳｉＣ表面との密着性を保証し、膜中の内部歪みの加熱による変化による膜はがれ等を起こさない保護膜の形成・制御を工業的に満足できるレベルで行うことは困難であった。この変化した保護膜をアニール後に取り除くことが必要であるが、加熱処理による変化後の保護膜の組成・構造など制御することは難しいので、工業的に満足できるレベルで再現性良く清浄なＳｉＣ表面を形成することは困難であり、このため、電気的な特性を達成できる半導体装置の製造は困難であった。

さらに、１６００℃以上の高温でアニールを行なう際に保護膜中の不純物がＳｉＣ膜中に拡散によって取り込まれたり、保護膜から昇華した不純物によってアニール炉内が汚染されることがある。その結果、上記問題に加えて、このような不純物のために、ＳｉＣ半導体装置の特性が著しく低下してしまうという問題が生じる。

したがって、上記特許文献１のような対策によってステップバンチングの形成を抑制させることが可能であっても、優れた特性の半導体装置を再現性良く形成することは非常に困難である。このため、アニールによってステップバンチングが形成されずに不純物の汚染の無いＳｉＣ半導体装置の実現が望まれている。

本発明の目的は、平滑な表面を維持したまま高い活性化率を実現するＳｉＣ半導体装置の製造方法を提供することにある。

本発明のＳｉＣ半導体装置の製造方法は、ＳｉＣ層内に不純物イオンを注入した後、イオン注入層をカーボン膜で覆った状態で、不純物を活性化するためのアニールを行なう手順を含む方法である。

この方法により、１６００℃以上の温度において高い活性化率での不純物活性化のためのアニールが行なわれる際、スパッタ法で形成されたカーボン膜によってイオン注入層も覆われているので、物質の昇華等に起因する表面荒れが抑制される。すなわち、スパッタ法で形成されたカーボン膜は、緻密であるとともに、１６００℃以上の高温において安定であるので、カーボン膜の組成・構造・膜厚の変化はほとんど生じないからである。したがって、アニール前のイオン注入層の表面が平滑な場合には、アニール後のイオン注入層の表面もその平滑さを維持することができる。

特に、カーボン膜が９９％以上の炭素純度を有する場合には、アニールの際に、カーボン膜中の不純物がイオン注入層に拡散によって取り込まれたり、カーボン膜から昇華した不純物によってアニール炉内が汚染されるのが効果的に抑制される。また、水素を１％含まない場合にも、同様の効果を得ることができる。

また、カーボン膜の膜厚は１ｎｍ以上で５００ｎｍ以下であることが好ましい。カーボン膜の膜厚が５００ｎｍ以下であることにより、アニール後のカーボン膜の除去が困難となることがなく、製造が容易となる。５００ｎｍ以上の膜厚の炭素薄膜の場合は、アニール後の除去は可能であるが、プロセス的に工数を必要とし、工業的に問題がある。また、カーボン膜の膜厚が、１ｎｍ以上であることにより、高温でのアニールにおいて、カーボン膜が昇華したりＳｉＣ表面と反応し、消失してしまうおそれがなくなる。上記高温での安定性と除去容易性を考慮すると５０ｎｍ以上２００ｎｍ以下が更に好ましい。

本発明は、上記構成により、平坦な表面を維持したまま高い活性化率を実現するＳｉＣ半導体装置の製造方法を提供することができる。

本発明の実施形態として、不純物イオンを基板に注入した後、スパッタ蒸着法により、９９％以上の炭素からなるカーボン膜を基板表面上に形成し、引き続いて、基板の温度を上げることにより、イオン注入された不純物の活性化アニールを行なった結果について説明する。

図１（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。

まず、図１（ａ）に示す工程の前に、直径５０ｍｍのＳｉＣ基板１上に、ｎ型ドリフト層２としてＳｉＣ膜をエピタキシャル成長させる。本実施形態では、（ 0 0 0 1）Ｓｉ面を基準面として、［ 1 1-2 0］方向に８°のオフ角がついたｎ型ＳｉＣ基板（４Ｈ−ＳｉＣ基板）を用いている。エピタキシャル成長は、基板表面のステップ密度を増大させ、ステップの横方向への成長によるステップフローによってＳｉＣ膜を成長する技術によるものである。

なお、本発明者達は、ｎ型ドリフト層２などのＳｉＣ層をエピタキシャル成長させる際には、水素ガスを混合させて１６００℃程度の温度で原料ガス（例えばプロパンガス，シランガスなど）及びドーパントガスをチャンバ内に流し、エピタキシャル成長の終了後に水素を含む雰囲気下で１４５０℃程度に加熱することにより、表面粗さの小さい平滑な表面を有するＳｉＣ層が得られることを確認している。

また、平滑な表面を有するＳｉＣ基板の上に、ＳｉＣ層をエピタキシャル成長させる場合には、エピタキシャル成長条件の最適化により、例えばＲａ＜１ｎｍの表面粗さの小さい平滑な表面を有するＳｉＣ層が得られることも確認している。

従って、ｎ型ドリフト層２を形成する際には、これらの方法を用いるか、ＣＭＰ（化学的機械的研磨）によって、例えばＲａ＜１ｎｍの平滑な表面を得ておくことができる。

その後、ｎ型ドリフト層２の表面上にイオン注入マスク３を形成する。この注入マスク３は、ｎ型ドリフト層２の表面の一部分を覆い、イオン注入によってｐ型ウェル領域を形成しようとする領域では開口部４を有している。

次に、図１（ａ）に示す工程で、ｎ型ドリフト層２のうちイオン注入マスク３の開口部４の下方に位置する領域に、ｐ型ウェル層を形成するための不純物イオンとしてアルミニウムイオン５を７種類の加速電圧で多段で打ち込んだ。具体的には、加速電圧を１．０ＭｅＶ，１．６ＭｅＶ，２．４ＭｅＶとし、ドーズ量を３×１０¹⁴ｃｍ^-2とした３段のイオン注入と、加速電圧を３．３ＭｅＶ，４．４ＭｅＶとし、ドーズ量を７×１０¹⁴ｃｍ^-2とした２段のイオン注入と、加速電圧を５．６ＭｅＶ，７．０ＭｅＶとし、ドーズ量を３×１０¹⁴ｃｍ^-2とした２段のイオン注入とを併せた合計７段のイオン注入を行なった。イオン打ち込み時の基板温度は、室温とした。これにより、ｎ型ドリフト層２のうちイオン注入マスク３の開口部４の下方に位置する領域に、イオン注入層６が形成される。

続いて、図１（ｂ）に示す工程で、イオン注入マスク３を除去した後、ｎ型ドリフト層２及びイオン注入層６の上に、カーボン膜７を形成した。ＳｉＣ基板をスパッタ蒸着装置（図示せず）の基板取り付け部に設置して、炉内をガス排気系によって真空引きを行なう。チャンバー内をガス排気系で真空引きを行なった後に、Ａｒガスを導入して炭素板のターゲットに１３．５６ＭＨｚ，１００Ｗの高周波電力を印加して、スパッタ蒸着を行なった。約２０分の蒸着により、膜厚が５０ｎｍのカーボン膜７が形成された。このとき、カーボン膜７中に含まれる水素等の炭素以外の成分は少なく、カーボン膜７の成分の９９％以上は炭素であることが確認されている。

次に、図１（ｃ）に示す工程で、カーボン膜７により被覆されたＳｉＣ基板をアニール装置（図示せず）に設置し、ガス供給系からアニール雰囲気用ガスを供給した。アニール雰囲気用ガスとしてはアルゴンガスを選択した。アルゴンガスの流量を０．５リットル／分とした。チャンバー内の圧力は、９１ｋＰａで一定とした。その後、基板温度を１７５０℃まで昇温し、この温度を保ったままで３０分間活性化アニールを行なった。次に、アルゴンガスを供給したままで、加熱を終了し、基板を冷却した。イオン注入層６はアニールされ、ｐ型ウェル領域８に変化した。

次に、図１（ｄ）に示す工程で、硫酸と過酸化水素水の３：１混合液による処理により、カーボン膜を一様に溶融させて除去した。この場合、上記混合水溶液はＳｉＣ層を溶融することはなく、カーボン膜のみが除去された。

続いて、カーボン膜７を完全に除去するために熱酸化炉内にＳｉＣ基板を設置し、流量５リットル／分の酸素を供給して８００℃まで加熱した。３０分間加熱することによって、表面のカーボン膜７はほぼ完全に除去されるが、本実施形態では６０分間の加熱を行なった。その結果、本実施形態では、アルミニウムの活性化率は９０％であり、十分な活性化を行なっている。そして、以下のように、カーボン膜７の除去後のｐ型ウェル領域８の表面は、活性化アニール前の平滑性を維持している。

次に、本発明の方法でアニールされたＳｉＣ層の表面と、カーボン膜を用いずにアニールされたＳｉＣ層との表面状態を比較するために行なった実験結果について説明する。

図２（ａ）〜（ｃ）は、ＳｉＣ基板のイオン注入層の一部をカーボン膜で覆って活性化アニールを行なったサンプルの原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す顕微鏡写真図である。図２（ａ）〜（ｃ）において、領域Ｒａは活性化アニール時にカーボン膜で覆われた部分であり、本実施形態の製造方法によって形成されたｐ型ウェル領域に相当する。領域Ｒｂは活性化アニール時にカーボン膜で覆われていなかった領域であり、従来の製造方法によって形成されたｐ型ウェル領域に相当する。図２（ｂ）は、領域Ｒａを拡大して示し、図２（ｃ）は領域Ｒｂを拡大して示している。

図３（ａ），（ｃ）は、それぞれ領域Ｒａ，Ｒｂの表面粗さをＡＦＭにより測定した結果を示す図である。図３（ａ）における縦軸のフルスケールは１．２６ｎｍであるのに対し、図２（ｂ）における縦軸のフルスケールは４４．４９ｎｍである。最大表面粗さで比較すると、本実施形態の方法によるｐ型ウェル領域では従来の方法によるｐ型ウェル領域の１／４０程度の表面粗さとなっている。

図２（ａ）〜（ｃ）及び図３（ａ），（ｂ）からわかるように、領域Ｒａの表面は活性化アニール前の平滑性を維持しているのに対し、領域Ｒｂの表面は活性化アニールによって非常に荒れたものとなっている。これは、ＳｉＣ層内の物質（例えばＳｉ，Ｃ，ドーパント）の昇華に起因するものと考えられる。

本実施形態の半導体装置の製造方法により、図１（ｂ）に示すアニール工程において、スパッタ法で形成されたカーボン膜７によってオン注入層が覆われているので、イオン注入層からの物質の昇華に起因する表面荒れが抑制される。すなわち、スパッタ法で形成されたカーボン膜は、緻密であるとともに、１６００℃以上の高温において安定であるので、カーボン膜の組成・構造・膜厚の変化はほとんど生じないからである。したがって、アニール前のイオン注入層の表面が平滑な場合には、アニール後のイオン注入層の表面もその平滑さを維持することができる。

また、蒸気圧の非常に低い炭素を主成分とするカーボン膜は、抵抗加熱や電子ビーム加熱などのスパッタ法以外の方法による成膜では緻密な膜を再現性良く得るのが困難であった。これは、保護膜とＳｉＣの表面の密着性、保護膜の内部歪みの温度変化、ＳｉＣ表面との反応を抑えるだけの保護膜の緻密性・安定性（水素などを含むと安定性が悪くなる）が、他の形成方法の炭素薄膜では不十分であることに起因する。スパッタ蒸着法は物理的なイオン衝突の衝撃によりターゲット分子炭素をはじき飛ばし、そのはじき飛ばされたスパッタ―粒子を基板上に供給して成膜するので、蒸気圧が低くても炭素を効率的に堆積することができる。この場合、スパッタ蒸着時のＳｉＣ基板の加熱などは最小限で安定な薄膜が形成でき、工業的に有効であった。さらに、スパッタ法による場合、ＳｉＣ基板表面に供給される炭素原子は１ｅＶ以上の運動エネルギーを有している原子を含んでおり、成膜された薄膜を緻密化することができ、かつ、アニール工程における昇温時に、膜の剥離などが起こらないような安定なカーボン膜が得られ、有効であることも確認された。更に、上記高運動エネルギーを有する原子が蒸着されるＳｉＣ表面をたたくので、ＳｉＣのごく表面の原子が活性化され、ＳｉＣ表面と炭素薄膜との密着性も増大し、高温アニール時に膜はがれが起こらない高安定な炭素薄膜が得られた。その上、上記高運動エネルギーが炭素薄膜成膜中に薄膜に供給されるためにローカルな加熱が施される効果により膜中の内部歪みが緩和されて、炭素薄膜が安定化することも確認された。上記ローカルな加熱は、アニール温度１６００℃以上の加熱であり、アニール時に内部歪みの状態が変化して膜はがれ等が起こることを抑制することも確認された。

また、カーボン膜の膜厚は１ｎｍ以上で５００ｎｍ以下であることが好ましい。ここで、カーボン膜の膜厚が５００ｎｍ以下であることにより、アニール後のカーボン膜の除去が困難となることがなく、製造が容易となる。カーボン膜の膜厚が、１ｎｍ以上であることにより、高温でのアニールにおいて、カーボン膜が昇華したりＳｉＣ表面と反応し、消失してしまうおそれがなくなる。

また、本実施形態のＳｉＣ半導体装置の製造方法のごとく、図１（ｄ）に示すカーボン膜を除去する工程では、硫酸と過酸化水素水の混合液による処理の工程を含むことが好ましい。この混合液処理により、カーボン膜が一様に溶融され除去された。この場合、混合水溶液はＳｉＣを溶融することはなく、カーボン膜のみを除去するのに有効であった。

さらに、本実施形態のＳｉＣ半導体装置の製造方法のごとく、図１（ｄ）に示すカーボン膜を除去する工程では、酸素を含む雰囲気中で４００℃以上１２００℃以下に加熱する工程を含むことにより、カーボン膜を効率的に除去することが可能である。一方、４００℃以下の場合には、炭素が酸化されて酸化炭素として除去される反応が不十分で、カーボン膜の除去に長時間を要し、均一に除去されないおそれがある。また、１２００℃以上の場合には、石英チャンバを利用しようとすると溶融石英の軟化点に当たるため、酸素雰囲気で達成することは難しく、このような条件を実現するためにはコストがかかり、ＳｉＣ半導体装置の製造方法として好ましくない。

なお、本実施形態においては、カーボン膜を熱酸化を利用して除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、カーボン膜を除去することができる。この場合は上記酸化処理の場合に比べて、加熱の必要が無くプロセスが簡略化でき工業的に有効であった。

また、以上の実施の形態においては、４Ｈ−ＳｉＣをＳｉＣ基板として用いたが、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。

本発明のＳｉＣ半導体装置は、平坦な表面を維持したまま高い活性化率を実現するＳｉＣ半導体装置の製造方法を提供することができ、電力増幅用のパワーデバイスや高周波信号を扱うデバイスに利用することができる。

（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。（ａ）〜（ｃ）は、ＳｉＣ基板のイオン注入層の一部をカーボン膜で覆って活性化アニールを行なったサンプルの原子間力顕微鏡（ＡＦＭ）観察による表面モフォロジーを示す顕微鏡写真図である。（ａ），（ｂ）は、それぞれ領域Ｒａ，Ｒｂの表面粗さをＡＦＭにより測定した結果を示す図である。（ａ）〜（ｄ）は、従来のＳｉＣ半導体装置を作製する製造工程における，ｎ型ドリフト層内に部分的にｐ型ウェル領域を形成するための一般的な手順を示す断面図である。

符号の説明

１ＳｉＣ基板
２ｎ型ドリフト層
３イオン注入マスク
４開口部
５アルミニウムイオン
６イオン注入層
７カーボン膜
８ｐ型ウェル領域
９表面

Claims

ＳｉＣ層内に不純物イオンを注入してイオン注入層を形成する工程（ａ）と、
スパッタ法により、上記イオン注入層を覆うカーボン膜を形成する工程（ｂ）と、
上記カーボン膜により上記イオン注入層を覆った状態で、ＳｉＣ層を１６００℃以上の温度下でアニールする工程（ｃ）と
を含み、
上記ステップ（ｂ）では、上記カーボン膜として、９９％以上の炭素純度を有するカーボン膜を形成する、ＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、
上記ステップ（ｂ）では、上記カーボン膜として、１％以上の水素を含まないカーボン膜を形成する、ＳｉＣ半導体装置の製造方法。
請求項１または２に記載のＳｉＣ半導体装置の製造方法において、
上記ステップ（ｃ）の後で、上記カーボン膜を除去する工程をさらに含むＳｉＣ半導体装置の製造方法。
請求項１〜３のうちいずれか１つに記載のＳｉＣ半導体装置の製造方法において、
上記ステップ（ｂ）では、上記カーボン膜として膜厚が１ｎｍ以上で５００ｎｍ以下のカーボン膜を形成する、ＳｉＣ半導体装置の製造方法。