JP3956487B2

JP3956487B2 - 炭化けい素半導体素子の製造方法

Info

Publication number: JP3956487B2
Application number: JP17428498A
Authority: JP
Inventors: 崇辻
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1998-06-22
Filing date: 1998-06-22
Publication date: 2007-08-08
Anticipated expiration: 2018-06-22
Also published as: JP2000012482A

Description

【０００１】
【発明の属する技術分野】
本発明は炭化けい素からなる半導体素子の製造方法に関する。
【０００２】
【従来の技術】
高周波、大電力の制御を目的として、シリコン（以下Ｓｉと記す）を用いた電力用半導体素子（以下パワーデバイスと称する）では、各種の工夫により高性能化が進められている。しかし、パワーデバイスは高温や放射線等の存在下で使用されることもあり、そのような条件下ではＳｉのパワーデバイスは使用できないことがある。また、従来のＳｉパワーデバイス、あるいはその理論的な限界を越える高耐圧化、大電流化、耐高温性等が要求されるようになってきている。
【０００３】
そのようなＳｉパワーデバイスより高性能のものを求める声に対して、新しい材料の適用が検討されている。本発明でとりあげる炭化けい素（以下ＳｉＣと記す）は広い禁制帯幅（４Ｈ型で３．２６ｅＶ、６Ｈ型で３．０２ｅＶ）をもつため、高温での電気伝導度の制御性に優れ、動作上限温度を高くできる。またＳｉより約１桁高い絶縁破壊電圧をもつため、オン抵抗を低減でき、定常状態でのパワーロスを低減できて、高耐圧素子への適用が可能である。さらに、ＳｉＣはＳｉの約２倍の電子飽和ドリフト速度をもつので、高周波大電力制御にも適する。このようなＳｉＣの長所を生かすことができれば、パワーデバイスの飛躍的な特性向上が実現できると考えられ、現在、ＭＯＳＦＥＴやダイオード等が試作されている。
【０００４】
しかし、このようなＳｉＣの優れた物性をパワーデバイスに応用するためには、Ｓｉのプロセス技術並みに洗練された要素技術が必要となる。すなわち、ＳｉＣウェハの表面を鏡面に仕上げた後、ＳｉＣ薄膜をエピタキシャル成長させたり、ドナーやアクセプターをドーピングしたり、金属膜や絶縁膜を形成する等のプロセス技術の確立が必要である。
【０００５】
最も重要なプロセス技術の一つとして、選択的な不純物導入による不純物領域形成技術がある。一般的な方法としては、熱拡散法とイオン注入法がある。Ｓｉ半導体素子で広く用いられている熱拡散法は、ＳｉＣでは不純物の拡散係数が非常に小さいために適用が困難である。そのためＳｉＣでは主にイオン注入法が用いられる。
【０００６】
しかし、Ｓｉのプロセスで用いられているような通常のイオン注入では、結晶にダメージが生じる、このダメージの回復と、注入した不純物の活性化のため、通常１５００℃前後の高温中で熱処理（以下アニールと呼ぶ）がおこなわれる。
【０００７】
【発明が解決しようとする課題】
しかし、さらに活性化率の増大を図るため、１５００℃以上のアニールを行うと、ＳｉＣウェハのイオン注入層表面に筋状の凹凸が生じる。この筋状の凹凸の方向はＳｉＣウェハのオフ角度の方向に対して垂直である。そしてこの凹凸はアニール温度を高くするほど、またイオンの注入ドーズ量を増加させるほど大きくなる。例えば、常圧のアルゴン中の１４５０℃のアニールで、表面粗さが平均振幅で約０．２ｎｍであるのに対し、１５５０℃のアニールでは、約３ｎｍになる。この凹凸は、高温領域においては表面のＳｉ原子の脱離が激しくなることによって発生すると考えられる。
【０００８】
その結果、表面形状による散乱のため表面近傍の移動度が低下したり、接触抵抗の増大を招いたりするという問題が発生する。特に、ＭＯＳＦＥＴでは、表面近傍に誘起した層でのキャリアの輸送が重要であり、表面近傍の移動度は表面状態により大きな影響を受ける。
上記の問題点に鑑み本発明の目的は、イオン注入後高温のアニールを行っても表面荒れが発生せず、特性の低下を招くことのないＳｉＣ半導体素子の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、本発明の
基礎となる手段は、ＳｉＣ基板にイオン注入を行い、１５００℃以上でアニールを実施するＳｉＣ半導体素子の製造方法において、イオン注入後、基板表面にシリコンを接触させてアニールを行い、その後そのシリコンを除去するものとする。
【００１０】
そのようにすれば、ＳｉＣ基板表面からのＳｉ表面原子の脱離が防止され、平滑な表面をもつＳｉＣ半導体基板が得られる。Ｓｉであれば、アニール中にＳｉＣ基板表面層に拡散し、特性が変化することもなく、また、アニール後の除去も容易である。
特に、ＳｉＣ基板表面に接するＳｉとして、Ｓｉ薄膜を堆積するとよい。
【００１１】
Ｓｉ膜を堆積することによりＳｉＣ基板表面からのＳｉ原子の離脱を防止できる。本発明によれば、Ｓｉ膜とＳｉＣ膜、或いはＳｉ膜とアルミナ（以下Ａｌ_２Ｏ_３と記す）膜とを順次堆積した積層膜を堆積する。Ｓｉの融点は１４２０℃とアニール温度と同程度であるため、アニール中に蒸発し続ける。従って、アニール中に堆積したＳｉ膜が消滅して、ＳｉＣ基板のＳｉ原子の脱離が始まらないように、保持温度、保持時間等のアニール条件によって堆積するＳｉ膜の膜厚を厚くしなければならない。しかしながら、その上に耐熱性の薄膜、例えば昇華温度が２２００℃のＳｉＣ膜や、融点が２０５０℃のＡｌ_２Ｏ_３膜を堆積すれば、Ｓｉ膜の消滅を防止できる。耐熱性の薄膜の下にＳｉ膜を堆積すれば、耐熱性の薄膜の原子が、アニール中にＳｉＣ基板に拡散し、特性が変化するのを防ぐことができる。
【００１２】
容器中に、ＳｉＣ基板とＳｉ片を入れ、融解したＳｉ中でアニールしても良い。勿論溶融Ｓｉと反応しない容器、例えば炭化けい素容器を用いる。
Ｓｉ膜をふっ硝酸により除去するものとする。
ふっ硝酸を使用すれば、Ｓｉ膜の溶解が容易であり、Ｓｉ膜およびその上の耐熱性の薄膜も除去できる。
【００１３】
【発明の実施の形態】
［実施例１］
図１（ａ）〜（ｃ）は本発明によるＳｉＣ半導体素子の製造工程順に示した主な工程ごとの断面図である。
（０００１）Ｓｉ面から（１，１，−２，０）方向に８°傾けた主面をもつｎ型４Ｈ−ＳｉＣウェハ１を用意し、約１０μｍのエピタキシャル層２を成長させた。初期の表面粗さは、平均振幅で約０．１ｎｍ以下である。このＳｉＣウェハに、１０００℃で加速電圧１８０ｋｅＶ、１００ｋｅＶ、５０ｋｅＶ、総ドーズ量５×１０¹⁴ｃｍ^-2の条件でアルミニウム（Ａｌ）のイオン注入を行った［図１（ａ）］。イオン注入層３の深さは約０．４μｍであり、深さ方向に関してほぼ平坦な不純物濃度プロフィルが形成された。
【００１４】
次にこのＳｉＣ基板のイオン注入層３の表面上に、モノシラン（ＳｉＨ₄）とヘリウム（Ｈｅ）との混合ガスを用い、減圧ＣＶＤ法により厚さ約１０μｍの多結晶Ｓｉ膜４を堆積した［同図（ｂ）］。成膜温度は６００℃、ガス圧力は１００Ｐａである。
続いて、このＳｉＣ基板を常圧Ａｒ雰囲気中、１５００℃で３０分間アニールを行った。
【００１５】
アニール後、このＳｉＣ基板をふっ硝酸溶液（ふっ酸：硝酸＝１：４）に２０分間浸漬し、多結晶Ｓｉ膜４を除去した［同図（ｃ）］。
この時、表面粗さの平均振幅は０．１ｎｍであり、アニール前の値とほとんど変化しなかった。なお、表面粗さの平均振幅は、いずれも原子間力顕微鏡（ＡＦＭ : Atomic Force Microscope）の観測結果から算出した。
【００１６】
この試料について、van der Pauw 法によりキャリアの移動度を評価した。すなわち、試料のイオン注入層３の表面上の四隅に、金属マスクを使ったスパッタ法によりアルミニウム（Ａｌ）電極を形成する。電極の直径は５００μｍ、厚さは５００ｎｍである。その後、金属と半導体間で整流性を除きオーミックな接触とするため、Ａｒ雰囲気中で９００℃、１０分間のアニールをおこなった。
【００１７】
この結果、移動度は４０ｃｍ²／Ｖｓと、多結晶Ｓｉ膜４を積層しない場合と比べるとほぼ二倍に増大した。
［実施例２］
実施例１と同様にイオン注入を行い、多結晶Ｓｉ膜４を堆積した後、さらに常圧ＣＶＤ法によりＳｉＣ膜５を約１０μｍ成膜した［図２（ａ）］。成膜温度は１２００℃とした。このＳｉＣ膜５は多結晶膜となる。その後、実施例１と同様のアニールを行った。
【００１８】
アニール後、先ず四ふっ化炭素（ＣＦ₄）ガスを用いたドライエッチングによりＳｉＣ膜５を除去した［同図（ｂ）］。条件は、圧力０．６６Ｐａ、ＲＦパワーは１ｋＷとした。
その後、実施例１と同様にして、多結晶Ｓｉ膜４を溶解除去した［同図（ｃ）］。
【００１９】
その結果、表面粗さは、ほぼ初期の値に保たれた。このＳｉＣ基板についても、実施例１と同様にキャリア移動度の評価をおこなったところ、実施例１とほぼ同じ値が得られた。
ＳｉＣ膜５の成膜は、アルゴン（以下Ａｒと記す）を用いたスパッタ法によっても可能である。条件としては、例えば、温度３００℃、圧力０．６６Ｐａ、ＲＦパワーは５００Ｗとすればよい。
【００２０】
［実施例３］
実施例１と同様にイオン注入層３上に多結晶Ｓｉ膜４を堆積した後、さらにＡｒを用いたスパッタ法によりＡｌ₂Ｏ₃膜を１μｍ堆積した。成膜条件は、基板温度３００℃、圧力０．６６Ｐａ、ＲＦパワー５００Ｗである。
実施例１と同様にアニールを行った後、Ａｌ₂Ｏ₃膜の除去は、スパッタエッチングによりおこなった。スパッタガスとしてはＡｒを用い、圧力０．６６Ｐａ、ＲＦパワー１ｋＷとした。多結晶Ｓｉ膜４の除去は実施例１と同様にしておこなった。
【００２１】
その結果、表面粗さはほぼ初期の値に保たれた。実施例１と同様にキャリア移動度の測定を行ったところ、約４０ｃｍ²／Ｖｓと実施例１と同様の値が得られた。
［実施例４］
ＳｉＣ製のアニール容器７に、イオン注入後のＳｉＣ基板とＳｉ片とを入れ、加熱してＳｉ片を溶融する。アニール温度がＳｉの融点１４１５℃を越えるとＳｉ片は融解し、ＳｉＣ基板のイオン注入層３の表面は溶融Ｓｉ６により被覆される［図３（ａ）］。
【００２２】
アニール終了後、冷却固化したＳｉの付着したＳｉＣ基板をふっ硝酸溶液に１時間浸漬し、付着したＳｉを除去した［同図（ｂ）］。
その結果、表面粗さはほぼ初期の値に保たれ、キャリア移動度も実施例１と同様の値が得られた。
【００２３】
【発明の効果】
以上説明したように本発明によれば、イオン注入を行い、高温でアニールを実施する炭化けい素半導体素子の製造方法において、アニール前に基板表面に薄膜を積層することによって基板表面の平滑性を保つことができ、表面の平滑な炭化けい素半導体素子とすることができる。その結果、特に表面層のキャリアの移動度の低下を防ぐことができる。これらは、ＭＯＳＦＥＴのスイッチングの遅延を防ぐことになり、損失低減、高周波化に大きな寄与をなすことになる。また、作製された半導体装置素子における特性の均一化も図られる。
【図面の簡単な説明】
【図１】本発明実施例１の方法にかかる工程順に示した、（ａ）はイオン注入後、（ｂ）は多結晶Ｓｉ膜堆積後、（ｃ）は多結晶Ｓｉ膜除去後のＳｉＣ基板の模式的断面図
【図２】本発明実施例２の方法にかかる工程順に示した、（ａ）は多結晶Ｓｉ膜およびＳｉＣ膜堆積後、（ｂ）は多結晶ＳｉＣ膜除去後、（ｃ）は多結晶Ｓｉ膜除去後のＳｉＣ基板の模式的断面図
【図３】本発明実施例４の方法に係る工程順に示した、（ａ）はアニール中のアニール容器内断面図、（ｂ）は溶融晶Ｓｉ除去後のＳｉＣ基板の模式的断面図
【符号の説明】
1…SiCウェハ
2…エピタキシャル層
3…イオン注入層
4…Si膜
5…SiC膜
6 …Si融液
7 …SiC 容器

Claims

炭化けい素基板にイオン注入を行い、１５００℃以上でアニールを実施する炭化けい素半導体素子の製造方法において、イオン注入後、基板表面にシリコンを接触させてアニールを行い、その後そのシリコンを除去する炭化けい素半導体素子の製造方法であって、イオン注入後、炭化けい素基板表面にシリコン膜と炭化けい素膜とを順次堆積することを特徴とする炭化けい素半導体素子の製造方法。
炭化けい素基板にイオン注入を行い、１５００℃以上でアニールを実施する炭化けい素半導体素子の製造方法において、イオン注入後、基板表面にシリコンを接触させてアニールを行い、その後そのシリコンを除去する炭化けい素半導体素子の製造方法であって、イオン注入後、炭化けい素基板表面にシリコン膜とアルミナ膜とを順次堆積することを特徴とする炭化けい素半導体素子の製造方法。
炭化けい素基板にイオン注入を行い、１５００℃以上でアニールを実施する炭化けい素半導体素子の製造方法において、イオン注入後、基板表面にシリコンを接触させてアニールを行い、その後そのシリコンを除去する炭化けい素半導体素子の製造方法であって、イオン注入後、炭化けい素基板をシリコン融液中でアニールすることを特徴とする炭化けい素半導体素子の製造方法。
シリコン膜をふっ硝酸により除去することを特徴とする請求項１ないし３のいずれか一項に記載の炭化けい素半導体素子の製造方法。