JP2000012482A - 炭化けい素半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】炭化けい素半導体素子製造のため、イオン注入
をおこない、更にダメージ回復と不純物活性化のため１
５００℃以上のアニールをおこなう際の、炭化けい素基
板表面の粗面化による素子特性の劣化を防止する。 【解決手段】炭化けい素基板のイオン注入層３表面上
に、減圧ＣＶＤ法により多結晶シリコン膜４を堆積し、
アニールをおこなった後、多結晶シリコン膜４をふっ硝
酸で溶解除去して、初期の表面粗さを保つ。多結晶シリ
コン膜と炭化けい素膜、多結晶シリコン膜とアルミナ膜
を堆積しても良い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は炭化けい素からなる
半導体素子の製造方法に関する。

【０００２】

【従来の技術】高周波、大電力の制御を目的として、シ
リコン（以下Ｓｉと記す）を用いた電力用半導体素子
（以下パワーデバイスと称する）では、各種の工夫によ
り高性能化が進められている。しかし、パワーデバイス
は高温や放射線等の存在下で使用されることもあり、そ
のような条件下ではＳｉのパワーデバイスは使用できな
いことがある。また、従来のＳｉパワーデバイス、ある
いはその理論的な限界を越える高耐圧化、大電流化、耐
高温性等が要求されるようになってきている。

【０００３】そのようなＳｉパワーデバイスより高性能
のものを求める声に対して、新しい材料の適用が検討さ
れている。本発明でとりあげる炭化けい素（以下ＳｉＣ
と記す）は広い禁制帯幅（４Ｈ型で３．２６ｅＶ、６Ｈ
型で３．０２ｅＶ）をもつため、高温での電気伝導度の
制御性に優れ、動作上限温度を高くできる。またＳｉよ
り約１桁高い絶縁破壊電圧をもつため、オン抵抗を低減
でき、定常状態でのパワーロスを低減できて、高耐圧素
子への適用が可能である。さらに、ＳｉＣはＳｉの約２
倍の電子飽和ドリフト速度をもつので、高周波大電力制
御にも適する。このようなＳｉＣの長所を生かすことが
できれば、パワーデバイスの飛躍的な特性向上が実現で
きると考えられ、現在、ＭＯＳＦＥＴやダイオード等が
試作されている。

【０００４】しかし、このようなＳｉＣの優れた物性を
パワーデバイスに応用するためには、Ｓｉのプロセス技
術並みに洗練された要素技術が必要となる。すなわち、
ＳｉＣウェハの表面を鏡面に仕上げた後、ＳｉＣ薄膜を
エピタキシャル成長させたり、ドナーやアクセプターを
ドーピングしたり、金属膜や絶縁膜を形成する等のプロ
セス技術の確立が必要である。

【０００５】最も重要なプロセス技術の一つとして、選
択的な不純物導入による不純物領域形成技術がある。一
般的な方法としては、熱拡散法とイオン注入法がある。
Ｓｉ半導体素子で広く用いられている熱拡散法は、Ｓｉ
Ｃでは不純物の拡散係数が非常に小さいために適用が困
難である。そのためＳｉＣでは主にイオン注入法が用い
られる。

【０００６】しかし、Ｓｉのプロセスで用いられている
ような通常のイオン注入では、結晶にダメージが生じ
る、このダメージの回復と、注入した不純物の活性化の
ため、通常１５００℃前後の高温中で熱処理（以下アニ
ールと呼ぶ）がおこなわれる。

【０００７】

【発明が解決しようとする課題】しかし、さらに活性化
率の増大を図るため、１５００℃以上のアニールを行う
と、ＳｉＣウェハのイオン注入層表面に筋状の凹凸が生
じる。この筋状の凹凸の方向はＳｉＣウェハのオフ角度
の方向に対して垂直である。そしてこの凹凸はアニール
温度を高くするほど、またイオンの注入ドーズ量を増加
させるほど大きくなる。例えば、常圧のアルゴン中の１
４５０℃のアニールで、表面粗さが平均振幅で約０．２
ｎｍであるのに対し、１５５０℃のアニールでは、約３
ｎｍになる。この凹凸は、高温領域においては表面のＳ
ｉ原子の脱離が激しくなることによって発生すると考え
られる。

【０００８】その結果、表面形状による散乱のため表面
近傍の移動度が低下したり、接触抵抗の増大を招いたり
するという問題が発生する。特に、ＭＯＳＦＥＴでは、
表面近傍に誘起した層でのキャリアの輸送が重要であ
り、表面近傍の移動度は表面状態により大きな影響を受
ける。上記の問題点に鑑み本発明の目的は、イオン注入
後高温のアニールを行っても表面荒れが発生せず、特性
の低下を招くことのないＳｉＣ半導体素子の製造方法を
提供することにある。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
め本発明は、ＳｉＣ基板にイオン注入を行い、高温でア
ニールを実施するＳｉＣ半導体素子の製造方法におい
て、イオン注入後、基板表面にシリコンを接触させてア
ニールを行い、その後そのシリコンを除去するものとす
る。

【００１０】そのようにすれば、ＳｉＣ基板表面からの
Ｓｉ表面原子の脱離が防止され、平滑な表面をもつＳｉ
Ｃ半導体基板が得られる。Ｓｉであれば、アニール中に
ＳｉＣ基板表面層に拡散し、特性が変化することもな
く、また、アニール後の除去も容易である。特に、Ｓｉ
Ｃ基板表面に接するＳｉとして、Ｓｉ薄膜を堆積すると
よい。

【００１１】Ｓｉ膜を堆積することによりＳｉＣ基板表
面からのＳｉ原子の離脱を防止できる。Ｓｉ膜とＳｉＣ
膜、或いはＳｉ膜とアルミナ（以下Ａｌ₂ Ｏ₃ と記す）
膜とを順次堆積した積層膜を堆積してもよい。Ｓｉの融
点は１４２０℃とアニール温度と同程度であるため、ア
ニール中に蒸発し続ける。従って、アニール中に堆積し
たＳｉ膜が消滅して、ＳｉＣ基板のＳｉ原子の脱離が始
まらないように、保持温度、保持時間等のアニール条件
によって堆積するＳｉ膜の膜厚を厚くしなければならな
い。しかしながら、その上に耐熱性の薄膜、例えば昇華
温度が２２００℃のＳｉＣ膜や、融点が２０５０℃のＡ
ｌ₂ Ｏ₃ 膜を堆積すれば、Ｓｉ膜の消滅を防止できる。
耐熱性の薄膜の下にＳｉ膜を堆積すれば、耐熱性の薄膜
の原子が、アニール中にＳｉＣ基板に拡散し、特性が変
化するのを防ぐことができる。

【００１２】容器中に、ＳｉＣ基板とＳｉ片を入れ、融
解したＳｉ中でアニールしても良い。勿論溶融Ｓｉと反
応しない容器、例えば炭化けい素容器を用いる。Ｓｉ膜
をふっ硝酸により除去するものとする。ふっ硝酸を使用
すれば、Ｓｉ膜の溶解が容易であり、Ｓｉ膜およびその
上の耐熱性の薄膜も除去できる。

【００１３】

【発明の実施の形態】［実施例１］図１（ａ）〜（ｃ）
は本発明によるＳｉＣ半導体素子の製造工程順に示した
主な工程ごとの断面図である。（０００１）Ｓｉ面から
（１，１，−２，０）方向に８°傾けた主面をもつｎ型
４Ｈ−ＳｉＣウェハ１を用意し、約１０μｍのエピタキ
シャル層２を成長させた。初期の表面粗さは、平均振幅
で約０．１ｎｍ以下である。このＳｉＣウェハに、１０
００℃で加速電圧１８０ｋｅＶ、１００ｋｅＶ、５０ｋ
ｅＶ、総ドーズ量５×１０¹⁴ｃｍ^-2の条件でアルミニウ
ム（Ａｌ）のイオン注入を行った［図１（ａ）］。イオ
ン注入層３の深さは約０．４μｍであり、深さ方向に関
してほぼ平坦な不純物濃度プロフィルが形成された。

【００１４】次にこのＳｉＣ基板のイオン注入層３の表
面上に、モノシラン（ＳｉＨ₄ ）とヘリウム（Ｈｅ）と
の混合ガスを用い、減圧ＣＶＤ法により厚さ約１０μｍ
の多結晶Ｓｉ膜４を堆積した［同図（ｂ）］。成膜温度
は６００℃、ガス圧力は１００Ｐａである。続いて、こ
のＳｉＣ基板を常圧Ａｒ雰囲気中、１５００℃で３０分
間アニールを行った。

【００１５】アニール後、このＳｉＣ基板をふっ硝酸溶
液（ふっ酸：硝酸＝１：４）に２０分間浸漬し、多結晶
Ｓｉ膜４を除去した［同図（ｃ）］。この時、表面粗さ
の平均振幅は０．１ｎｍであり、アニール前の値とほと
んど変化しなかった。なお、表面粗さの平均振幅は、い
ずれも原子間力顕微鏡（ＡＦＭ : Atomic Force Micros
cope）の観測結果から算出した。

【００１６】この試料について、van der Pauw 法によ
りキャリアの移動度を評価した。すなわち、試料のイオ
ン注入層３の表面上の四隅に、金属マスクを使ったスパ
ッタ法によりアルミニウム（Ａｌ）電極を形成する。電
極の直径は５００μｍ、厚さは５００ｎｍである。その
後、金属と半導体間で整流性を除きオーミックな接触と
するため、Ａｒ雰囲気中で９００℃、１０分間のアニー
ルをおこなった。

【００１７】この結果、移動度は４０ｃｍ² ／Ｖｓと、
多結晶Ｓｉ膜４を積層しない場合と比べるとほぼ二倍に
増大した。 ［実施例２］実施例１と同様にイオン注入を行い、多結
晶Ｓｉ膜４を堆積した後、さらに常圧ＣＶＤ法によりＳ
ｉＣ膜５を約１０μｍ成膜した［図２（ａ）］。成膜温
度は１２００℃とした。このＳｉＣ膜５は多結晶膜とな
る。その後、実施例１と同様のアニールを行った。

【００１８】アニール後、先ず四ふっ化炭素（ＣＦ₄ ）
ガスを用いたドライエッチングによりＳｉＣ膜５を除去
した［同図（ｂ）］。条件は、圧力０．６６Ｐａ、ＲＦ
パワーは１ｋＷとした。その後、実施例１と同様にし
て、多結晶Ｓｉ膜４を溶解除去した［同図（ｃ）］。

【００１９】その結果、表面粗さは、ほぼ初期の値に保
たれた。このＳｉＣ基板についても、実施例１と同様に
キャリア移動度の評価をおこなったところ、実施例１と
ほぼ同じ値が得られた。ＳｉＣ膜５の成膜は、アルゴン
（以下Ａｒと記す）を用いたスパッタ法によっても可能
である。条件としては、例えば、温度３００℃、圧力
０．６６Ｐａ、ＲＦパワーは５００Ｗとすればよい。

【００２０】［実施例３］実施例１と同様にイオン注入
層３上に多結晶Ｓｉ膜４を堆積した後、さらにＡｒを用
いたスパッタ法によりＡｌ₂ Ｏ₃ 膜を１μｍ堆積した。
成膜条件は、基板温度３００℃、圧力０．６６Ｐａ、Ｒ
Ｆパワー５００Ｗである。実施例１と同様にアニールを
行った後、Ａｌ₂ Ｏ₃ 膜の除去は、スパッタエッチング
によりおこなった。スパッタガスとしてはＡｒを用い、
圧力０．６６Ｐａ、ＲＦパワー１ｋＷとした。多結晶Ｓ
ｉ膜４の除去は実施例１と同様にしておこなった。

【００２１】その結果、表面粗さはほぼ初期の値に保た
れた。実施例１と同様にキャリア移動度の測定を行った
ところ、約４０ｃｍ² ／Ｖｓと実施例１と同様の値が得
られた。 ［実施例４］ＳｉＣ製のアニール容器７に、イオン注入
後のＳｉＣ基板とＳｉ片とを入れ、加熱してＳｉ片を溶
融する。アニール温度がＳｉの融点１４１５℃を越える
とＳｉ片は融解し、ＳｉＣ基板のイオン注入層３の表面
は溶融Ｓｉ６により被覆される［図３（ａ）］。

【００２２】アニール終了後、冷却固化したＳｉの付着
したＳｉＣ基板をふっ硝酸溶液に１時間浸漬し、付着し
たＳｉを除去した［同図（ｂ）］。その結果、表面粗さ
はほぼ初期の値に保たれ、キャリア移動度も実施例１と
同様の値が得られた。

【００２３】

【発明の効果】以上説明したように本発明によれば、イ
オン注入を行い、高温でアニールを実施する炭化けい素
半導体素子の製造方法において、アニール前に基板表面
に薄膜を積層することによって基板表面の平滑性を保つ
ことができ、表面の平滑な炭化けい素半導体素子とする
ことができる。その結果、特に表面層のキャリアの移動
度の低下を防ぐことができる。これらは、ＭＯＳＦＥＴ
のスイッチングの遅延を防ぐことになり、損失低減、高
周波化に大きな寄与をなすことになる。また、作製され
た半導体装置素子における特性の均一化も図られる。

【図面の簡単な説明】

【図１】本発明実施例１の方法にかかる工程順に示し
た、（ａ）はイオン注入後、（ｂ）は多結晶Ｓｉ膜堆積
後、（ｃ）は多結晶Ｓｉ膜除去後のＳｉＣ基板の模式的
断面図

【図２】本発明実施例２の方法にかかる工程順に示し
た、（ａ）は多結晶Ｓｉ膜およびＳｉＣ膜堆積後、
（ｂ）は多結晶ＳｉＣ膜除去後、（ｃ）は多結晶Ｓｉ膜
除去後のＳｉＣ基板の模式的断面図

【図３】本発明実施例４の方法に係る工程順に示した、
（ａ）はアニール中のアニール容器内断面図、（ｂ）は
溶融晶Ｓｉ除去後のＳｉＣ基板の模式的断面図

【符号の説明】

1…SiCウェハ 2…エピタキシャル層 3…イオン注入層 4…Si膜 5…SiC膜 6 …Si融液 7 …SiC 容器

Claims (6)

【特許請求の範囲】
1. 【請求項１】炭化けい素基板にイオン注入を行い、高温
   でアニールを実施する炭化けい素半導体素子の製造方法
   において、イオン注入後、基板表面にシリコンを接触さ
   せてアニールを行い、その後そのシリコンを除去するこ
   とを特徴とする炭化けい素半導体素子の製造方法。
2. 【請求項２】イオン注入後、炭化けい素基板表面にシリ
   コン膜を堆積することを特徴とする請求項１記載の炭化
   けい素半導体素子の製造方法。
3. 【請求項３】イオン注入後、炭化けい素基板表面にシリ
   コン膜と炭化けい素膜とを順次堆積することを特徴とす
   る請求項１記載の炭化けい素半導体素子の製造方法。
4. 【請求項４】イオン注入後、炭化けい素基板表面にシリ
   コン膜とアルミナ膜とを順次堆積することを特徴とする
   請求項１記載の炭化けい素半導体素子の製造方法。
5. 【請求項５】イオン注入後、炭化けい素基板をシリコン
   融液中でアニールすることを特徴とする請求項１記載の
   炭化けい素半導体素子の製造方法。
6. 【請求項６】シリコン膜をふっ硝酸により除去すること
   を特徴とする請求項２ないし５のいずれかに記載の炭化
   けい素半導体素子の製造方法。