JP2017010986A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2017010986A
JP2017010986A JP2015122083A JP2015122083A JP2017010986A JP 2017010986 A JP2017010986 A JP 2017010986A JP 2015122083 A JP2015122083 A JP 2015122083A JP 2015122083 A JP2015122083 A JP 2015122083A JP 2017010986 A JP2017010986 A JP 2017010986A
Authority
JP
Japan
Prior art keywords
silicon carbide
protective film
film
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015122083A
Other languages
English (en)
Other versions
JP6507875B2 (ja
Inventor
河田 泰之
Yasuyuki Kawada
泰之 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015122083A priority Critical patent/JP6507875B2/ja
Priority to CN201610121660.4A priority patent/CN106257619B/zh
Priority to US15/067,163 priority patent/US9748149B2/en
Publication of JP2017010986A publication Critical patent/JP2017010986A/ja
Application granted granted Critical
Publication of JP6507875B2 publication Critical patent/JP6507875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】炭化珪素基板の表面荒れを抑制することができる炭化珪素半導体装置の製造方法を提供すること。【解決手段】まず、炭化珪素基板1のイオン注入面に、シリコン膜2およびカーボン膜3を順に積層した2層構造の保護膜4を形成し、活性化熱処理を行う。シリコン膜2の厚さtは1nm以上3nm以下とする。カーボン膜3の厚さは20nm以上とする。活性化熱処理後にカーボン膜3を除去し、その後の工程を行うことで炭化珪素基板1のイオン注入面に素子構造を形成する。カーボン膜3の除去後に、XPS法を用いてX線入射角度45°で炭化珪素基板1のイオン注入面を分析した場合に、炭化珪素基板1のイオン注入面に、結合エネルギー283eV〜284eVにあらわれる炭化珪素のピークの強度に対して、結合エネルギー285eV〜286eVにあらわれるsp2結合の炭素のピークの強度の比率が0.4以下となるように各ピークが検出される。【選択図】図1B

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素(SiC)基板、または出発基板上にエピタキシャル層を積層した炭化珪素エピタキシャル基板(以下、まとめて炭化珪素基板とする)を用いて各種デバイスを作製する場合、素子構造を形成するためのイオン注入工程が必要となる。そして、イオン注入工程後、炭化珪素基板にイオン注入した不純物を活性化させるための活性化熱処理が必要であるが、半導体材料として炭化珪素を用いる場合、活性化熱処理は1600℃〜1800℃程度の高温度で行う必要がある。このように非常に高温度で活性化熱処理を行うため、炭化珪素基板の表面を保護膜で保護しない状態で活性化熱処理を行う場合、炭化珪素基板の表面荒れが起こることが知られている。
活性化熱処理による炭化珪素基板の表面荒れを低減する方法として、モノシラン(SiH4)ガスを添加したアルゴン(Ar)ガス雰囲気中で活性化熱処理を行う方法が提案されている。また、活性化熱処理による炭化珪素基板の表面荒れを低減する別の方法として、炭化珪素基板に不純物をイオン注入した後、カーボン(C)膜で炭化珪素基板の表面を覆った状態で活性化熱処理を行う方法が公知である(例えば、下記特許文献1参照。)。カーボン膜の成膜(形成)方法として、スパッタリング法や、化学気相成長(CVD:Chemical Vapor Deposition)法、炭化珪素基板の表面に塗布したレジストを炭化させる方法などが用いられている。
特許第5673107号公報
しかしながら、発明者が鋭意研究を重ねた結果、モノシランガスを添加したガス雰囲気中で活性化熱処理を行う方法では、炭化珪素基板の表面荒れを十分に抑制することは難しいことが判明している。また、炭化珪素基板の表面をカーボン膜で覆った状態で活性化熱処理を行う方法においても、熱処理装置や熱処理条件によっては炭化珪素基板の表面荒れが発生する虞がある。これは、カーボン膜の成膜方法(スパッタリング法、CVD法、スピンコート法)や熱処理条件によってカーボン膜にクラックが発生するからである。また、カーボン膜にクラックが発生しなくても、カーボン膜の厚さや膜質が保護膜としての機能を得るために十分でない場合、炭化珪素基板の表面荒れが発生する虞がある。このため、歩留りを向上させたり、素子の信頼性を確保する上で、活性化熱処理時に炭化珪素基板の表面を保護する保護膜の形成方法に改良の余地がある。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素基板の表面荒れを抑制することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明者らは、鋭意研究を重ねた結果、炭化珪素基板の表面からシリコン原子が蒸発したとしても、炭化珪素基板の表面に新たにシリコン原子を供給することによって炭化珪素基板の表面荒れを抑制することができることを見出した。本発明は、このような知見に基づいてなされたものである。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素を材料とする半導体基板の表面から不純物をイオン注入する注入工程を行う。次に、前記半導体基板の不純物をイオン注入した表面に保護膜を形成する形成工程を行う。次に、前記保護膜で覆われた状態の前記半導体基板に熱処理して前記不純物を活性化させる活性化工程を行う。前記形成工程では、前記半導体基板の表面に形成され、前記熱処理により前記半導体基板に不足する原子を供給する第1保護膜と、前記第1保護膜の表面に形成され、前記熱処理時に前記半導体基板および前記第1保護膜からのシリコン原子の蒸発を抑制する第2保護膜と、の2層構造の前記保護膜を形成する。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1保護膜は、シリコン膜であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2保護膜は、カーボン膜または窒化カーボン膜であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、シリコンターゲットを用いて、アルゴンガス雰囲気でのスパッタリングにより前記第1保護膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1保護膜の厚さは、1nm以上3nm以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、カーボンターゲットを用いて、アルゴンガス雰囲気または窒素を含むアルゴンガス雰囲気でのスパッタリングにより前記第2保護膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2保護膜の厚さは、20nm以上であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記活性化工程の後、前記第2保護膜を除去する除去工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記除去工程の後にX線光電子分光法を用いて前記半導体基板の前記不純物をイオン注入した表面を分析した場合に、前記半導体基板の表面に検出される炭素のピークの強度が炭化珪素のピークの強度よりも小さくなるように、前記第1保護膜の厚さを設定することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記除去工程の後にX線光電子分光法を用いてX線入射角度45°で前記半導体基板の前記不純物をイオン注入した表面を分析した場合に、結合エネルギー283eV〜284eVにあらわれる前記炭化珪素のピークの強度に対して、結合エネルギー285eV〜286eVにあらわれるsp2結合の前記炭素のピークの強度の比率が0.4以下となるように、前記第1保護膜の厚さを設定することを特徴とする。
上述した発明によれば、熱処理時に炭化珪素基板のイオン注入面(炭化珪素を材料とする半導体基板の不純物をイオン注入した表面)からシリコン原子が蒸発することを抑制することができる。また、熱処理時に炭化珪素基板のイオン注入面からシリコン原子が蒸発したとしても、炭化珪素基板のイオン注入面に接するシリコン膜からシリコン原子が供給され、炭化珪素基板のイオン注入面のシリコン原子の蒸発箇所が修復される。
本発明にかかる炭化珪素半導体装置の製造方法によれば、炭化珪素基板の表面荒れを抑制することができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の状態を模式的に示す説明図である。 従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の凹凸状態を示す断面図である。 従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の化学結合状態を示す特性図である。 本発明にかかる炭化珪素半導体装置の製造方法における炭化珪素基板の表面の化学結合状態を示す特性図である。 本発明にかかる炭化珪素半導体装置の製造方法における炭化珪素基板の表面の状態を示す鳥瞰図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
(実施の形態)
実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図1Aは、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図1Bは、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、炭化珪素基板(半導体ウエハ)1を用意し、一般的な有機洗浄法やRCA洗浄法により洗浄する(ステップS1)。炭化珪素基板1は、例えば、(000−1)面(いわゆるC面)を結晶軸に対して例えば4°程度傾けた(オフ角を付けた)面をおもて面とする炭化珪素バルク基板であってもよい。また、炭化珪素基板1は、例えば、炭化珪素を材料とする出発基板上にエピタキシャル層を積層した炭化珪素エピタキシャル基板であってもよい。すなわち、炭化珪素基板1は、例えば四層周期六方晶(4H−SiC)などの炭化珪素を材料とする半導体基板である。
次に、炭化珪素基板1を例えば500℃程度の温度に加熱した状態で、一般的なイオン注入装置により炭化珪素基板1のおもて面(以下、イオン注入面とする)から不純物をイオン注入する(ステップS2)。ステップS2のイオン注入は、炭化珪素基板1に所定デバイスの素子構造を形成するためのイオン注入工程であり、そのイオン種やドーズ量は各デバイスの設計条件に応じて異なる。一例として、基板おもて面から0.45μm以上0.85μm以下程度の深さで、総ドーズ量が2×1014/cm2程度のボックスプロファイルとなるように、290keV以上700keV以下程度の加速エネルギーで窒素(N)を注入する。さらに、基板おもて面から0.35μm以下程度の深さで、総ドーズ量が8×1014/cm2程度のボックスプロファイルとなるように、20keV以上350keV以下程度の加速エネルギーでリン(P)を注入する。
次に、例えばスパッタリングにより、炭化珪素基板1のイオン注入面上に、保護膜4として、後述する活性化熱処理により炭化珪素基板1に不足する原子を供給する材料膜、具体的にはシリコン(Si)膜(第1保護膜)2を形成する(ステップS3)。熱処理により炭化珪素基板1に不足する原子とは、活性化熱処理時に炭化珪素基板1から蒸発するシリコン原子である。次に、例えばスパッタリングにより、シリコン膜2の表面に、保護膜4として、カーボン(炭素:C)膜または窒化カーボン膜(CNx)(以下、まとめてカーボン膜(第2保護膜)3とする)を形成する(ステップS4)。すなわち、ステップS3,S4の処理により、炭化珪素基板1のイオン注入面上に、シリコン膜2およびカーボン膜3を順に積層した2層構造の保護膜4を形成する。
ステップS3においては、例えば、DC(直流:Direct Current)マグネトロンスパッタリング装置の処理炉(チャンバー)内に炭化珪素基板1を挿入し、純度99.99%のシリコンターゲットを用いて、アルゴン(Ar)ガス雰囲気中においてマグネトロンスパッタリングを行うことでシリコン膜2を形成してもよい。このとき、例えば、基板温度を室温(例えば25℃)以上300℃以下程度とし、直流電力を1W/cm2となるように調整してもよい。シリコン膜2の厚さtは、例えば後述する活性化熱処理の条件や、カーボン膜の厚さや膜質などに基づいて、活性化熱処理後の炭化珪素基板1のイオン注入面または炭化珪素基板1のイオン注入面から所定深さにおける元素組成や元素量、結合状態などが後述する所定条件となるように設定される。具体的には、シリコン膜2の厚さtは、例えば1nm以上3nm以下程度であることが好ましい(1≦t≦3)。その理由は、次の通りである。シリコン膜2の厚さtが1nm未満である場合(t<1)、シリコン膜2の保護膜4としての機能を十分に得ることができない虞があるからである。また、シリコン膜2の厚さtが3nmを超える場合(t>3)、炭化珪素基板1のイオン注入面にシリコン膜2が残ってしまう。これにより、後述するカーボン(C)膜3を除去(例えば酸素アッシング)するときに、炭化珪素基板1のイオン注入面に酸化シリコン(SiO2)が形成されてしまう虞があるからである。このため、シリコン膜2の厚さtは、さらに、活性化熱処理後にシリコン膜2がほぼ残らない程度の厚さに設定することが好ましい。
ステップS4においては、例えば、純度99.99%のカーボンターゲットを用いて、アルゴン(Ar)ガス雰囲気中または窒素(N2)ガスを添加したアルゴンガス雰囲気中においてスパッタリングを行うことでカーボン膜3を形成してもよい。このとき、例えば、基板温度を室温以上300℃以下程度とし、直流電力を2W/cm2となるように調整してもよい。また、ステップS4の処理は、ステップS3の処理後の炭化珪素基板1が大気にさらされないように、例えば同一のスパッタリング装置を用いてステップS3の処理に連続して行うことが好ましい。カーボン膜3の厚さは、デバイスの素子構造や、成膜装置、後述する活性化熱処理に用いる熱処理装置に応じて種々変更し、本発明の効果が十分に得られる厚さに設定される。具体的には、カーボン膜3の厚さは、例えば20nmであってもよい。また、例えば、炭化珪素基板1のイオン注入面にデバイスの素子構造に応じた段差が生じている場合などは、カーボン膜3のステップカバレッジ(段差被覆性)に応じてカーボン膜3の厚さを厚くする(例えば20nm以上)。成膜装置や熱処理装置の仕様に応じてカーボン膜3の厚さを厚くする(例えば20nm以上)。
次に、炭化珪素基板1内にイオン注入された不純物を活性化させるための活性化熱処理を行う(ステップS5)。ステップS5においては、例えば、まず、熱処理装置の処理炉内に炭化珪素基板1を挿入し、処理炉内を7.5×10-5Torr以下程度まで真空引きする。その後、処理炉内にアルゴンガスを導入し、60Torr以上100Torr以下程度の圧力で、1600℃以上1800℃以下程度の高温度の活性化熱処理を1分間以上5分間以下の処理時間で行ってもよい。この活性化熱処理時、炭化珪素基板1のイオン注入面にシリコン膜2からシリコン原子が供給され、シリコン膜2はほぼ残らない。次に、熱処理装置の処理炉から取り出し可能な温度になるまで炭化珪素基板1を冷却する。次に、カーボン膜3を除去(アッシング)する(ステップS6)。ステップS6のアッシングは、例えば、アッシング装置の処理炉内に導入した酸素(O2)ガスを5Pa程度に減圧し、高周波(RF:Radio Frequency)電力を供給して生成した酸素プラズマ中で5分間程度行ってもよい。そして、その後の工程を順に行って残りの素子構造を形成し、半導体ウエハをチップ状に切断(ダイシング)することで、実施の形態にかかる炭化珪素半導体装置が完成する。
次に、実施の形態にかかる炭化珪素半導体装置の製造方法における炭化珪素基板の表面の状態を検証した。まず、比較として、従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の状態について説明する。図2は、従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の状態を模式的に示す説明図である。図3は、従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の凹凸状態を示す断面図である。図4は、従来の炭化珪素半導体装置の製造方法における炭化珪素基板の表面の化学結合状態を示す特性図である。従来例として、炭化珪素基板101のイオン注入を行った側の主面(以下、イオン注入面とする)に保護膜としてカーボン膜(不図示)のみを形成し、アルゴン雰囲気中において1700℃の温度の活性化熱処理を5分間行った後、カーボン膜を除去(アッシング)した試料を用意した。
従来例のイオン注入面を走査型電子顕微鏡(SEM:Scanning Electron Microscope)で10000倍の倍率で表面観察を行った結果を図2に示す。従来例のイオン注入面の断面状態を原子間力顕微鏡(AFM:Atomic Force Microscope)で観察した結果を図3に示す。従来例のイオン注入面の化学結合状態を角度分解型X線光電子分光(XPS:X−ray Photoelectron Spectroscopy)法で検出した結果を図4に示す。図4の横軸は原子の結合エネルギー(eV)であり、縦軸は光電子の強度(任意単位(a.u.:arbitrary unit))である。図4では、X線入射角度が小さいほど最表面に近い(浅い)深さの情報となる(図5においても同様)。ここでは、イオン注入面に表面荒れが生じた試料を選択している。図2に示すように、従来例では、イオン注入面のところどころに凹み(黒い塗りつぶし部分)102が観察され、表面荒れが生じていることが確認された。
図3に示す結果より、従来例のイオン注入面に生じた凹み102の深さは数nmから10nm程度であり、凹み102の生じていない部分でも1nm程度の凹凸103が生じていることが確認された。図4に示す結果より、従来例では、イオン注入面から浅い部分(X線入射角度:5°および30°)では、285eV付近にsp2結合の炭素(Csp2)のピーク111が確認された。また、イオン注入面から深い部分(X線入射角度:60°および90°)では、sp2結合の炭素(Csp2)のピーク111(285eV付近)と、炭化珪素(SiC)のピーク112(283eV付近)との混在状態であることが確認された。すなわち、イオン注入面から浅いほど炭化珪素からシリコン原子のみが蒸発して引き抜かれており、炭素が支配的になっていることがわかる。sp2結合の炭素(Csp2)のピーク111よるも高結合エネルギー側は、カーボンの1軌道(C1s)のピークである。このように、アルゴンガス雰囲気による高温度の活性化熱処理により、イオン注入面からシリコン原子が蒸発しやすいことが、炭化珪素基板101の表面荒れの要因の1つであることがわかる。
これらの結果から、炭化珪素基板のイオン注入面をカーボン膜のみで保護した状態で高温度の活性化熱処理を行う場合、カーボン膜の状態(厚さ、膜質)や熱処理装置によっては、カーボン膜が保護膜として十分に機能せず、イオン注入面に表面荒れが起こることが確認された。すなわち、従来例のようにカーボン膜のみの保護膜では、炭化珪素基板1のイオン注入面からのシリコン原子の蒸発を十分に抑制できないことがわかる。従来例において生じるこの現象は常時発生するわけではないが、数回に1回の割合で発生することが本発明者の鋭意研究により確認されている。具体的には、例えば、カーボン膜を成膜するためのスパッタリング装置や熱処理装置の処理炉を変更した場合などに、同様の方法および条件で処理したとしても再現性が得られず、イオン注入面に表面荒れが生じることがあることが確認されている。
次に、本発明にかかる炭化珪素半導体装置の製造方法における炭化珪素基板1の表面の状態について説明する。図5は、本発明にかかる炭化珪素半導体装置の製造方法における炭化珪素基板の表面の化学結合状態を示す特性図である。図6は、本発明にかかる炭化珪素半導体装置の製造方法における炭化珪素基板の表面の状態を示す鳥瞰図である。上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、炭化珪素基板1のイオン注入面にシリコン膜2およびカーボン膜3を順に積層した保護膜4を形成し、活性化熱処理後にカーボン膜3を除去(アッシング)した試料を用意した(以下、実施例とする)。活性化熱処理の条件は、上記従来例と同様である。
実施例のイオン注入面の化学結合状態を角度分解型XPS法で検出した結果を図5に示す。検出時のX線入射角度を45°とした。図5の注釈に示す数値は、シリコン膜2の厚さtである。実施例の各試料のシリコン膜2の厚さtを0nm〜3nmとした。シリコン膜2の厚さt=0nmとは、シリコン膜2がなく、保護膜4としてカーボン膜3のみを形成した状態であり、従来技術に相当する。シリコン膜2の厚さt=0nmの試料には、イオン注入面に表面荒れが生じた試料を選択している。図5に示す光電子の強度(縦軸の値)は、シリコン膜2の厚さt=0nmでのsp2結合の炭素(Csp2)のピーク11を1として相対値を表示している。sp2結合の炭素のピーク11よりも低結合エネルギー側に炭化珪素(SiC)のピーク12が検出され、sp2結合の炭素のピーク11よりも高結合エネルギー側にカーボンの1軌道(C1s)のピークが検出される点は上記従来例(図4参照)と同様である。
図5に示す結果より、シリコン膜2の厚さt=0nmでは、上記従来例と同様に、sp2結合の炭素のピーク11の強度が炭化珪素のピーク12の強度よりも大きいことがわかる。一方、シリコン膜2の厚さtを1nmとすることで、シリコン膜2の厚さt=0nmの場合よりも、sp2結合の炭素のピーク11の強度を大幅に小さくすることができ、かつ炭化珪素のピーク12の強度を相対的に大きくすることができることが確認された。そして、シリコン膜2の厚さtを2nmおよび3nmと厚くするほど、sp2結合の炭素のピーク11の強度に対する炭化珪素のピーク12の強度比をさらに大きくすることができることが確認された。
例えば、XPS法を用いてX線入射角度45°で炭化珪素基板1のイオン注入面を分析したときに、結合エネルギー283eV〜284eV付近にあらわれる炭化珪素のピーク12の強度h1を1.0に規格化したときの、結合エネルギー285eV〜286eV付近にあらわれるsp2結合の炭素のピーク11の強度h2の比率(=h2/h1)は0.4以下であることが好ましい。強度h1,h2は、一般的なバックグラウンド補正を行った数値である。図5には例えば直線近似法によりバックグラウンド補正を行った場合を示し、この場合、強度h1,h2は、バックグラウンドの強度の近似直線10に基づいて測定値からバックグラウンドの強度を減算した数値である。バックグラウンドの強度の近似直線10は、sp2結合の炭素のピーク11および炭化珪素のピーク12を挟んだ2点(sp2結合の炭素のピーク11の高結合エネルギー側の端部と、炭化珪素のピーク12の低結合エネルギー側の端部の2点)をつないだ直線である。
この結果から、炭化珪素基板1とカーボン膜3との間にさらに保護膜4としてシリコン膜2を挿入することで、炭化珪素基板1のイオン注入面からのシリコン原子の蒸発を大幅に抑制することができることが確認された。すなわち、活性化熱処理時に、炭化珪素基板1のイオン注入面にシリコン膜2からシリコン原子が供給されることが確認された。シリコン膜2の厚さtを3nmよりも厚くすると(t>3)、上述したように炭化珪素基板1のイオン注入面にシリコン膜2が残ることで酸化シリコンが形成されてしまう虞がある。このため、シリコン膜2の厚さtは、炭化珪素基板1のイオン注入面に炭化珪素のピーク12の強度よりも低い強度でsp2結合の炭素のピーク11が残る(すなわちシリコン原子が足りない)程度に炭化珪素基板1のイオン注入面にシリコン原子を供給する厚さであることが好ましい。
実施例のイオン注入面の平面状態をAFMにより5μm×5μmの範囲で観察した結果を図6に示す。図6には、シリコン膜2の厚さt=3nmとしたときの実施例のイオン注入面を示す。従来例(図3参照)では、5μmの範囲内に多くの凹み102や凹凸103が観察され表面荒れが生じていることが確認されたが、図6に示すように、実施例においては、非常に平坦性がよく、AFM画像から計測したイオン注入面の凹凸の高低差(段差)の二乗平均平方根(RMS:Root Mean Square)は0.15nmであった。
この結果から、炭化珪素基板1とカーボン膜3との間にさらに保護膜4としてシリコン膜2を挿入することで、炭化珪素基板1のイオン注入面を非常に平坦な状態に維持することができることが確認された。このため、本発明においては、炭化珪素半導体装置の作製(製造)においても、炭化珪素半導体装置の信頼性を向上させることができる。図5,6に示す結果は、スパッタリング装置や熱処理装置の処理炉を変更した場合においても再現性よく得られることが発明者により確認されている。
以上、説明したように、実施の形態によれば、炭化珪素基板のイオン注入面に形成する保護膜をシリコン膜およびカーボン膜を順に積層した2層構造とすることで、シリコン膜の表面がシリコン層(炭化珪素基板およびシリコン膜の積層)の最表面となる。これにより、炭化珪素基板のイオン注入面がシリコン層の最表面からシリコン膜の厚さ分だけ深い位置になるため、活性化熱処理時に炭化珪素基板のイオン注入面からシリコン原子が蒸発することを抑制することができる。また、活性化熱処理時に炭化珪素基板のイオン注入面からシリコン原子が蒸発したとしても、炭化珪素基板のイオン注入面に接するシリコン膜からシリコン原子が供給され、炭化珪素基板のイオン注入面のシリコン原子の蒸発箇所が修復される。これにより、炭化珪素基板のイオン注入面に活性化熱処理による表面荒れは生じず、活性化熱処理後においても炭化珪素基板のイオン注入面の平坦性が維持される。したがって、炭化珪素半導体装置の信頼性を向上させることができる。また、保護膜を上記2層構造とすることで、シリコン膜がカーボン膜に覆われるため、シリコン膜からシリコン原子が蒸発することを抑制することができる。このため、シリコン膜の厚さの設定が容易となる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、炭化珪素基板のおもて面を4°程度のオフ角を付けた(000−1)面とする場合を例に説明しているが、炭化珪素基板のおもて面を(0001)面(いわゆるSi面)としてもよいし、オフ角も種々変更可能である。また、炭化珪素基板の裏面から不純物をイオン注入する場合においても、炭化珪素基板の裏面上に保護膜としてシリコン膜およびカーボン膜を順に形成することで、同様の効果が得られる。
また、本発明は、半導体材料として炭化珪素を用いて、かつイオン注入およびその後の活性化熱処理により素子構造を形成するさまざまな炭化珪素半導体装置に適用可能である。例えば、絶縁ゲート型電界効果トランジスタ(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)や、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、ショットキーバリアダイオード(SBD:Schottky Barrier Diode)等に本発明を適用してもよい。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、イオン注入およびその後の活性化熱処理により素子構造を形成する炭化珪素半導体装置に有用である。
1 炭化珪素基板
2 シリコン膜
3 カーボン膜
4 保護膜

Claims (10)

  1. 炭化珪素を材料とする半導体基板の表面から不純物をイオン注入する注入工程と、
    前記半導体基板の不純物をイオン注入した表面に保護膜を形成する形成工程と、
    前記保護膜で覆われた状態の前記半導体基板に熱処理して前記不純物を活性化させる活性化工程と、
    を含み、
    前記形成工程では、
    前記半導体基板の表面に形成され、前記熱処理により前記半導体基板に不足する原子を供給する第1保護膜と、
    前記第1保護膜の表面に形成され、前記熱処理時に前記半導体基板および前記第1保護膜からのシリコン原子の蒸発を抑制する第2保護膜と、の2層構造の前記保護膜を形成することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第1保護膜は、シリコン膜であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記第2保護膜は、カーボン膜または窒化カーボン膜であることを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。
  4. シリコンターゲットを用いて、アルゴンガス雰囲気でのスパッタリングにより前記第1保護膜を形成することを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  5. 前記第1保護膜の厚さは、1nm以上3nm以下であることを特徴とする請求項1〜4のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  6. カーボンターゲットを用いて、アルゴンガス雰囲気または窒素を含むアルゴンガス雰囲気でのスパッタリングにより前記第2保護膜を形成することを特徴とする請求項1〜5のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  7. 前記第2保護膜の厚さは、20nm以上であることを特徴とする請求項1〜6のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  8. 前記活性化工程の後、前記第2保護膜を除去する除去工程をさらに含むことを特徴とする請求項1〜7のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  9. 前記除去工程の後にX線光電子分光法を用いて前記半導体基板の前記不純物をイオン注入した表面を分析した場合に、前記半導体基板の表面に検出される炭素のピークの強度が炭化珪素のピークの強度よりも小さくなるように、前記第1保護膜の厚さを設定することを特徴とする請求項8に記載の炭化珪素半導体装置の製造方法。
  10. 前記除去工程の後にX線光電子分光法を用いてX線入射角度45°で前記半導体基板の前記不純物をイオン注入した表面を分析した場合に、結合エネルギー283eV〜284eVにあらわれる前記炭化珪素のピークの強度に対して、結合エネルギー285eV〜286eVにあらわれるsp2結合の前記炭素のピークの強度の比率が0.4以下となるように、前記第1保護膜の厚さを設定することを特徴とする請求項9に記載の炭化珪素半導体装置の製造方法。
JP2015122083A 2015-06-17 2015-06-17 炭化珪素半導体装置の製造方法 Active JP6507875B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015122083A JP6507875B2 (ja) 2015-06-17 2015-06-17 炭化珪素半導体装置の製造方法
CN201610121660.4A CN106257619B (zh) 2015-06-17 2016-03-04 碳化硅半导体装置的制造方法
US15/067,163 US9748149B2 (en) 2015-06-17 2016-03-10 Method of manufacturing a silicon carbide semiconductor device including forming a protective film with a 2-layer structure comprised of silicon and carbon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015122083A JP6507875B2 (ja) 2015-06-17 2015-06-17 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017010986A true JP2017010986A (ja) 2017-01-12
JP6507875B2 JP6507875B2 (ja) 2019-05-08

Family

ID=57588432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015122083A Active JP6507875B2 (ja) 2015-06-17 2015-06-17 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9748149B2 (ja)
JP (1) JP6507875B2 (ja)
CN (1) CN106257619B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538738B (zh) * 2017-03-06 2020-08-28 中芯国际集成电路制造(上海)有限公司 用于检测氮浓度的结构及方法
CN109979829A (zh) * 2017-12-27 2019-07-05 无锡华润微电子有限公司 碳化硅激活退火方法
CN109494150B (zh) * 2018-11-21 2021-06-08 北京国联万众半导体科技有限公司 碳化硅高温退火表面保护的制作方法及碳化硅功率器件
CN110223996A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 晶圆组件及其形成方法
WO2021119000A1 (en) * 2019-12-09 2021-06-17 Entegris, Inc. Diffusion barriers made from multiple barrier materials, and related articles and methods
KR20210146164A (ko) * 2020-05-26 2021-12-03 삼성전자주식회사 엑스선 광전자 분광법을 이용한 그래핀층의 두께 계산방법 및 실리콘 카바이드의 함량 측정 방법
CN113811107B (zh) * 2020-06-11 2023-05-26 维达力科技股份有限公司 壳体的制备方法、壳体以及电子产品
CN113897684B (zh) * 2020-06-22 2023-08-08 比亚迪股份有限公司 碳化硅籽晶、碳化硅籽晶组件及其制备方法和制备碳化硅晶体的方法
CN117476543A (zh) * 2023-10-30 2024-01-30 汇能微电子技术(深圳)有限公司 碳化硅半导体结构及其制备方法、碳化硅半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012482A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2007001800A (ja) * 2005-06-23 2007-01-11 Sumitomo Electric Ind Ltd 炭化ケイ素基板の表面再構成方法
JP2012142484A (ja) * 2011-01-05 2012-07-26 National Institute Of Advanced Industrial & Technology 炭化珪素半導体デバイスの作製方法
JP2012146795A (ja) * 2011-01-11 2012-08-02 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2014216571A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193853B1 (en) * 1999-02-25 2001-02-27 Cametoid Limited Magnetron sputtering method and apparatus
WO2005106869A1 (ja) * 2004-04-28 2005-11-10 Matsushita Electric Industrial Co., Ltd. 磁気記録媒体とその製造方法、製造装置、記録再生方法、および記録再生装置
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP5220049B2 (ja) * 2010-03-09 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012482A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2007001800A (ja) * 2005-06-23 2007-01-11 Sumitomo Electric Ind Ltd 炭化ケイ素基板の表面再構成方法
JP2012142484A (ja) * 2011-01-05 2012-07-26 National Institute Of Advanced Industrial & Technology 炭化珪素半導体デバイスの作製方法
JP2012146795A (ja) * 2011-01-11 2012-08-02 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2014216571A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Also Published As

Publication number Publication date
US9748149B2 (en) 2017-08-29
US20160372328A1 (en) 2016-12-22
CN106257619B (zh) 2021-07-02
JP6507875B2 (ja) 2019-05-08
CN106257619A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6507875B2 (ja) 炭化珪素半導体装置の製造方法
US8187958B2 (en) Substrate processing method and method of manufacturing crystalline silicon carbide (SIC) substrate
JP4718425B2 (ja) 複合基板の作製方法
EP3136420B1 (en) Method for manufacturing bonded soi wafer
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
JP6108588B2 (ja) 炭化珪素半導体素子の製造方法
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
US8129663B2 (en) Vacuum heating apparatus
US8765617B2 (en) Method of manufacturing semiconductor device
JP2017041503A (ja) 半導体装置、および、その製造方法
Khalfaoui et al. Impact of rapid thermal annealing on Mg‐implanted GaN with a SiOx/AlN cap‐layer
US9691616B2 (en) Method of manufacturing silicon carbide semiconductor device by using protective films to activate dopants in the silicon carbide semiconductor device
JP5673107B2 (ja) 炭化珪素半導体デバイスの作製方法
JP2008283202A (ja) 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2017118113A (ja) 2つの構造体間の直接接合を実行する方法
JP4581348B2 (ja) 貼り合わせウエーハの製造方法およびsoiウエーハ
US11626492B2 (en) Semiconductor epitaxial wafer and method of producing the same
KR20230044229A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
Choi et al. Chemical vapor deposition carbon film as a capping layer in 4H-SiC based mosfets
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
JP6540571B2 (ja) 半導体装置の製造方法及び半導体装置
JP2018137278A (ja) 貼り合わせsoiウェーハの製造方法
JP2024011530A (ja) 固体基板、その製造方法、および固体装置の製造方法
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6507875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250