TW202303968A - 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法 - Google Patents
用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法 Download PDFInfo
- Publication number
- TW202303968A TW202303968A TW111119672A TW111119672A TW202303968A TW 202303968 A TW202303968 A TW 202303968A TW 111119672 A TW111119672 A TW 111119672A TW 111119672 A TW111119672 A TW 111119672A TW 202303968 A TW202303968 A TW 202303968A
- Authority
- TW
- Taiwan
- Prior art keywords
- donor substrate
- semiconductor structure
- layer
- working layer
- front side
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000010410 layer Substances 0.000 claims abstract description 80
- 230000007547 defect Effects 0.000 claims abstract description 23
- 239000002344 surface layer Substances 0.000 claims abstract description 16
- 230000010070 molecular adhesion Effects 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 238000003486 chemical etching Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 238000004377 microelectronic Methods 0.000 claims description 7
- 238000009499 grossing Methods 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000011282 treatment Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical group [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 abstract description 10
- 238000005498 polishing Methods 0.000 abstract description 4
- 238000005304 joining Methods 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004570 scanning spreading resistance microscopy Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本發明係有關於一種用於製作半導體結構之方法，包括以下步驟：
a) 提供單晶碳化矽製之供體底材以及碳化矽製之載體底材，
b) 製備待移轉之工作層，包括：
- 在供體底材之正面上植入輕元素，以形成受損剖面，該受損剖面特別地可透過拉塞福背散射光譜法來測量，所述剖面具有定義了埋置脆弱平面的深度缺陷之主要峰以及定義了受損表面層的缺陷之次要峰，
- 透過化學蝕刻及/或化學機械研磨供體底材之正面而移除受損表面層，以形成供體底材之新正面，
埋置脆弱平面與供體底材之新正面一起界定出待移轉之工作層，其厚度在50 nm及1400 nm之間，
c) 透過分子黏附方式在正面一側上接合供體底材及載體底材，以形成沿鍵合界面被鍵合之組裝件；
d) 沿埋置脆弱平面進行分離，使得工作層移轉到載體底材上，以形成半導體結構。
Description
本發明係有關於一種微電子元件的半導體材料領域。特別是有關於一種用於製作半導體結構之方法，該半導體結構包括單晶碳化矽製之工作層，該工作層並經由鍵合界面而移轉到碳化矽製之載體底材上。當需要垂直導電時，該方法可以改善工作層的電氣特性，以及改善半導體結構的電氣特性。
形成半導體結構通常的做法是，藉由將低厚度且高晶體品質的半導體工作層移轉到有利地具較低晶體品質的半導體載體底材上。一種眾所周知的薄層移轉解決方案是智切法(Smart Cut®法)，其係基於植入輕質元素，並藉由分子黏附方式在鍵合界面處進行接合。輕元素通常係選自氫或氦之離子，或這兩種物質的組合。透過分子黏附的直接鍵合可於環境溫度或某溫度下，在大氣壓力或受控氣壓下，特別是在真空中，藉由在將其待接合的表面密切接觸後向底材施加壓力，或是當待接合的表面彼此面對面佈置時，單純僅藉由鍵合波的局部觸發之方式，藉各種方法而達成：。各種直接鍵合法亦可透過在接合前對待接合的表面進行預處理而有所區別。乾式或濕式化學清洗、透過電漿或透過原子撞擊的表面活化(例如，SAB(表面活化鍵合)、ADB(原子擴散鍵合)等)、表面的機械性或化學-機械平整化，或確實地沉積促進鍵合的額外層，皆可應用到待接合的底材的其中一者或二者。
將工作層移轉到載體底材上之後，同樣一般性的做法是對半導體結構施加高溫甚至是極高溫的退火，以恢復工作層及鍵合界面的結構及其電氣性質。同樣周知的做法是執行熱平滑化處理或基於化學機械拋光的平滑化處理，以便在旨在容納微電子元件的移轉工作層的自由面上獲得低表面粗糙度。
尤其是在功率電子領域，會期望工作層具有出色的導電性。此外亦有利的是，在工作層與載體底材之間形成保證有良好導電性的半導體結構，從而允許製作垂直元件。
例如，在一半導體結構包括有單晶碳化矽製之工作層以及較低品質(單晶或多晶)碳化矽製之載體底材的情況下，工作層的電氣特性預計遵循歐姆定律，該工作層的電阻率係依其摻雜的程度而界定。為了與垂直元件兼容，垂直導電，也就是說包含穿過鍵合界面，預期是可操作的：亦即，鍵合界面的電阻率盡可能低，較佳小於1 mohm.cm
2，或甚至小於0.1 mohm.cm
2，且其具有歐姆性I(V)(電流作為電壓的函數)的特性。
將單晶碳化矽製之工作層，經由中間金屬層而移轉到同樣由單晶碳化矽製之載體底材上，透過智切法(Smart Cut®)對半導體結構進行最終恢復性退火，其在1300°C-1700°C的溫度範圍執行，並不足以獲得前面提到的電氣特性，如圖4(a)明顯可見：I(V)曲線代表工作層的電氣特性及半導體結構的垂直導電性(跨越鍵合界面)，並未符合歐姆行為的目標。
當然，在通常超過1800°C的較高溫度下的退火，可部分地改善工作層及半導體結構的電氣特性，但這樣的處理實施起來特別繁瑣，且更可能導致其他類型不利的晶體缺陷，特別是階褶(step bunching)，其需要保護表面的額外步驟以避免這些缺陷的出現，或是需要之後處理表面的額外步驟以消除這些缺陷。
本發明旨在克服上述所有或部分缺陷。本發明特別是有關於一種用於製作半導體結構之方法，該半導體結構之工作層由單晶碳化矽製成，並經由鍵合界面而移轉到碳化矽製之載體底材上，該工作層具有優異的電氣特性。根據本發明之方法更可提高半導體結構的垂直導電性能，同時提出簡單的實施步驟。
本發明係有關於一種用於製作半導體結構之方法，包括以下步驟：
a) 提供單晶碳化矽製之供體底材以及碳化矽製之載體底材，
b) 製備待移轉之工作層，包括：
- 在供體底材之正面上植入輕元素，以形成受損剖面，該受損剖面特別地可透過拉塞福背散射光譜法來測量，所述剖面具有定義了埋置脆弱平面的深度缺陷之主要峰以及定義了受損表面層的缺陷之次要峰，
- 透過化學蝕刻及/或化學機械研磨供體底材之正面而移除受損表面層，以形成供體底材之新正面，
埋置脆弱平面與供體底材之新正面一起界定出待移轉之工作層，其厚度在50 nm及1400 nm之間，
c) 透過分子黏附在該正面一側上接合供體底材及載體底材，以形成沿鍵合界面被鍵合之組裝件；
d) 沿埋置脆弱平面進行分離，使得工作層移轉到載體底材上，以形成半導體結構。
根據本發明其他有利及非限制性特徵，其單獨或以任何技術上可行的組合：
步驟b)中的移除會導致5 nm及200 nm之間，較佳在30 nm及50 nm之間的剝離；
載體底材的材料為單晶或多晶；
輕元素為氫離子，其以30 keV及 210 keV之間的能量，以及1×10
16/cm
2及 5×10
17/cm
2之間的劑量被植入；
製作方法包括對步驟d)所產生之半導體結構進行最後修整步驟e)，步驟e)涉及在1300°C和1700°C之間的溫度下的熱處理；
步驟e)包括對工作層之自由表面的化學機械平滑化處理；
步驟c)包括於透過分子黏附進行接合之前，在供體底材之正面上及/或在載體底材之正面上，形成至少一額外層；以及透過分子黏附進行接合之後所獲得之鍵合組裝件，係包括位於供體底材與載體底材之間的額外層，所述層係與鍵合界面相鄰或包含鍵合界面；
該至少一額外層包括選自矽、鎢、碳及鈦之材料；
該方法更包括在半導體結構上製作至少一高電壓微電子元件之步驟。
本發明亦有關於一種透過上述製作方法所獲得的半導體結構上製作的高電壓微電子元件。
本發明係有關於一種用於製作半導體結構100之方法，該半導體結構100包括移轉到載體底材2上的單晶碳化矽(SiC)製之工作層10(圖1)。載體底材2可由單晶或多晶碳化矽形成。
該製作方法首先包括步驟a)其提供單晶碳化矽製之供體底材1以及單晶或多晶碳化矽製之載體底材2(圖2a)。此二初始底材1、2較佳地為直徑100 mm、150 mm或200 mm的晶圓形式(在平面(x，y)中)，並且厚度(沿z軸)通常為介於300與800微米之間。它們各自具有正面1a、2a及背面1b、2b。正面1a、2a的表面粗糙度有利地選定為小於1 nm RMS，表面粗糙度係透過原子力顯微鏡(AFM)在20微米×20微米的掃描中測量。
供體底材1舉例而言可以是4H或6H多型，並且具有n型或p型摻雜。稍後在該方法中，半導體結構100的工作層10將與供體底材1分離：因此，供體底材必須具有目標應用所需的機械、電學和晶體學特性。
根據一特定實施例，供體底材1包括初始底材，在該初始底材上已透過磊晶而產生供體層。執行磊晶生長步驟，使得供體層具有低於初始底材的晶體缺陷密度。由於在這種情況下工作層10與供體層分離，初始底材不需要與供體層有一樣高的品質水準。
載體底材2必須滿足關於機械強度的規格，以及關於允許對於在最終半導體結構100上面及當中製作的垂直功率元件的操作良好的垂直導電電氣特性的潛在規格。
然後，該製作方法包括步驟b)，包含在製備待移轉的工作層10。此步驟首先包括在正面1a上的供體底材1(或供體層，若存在時)中植入輕元素，以形成輕元素的植入剖面以及受損剖面11(圖2b))。這兩個剖面幾乎是重疊的，第一個對應於植入元素的深度的濃度，另一個對應於當元素滲入時在供體底材1SiC材料的晶格中所產生的缺陷。
受損剖面11特別地可透過拉塞福背散射光譜法(或RBS)來測量。眾所周知，RBS係使用於藉由分析高能離子束撞擊所述材料的背散射來確定材料的結構及組成。在這種情況下，可揭示供體底材1的植入的SiC晶格中存在的缺陷區域。
圖3中的曲線A對應於在植入輕元素之前對供體底材1的RBS測量：RBS剖面是平坦的(除了在正面1a上檢測到的非常窄的峰，其出現在所有測量的樣品上，且其因此而沒有區別)。
圖3的曲線B對應於在植入輕元素之後對供體底材1的RBS測量。損傷剖面11具有定義了埋置脆弱平面12的深度缺陷之主要峰12a(其基本上疊加在植入的輕元素濃度的峰上)。損傷剖面11亦具有定義了受損表面層13的缺陷之次要峰13a。
植入的輕元素較佳者為氫、氦或這兩種共植入的物質。參考介紹中所提到的智切法Smart Cut®，這些輕元素將在主要峰12a處及/或附近形成分佈在薄層中的微腔，該薄層係平行於供體底材1的正面1a，即平行於圖中平面(x,y)。為了簡單起見，此薄層被稱為埋置脆弱平面12。
選擇輕元素的植入能量，以便達到供體底材1中的確定深度。通常，植入氫離子的能量在30 keV與210 keV之間，劑量在1×10
16/cm
2和5×10
17/cm
2之間，以在100 nm和1500 nm之間的深度處形成埋置脆弱平面12。
圖3中可見的次要峰13a係從供體底材1的正面1a延伸到10 nm和100 nm之間的可變深度，主要取決於植入條件(能量、劑量、溫度等))。此受損表面層13可特別地包括植入的輕元素以外的局部晶體缺陷、擴展缺陷(錯位等)，或為非有意引入的物質。供體底材1的表面粗糙度在經歷了植入的正面1a上並不受影響，並且保持與初始粗糙度基本相似，通常小於1 nm RMS。
在離子植入輕元素之後，製備工作層10的步驟b)包括透過化學蝕刻及/或透過化學機械研磨供體底材1之正面1a而移除受損表面層13(圖2b')。
化學蝕刻有利地是乾式蝕刻，例如基於O2/SF6/Ar/F氣體的反應離子蝕刻。化學機械拋光可使用具有氧化鋁或金剛石基奈米磨料的拋光溶液(漿液)以及聚胺酯或熱塑性泡沫類型的常規製法而進行。
無論採用何種技術，在步驟b)中進行的移除會導致5 nm及200 nm之間、較佳在20 nm和100 nm之間、更佳在30 nm和50 nm之間的SiC被剝離。在剝離此材料之後，形成供體底材1的新正面1a'。
其目的是移除整個受損表面層13，同時保持待移轉的工作層10的良好均勻性：詳言之，所述工作層10係藉由剝離後的埋置脆弱平面12及供體底材1的正面1a'所界定。工作層10的厚度目標是不均勻性小於+/-20％。待移轉的工作層10通常具有50 nm和1400 nm之間的厚度。
然後，該製作方法包括步驟c)，其包括透過分子黏附方式，將供體底材1在正面1a'一側與載體底材2在正面2a一側接合，以形成沿鍵合界面51被鍵合之組裝件50(圖2c)。
眾所周知，透過分子黏附的直接鍵合不需要黏劑材料，因為鍵合是建立在接合表面之間的原子尺度上。現有透過分子黏附的幾種類型的鍵合，其在使表面接觸之前的溫度、壓力、大氣條件或處理方面有顯著不同。可以提及的是鍵合係在室溫下，有或沒有預先對待接合的表面進行電漿活化、原子擴散鍵合(ADB)、表面活化鍵合(SAB)等。
接合步驟c)可包括，在使待接合面進行接觸之前，進行化學清潔(例如，RCA清潔)及表面活化(例如，透過氧或氮電漿)或其他表面處理(例如刷洗)的常規程序，這可會促進鍵合界面51的品質(低缺陷密度、高黏合能量)。
根據第一實施例，供體底材1的正面1a'與載體底材2的正面2a係直接接合，如圖2c所示。
根據第二實施例，步驟c)包括在透過分子黏附進行接合之前，在供體底材1之正面1a'及/或載體底材2之正面2a上，形成至少一額外層(未繪出)。該「至少一額外層」可包括諸如矽、鎢、碳或鈦的材料，其有利地被選定成促進最終半導體結構100中的垂直導電。此中間層更可透過分子黏附的方式促進鍵合，特別是藉由消除待接合面上存在的殘餘粗糙度或表面缺陷。可對其進行常規的平面化或平滑化處理，以達到小於1 nm RMS，甚至小於0.5 nm RMS的粗糙度，從而促進鍵合；亦可對其進行預處理，例如前面提及者(清潔、活化等)。該額外層的厚度較佳地選定在0.5 nm及50 nm之間。
根據本發明之製作方法最終包括步驟d)沿埋置脆弱平面12進行分離，使得工作層10移轉到載體底材2上，以形成半導體結構100(圖2d)。
沿埋置脆弱平面12的分離通常係藉由在800℃和1200℃之間的溫度下進行熱處理而進行。這樣的熱處理導致空腔及微裂紋在埋置脆弱平面12中發展，並且它們被以氣態形式存在的輕元素加壓，直到裂縫沿所述脆弱平面12擴展。可替代地或共同地，機械應力可施加到鍵合組裝件50，且特別是施加到埋置脆弱平面12，以傳播或協助裂縫的機械傳播，從而導致分離。此種分離的結果是獲得了半導體結構100，其一方面包括載體底材2及單晶碳化矽製之移轉工作層3，另一方面包括供體底材的剩餘部1”。工作層10的摻雜程度及類型係藉由選擇供體底材1的特性而界定，或者可隨後經由用於摻雜半導體層的已知技術而調整。
工作層10的自由表面10a在分離後通常是粗糙的：例如，其粗糙度介於5 nm和100 nm RMS之間(AFM，20微米×20微米掃描)。可應用清潔及/或平滑化步驟，以恢復良好的表面光潔度(通常，在20 微米 × 20微米AFM掃描上的粗糙度小於幾埃RMS)。
根據本發明之製作方法有利地包括最後修整步驟e)。施加於步驟d)所產生之半導體結構100，步驟e)可包括對工作層10的自由表面10a進行化學機械平滑(CMP)處理。50 nm和300 nm之間的剝離使其得以有效地恢復所述層10的表面光潔度。
步驟e)亦可包括在1300℃和1700℃之間溫度下的熱處理。施加這樣的熱處理是為了從工作層10中清除殘留的輕元素，並且是為了促進工作層10的晶格的重排。
如前文所述，如果最終熱處理保持在低於1800℃的溫度下，則難以獲得通常係藉由植入輕元素而移轉的工作層10的良好電氣特性。在圖4(a)的實例中，不根據本發明的半導體結構係由單晶SiC(典型電阻率約為20 mohm.cm)製成的工作層而形成，並經由額外金屬層而移轉到載體底材上(典型電阻率約為50 mohm.cm)；在供體底材中進行植入的條件發生於如下情況：130 keV，6*10
16H/cm
2，並在1700℃進行1小時的精加工熱處理。可看出，這結構的I(V)行為不是歐姆型。
根據本發明的方法中，該熱處理可在小於或等於1700℃，或者甚至在1400℃和1500℃之間的溫度下進行。實際上，在圖4(b)中的I(V)曲線上觀察到，根據本發明製作的工作層10及半導體結構100的鍵合界面51的完美歐姆行為。半導體結構係由單晶SiC(典型電阻率約為20 mohm.cm)製成的工作層10所形成，並經由額外金屬層(與根據先前技術的結構相比的堆疊，上述參考圖4(a))，移轉到載體底材2上(典型電阻率約為20 mohm.cm)；在供體底材1中進行植入(步驟b))的發生條件是130keV，6*10
16H/cm
2，受損表面層13的移除(步驟b))係透過以下方法剝離：50 nm CMP以及步驟e)的熱處理在1700℃下進行1小時。
應注意的是，顯然可執行高達1900℃的退火，但是這些非常高的溫度對於在根據本發明的方法中恢復薄層10的電氣品質並非必要。
申請人已確定，移除受損表面層13(其係在製備要從供體底材1移轉的工作層10的步驟b)的離子植入期間所產生)，對於在移轉後爲薄膜10和半導體結構100整體獲得優異電氣特性，且同時保持在合理的最後修整熱處理溫度，至關重要。
如果在根據本發明的方法的步驟b)期間沒有將受損表面層13移除，它會導致最終半導體結構的薄層中的殘留缺陷13'，如圖5(a)所示：在穿透電子顯微鏡(TEM)圖像中觀察到，所述殘留缺陷13'在高達1700°C或甚至高達1900°C的高溫下的熱處理仍然存在。在圖5(b)中亦可看到，SSRM的測量(掃描擴散電阻顯微鏡，一種透過原子力顯微鏡的尖端掃描來測量電阻的技術)顯示，半導體結構的鍵合界面51附近電阻率較大的區域，與殘留缺陷13'的區域相關。當受損表面層13在接合之前沒有被移除時，存在於鍵合界面51附近的工作層10中的殘留缺陷13'是造成半導體結構非歐姆電氣行為的原因，如圖4(a)所示。
根據本發明的製作方法可藉由移除在供體底材1中因植入輕元素所產生的受損表面層13，從而確保最終半導體結構100中工作層10的高品質及其歐姆型的電氣特性。
本發明亦有關於一個(或多個)高電壓微電子元件，例如像是蕭特基二極體(Schottky diodes)、MOSFET等，其可製作在前述方法所產生的半導體結構100上面及/或當中。因半導體結構100與微電子技術與線路完美兼容，故可實施元件製作的常規步驟。
當然，本發明不限於前已描述的實施例及實例，在不脫離由申請專利範圍所界定的本發明範疇的情況下，可向其添加變化型實施例。
1:供體底材
1'':剩餘部
1a,1a',2a:正面
1b,2b:背面
2:載體底材
10:工作層
10a:自由表面
11:受損剖面
12:埋置脆弱平面
12a:主要峰
13:受損表面層
13':殘留缺陷
13a:次要峰
50:組裝件
51:鍵合界面
100:半導體結構
本發明的其他特徵及優點將參照附圖從以下詳細描述中變得顯而易見：
圖1顯示根據本發明之製作方法所產生的半導體結構；
圖2a、2b、2b'、2c、2d及2e顯示根據本發明之製作方法的步驟；
圖3顯示根據本發明之製作方法之步驟d)的未處理供體底材以及已經歷輕元素植入的供體底材的拉塞福背散射光譜法(RBS)測量值；
圖4顯示電流作為施加電壓的函數I(V)曲線，該曲線是由設置在半導體結構上的兩個電極所測量的，電流路徑穿過所述結構的鍵合界面：圖4 (a)表示先前技術的半導體結構以及圖4 (b)表示根據本發明的半導體結構；
圖5 (a) 顯示未依據本發明的最終半導體結構的穿透式電子顯微鏡(TEM)圖像，以及圖5 (b)透過SSRM電阻測量所獲得的未依據本發明的最終半導體結構的圖像。
圖中相同的元件符號可使用於相同類型的元件。這些圖是示意圖，為了易讀起見，其並未按比例繪製。特別地，沿z軸的層厚度相對於沿x和y軸的橫向尺寸並未成比例，並且在示意圖中不考慮層相對於彼此的相對厚度。
各種可能性(在下面的描述中說明及/或詳述的變化型及實施例)必須被理解為不相互排斥並且可以相互結合。
Claims (9)
- 一種用於製作一半導體結構(100)之方法，包括以下步驟： a)提供單晶碳化矽製之一供體底材(1)，以及碳化矽製之一載體底材(2)， b)製備待移轉之一工作層，包括： 在該供體底材(1)之正面(1a)上植入輕元素，以形成可特別地透過拉塞福背散射光譜法來測量之一受損剖面(11)，該受損剖面具有深度缺陷之一主要峰(12a)，其界定出一埋置脆弱平面(12)，以及缺陷之一次要峰(13a)，其界定出一受損表面層(13)， 透過化學蝕刻及/或化學機械研磨該供體底材(1)之正面(1a)而移除該受損表面層(13)，以形成該供體底材(1)之新正面(1a')， 該埋置脆弱平面(12)與該供體底材(1)之新正面(1a')一起界定出待移轉之一工作層(10)，其厚度在50 nm及1400 nm之間， c)透過分子黏附方式在該新正面(1a')一側上接合該供體底材(1)及該載體底材(2)，以形成沿一鍵合界面(51)被鍵合之一組裝件(50)； d)沿該埋置脆弱平面(12)進行分離，使得該工作層(10)移轉到該載體底材(2)上，以形成該半導體結構(100)。
- 如請求項1之方法，其中步驟b)中的移除會導致5 nm及200 nm之間，較佳在30 nm及50 nm之間，的剝離。
- 如請求項1或2之方法，其中該載體底材(2)的材料爲單晶或多晶。
- 如請求項1至3任一項之方法，其中該輕元素爲氫離子，其以30 keV及 210 keV之間的能量，以及1×10 16/cm 2及 5×10 17/cm 2之間的劑量被植入。
- 如請求項1至4任一項之方法，其包括對步驟d)所產生之該半導體結構(100)進行一最後修整步驟e)，該步驟e)涉及在1300℃和1700℃之間的溫度下的一熱處理。
- 如請求項5之方法，其中步驟e)包括對該工作層(10)之一自由表面(10a)的一化學機械平滑化處理。
- 如請求項1至6任一項之方法，其中： 步驟c)包括於透過分子黏附進行接合之前，在該供體底材(1)之正面(1a)上及/或在該載體底材(2)之正面(2a)上，形成至少一額外層；以及 透過分子黏附進行接合之後所獲得之該鍵合組裝件(50)，係包括位於該供體底材(1)與該載體底材(2)之間的該額外層，該額外層與該鍵合界面(51)相鄰或包含該鍵合界面(51)。
- 如請求項7之方法，其中該至少一額外層包括選自矽、鎢、碳、鈦之一材料。
- 如請求項1至8任一項之方法，其更包括在該半導體結構(100)上製作至少一高電壓微電子元件之多個步驟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2105848A FR3123759B1 (fr) | 2021-06-03 | 2021-06-03 | Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees |
| FRFR2105848 | 2021-06-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202303968A true TW202303968A (zh) | 2023-01-16 |
Family
ID=77519224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111119672A TW202303968A (zh) | 2021-06-03 | 2022-05-26 | 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP4348701A1 (zh) |
| JP (1) | JP2024521573A (zh) |
| KR (1) | KR20240067221A (zh) |
| CN (1) | CN118302839A (zh) |
| FR (1) | FR3123759B1 (zh) |
| IL (1) | IL309011A (zh) |
| TW (1) | TW202303968A (zh) |
| WO (1) | WO2022254131A1 (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6387375B2 (ja) * | 2016-07-19 | 2018-09-05 | 株式会社サイコックス | 半導体基板 |
| CN110301033B (zh) * | 2017-02-16 | 2023-06-09 | 信越化学工业株式会社 | 化合物半导体层叠基板及其制造方法以及半导体元件 |
-
2021
- 2021-06-03 FR FR2105848A patent/FR3123759B1/fr active Active
-
2022
- 2022-05-25 CN CN202280039520.6A patent/CN118302839A/zh active Pending
- 2022-05-25 IL IL309011A patent/IL309011A/en unknown
- 2022-05-25 KR KR1020237040244A patent/KR20240067221A/ko unknown
- 2022-05-25 JP JP2023574538A patent/JP2024521573A/ja active Pending
- 2022-05-25 WO PCT/FR2022/051000 patent/WO2022254131A1/fr active Application Filing
- 2022-05-25 EP EP22731276.6A patent/EP4348701A1/fr active Pending
- 2022-05-26 TW TW111119672A patent/TW202303968A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IL309011A (en) | 2024-01-01 |
| WO2022254131A1 (fr) | 2022-12-08 |
| CN118302839A (zh) | 2024-07-05 |
| FR3123759A1 (fr) | 2022-12-09 |
| KR20240067221A (ko) | 2024-05-16 |
| EP4348701A1 (fr) | 2024-04-10 |
| JP2024521573A (ja) | 2024-06-03 |
| FR3123759B1 (fr) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US8765576B2 (en) | Process for producing laminated substrate and laminated substrate | |
| KR20020031412A (ko) | 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판 | |
| US9209069B2 (en) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity | |
| CN109314040B (zh) | 贴合式soi晶圆的制造方法 | |
| JP2022542224A (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| KR102026506B1 (ko) | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 | |
| TW202303968A (zh) | 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法 | |
| KR20210019463A (ko) | 얇은 실리콘 층의 전사 방법 | |
| KR20240056832A (ko) | 다결정 탄화규소 지지 기판의 제조 방법 | |
| KR20230153476A (ko) | 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 제조 방법 | |
| JP2023502571A (ja) | ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス | |
| EP3652780B1 (en) | Method of manufacture of a semiconductor on insulator structure | |
| TW202301554A (zh) | 用於製作碳化矽基半導體結構及中間複合結構之方法 | |
| JP2023528784A (ja) | 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス | |
| TW202139260A (zh) | 製造包含支撐基板上之單晶薄層之複合結構的方法 | |
| TW202331791A (zh) | 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法 | |
| TW202349454A (zh) | 複合結構及其製作方法 | |
| TW202240653A (zh) | 製作含凝聚物之交界區之半導體結構之方法 | |
| KR20240065325A (ko) | 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법 | |
| TW202139261A (zh) | 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法 | |
| JP2021513735A (ja) | 剥離可能な構造及び前記構造を使用する剥離プロセス |