TW202139261A - 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法 - Google Patents

包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法 Download PDF

Info

Publication number
TW202139261A
TW202139261A TW109146606A TW109146606A TW202139261A TW 202139261 A TW202139261 A TW 202139261A TW 109146606 A TW109146606 A TW 109146606A TW 109146606 A TW109146606 A TW 109146606A TW 202139261 A TW202139261 A TW 202139261A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
donor
carrier
manufacturing
Prior art date
Application number
TW109146606A
Other languages
English (en)
Other versions
TWI845800B (zh
Inventor
雨果 比亞爾
伊歐納特 朗度
戴迪爾 蘭德魯
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW202139261A publication Critical patent/TW202139261A/zh
Application granted granted Critical
Publication of TWI845800B publication Critical patent/TWI845800B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C23C14/588—Removal of material by mechanical treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係關於一種包含單晶碳化矽所製成之薄層配置於碳化矽所製成之載體基板上之複合結構的製造方法，該方法包含： a)提供單晶SiC所製成之供體基板的步驟，該供體基板包含由初始基板上之磊晶生長所產生之供體層，該供體層展現低於該初始基板之晶體缺陷密度之晶體缺陷密度， b)將輕實體離子植入至該供體層中的步驟，以便形成埋藏脆性平面而在該埋藏脆性平面與該供體層之自由面之間定界該薄層， c)形成載體層之連續n個步驟，其中n大於或等於2；該n個載體層依次相繼配置於該供體層上，且形成該載體基板；各形成步驟包含在400°C與1100°C之間的溫度之化學氣相沈積，以便形成多晶SiC所製成之載體層；在n個不同溫度執行該n個化學氣相沈積， d)沿著該埋藏脆性平面分離以便一方面形成包含該薄層在該載體基板上之複合結構且另一方面形成該供體基板之剩餘部分的步驟， e) (若干次)機械及/或化學處理該複合結構的步驟。

Description

包含單晶SiC所製成之薄層在SiC所製成之載體基板上之複合結構的製造方法
本發明係關於用於微電子組件之半導體材料之領域。本發明特定言之係關於包含單晶碳化矽所製成之薄層在碳化矽所製成之載體基板上之複合結構的製造方法。
在過去幾年中，對碳化矽(SiC)之興趣大幅增加，此係因為此半導體材料可提高處理能量之能力。SiC愈來愈廣泛地用於製造新穎功率裝置以滿足電子器件(特定言之，諸如電動汽車)之新興領域之需求。
基於單晶碳化矽之功率裝置及整合式電源供應系統相較於矽所製成之其等習知同系物，能夠管理更高功率密度，且如此具有更小主動區尺寸。為進一步限制SiC上之功率裝置之尺寸，有利的是製造垂直組件而非橫向組件。為此，該結構必須容許配置於SiC結構之正面上之電極與配置於背面上之電極之間的垂直導電。
然而，預定用於微電子業之單晶SiC基板仍為昂貴的且難以供應大尺寸。因此，有利的是訴諸於薄層轉移解決方案，以製備通常包含單晶SiC所製成之薄層在低成本載體基板上之複合結構。一種熟知薄層轉移解決方案係基於植入輕離子及基於藉由直接接合來組裝之Smart CutTM 方法。例如，此方法使得可製造包含單晶SiC (c-SiC)所製成之薄層自c-SiC所製成之供體基板抽出，與多晶SiC (p-SiC)所製成之載體基板直接接觸且容許垂直導電之複合結構。然而，由於管理兩個c-SiC及p-SiC基板之表面狀態及粗糙度係複雜的，故仍難以藉由該等基板之間的分子附著來產生良好品質之直接接合。
衍生自此方法之各種方法亦自當前最新技術已知。例如，F. Mu等人(ECS Transactions，86 (5)版，第3至21頁，2018年)採用在活化待藉由氬轟擊而組裝之表面之後直接接合(SAB：「活化表面接合」「Surface Activation Bonding」)：在接合之前之此處理產生非常高密度的側鍵，此促進在組裝界面處形成共價鍵，且因此高鍵結能。然而，此方法展現在單晶SiC所製成之供體基板之表面處產生非晶層之缺點，此不利地影響c-SiC所製成之薄層與p-SiC所製成之載體基板之間的垂直導電。
特定言之，在文件EP 3 168 862中，已提出解決此問題之解決方案，該等解決方案採用將摻雜物實體植入至該非晶層中以便恢復其電性質。此方法之主要缺點係其複雜性且因此其成本。
此外，已知文件US 8 436 363，該文件描述包含c-SiC所製成之薄層配置於金屬載體基板上之複合結構之製造方法，該金屬載體基板之熱膨脹係數與該薄層之熱膨脹係數匹配。此製造方法包含以下步驟： - 在c-SiC供體基板中形成埋藏脆性平面，而在該埋藏脆性平面與該供體基板之前表面之間定界薄層， - 在該供體基板之該前表面上沈積(例如)鎢或鉬所製成之金屬層以便形成具有足以充當加強件之厚度之該載體基板， - 沿著該埋藏脆性平面分離以便一方面形成包含該金屬載體基板及c-SiC所製成之該薄層之該複合結構且另一方面形成c-SiC所製成之該供體基板之剩餘部分。
然而，當形成載體基板之材料係需要在高於1200°C之溫度(用於製造p-SiC之通常溫度)下沈積之p-SiC時，此製造方法係不相容的。明確言之，在此等高溫下，存在於埋藏脆性平面中之空腔之生長動力學比p-SiC所製成之層之生長動力學要快，且在出現與空腔正上方之層之變形有關的氣泡現象之前未達到加強效應所需之厚度。
無論使用哪種層轉移技術，問題另外在於提供包含c-SiC所製成之非常高品質之薄層且特定言之無擴展缺陷(或展現非常低缺陷密度)之複合結構，擴展缺陷易於影響意欲在該薄層上製備之功率裝置之效能品質及可靠性。本發明之標的物
本發明係關於當前最新技術之解決方案之替代解決方案，且旨在完全或部分克服上述缺點。本發明特定言之係關於包含c-SiC所製成之高品質之薄層配置於多晶SiC所製成之載體基板上之複合結構之製造方法。
本發明係關於一種包含單晶碳化矽所製成之薄層配置於碳化矽所製成之載體基板上之複合結構的製造方法，該方法包含： a)提供單晶碳化矽所製成之供體基板的步驟，該供體基板包含由初始基板上之磊晶生長所產生之供體層，該供體層展現低於該初始基板之晶體缺陷密度之晶體缺陷密度， b)將輕實體離子植入至該供體層中的步驟，以便形成埋藏脆性平面而在該埋藏脆性平面與該供體層之自由面之間定界該薄層， c)形成載體層之連續n個步驟，其中n大於或等於2；該n個載體層依次相繼配置於該供體層上，且形成該載體基板；各形成步驟包含在400°C與1100°C之間的溫度之化學氣相沈積，以便形成多晶碳化矽所製成之載體層；在n個不同溫度執行該n個化學氣相沈積， d)沿著該埋藏脆性平面分離以便一方面形成包含該薄層在該載體基板上之複合結構且另一方面形成該供體基板之剩餘部分的步驟， e) (若干次)機械及/或化學處理該複合結構以便平滑化該薄層之該自由面及/或校正該複合結構之厚度均勻性的步驟。
根據單獨或根據任何技術上可獲得之組合獲取之本發明之其他有利及非限制性特性： ●   步驟c)之沈積係在600°C與900°C之間、實際上甚至優先在700°C與800°C之間的溫度執行； ●   步驟c)之沈積係基於大氣壓、低壓或電漿增強型化學氣相沈積技術； ●   步驟c)之n個沈積係在n個升高溫度執行； ●   步驟c)之n個沈積係在n個降低溫度執行； ●   步驟c)中沈積之n個載體層中之至少兩個載體層展現不同摻雜位準； ●   在步驟c)之沈積結束時，載體基板展現大於或等於50微米、或大於或等於100微米、實際上甚至大於或等於200微米之厚度； ●   步驟a)包含在供體層之磊晶生長之前在初始基板上形成單晶轉換層，以便將初始基板之基面位錯類型之缺陷轉換成穿線邊緣位錯類型之缺陷； ●   在步驟a)中，供體層之磊晶生長係在大於1200°C、優先介於1500°C與1650°C之間的溫度執行； ●   在步驟c)中，形成載體層之n個步驟中之至少一者包含在該步驟之化學氣相沈積之後執行之退火，該退火之溫度大於沈積溫度且小於易於引起步驟d)之分離之分離溫度； ●   在步驟c)與步驟d)之間對載體基板之自由面應用化學蝕刻、機械研磨及/或化學機械拋光； ●   在步驟d)之分離之後執行新的化學氣相沈積以便使載體基板變厚； ●   步驟e)包含複合結構之正面及背面之同時化學機械拋光； ●   製造方法包含出於重新用作初始基板或供體基板之目的修復供體基板之剩餘部分的步驟。
在描述部分中，圖中之相同元件符號可用於相同類型之元件。圖係出於可讀性考慮而未按比例之圖解性表示。特定言之，沿著z軸之層之厚度相對於沿著x軸及y軸之橫向尺寸不成比例；且圖中不一定要考慮層相對於彼此之相對厚度。
本發明係關於包含單晶碳化矽所製成之薄層10配置於碳化矽所製成之載體基板20上之複合結構1 (圖1)之製造方法。有利地，載體基板20係多晶的(隨後將使用「p-SiC」來指代多晶SiC)。
該方法首先包含提供單晶碳化矽所製成之供體基板111的步驟a)。在後續描述中，將使用「c-SiC」來指代單晶碳化矽。
供體基板111包含c-SiC所製成之初始基板11 (圖2a)。初始基板11優先以具有100 mm、150 mm、200 mm、實際上甚至300 mm或甚至450 mm之直徑且具有通常介於300微米與800微米之間的厚度之晶圓之形式提供。初始基板11展現正面11a及背面11b。正面11a之表面粗糙度有利地選擇為小於1 nm Ra (平均粗糙度)，由原子力顯微技術(AFM)以20微米 x 20微米之掃描來量測。
供體基板111亦包含由初始基板11上之磊晶生長所產生之c-SiC製成之供體層110。執行磊晶生長步驟使得供體層110展現低於初始基板11之晶體缺陷密度之晶體缺陷密度。
舉實例而言，c-SiC所製成之初始基板11係4H或6H多型體，展現相對於＜11-20＞結晶軸小於或等於4.0˚ ± 0.5˚之切角，及小於或等於5/cm2 ，實際上甚至小於1/cm2 之穿線位錯(微管)之密度。摻雜N (氮)型，其展現優先介於0.015 ohm.cm與0.030 ohm.cm之間的電阻率。可選擇展現基面位錯或BPD類型之缺陷之通常小於或等於3000/cm2 之低密度之初始基板11。展現具有大約1500/cm2 之BPD密度之c-SiC基板係合理可用的，此有利於其等之供應。
期望供體層110 (在作為本發明之標的物之方法結束時將自其形成複合結構1之c-Sic所製成之薄層10)展現優於初始基板11之晶體品質之晶體品質，以便滿足意欲在該薄層10上製備之垂直組件所需之規格。此係因為c-SiC所製成之層或基板中存在各種類型之擴展缺陷。此等擴展缺陷會影響組件之效能品質及可靠性。特定言之，BPD類型之缺陷對於雙極組件而言為致命性的：明確言之，當用於電子-電洞對之重組之能量可用時，肖克萊(Shockley)堆疊層錯(SSF)係自位錯擴展。SSF堆疊層錯在組件之主動區內部之擴展引起組件之傳遞狀態電阻之增加。
因此製備c-SiC所製成之供體層110以便展現小於或等於1/cm2 之BPD類型之缺陷密度。
為此，供體層110之磊晶生長係在大於1200°C、優先介於1500°C與1650°C之間的溫度執行。所使用之前驅體係矽烷(SiH4 )、丙烷(C3 H8 )或乙烯(C2 H4 )；載氣可為具有或不具有氬之氫氣。
藉由支持將存在於初始基板11中之BPD缺陷轉換成穿線邊緣位錯(TED)而獲得供體層110中之BPD缺陷之低含量。
根據特定實施例，步驟a)包含在供體層110之生長之前在初始基板11上形成優先c-SiC所製成之單晶轉換層13。轉換層13之目的係最大化將初始基板11之BPD類型之缺陷轉換成TED類型之缺陷(圖3a)。為此，有利的是為c-SiC所製成之初始基板11選擇接近4°之低切割角以增加在磊晶生長之前執行之原位蝕刻，以將高生長率(通常大於5 µm/h)定為目標，且最終選擇單晶轉換層13之生長條件，其中在前驅體串流處之C/Si比率接近1。
隨後可執行供體層110在該轉換層13上之磊晶生長(圖3b)。根據此特定實施例，亦可獲得c-SiC所製成之供體層110，其展現小於或等於1/cm2 、實際上甚至小於0.1/cm2 之BPD類型之缺陷密度。此外，在根據本發明之方法結束時之雙極劣化之可能性(電洞到達BPD/TED轉換點以下之可能性)可忽略不計(＜ 0.1%)，單晶轉換層13並不意欲轉移至複合結構1中。以減少雙極劣化為目標之當前最新技術在於，在轉換層與主動層之間併入重組層(氮摻雜超過1E 18 at/cm3 )。此層可以10 µm之厚度及大於5E 18/cm3 之濃度為代價，相對於不包含此重組層之基底結構將存在電洞之可能性降低至0.1%。在本發明中，由於不轉移單晶轉換層13，故電洞到達雙極劣化之成核點(BPD-TED轉換點或任何BPD點)之可能性最小小於0.1%，實際上甚至接近0%。
應注意，可在磊晶生長之前執行以移除可能存在於初始基板11之正面11a上之全部或一些顆粒、金屬或有機污染物或原生氧化物層之清潔或蝕刻初始基板11的習知序列。
根據本發明之製造方法另外包含將輕實體離子植入至供體層110中直至表示薄層10之所要厚度之預定深度的步驟b)。應注意，該深度將始終保持小於供體層110之厚度。此植入在供體層110中產生埋藏脆性平面12，而在該埋藏脆性平面12與該供體層110之自由表面11a之間定界薄層10 (圖2b)。
經植入之輕實體優先為氫、氦或此兩個實體之共植入。如參考Smart CutTM 方法熟知，此等輕實體將圍繞預定深度形成分佈於平行於供體層110之自由表面11a (即，平行於圖中之(x,y)平面)之薄層中之微腔。為簡潔起見，將此薄層稱為埋藏脆性平面12。
選擇用於植入輕實體之能量以便到達供體基板111中之經判定深度。
通常，將以介於10 keV與250 keV之間的能量及以介於5E 16/cm2 與1E 17/cm2 之間的劑量植入氫離子，以便定界展現大約100 nm至1500 nm之厚度之薄層10。
應注意，可在離子植入步驟之前在供體層110之自由表面11a上沈積保護層。此保護層可由(舉例而言，諸如)氧化矽或氮化矽之材料組成。
根據本發明之方法隨後包含形成載體層20'之連續n個步驟，其中n大於或等於2，且有利地大於或等於3。n個載體層20'依次相繼配置於供體層110之自由面11a上；其等形成載體基板20。換言之，第一載體層20'與供體層110之正面11a直接接觸，接著第二載體層20'與該第一載體層接觸，且對於n個載體層20'依此類推，直至獲得載體基板20 (圖2c(i)、圖2c(ii)、圖2c(iii))。
各形成步驟包含化學氣相沈積(CVD)以便形成多晶碳化矽所製成之載體層20'。
各CVD沈積係在介於400°C與1100°C之間的溫度且優先在介於600°C與900°C之間，實際上甚至有利地介於700°C與800°C之間的溫度執行。有利的是，步驟c)之沈積係基於大氣壓化學氣相沈積(APCVD)、低壓化學氣相沈積(LPCVD)或電漿增強型化學氣相沈積(PECVD)技術。
根據本發明，步驟c)之n個沈積係在n個不同溫度執行。此使得可改良由疊加n個載體層20'所引起之載體基板20之品質，如稍後參考兩個實施例來闡述。
優先地，各載體層20'展現小於或等於150微米、小於或等於100微米，實際上甚至小於或等於50微米之厚度。
根據第一實施例，步驟c)之n個沈積係在n個升高溫度執行。舉實例而言，四個連續沈積可在700°C至1000°C之範圍內之溫度執行。應注意，在連續沈積期間沈積之載體層20'之厚度可相同或不同。
此實施例之有利之處在於，其限制在形成載體層20'開始時施加至供體基板111之熱預算，換言之，在此等層之加強效應不高時：因此大幅減小由於埋藏脆性平面12中之空腔之生長而引起之起泡損壞供體層110的風險。
此外，即使經沈積之第一載體層20'之結晶品質降低(由於較低沈積溫度)，在升高溫度執行之後續沈積仍使得可恢復(至少部分)及/或改良(若干)第一沈積之結晶度。
優先地，最大溫度(即，在最後沈積n期間施加之溫度)小於為執行分離在隨後步驟d)中易於施加之溫度。
根據第二實施例，步驟c)之n個沈積係在n個降低溫度執行。舉實例而言，三個與五個之間的連續沈積可在1000°C至700°C之範圍內之溫度執行。
有利的是，最大溫度(即，在第一沈積期間施加之溫度)小於為執行分離在隨後步驟d)中預期之溫度。
此第二實施例以在供體層110上形成非常好結晶品質之第一載體層20'以便促進此兩個層之間的界面之導電率為目標。後續載體層20'之品質將可能較差(鑑於較低沈積溫度)，但降低之沈積溫度使得可限制埋藏脆性平面12中之空腔之生長，直至達到載體基板20之所要厚度。亦可考量，在愈來愈低溫度沈積之載體層20'在冷卻至環境溫度期間將產生愈來愈小的熱機械應力。
視需要，在所描述之實施例之一者或其他者中，載體層20'之n個形成步驟中之至少一者包含在化學氣相沈積之後執行之退火。有利的是，將選擇大於沈積溫度但低於在沿著埋藏脆性平面12分離之後續步驟d)期間易於施加之分離溫度的退火溫度。
一般而言，無論採用哪一實施例，在載體基板20'之n個形成步驟之任一者期間施加至堆疊211之熱預算小於引起埋藏脆性平面12中之易於使形成於上方之薄層10及(若干) n個載體層20'變形之空腔之生長的熱預算。
此外，在載體層20'之n個形成步驟期間施加至堆疊211之總熱預算保持小於引起沿著埋藏脆性平面12之自發分離之熱預算。
方法的步驟c)有利地界定供體層110與在第一CVD沈積期間沈積之第一載體層20'之間的非絕緣界面。換言之，執行步驟c)使得供體層110與第一載體層20'之間的該界面能夠至少在最後複合結構1中形成導電界面：例如，將以通常小於1 mohm.cm2 之界面之特定電阻為目標。有利的是，為確保界面之導電率，藉由濕法或乾法藉由HF (氫氟酸)脫氧來執行移除存在於供體層110之自由面11a上之原生氧化物。
在脫氧及/或形成第一載體層20'之前，可對供體基板111應用清潔序列以便移除可能存在於其自由面上之所有或一些顆粒、金屬或有機污染物。
有利的是，在第一CVD沈積期間沈積之載體層20'展現高摻雜位準，以便進一步提高與供體基板111之界面之導電率。通常，經沈積之第一載體層20'可展現介於1E 14/cm3 與1E 22/cm3 之間的N或P型之摻雜物之濃度。將沈積之後續載體層20'可展現不同濃度及/或不同類型之摻雜物。因此，在步驟c)中沈積之n個載體層20'中之至少兩個載體層20'可展現相異摻雜位準。
有利地判定步驟c)之沈積之參數以使該載體基板20展現：良好導電率，即，小於或等於0.03 ohm.cm，實際上甚至小於或等於0.01 ohm.cm；高導熱率，即，大於或等於150 W.m-1 .K-1 ，實際上甚至大於或等於200 W.m-1 .K-1 ；及類似於薄層10之熱膨脹係數之熱膨脹係數，即，通常在環境溫度介於3.8E -6/K與4.2E -6/K之間。為獲得此等性質，載體基板20優先展現以下結構特性：多晶結構、3C SiC類型之晶粒、111定向、在基板之平面中之平均大小為1 µm至50 µm、針對小於或等於0.03 ohm.cm 之最終電阻率之N型摻雜。
在步驟c)結束時，載體基板20展現大於或等於10微米、大於或等於50微米、大於或等於100微米之厚度，實際上甚至大於或等於200微米之厚度。由步驟c)所引起之堆疊211包含載體基板20配置於供體基板111上。
根據本發明之方法隨後包含沿著埋藏脆性平面12分離以便一方面形成複合結構1且另一方面形成供體基板之剩餘部分111' (圖2d)的步驟d)。
根據有利實施例，分離步驟d)係藉由在大於步驟c)之沈積及(若干)退火(若執行)之溫度之分離溫度對堆疊211應用熱處理來執行。此係因為存在於埋藏脆性平面12中之微腔遵循生長動力學直至破裂波之起始，該破裂波將在埋藏脆性平面12之整個範圍內傳播且導致複合結構1與初始基板之剩餘部分111'之間的分離。實際上，溫度可在950°C與1200°C之間且優先在1000°C與1200°C之間，依據步驟b)之植入條件而變化。
根據替代實施例，分離步驟d)係藉由對堆疊211施加機械應力來執行。例如，該應力可藉由靠近埋藏脆性平面12插入工具(例如，刀片或斜面形式)來施加。舉實例而言，分離應力可為大約幾GPa，優先大於2 GPa。
應注意，視需要可計劃在步驟d)之分離之後執行至少一新CVD沈積以便進一步使載體基板20變厚。
在步驟d)之後，獲得包含單晶碳化矽所製成之薄層10配置於多晶碳化矽所製成之載體基板20上之複合結構1。
如本身已知，在分離步驟d)結束時，複合結構1之薄層10之自由面10a展現介於5 nm RMS與100 nm RMS之間的表面粗糙度(藉由用原子力顯微鏡(AFM)經由20微米 x 20微米之掃描來量測)。
因此提供(若干次)機械及/或化學處理複合結構1的步驟e)以便平滑化薄層10之自由表面10a及/或校正該結構1之厚度均勻性(圖2e)。
步驟e)可包含通常藉由移除大約50 nm至1000 nm之材料來化學機械拋光(CMP)薄層10之自由面10a，以便獲得小於0.5 nm RMS (在20×20 µm之AFM視場上)、實際上甚至小於0.3 nm之最終粗糙度。步驟e)亦可包含化學或電漿(清潔或蝕刻)處理，例如，SC1/SC2之清潔(標準清潔1、標準清潔2)及/或HF (氫氟酸)類型，或N2 、Ar、CF4 及類似者、電漿，以便進一步改良薄層10之自由面10a之品質。
此外，步驟e)可包含載體基板20之背面20b之化學機械拋光(CMP)及/或化學處理(蝕刻或清潔)及/或機械處理(研磨)。此處理使得可改良該載體基板20之厚度均勻性及亦改良其背面20b粗糙度。期望小於0.5 nm RMS之粗糙度(藉由用原子力顯微鏡(AFM)在20微米 x 20微米之視場上量測)，以製備垂直組件，對於該等垂直組件，至少一金屬電極將存在於複合基板1之背面20b上。
應注意，應用於載體基板20之背面20b之此等處理可視需要緊接在分離步驟d)之前(即，在複合結構1之正面10a經暴露之前)執行，以便限制其污染，特定言之在污染或限制性處理(諸如化學蝕刻或機械研磨(mechanical lapping或mechanical grinding))期間。
複合結構1之邊緣之拋光或研磨亦可在此步驟e)期間執行以使其圓形輪廓及邊角料之形狀與微電子製造方法之要求相容。
根據有利實施例，化學機械處理的步驟e)包含同時拋光(CMP)複合結構1之正面10a及背面20b以便平滑化該結構1及改良該結構1之厚度均勻性。拋光參數在正面10a與背面20b之間可不同，c-SiC表面及p-SiC表面之平滑化通常需要不同消耗品。當載體基板20係由p-SiC製成時，特定言之對於背面20b，拋光之機械成分係有利的，以便限制拋光之化學成分對晶界之優先侵蝕。舉實例而言，可修改諸如旋轉速度(板及拋光頭)、壓力、磨料之濃度及物理性質(即，近似10 nm與1 µm之間的金剛石奈米顆粒之直徑)的拋光參數以便突顯機械成分。
仍根據有利實施例，在步驟e)之後執行在1000°C與1800°C之間的溫度持續近似一個小時且高達幾個小時之熱處理的步驟e')。此步驟之目的係藉由修復仍存在於薄層10中及/或上之結構或表面缺陷且視需要藉由使載體基板20之結晶組態改變，使得結構1與在薄層10上製造組件所需之後續高溫熱處理相容，從而穩定化複合結構1。
根據本發明之方法可包含在複合結構1之薄層10上磊晶生長單晶碳化矽之額外層10' (圖2f)的步驟f)。當組件之製造需要工作層100之相對較大厚度(通常大約5微米至50微米)時，應用此步驟。可視需要選擇類似於步驟a)之磊晶條件之磊晶條件，優先在較低溫度，以便限制由於複合結構1之異質材料而引起之在工作層100 (對應於薄層10及額外層10'總成)中引發之應力。
最後，製造方法可包含出於重新用作初始基板11或供體基板111之目的修復供體基板之剩餘部分111'的步驟。此修復步驟係基於藉由表面或邊緣化學機械拋光，及/或藉由機械研磨，及/或藉由乾式或濕式化學蝕刻而對面110'a (圖2d)之一或多個處理。優先地，定義在步驟a)中形成之供體層110之厚度使得供體基板111之剩餘部分111'可至少兩次重新用作供體基板111。優先地，當存在轉換層13時，將注意保持該層完整，即，始終保持供體層110之部分在供體基板之剩餘部分111'上。因此，當供體層110之該部分不足以用於製備複合結構1時，僅需要供體層110之磊晶生長的步驟而無需轉換層13之生長之先前步驟。實例：
根據非限制例示性實施例，初始基板11係c-SiC、4H多型體，具有相對於＜11-20＞軸之4.0˚ ± 0.5˚之定向，具有150 mm之直徑及具有350 µm之厚度的晶圓。
在c-SiC所製成之供體層110之磊晶生長之前，在初始基板11上執行RCA類型(標準清潔1+標準清潔2)，接著卡羅酸(硫酸及過氧化氫之混合物)且接著HF (氫氟酸)之習知清潔序列。
用諸如矽烷(SiH4 )及丙烷(C3 H8 )或乙烯(C2 H4 )之前驅體在磊晶腔室中在1650°C之溫度執行生長，從而產生c-SiC所製成之具有30微米之厚度之供體層110 (生長速率：10微米/小時)。供體層展現大約1/cm2 之BPD缺陷密度。
透過供體層110之自由表面以150 keV之能量及6E 16 H+ /cm2 之劑量執行氫離子之植入。因此在供體層110中之近似800 nm之深度處產生埋藏脆性平面12。
在供體基板111上執行RCA +卡羅酸類型之清潔序列以便移除供體層110之自由面上之潛在污染物。
用甲基矽烷(MS) (CH3 SiH3 )前驅體在3.7托之壓力下在700°C之溫度在供體層110上執行第一LPCVD沈積持續60分鐘以便達成第一載體層20'之50微米之厚度。在此等條件下，該支撐層20'係由多晶SiC製成。
用MS前驅體在4托之壓力下在800°C之溫度在第一載體層20'上執行第二LPCVD沈積持續30分鐘以便達成p-SiC所製成之第二載體層20'之100微米之厚度。
用MS前驅體在4托之壓力下在850°C之溫度在第二載體層20'上執行第三LPCVD沈積持續45分鐘以便達成p-SiC所製成之第三載體層20'之250微米之厚度。
藉由三個載體層20'之疊加形成之載體基板20展現400微米之厚度。
隨後對由供體基板111及載體基板20形成之堆疊211應用在1000°C下持續50分鐘之退火。在該退火期間在埋藏脆性平面12之層級執行分離。在此分離步驟d)結束時，由薄層10及載體基板20形成之複合結構1係與供體基板之剩餘部分111'分離。
在載體基板20之背面20b處移除大約50微米之厚度。接著執行雙側拋光以便恢復薄層10及載體基板20之背面20b之表面粗糙度。
當然，本發明並不限於所描述之實施例及實例，且可在不脫離如藉由發明申請專利範圍所定義之本發明之範疇的情況下引入該等實施例及實例之替代實施例。
1:複合結構/結構/複合基板 10:薄層 10':層 10a:自由面/自由表面/正面 11:初始基板 11a:正面/自由表面/自由面 11b:背面 12:埋藏脆性平面 13:單晶轉換層/轉換層 20:載體基板 20':載體層/第一載體層/第二載體層/支撐層/第三載體層 20b:背面 100:工作層 110:供體層 110'a:面 111:供體基板 111':初始基板之剩餘部分/供體基板之剩餘部分 211:堆疊
本發明之其他特性及優點將參考附圖自本發明之以下詳細描述得出，其中： [圖1]圖1展現按照根據本發明之製造方法製備之複合結構； [圖2a] [圖2b] [圖2c(i)] [圖2c(ii)] [圖2c(iii)] [圖2d] [圖2e] [圖2f]圖2a至圖2f展現根據本發明之製造方法的步驟； [圖3a] [圖3b]圖3a及圖3b展現根據本發明之製造方法的步驟。
1:複合結構/結構/複合基板
10:薄層
20:載體基板

Claims (14)

  1. 一種包含單晶碳化矽所製成之薄層(10)配置於碳化矽所製成之載體基板(20)上之複合結構(1)的製造方法，該方法包含： a)提供單晶碳化矽所製成之供體基板(111)的步驟，該供體基板(111)包含由初始基板(11)上之磊晶生長所產生之供體層(110)，該供體層(110)展現低於該初始基板(11)之晶體缺陷密度之晶體缺陷密度， b)將輕實體離子植入至該供體層(110)中的步驟，以便形成埋藏脆性平面(12)而在該埋藏脆性平面(12)與該供體層(110)之自由面之間定界該薄層(10)， c)形成載體層(20')之連續n個步驟，其中n大於或等於2；該n個載體層(20')依次相繼配置於該供體層(110)上，且形成該載體基板(20)；各形成步驟包含在400°C與1100°C之間的溫度之化學氣相沈積，以便形成多晶碳化矽所製成之載體層(20')；在n個不同溫度執行該n個化學氣相沈積， d)沿著該埋藏脆性平面(12)分離以便一方面形成包含該薄層(10)在該載體基板(20)上之複合結構(1)且另一方面形成該供體基板之剩餘部分(111')的步驟， e) (若干次)機械及/或化學處理該複合結構(1)以便平滑化該薄層(10)之該自由面(10a)及/或校正該複合結構(1)之厚度均勻性的步驟。
  2. 如前述請求項之製造方法，其中步驟c)之該等沈積係在600°C與900°C之間，實際上甚至優先在700°C與800°C之間的溫度執行。
  3. 如前述請求項中任一項之製造方法，其中步驟c)之該等沈積係基於大氣壓、低壓或電漿增強型化學氣相沈積技術。
  4. 如前述請求項中一項之製造方法，其中步驟c)之該n個沈積係在n個升高溫度執行。
  5. 如請求項1至3中一項之製造方法，其中步驟c)之該n個沈積係在n個降低溫度執行。
  6. 如前述請求項中一項之製造方法，其中步驟c)中沈積之該n個載體層(20')中之至少兩個載體層(20')展現不同摻雜位準。
  7. 如前述請求項中一項之製造方法，其中在步驟c)之該等沈積結束時，該載體基板(20)展現大於或等於50微米，或大於或等於100微米，實際上甚至大於或等於200微米之厚度。
  8. 如前述請求項中一項之製造方法，其中步驟a)包含在該供體層(110)之該磊晶生長之前在該初始基板(11)上形成單晶轉換層(13)，以便將該初始基板(11)之基面位錯類型之缺陷轉換成穿線邊緣位錯類型之缺陷。
  9. 如前述請求項中一項之製造方法，其中在步驟a)中，該供體層(110)之該磊晶生長係在大於1200°C、優先介於1500°C與1650°C之間的溫度執行。
  10. 如前述請求項中一項之製造方法，其中在步驟c)中，形成該等載體層(20')之該n個步驟中之至少一者包含在該步驟之該化學氣相沈積之後執行之退火，該退火之溫度大於該沈積溫度且小於易於引起步驟d)之該分離之分離溫度。
  11. 如前述請求項中一項之製造方法，其中在步驟c)與步驟d)之間對該載體基板(20)之背面(20b)應用化學蝕刻、機械研磨及/或化學機械拋光。
  12. 如前述請求項中一項之製造方法，其中在步驟d)之該分離之後執行新的化學氣相沈積以便使該載體基板(20)變厚。
  13. 如前述請求項中一項之製造方法，其中步驟e)包含該複合結構(1)之正面(10a)及背面(20b)之同時化學機械拋光。
  14. 如前述請求項中一項之製造方法，其包含出於重新用作初始基板(11)或供體基板(111)之目的修復該供體基板之該剩餘部分(111')的步驟。
TW109146606A 2020-03-27 2020-12-29 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法 TWI845800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2003026A FR3108775B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2003026 2020-03-27

Publications (2)

Publication Number Publication Date
TW202139261A true TW202139261A (zh) 2021-10-16
TWI845800B TWI845800B (zh) 2024-06-21

Family

ID=70457060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146606A TWI845800B (zh) 2020-03-27 2020-12-29 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法

Country Status (8)

Country Link
US (1) US20230160102A1 (zh)
EP (1) EP4128329B1 (zh)
JP (1) JP7568736B2 (zh)
KR (1) KR20220159960A (zh)
CN (1) CN115088063A (zh)
FR (1) FR3108775B1 (zh)
TW (1) TWI845800B (zh)
WO (1) WO2021191512A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627B1 (fr) * 2021-09-29 2024-08-09 Soitec Silicon On Insulator Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007137689A (ja) 2005-11-15 2007-06-07 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP2012178548A (ja) 2011-02-03 2012-09-13 Soytec 層移転用金属キャリア及びその形成方法
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
CN106489187B (zh) 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
FR3073082B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane

Also Published As

Publication number Publication date
WO2021191512A1 (fr) 2021-09-30
FR3108775B1 (fr) 2022-02-18
US20230160102A1 (en) 2023-05-25
EP4128329A1 (fr) 2023-02-08
CN115088063A (zh) 2022-09-20
TWI845800B (zh) 2024-06-21
EP4128329B1 (fr) 2024-04-03
JP7568736B2 (ja) 2024-10-16
KR20220159960A (ko) 2022-12-05
JP2023519162A (ja) 2023-05-10
EP4128329C0 (fr) 2024-04-03
FR3108775A1 (fr) 2021-10-01

Similar Documents

Publication Publication Date Title
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
US20240271321A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法