JP2023519162A - ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 - Google Patents

ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 Download PDF

Info

Publication number
JP2023519162A
JP2023519162A JP2022554256A JP2022554256A JP2023519162A JP 2023519162 A JP2023519162 A JP 2023519162A JP 2022554256 A JP2022554256 A JP 2022554256A JP 2022554256 A JP2022554256 A JP 2022554256A JP 2023519162 A JP2023519162 A JP 2023519162A
Authority
JP
Japan
Prior art keywords
substrate
layer
donor
carrier
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022554256A
Other languages
English (en)
Inventor
ヒューゴ ビアード，
イオヌット ラドゥ，
ディディエ ランドル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2023519162A publication Critical patent/JP2023519162A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C23C14/588—Removal of material by mechanical treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、ＳｉＣでできたキャリア基板の上に配置された、単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法に関し、方法は、ａ）単結晶ＳｉＣでできたドナー層を備えるドナー基板を用意するステップと、ｂ）埋め込まれた脆い平面を形成するためにドナー層にエンティティをイオン注入するステップと、ｃ）複数のキャリア層を形成するための連続するｎ個のステップであって、ｎ個のキャリア層がドナー層の上に互いに連続的に配置されてキャリア基板を形成し、多結晶ＳｉＣでできたキャリア層を形成するために、個々の形成するステップが４００℃と１１００℃との間の互いに異なる温度における化学気相堆積を含む、連続するｎ個のステップと、ｄ）薄層を備える複合構造とドナー基板の残りの部分を形成するために、埋め込まれた脆い平面に沿って分離するステップと、ｅ）複合構造に機械的処理及び／又は化学的処理を施すステップとを含む。【選択図】 図２ｄ

Description

本発明は、超小型電子構成要素のための半導体材料の分野に関する。本発明は、特に、炭化ケイ素でできたキャリア基板の上に単結晶炭化ケイ素でできた薄層を備える複合構造を製造するための方法に関する。
ここ数年、炭化ケイ素（ＳｉＣ）に対する関心が著しく高まっているが、それは、この半導体材料がエネルギーを処理する能力を高めることができることによるものである。ＳｉＣは、特に電気車両などの電子工学における上昇分野のニーズに合致する革新的電力デバイスを製造するためにますます広範囲に使用されている。
単結晶炭化ケイ素に基づく電力デバイス及び統合電力供給システムは、ケイ素でできた従来の電力デバイス及び統合電力供給システムと比較すると、はるかに高い電力密度を管理することができ、その管理は、より小さい能動ゾーン寸法で実施することができる。ＳｉＣ上の電力デバイスの寸法をさらに制限するためには、横方向の構成要素の代わりに垂直方向の構成要素を製造することが有利である。そのためには、ＳｉＣ構造は、前記ＳｉＣ構造のおもて面に配置された電極と裏面に配置された電極との間の垂直方向の電気伝導を可能にしなければならない。
しかしながら超小型電子工学産業のために意図された単結晶ＳｉＣ基板は依然として高価であり、また、大きいサイズで供給することが困難である。したがって薄層転写解決法を利用して、単結晶ＳｉＣでできた薄層を典型的に備える複合構造をより低コストのキャリア基板の上に準備することが有利である。よく知られている薄層転写解決法の１つは、軽いイオンの注入に基づき、直接接合による組立てに基づくスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスである。このようなプロセスによれば、例えば、多結晶ＳｉＣ（ｐ－ＳｉＣ）でできたキャリア基板との直接接触で、ｃ－ＳｉＣでできたドナー基板から取り出された、単結晶ＳｉＣ（ｃ－ＳｉＣ）でできた薄層を備える複合構造を製造することができ、垂直方向の電気伝導を可能にすることができる。しかしながら２つのｃ－ＳｉＣ基板とｐ－ＳｉＣ基板との間の分子接着によって良好な品質の直接接合を製造することは、前記基板の表面状態及び粗さの管理が複雑であるため、依然として困難である。
このプロセスに由来する様々な方法もまた、先行技術から知られている。例えばＦ． Ｍｕらの（ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ、８６（５）、３－２１、２０１８）は、アルゴンを使用したボンバードメントによって組み立てられる表面を活性化した後の直接接合を使用しており（ＳＡＢ：「表面活性化接合（Ｓｕｒｆａｃｅ Ａｃｔｉｖａｔｉｏｎ Ｂｏｎｄｉｎｇ）」）、接合に先立つこのような処理は、極めて高い密度のサイド結合を生成し、この極めて高い密度のサイド結合は組立て界面に共有結合の形成を促進し、したがって高い結合エネルギーの形成を促進する。しかしながらこの方法には、単結晶ＳｉＣでできたドナー基板の表面にアモルファス層を生成する欠点があり、このアモルファス層は、ｃ－ＳｉＣでできた薄層とｐ－ＳｉＣでできたキャリア基板との間の垂直方向の電気伝導に好ましくない影響を及ぼす。
この問題を解決するための解決法が提案されており、特に文書欧州特許第３ １６８ ８６２号は、前記アモルファス層の電気特性を回復するために、前記アモルファス層へのドーパントエンティティの注入を使用している。この手法の主な欠点は、この手法の複雑性であり、したがってそのコストである。
さらに、文書米国特許第８ ４３６ ３６３号が知られており、この文書は、金属キャリア基板の上に配置された、ｃ－ＳｉＣでできた薄層を備えた複合構造を製造するための方法を記述しており、この複合構造の熱膨張係数は薄層の熱膨張係数に一致している。この製造方法は、
埋め込まれた脆い平面をｃ－ＳｉＣドナー基板の中に形成するステップであって、埋め込まれた脆い平面が前記埋め込まれた脆い平面とドナー基板の前方表面との間の薄層の範囲を定める、ステップと、
補強体として作用するよう、十分な厚さを有するキャリア基板を形成するために、例えばタングステン又はモリブデンでできた金属層をドナー基板の前方表面に堆積させるステップと、
一方では、金属キャリア基板と、ｃ－ＳｉＣでできた薄層とを備える複合構造を形成し、他方ではｃ－ＳｉＣでできたドナー基板の残りの部分を形成するために、埋め込まれた脆い平面に沿って分離するステップと
を含む。
しかしながらこのような製造方法は、キャリア基板を形成している材料がｐ－ＳｉＣであって、１２００℃（ｐ－ＳｉＣを製造するための通常の温度）より高い温度での堆積を必要とする場合は両立しない。とりわけ、これらの高い温度では、埋め込まれた脆い平面に存在する空洞の成長の動力学が、ｐ－ＳｉＣでできた層の成長の動力学よりも速く、空洞の真上の層の変形に関連するふくれ現象が出現するまで、補強効果のために必要な厚さに達しない。
使用される層転写技法が何であれ、極めて高い品質のｃ－ＳｉＣでできた薄層を備える複合構造を提供する問題、特に、拡張された欠陥がない（又は欠陥の極めて低い密度を示す）問題が追加提起され、これらは、前記薄層の上に準備されることが意図された電力デバイスの性能品質及び信頼性に影響を及ぼす原因になっている。
本発明は、先行技術の解決法に対する代替解決法に関し、上で言及した欠点を完全に、又は部分的に克服することを目標としている。本発明は、特に、多結晶ＳｉＣでできたキャリア基板の上に配置された、高品質のｃ－ＳｉＣでできた薄層を備える複合構造を製造するための方法に関する。
本発明は、炭化ケイ素でできたキャリア基板の上に配置された、単結晶炭化ケイ素でできた薄層を備える複合構造を製造するための方法に関する。方法は、
ａ）単結晶炭化ケイ素でできたドナー基板を用意するステップであって、ドナー基板が、エピタキシャル成長によって製造されたドナー層を初期基板の上に備え、ドナー層は、初期基板の結晶欠陥の密度より低い結晶欠陥の密度を示す、ステップと、
ｂ）埋め込まれた脆い平面を形成するためにドナー層に軽いエンティティをイオン注入するステップであって、埋め込まれた脆い平面が、前記埋め込まれた脆い平面と前記ドナー層の自由面との間の薄層の範囲を定める、ステップと、
ｃ）複数のキャリア層を形成するための連続するｎ個のステップであって、ｎは２以上であり、ｎ個のキャリア層がドナー層の上に互いに連続的に配置されてキャリア基板を形成し、多結晶炭化ケイ素でできたキャリア層を形成するために、個々の形成するステップが４００℃と１１００℃との間の温度における化学気相堆積を含み、ｎ回の化学気相堆積がｎ通りの異なる温度で実施される、連続するｎ個のステップと、
ｄ）一方では、薄層を備える複合構造をキャリア基板の上に形成し、他方ではドナー基板の残りの部分を形成するために、埋め込まれた脆い平面に沿って分離するステップと、
ｅ）薄層の自由面を滑らかにするために、及び／又は複合構造の厚さの一様性を修正するために、複合構造に（１つ又は複数の）機械的処理及び／又は化学的処理を施すステップと
を含む。
単独で捉えた本発明の他の有利な非制限の特徴によれば、或いは技術的に達成可能な任意の組合せによれば、
ステップｃ）の堆積が６００℃と９００℃との間の温度で実施され、実際には７００℃と８００℃との間であることがさらに好ましく、
ステップｃ）の堆積が、大気圧化学気相堆積技法、低圧化学気相堆積技法又はプラズマ増速化学気相堆積技法に基づき、
ステップｃ）のｎ回の堆積がｎ通りの上昇する温度で実施され、
ステップｃ）のｎ回の堆積がｎ通りの下降する温度で実施され、
ステップｃ）で堆積されるｎ個のキャリア層のうちの少なくとも２つのキャリア層が異なるドーピングレベルを示し、
ステップｃ）の堆積の結果として、キャリア基板が５０ミクロン以上の厚さを示し、１００ミクロン以上の厚さを示し、実際にはさらには２００ミクロン以上の厚さを示し、
ステップａ）が、初期基板の基底面転位タイプの欠陥を貫通刃状転位タイプの欠陥に変換するために、ドナー層のエピタキシャル成長に先立って、初期基板の上に単結晶変換層を形成するステップを含み、
ステップａ）で、１５００℃と１６５０℃との間であることが好ましい１２００℃より高い温度でドナー層のエピタキシャル成長が実施され、
ステップｃ）で、複数のキャリア層を形成するためのｎ個のステップのうちの少なくとも１つのステップが、そのステップの化学気相堆積の後に実施されるアニールステップを含み、アニールの温度が堆積温度より高く、ステップｄ）の分離の達成をもたらす分離温度より低く、
ステップｃ）とステップｄ）との間で、キャリア基板の自由面に化学エッチング、機械ラッピング及び／又は化学機械研磨が施され、
ステップｄ）の分離の後に、キャリア基板を厚くするために新しい化学気相堆積が実施され、
ステップｅ）は、複合構造のおもて面及び裏面を同時に化学機械研磨するステップを含み、
製造方法は、初期基板として、又はドナー基板として再使用するために、ドナー基板の残りの部分を再生するステップを含む。
本発明の他の特徴及び利点は、添付の図を参照した、本発明についての以下の詳細な説明から明らかになるであろう。
本発明による製造方法に従って準備される複合構造を示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。
説明部分では、同じタイプの要素に対しては図の同じ参照番号を使用することができる。図は略図であり、読みやすくするためにスケール通りではない。特に、ｚ軸線に沿った層の厚さは、ｘ軸線及びｙ軸線に沿った横方向の寸法に対してスケール通りではなく、互いに対する層の相対厚さも、図では必ずしもスケール通りではない。
本発明は、炭化ケイ素でできたキャリア基板２０の上に配置された、単結晶炭化ケイ素でできた薄層１０を備える複合構造１（図１）を製造するための方法に関する。キャリア基板２０は多結晶であることが有利である（以下、「ｐ－ＳｉＣ」を使用して多結晶ＳｉＣが参照される）。
方法は、最初に、単結晶炭化ケイ素でできたドナー基板１１１を用意するステップａ）を含む。後続する説明では、「ｃ－ＳｉＣ」を使用して単結晶炭化ケイ素が参照される。
ドナー基板１１１はｃ－ＳｉＣでできた初期基板１１を備えている（図２ａ）。初期基板１１は、直径が１００ｍｍ、１５０ｍｍ、２００ｍｍ、実際にはさらには３００ｍｍ、さらには４５０ｍｍであり、典型的な厚さが３００ミクロンと８００ミクロンとの間であるウェーハの形態で用意されることが好ましい。図２ａはおもて面１１ａ及び裏面１１ｂを示している。おもて面１１ａの表面粗さは、２０ミクロン×２０ミクロンの走査で原子間力顕微鏡法（ＡＦＭ）で測定して、１ｎｍ Ｒａ（平均粗さ）未満になるように選択されることが有利である。
ドナー基板１１１は、エピタキシャル成長によって製造された、ｃ－ＳｉＣでできたドナー層１１０を初期基板１１の上にも備えている。エピタキシャル成長ステップは、ドナー層１１０が初期基板１１の結晶欠陥の密度より低い結晶欠陥の密度を示すように実施される。
一例として、ｃ－ＳｉＣでできた初期基板１１は、＜１１－２０＞結晶軸線に対して４．０°±０．５°以下のオフカット角を示し、５／ｃｍ２以下、実際にはさらには１／ｃｍ２未満の貫通転位（マイクロパイプ）の密度を示す、４Ｈ又は６Ｈポリタイプの初期基板１１である。ドープされたＮ（窒素）型では、初期基板１１は、０．０１５オームｃｍと０．０３０オームｃｍとの間であることが好ましい抵抗率を示す。基底面転位、即ちＢＰＤタイプの低い欠陥の密度、典型的には３０００／ｃｍ２以下の欠陥密度を示す初期基板１１を選択することができる。１５００／ｃｍ２程度のＢＰＤ密度を示すｃ－ＳｉＣ基板を合理的に利用可能であり、ｃ－ＳｉＣ基板の供給を容易にすることができる。
本発明の主題である方法の結果として、複合構造１のｃ－ＳｉＣでできた薄層１０が形成されることになるドナー層１１０の場合、前記薄層１０の上に準備されることが意図された垂直方向の構成要素に対して要求される仕様に合致するために、初期基板１１の結晶品質に優る結晶品質を示すことが望ましい。これは、様々なタイプの拡張された欠陥がｃ－ＳｉＣでできた層又は基板に存在することによるものである。これらの拡張された欠陥は、構成要素の性能品質及び信頼性に影響を及ぼし得る。特に、バイポーラ構成要素の場合、ＢＰＤタイプの欠陥は致命的であり、とりわけＳｈｏｃｋｌｅｙ積層欠陥（ＳＳＦ）は、電子－正孔対を再結合するためのエネルギーを利用することができる場合、転位から拡張される。構成要素の能動領域の内側のＳＳＦ積層欠陥の拡大は、構成要素の通過状態抵抗の増加をもたらす。
したがってｃ－ＳｉＣでできたドナー層が、１／ｃｍ２以下のＢＰＤタイプの欠陥の密度を示すように準備される。
そのために、ドナー層１１０のエピタキシャル成長は、１５００℃と１６５０℃との間であることが好ましい１２００℃より高い温度で実施される。使用される先駆体は、シラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）であり、キャリアガスは、アルゴンを有する、或いはアルゴンを有さない水素であってもよい。
ＢＰＤ欠陥の含有量が少ないドナー層１１０は、初期基板１１に存在するＢＰＤ欠陥の貫通刃状転位（ＴＥＤ）への変換を支持することによって得られる。
特定の実施形態によれば、ステップａ）は、ドナー層１１０の成長に先立って、ｃ－ＳｉＣでできていることが好ましい単結晶変換層１３を初期基板１１の上に形成するステップを含む。変換層１３の目的は、初期基板１１のＢＰＤタイプの欠陥のＴＥＤタイプの欠陥への変換を最大化することである（図３ａ）。そのためには、速い成長速度（典型的には５μｍ／ｈより速い成長速度）を達成するために、ｃ－ＳｉＣでできた初期基板１１に対しては４°に近い小さい切断角を選択して、エピタキシャル成長の前に実施されるｉｎ ｓｉｔｕエッチングを多くすることが有利であり、最後に、先駆体ストリームにおけるＣ／Ｓｉ比率が１に近い単結晶変換層１３のための成長条件を選択することが有利である。
引き続いて前記変換層１３の上のドナー層１１０のエピタキシャル成長を実施することができる（図３ｂ）。この特定の実施形態によれば、１／ｃｍ２以下、実際にはさらには０．１／ｃｍ２未満のＢＰＤタイプの欠陥密度を示すｃ－ＳｉＣでできたドナー層１１０を得ることも可能である。さらに、本発明による方法の結果として、バイポーラ劣化の確率（ＢＰＤ／ＴＥＤ変換点の下で正孔が到達する確率）は無視することができ（０．１％未満）、単結晶変換層１３は、複合構造１に転写されることは意図されていない。バイポーラ劣化の低減を目的としている先行技術は、変換層と能動層との間に再結合層（１Ｅ１８ａｔ／ｃｍ３を超える窒素ドープ層）を組み込むことからなっている。この層は、１０μｍの厚さ及び５Ｅ１８／ｃｍ３を超える濃度と引き換えに、この再結合層を備えていない基本構造に対して、正孔が存在する確率を０．１％まで小さくすることができる。本発明では単結晶変換層１３は転写されないため、バイポーラ劣化の核化点（ＢＰＤ－ＴＥＤ変換点又は任意のＢＰＤ点）に正孔が到達する確率は、最小で０．１％未満、実際にはさらには０％に近い。
初期基板１１のおもて面１１ａに潜在的に存在する、微粒子、金属又は有機汚染物質、或いは固有酸化物の層のすべて又は一部を除去することを目的とした、初期基板１１の従来の浄化シーケンス又はエッチングシーケンスは、エピタキシャル成長に先立って実施することができることに留意されたい。
本発明による製造方法は、薄層１０の所望の厚さを表す予め定められた深さまで、ドナー層１１０に軽いエンティティをイオン注入するステップｂ）をさらに含む。この深さは、常に、ドナー層１１０の厚さ未満に維持されることになることに留意されたい。この注入により、埋め込まれた脆い平面１２がドナー層１１０の中に生成され、埋め込まれた脆い平面１２は、前記埋め込まれた脆い平面１２と前記ドナー層１１０の自由表面１１ａとの間の薄層１０の範囲を定める（図２ｂ）。
注入される軽いエンティティは、水素、ヘリウム又はこれらの２つのエンティティの共注入であることが好ましい。スマートカット（商標）プロセスを参照して、よく知られているように、これらの軽いエンティティは、ほぼ予め定められた深さに、ドナー層１１０の自由表面１１ａに対して平行の、即ち図の（ｘ，ｙ）平面に対して平行の薄層中に分散した微小空洞を形成することになる。この薄層は、簡潔にするために、埋め込まれた脆い平面１２として参照される。
軽いエンティティを注入するためのエネルギーは、ドナー基板１１１中の決定済みの深さに到達するように選択される。典型的には、水素イオンは、１００～１５００ｎｍ程度の厚さを示す薄層１０の範囲を定めるために、１０ｋｅＶと２５０ｋｅＶとの間のエネルギーで、５Ｅ１６／ｃｍ２と１Ｅ１７／ｃｍ２との間のドーズ量で注入される。
イオン注入ステップに先立って、ドナー層１１０の自由表面１１ａに保護層を堆積させることができることに留意されたい。この保護層は、例えば酸化ケイ素又はチッ化ケイ素などの材料から構成することができる。
本発明による方法は、引き続いて、複数のキャリア層２０’を形成するための連続するｎ個のステップであって、ｎは２以上であり、３以上であることが有利である、連続するｎ個のステップを含む。ｎ個のキャリア層２０’がドナー層１１０の自由面１１ａに互いに連続的に配置されて、キャリア基板２０を形成する。言い換えると、第１のキャリア層２０’はドナー層１１０のおもて面１１ａと直接接触し、次に、第２のキャリア層２０’は第１のキャリア層２０’と接触し、以下、キャリア基板２０が得られるまでｎ個のキャリア層２０’に対して同様である（図２ｃ（ｉ）、図２ｃ（ｉｉ）、図２ｃ（ｉｉｉ））。
個々の形成するステップは、多結晶炭化ケイ素でできたキャリア層２０’を形成するために化学気相堆積（ＣＶＤ）を含む。
個々のＣＶＤ堆積は、４００℃と１１００℃との間の温度、好ましくは６００℃と９００℃との間の温度、実際にはさらに有利には７００℃と８００℃との間で実施される。ステップｃ）の堆積は、大気圧化学気相堆積（ＡＰＣＶＤ）技法、低圧化学気相堆積（ＬＰＣＶＤ）技法又はプラズマ増速化学気相堆積（ＰＥＣＶＤ）技法に基づくことが有利である。
本発明によれば、ステップｃ）のｎ回の堆積はｎ通りの異なる温度で実施される。そのようにすることにより、以下で２つの実施形態を参照して説明されるように、ｎ個のキャリア層２０’の重畳によって得られるキャリア基板２０の品質を改善することができる。
個々のキャリア層２０’は、１５０ミクロン以下、１００ミクロン以下、実際にはさらには５０ミクロン以下の厚さを示すことが好ましい。
第１の実施形態によれば、ステップｃ）のｎ回の堆積は、ｎ通りの上昇する温度で実施される。一例として、７００℃～１０００℃までの範囲の温度で４回の連続する堆積を実施することができる。連続する堆積の間に堆積するキャリア層２０’の厚さは全く同じであっても、或いは異なっていてもよいことに留意されたい。
この実施形態は、キャリア層２０’の形成の開始時、即ちこれらの層の補強効果が高くない時点で、ドナー基板１１１に加えられる熱履歴を制限する点で有利であり、したがって埋め込まれた脆い平面１２に空洞が成長することによってもたらされる気泡化によってドナー層１１０が損傷する危険が著しく低減される。
さらに、堆積した第１のキャリア層２０’の結晶品質が低下しても（堆積温度がより低い結果として）、上昇した温度で実施される後続する堆積によって結晶品質を回復することができ（少なくとも部分的に）、及び／又は（１つ又は複数の）第１の堆積の結晶性を改善することができる。
最高温度、即ち最後の堆積ｎの間に加えられる温度は、分離を実施するための後続するステップｄ）で加えられることになる温度未満であることが好ましい。
第２の実施形態によれば、ステップｃ）のｎ回の堆積は、ｎ通りの下降する温度で実施される。一例として、１０００℃～７００℃までの範囲の温度で、３回と５回との間で連続する堆積を実施することができる。
最高温度、即ち第１の堆積の間に加えられる温度は、分離を実施するための後続するステップｄ）で加えられることになる温度未満であることが有利である。
この第２の実施形態の目的は、極めて良好な結晶品質のドナー層１１０の上に第１のキャリア層２０’を形成し、これらの２つの層の間の界面の導電率を改善することである。後続するキャリア層２０’の品質は、潜在的により貧弱になることになる（堆積温度がより低いことに鑑みて）が、堆積温度を低くすることにより、キャリア基板２０の所望の厚さに到達するまでの間、埋め込まれた脆い平面１２の空洞の成長を制限することができる。高くなる程度が小さい温度で堆積したキャリア層２０’は、周囲温度に冷却している間、高くなる程度が小さい熱機械的応力を生成することを考慮することも可能である。
任意選択で、説明されている実施形態のうちのいずれか一方では、複数のキャリア層２０’を形成するためのｎ個のステップのうちの少なくとも１つは、化学気相堆積の後に実施されるアニールステップを含む。アニールの温度は、堆積温度より高いが、埋め込まれた脆い平面１２に沿って分離する後続するステップｄ）の間に加えられることになる分離温度より低くなるように選択されることが有利である。
一般に、どちらの実施形態を取り入れても、キャリア層２０’を形成するｎ個のステップのうちの任意の１つのステップの間にスタック２１１に加えられる熱履歴は、薄層１０及びその上に形成された（１つ又は複数の）ｎ個のキャリア層２０’を変形させることになる、埋め込まれた脆い平面１２の空洞の成長をもたらす熱履歴未満である。
さらに、複数のキャリア層を２０’を形成するためのｎ個のステップの間にスタック２１１に加えられる総熱履歴は、埋め込まれた脆い平面１２に沿った自発的分離をもたらす熱履歴未満を維持する。
方法のステップｃ）は、ドナー層１１０と、第１のＣＶＤ堆積の間に堆積した第１のキャリア層２０’との間に非絶縁界面を画定することが有利である。言い換えると、ステップｃ）は、少なくとも最終複合構造１では、ドナー層１１０と第１のキャリア層２０’との間の界面が導電界面を形成することができるように実施され、例えば典型的には１ミリオームｃｍ２未満の固有界面抵抗が目標とされることになる。界面の導電率を保証するためには、ウェットルート又はドライルートによって、ＨＦ（フッ化水素酸）脱酸によって、ドナー層１１０の自由面１１ａに存在する固有酸化物の除去が実施されることが有利である。
脱酸に先立って、及び／又は第１のキャリア層２０’の形成に先立ってドナー基板１１１に浄化シーケンスを施し、ドナー基板１１１の自由面に潜在的に存在する、微粒子、金属又は有機汚染物質のすべて又は一部を除去することができる。
ドナー基板１１１との界面の導電率をさらに改善するためには、第１のＣＶＤ堆積の間に堆積したキャリア層２０’が高いドーピングレベルを示すことが有利である。典型的には、堆積した第１のキャリア層２０’は、１Ｅ１４／ｃｍ３と１Ｅ２２／ｃｍ３との間のＮ型又はＰ型のドーパントの濃度を示すことができる。堆積される後続するキャリア層２０’は、ドーパントの異なる濃度及び／又は異なる型を示すことができる。したがってステップｃ）で堆積したｎ個のキャリア層２０’のうちの少なくとも２つのキャリア層２０’は、全く異なるドーピングレベルを示すことができる。
ステップｃ）の堆積のパラメータは、前記キャリア基板２０が良好な導電率、即ち０．０３オームｃｍ以下、実際にはさらには０．０１オームｃｍ以下の導電率を示し、高い熱伝導率、即ち１５０Ｗ．ｍ－１．Ｋ－１以上、実際にはさらには２００Ｗ．ｍ－１．Ｋ－１以上の熱伝導率を示し、薄層１０の熱膨張係数と同様の熱膨張係数、即ち典型的には周囲温度で３．８Ｅ－６／Ｋと４．２Ｅ－６／Ｋとの間の熱膨張係数を示すように決定されることが有利である。これらの特性を得るためには、キャリア基板２０は、多結晶構造、３Ｃ ＳｉＣタイプの粒子、１１１配向、基板の平面における平均サイズ１～５０μｍ、０．０３オームｃｍ以下の最終抵抗率のためのＮ型ドーピングである構造的特徴を示すことが好ましい。
ステップｃ）の結果として、キャリア基板２０は１０ミクロン以上の厚さを示し、５０ミクロン以上の厚さを示し、１００ミクロン以上の厚さを示し、実際にはさらには２００ミクロン以上の厚さを示す。ステップｃ）によって得られたスタック２１１は、ドナー基板１１１の上に配置されたキャリア基板２０を備えている。
本発明による方法は、引き続いて、一方では複合構造１を形成し、他方ではドナー基板の残りの部分１１１’を形成するために、埋め込まれた脆い平面１２に沿って分離するステップｄ）を含む（図２ｄ）。
有利な実施形態によれば、分離するステップｄ）は、ステップｃ）の堆積の温度及び（１つ又は複数の）アニールの温度（実施される場合）より高い分離温度でスタック２１１に熱処理を施すことによって実施される。これは、埋め込まれた脆い平面１２に存在する微小空洞が、埋め込まれた脆い平面１２の全範囲にわたって伝搬する破砕波が発生して、複合構造１と初期基板１１１’の残りの部分との間が分離することになるまでの間、成長動力学に従うことによるものである。実際には、温度は、ステップｂ）の注入条件の関数として、９５０℃と１２００℃との間、好ましくは１０００℃と１２００℃との間であってもよい。
代替実施形態によれば、分離ステップｄ）はスタック２１１に機械的応力を加えることによって実施される。応力は、例えば埋め込まれた脆い平面１２の近くにツール（例えばブレード又はベベルの形態）を挿入することによって付与され得る。一例として、分離応力は数ＧＰａ程度、好ましくは２ＧＰａを超える応力であってもよい。
キャリア基板２０をさらに厚くするために、ステップｄ）の分離の後に、少なくとも１回の新しいＣＶＤ堆積を実施することを計画することも任意選択で可能であることに留意されたい。
ステップｄ）の後、多結晶炭化ケイ素でできたキャリア基板２０の上に配置された、単結晶炭化ケイ素でできた薄層１０を備えた複合構造１が得られる。
自ずから分かるように、分離ステップｄ）の結果として、複合構造１の薄層１０の自由面１０ａは、５ｎｍ ＲＭＳと１００ｎｍ ＲＭＳ（２０ミクロン×２０ミクロンの走査で原子間力顕微鏡（ＡＦＭ）で測定して）との間の表面粗さを示す。
したがって複合構造１に（１つ又は複数の）機械的処理及び／又は化学的処理を施すステップｅ）は、薄層１０の自由表面１０ａを滑らかにし、及び／又は前記構造１の厚さの一様性を修正するために用意されている（図２ｅ）。
ステップｅ）は、薄層１０の自由面１０ａの化学機械研磨（ＣＭＰ）を含むことができ、典型的には５０ｎｍ～１０００ｎｍ程度の材料が除去されて、０．５ｎｍ ＲＭＳ未満（２０×２０μｍのＡＦＭ視野で）、実際にはさらには０．３ｎｍ未満の最終粗さが得られる。ステップｅ）は、薄層１０の自由面１０ａの品質をさらに改善するために、化学的又はプラズマ（浄化又はエッチング）処理をも含むことができ、例えばＳＣ１／ＳＣ２（標準浄化１、標準浄化２）及び／又はＨＦ（フッ化水素酸）タイプ、又はＮ２、Ａｒ、ＣＦ４、等々、プラズマの浄化を含むことができる。
さらに、ステップｅ）は、キャリア基板２０の裏面２０ｂの化学機械研磨（ＣＭＰ）及び／又は化学的処理（エッチング又は浄化）及び／又は機械的処理（研削）を含むことができる。このような処理により、前記キャリア基板２０の厚さの一様性を改善することができ、また、前記キャリア基板２０の裏面２０ｂ粗さをも改善することができる。少なくとも１つの金属電極が複合基板１の裏面２０ｂに存在することになる垂直方向の構成要素を準備するためには、０．５ｎｍ ＲＭＳ（２０ミクロン×２０ミクロンの視野で原子間力顕微鏡（ＡＦＭ）で測定して）未満の粗さが望ましい。
キャリア基板２０の裏面２０ｂに施されるこれらの処理は、分離ステップｄ）の直前、即ち複合構造１のおもて面１０ａが露出される前に任意選択で実施することも可能であり、そうすることにより、特に化学エッチング又は機械ラッピング（或いは機械研削）などの汚染処理又は制限処理中におけるおもて面１０ａの汚染を制限することも可能であることに留意されたい。
複合構造１の円形輪郭の形状及びエッジ不要物の形状を超小型電子製造プロセスの要件と両立させるために、このステップｅ）の間に複合構造１のエッジの研磨又は研削をも実施することができる。
有利な実施形態によれば、化学機械処理のステップｅ）は、前記構造１の厚さを滑らかにし、厚さの一様性を改善するために、複合構造１のおもて面１０ａ及び裏面２０ｂの同時研磨（ＣＭＰ）を含む。研磨パラメータは、おもて面１０ａと裏面２０ｂとの間で異なっていてもよい。ｃ－ＳｉＣ表面及びｐ－ＳｉＣ表面の円滑化には、通常、異なる消耗品が必要である。キャリア基板２０がｐ－ＳｉＣでできている場合、研磨の化学成分による粒子境界に対する優先的攻撃を制限するために、特に裏面２０ｂに対しては研磨の機械成分が好ましい。一例として、機械成分の効果を強めるために、回転速度（プレート及び研磨ヘッド）、圧力、濃度、及び研磨材の物理的特性（即ちほぼ１０ｎｍと１μｍとの間のダイヤモンドナノ粒子の直径）などの研磨パラメータを修正することができる。
さらに有利な実施形態によれば、ステップｅ）の後に、１０００℃と１８００℃との間の温度で、ほぼ１時間にわたり、最長で数時間にわたる熱処理のステップｅ’）が実施される。このステップの目的は、構造１が薄層１０上の構成要素の製造に必要な後続する高温熱処理と両立するよう、薄層１０の中及び／又は薄層１０の上に依然として存在している構造欠陥又は表面欠陥を直すことによって、及び、適切である場合、キャリア基板２０の結晶構成を変化させることによって複合構造１を安定させることである。
本発明による方法は、複合構造１の薄層１０の上に単結晶炭化ケイ素の追加層１０’をエピタキシャル成長させるステップｆ）を含むことができる（図２ｆ）。このようなステップは、構成要素を製造するために比較的厚いワーキング層１００、典型的には５～５０ミクロン程度の厚さのワーキング層１００が必要である場合に適用される。エピタキシー条件は、ステップａ）のエピタキシー条件と同じように任意選択で選択することができ、複合構造１の不均質材料の結果としてワーキング層１００（薄層１０と追加層１０’との組立てに対応する）に誘導される応力を制限するためにはより低い温度におけるエピタキシーであることが好ましい。
最後に、製造方法は、初期基板１１として、又はドナー基板１１１として再使用するために、ドナー基板の残りの部分１１１’を再生するステップを含むことができる。このような再生ステップは、表面若しくはエッジの化学機械研磨、及び／又は機械研削、及び／又はドライ若しくはウェット化学エッチングによる面１１０’（図２ｄ）のうちの１つ又は複数の処理に基づく。ステップａ）で形成されるドナー層１１０の厚さは、ドナー基板１１１の残りの部分１１１’をドナー基板１１１として少なくとも２回再使用することができるように画定されることが好ましい。変換層１３が存在している場合、前記層をそのままの状態で維持するための注意が必要であり、即ちドナー層１０の一部を常にドナー基板の残りの部分１１１’の上に維持することが好ましい。したがってドナー層１０のその部分が複合構造１を準備するには不十分である場合、ドナー層１０をエピタキシャル成長させるステップのみが必要であり、変換層１３を成長させる先行するステップは不要である。
（実施例）
非制限の例示的実施形態によれば、初期基板１１は４Ｈポリタイプのｃ－ＳｉＣのウェーハであり、＜１１－２０＞軸線に対して４．０°±０．５°で配向され、直径１５０ｍｍ、厚さ３５０μｍである。
ｃ－ＳｉＣでできたドナー層１１０のエピタキシャル成長に先立って、ＲＣＡタイプ（標準浄化１＋標準浄化２）、次にカロー酸（硫酸と過酸化水素の混合物）、次にＨＦ（フッ化水素酸）の従来の浄化シーケンスが初期基板１１に対して実施される。
エピタキシーチャンバで、１６５０℃の温度で、シラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）などの先駆体を使用して成長が実施され、ｃ－ＳｉＣでできた、厚さ３０ミクロンのドナー層１１０を生成する（成長速度：１０ミクロン／ｈ）。ドナー層は、１／ｃｍ２程度のＢＰＤ欠陥の密度を示す。
１５０ｋｅＶのエネルギー、及びドナー層１１０の自由表面全体に６Ｅ１６Ｈ＋／ｃｍ２のドーズ量で水素イオンの注入が実施される。したがって埋め込まれた脆い平面１２がドナー層１１０のほぼ８００ｎｍの深さに作り出される。
ドナー層１１０の自由面の潜在的な汚染物質を除去するために、ＲＣＡ＋カロー酸タイプの浄化シーケンスがドナー基板１１１に対して実施される。
第１のキャリア層２０’のための５０ミクロンの厚さを達成するために、７００℃の温度で、メチルシラン（ＭＳ）（ＣＨ３ＳｉＨ３）先駆体を使用して、３．７トルの圧力の下で６０分にわたって第１のＬＰＣＶＤ堆積がドナー層１１０に対して実施される。これらの条件の下で前記支持層２０’が多結晶ＳｉＣで構築される。
ｐ－ＳｉＣでできた第２のキャリア層２０’のための１００ミクロンの厚さを達成するために、８００℃の温度で、ＭＳ先駆体を使用して、４トルの圧力の下で３０分にわたって第２のＬＰＣＶＤ堆積が第１のキャリア層２０’に対して実施される。
ｐ－ＳｉＣでできた第３のキャリア層２０’のための２５０ミクロンの厚さを達成するために、８５０℃の温度で、ＭＳ先駆体を使用して、４トルの圧力の下で４５分にわたって第３のＬＰＣＶＤ堆積が第２のキャリア層２０’に対して実施される。
３つのキャリア層２０’の重畳によって形成されたキャリア基板２０は４００ミクロンの厚さを示す。
引き続いて、ドナー基板１１１及びキャリア基板２０で形成されたスタック２１１に、５０分にわたる１０００℃のアニールが施される。前記アニールの間、埋め込まれた脆い平面１２のレベルで分離が実施される。この分離ステップｄ）の結果として、薄層１０及びキャリア基板２０で形成された複合構造１がドナー基板の残りの部分１１１’から分離される。
キャリア基板２０の裏面２０ｂでは５０ミクロン程度の厚さが除去される。次に、薄層１０の表面粗さ及びキャリア基板２０の裏面２０ｂの表面粗さを回復するために両面研磨が実施される。
当然、本発明は実施形態に限定されず、説明されている例に限定されず、特許請求の範囲によって定義されている本発明の範囲を逸脱することなく、代替実施形態をそれらに導入することが可能である。

Claims (14)

  1. 炭化ケイ素でできたキャリア基板（２０）の上に配置された、単結晶炭化ケイ素でできた薄層（１０）を備える複合構造（１）を製造するための方法であって、
    ａ）単結晶炭化ケイ素でできたドナー基板（１１１）を用意するステップであり、前記ドナー基板（１１１）が、エピタキシャル成長によって製造されたドナー層（１１０）を初期基板（１１）の上に備え、前記ドナー層（１１０）が、前記初期基板（１１）の結晶欠陥密度より低い結晶欠陥密度を示す、ステップと、
    ｂ）埋め込まれた脆い平面（１２）を形成するために前記ドナー層（１１０）に軽いエンティティをイオン注入するステップであり、前記埋め込まれた脆い平面（１２）が前記埋め込まれた脆い平面（１２）と前記ドナー層（１１０）の自由面との間の前記薄層（１０）の範囲を定める、ステップと、
    ｃ）複数のキャリア層（２０’）を形成するための連続するｎ個のステップであり、ｎは２以上であり、ｎ個のキャリア層（２０’）が前記ドナー層（１１０）の上に互いに連続的に配置されて前記キャリア基板（２０）を形成し、多結晶炭化ケイ素でできたキャリア層（２０’）を形成するために、個々の形成するステップが４００℃と１１００℃との間の温度における化学気相堆積を含み、ｎ回の化学気相堆積がｎ通りの異なる温度で実施される、連続するｎ個のステップと、
    ｄ）一方では、前記薄層（１０）を備える複合構造（１）を前記キャリア基板（２０）の上に形成し、他方では前記ドナー基板の残りの部分（１１１’）を形成するために、前記埋め込まれた脆い平面（１２）に沿って分離するステップと、
    ｅ）前記薄層（１０）の自由面（１０ａ）を滑らかにするために、及び／又は前記複合構造（１）の厚さの一様性を修正するために、前記複合構造（１）に（１つ又は複数の）機械的処理及び／又は化学的処理を施すステップと、
    を含む方法。
  2. ステップｃ）の前記堆積が６００℃と９００℃との間の温度で実施され、実際には７００℃と８００℃との間であることがさらに好ましい、請求項１に記載の製造方法。
  3. ステップｃ）の前記堆積が、大気圧化学気相堆積技法、低圧化学気相堆積技法又はプラズマ増速化学気相堆積技法に基づく、請求項１又は２に記載の製造方法。
  4. ステップｃ）の前記ｎ回の堆積がｎ通りの上昇する温度で実施される、請求項１～３のいずれか一項に記載の製造方法。
  5. ステップｃ）の前記ｎ回の堆積がｎ通りの下降する温度で実施される、請求項１～３のいずれか一項に記載の製造方法。
  6. ステップｃ）で堆積される前記ｎ個のキャリア層（２０’）のうちの少なくとも２つのキャリア層（２０’）が異なるドーピングレベルを示す、請求項１～５のいずれか一項に記載の製造方法。
  7. ステップｃ）の前記堆積の結果として、前記キャリア基板（２０）が５０ミクロン以上の厚さを示し、１００ミクロン以上の厚さを示し、実際にはさらには２００ミクロン以上の厚さを示す、請求項１～６のいずれか一項に記載の製造方法。
  8. ステップａ）が、前記初期基板（１１）の基底面転位タイプの欠陥を貫通刃状転位タイプの欠陥に変換するために、前記ドナー層（１１０）の前記エピタキシャル成長に先立って、前記初期基板（１１）の上に単結晶変換層（１３）を形成するステップを含む、請求項１～７のいずれか一項に記載の製造方法。
  9. ステップａ）で、１５００℃と１６５０℃との間の温度であることが好ましい１２００℃より高い温度で前記ドナー層（１１０）の前記エピタキシャル成長が実施される、請求項１～８のいずれか一項に記載の製造方法。
  10. ステップｃ）で、前記複数のキャリア層（２０’）を形成するための前記ｎ個のステップのうちの少なくとも１つのステップが、前記ステップの前記化学気相堆積の後に実施されるアニールステップを含み、前記アニールの温度が前記堆積温度より高く、ステップｄ）の分離の達成をもたらす分離温度より低い、請求項１～９のいずれか一項に記載の製造方法。
  11. ステップｃ）とステップｄ）との間で、前記キャリア基板（２０）の裏面（２０ｂ）に化学エッチング、機械ラッピング及び／又は化学機械研磨が施される、請求項１～１０のいずれか一項に記載の製造方法。
  12. ステップｄ）の前記分離の後に、前記キャリア基板（２０）を厚くするために新しい化学気相堆積が実施される、請求項１～１１のいずれか一項に記載の製造方法。
  13. ステップｅ）が前記複合構造（１）のおもて面（１０ａ）及び裏面（２０ｂ）を同時に化学機械研磨するステップを含む、請求項１～１２のいずれか一項に記載の製造方法。
  14. 初期基板（１１）として、又はドナー基板（１１１）として再使用するために、前記ドナー基板の前記残りの部分（１１１’）を再生するステップを含む、請求項１～１３のいずれか一項に記載の製造方法。
JP2022554256A 2020-03-27 2021-01-12 ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 Pending JP2023519162A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2003026 2020-03-27
FR2003026A FR3108775B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
PCT/FR2021/050047 WO2021191512A1 (fr) 2020-03-27 2021-01-12 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (1)

Publication Number Publication Date
JP2023519162A true JP2023519162A (ja) 2023-05-10

Family

ID=70457060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554256A Pending JP2023519162A (ja) 2020-03-27 2021-01-12 ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法

Country Status (7)

Country Link
US (1) US20230160102A1 (ja)
EP (1) EP4128329B1 (ja)
JP (1) JP2023519162A (ja)
KR (1) KR20220159960A (ja)
CN (1) CN115088063A (ja)
FR (1) FR3108775B1 (ja)
WO (1) WO2021191512A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627A1 (fr) * 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
EP3168862B1 (en) 2014-07-10 2022-07-06 Sicoxs Corporation Semiconductor substrate and semiconductor substrate production method
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
KR20220159960A (ko) 2022-12-05
EP4128329B1 (fr) 2024-04-03
CN115088063A (zh) 2022-09-20
US20230160102A1 (en) 2023-05-25
FR3108775A1 (fr) 2021-10-01
WO2021191512A1 (fr) 2021-09-30
EP4128329A1 (fr) 2023-02-08
TW202139261A (zh) 2021-10-16
FR3108775B1 (fr) 2022-02-18
EP4128329C0 (fr) 2024-04-03

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
JP2023519162A (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
US7422957B2 (en) Semiconductor substrates having useful and transfer layers
EP3349237B1 (en) Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
TWI693640B (zh) 使半導體表面平整之製造方法
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
WO2008025475A2 (en) Multilayered semiconductor wafer and process for manufacturing the same
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
US12033854B2 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TWI844701B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231113