KR20240067134A - 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법 - Google Patents

다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법 Download PDF

Info

Publication number
KR20240067134A
KR20240067134A KR1020247014814A KR20247014814A KR20240067134A KR 20240067134 A KR20240067134 A KR 20240067134A KR 1020247014814 A KR1020247014814 A KR 1020247014814A KR 20247014814 A KR20247014814 A KR 20247014814A KR 20240067134 A KR20240067134 A KR 20240067134A
Authority
KR
South Korea
Prior art keywords
layer
carrier substrate
silicon carbide
bonding
porous layer
Prior art date
Application number
KR1020247014814A
Other languages
English (en)
Inventor
휴고 비아르드
이오누트 라두
프레데릭 알리베르
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20240067134A publication Critical patent/KR20240067134A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 다결정 탄화규소로 이루어진 캐리어 기판 상에 위치되는 단결정 탄화규소로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이며, 이 방법은,
a) 전면 및 후면을 갖는 단결정 탄화규소로 이루어진 초기 기판과, 전면 및 후면을 갖는 다결정 탄화규소로 이루어진 캐리어 기판을 제공하는 단계,
b) 적어도 초기 기판의 전면 측 상에 다공층을 형성하기 위해, 초기 기판에 다공화를 적용하는 단계,
c) 캐리어 기판의 전면 상에 비정질 탄화규소로 이루어진 표층을 형성하는 단계,
d) 초기 기판과 캐리어 기판을 이들 각각의 전면들에서 접합하여, 제 1 중간 구조체를 제작하는 단계,
e) 박층을 형성하기 위해, 다공층과의 접촉 계면에서 시작하여, 표층을 적어도 부분적으로 단결정 탄화규소 형태로 결정화하도록, 900℃ 초과의 온도에서, 제 1 중간 구조체에 열 처리를 적용하는 단계 - 단계 e)를 통해 제 2 중간 구조체가 제작됨 -,
f) 한편에서는 복합 구조체를 얻고 다른편에서는 초기 기판의 나머지 부분을 얻기 위해, 제 2 중간 구조체의 다공층에서 분리하는 단계를 포함한다.

Description

다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
본 발명은 마이크로일렉트로닉 부품용 반도체 재료 분야에 관한 것이다. 본 발명은 특히 다결정 탄화규소로 이루어진 캐리어 기판 상에 단결정 탄화규소의 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다.
SiC는 특히 전기 자동차와 같은 전자 제품의 증가하는 응용 분야의 요구 사항을 충족하기 위해 혁신적인 전력 장치 제조에 점점 더 널리 사용되고 있다.
단결정 탄화규소를 기반으로 하는 전력 장치 및 통합 전력 공급 시스템들은 기존 규소 등가물보다 훨씬 더 높은 전력 밀도를 관리할 수 있으며, 더 작은 크기의 활성 영역에서도 이를 수행할 수 있다. SiC 상의 전력 장치들의 치수를 더욱 제한하기 위해, 측면 부품들보다는 수직 부품들을 제조하는 것이 유리할 것이다. 이를 위해서는, SiC 구조체의 전면에 배치되는 전극과 후면에 배치되는 전극 사이의 수직 전기 전도가 상기 구조체에 의해 허용되어야 한다.
그럼에도 불구하고, 마이크로일렉트로닉스 산업용으로 의도되는 고품질 단결정 SiC(c-SiC) 기판은 여전히 가격이 비싸고 대형으로 공급하기 어렵다. 따라서, 예를 들어 다결정 SiC(p-SiC)로 이루어진 저비용 캐리어 기판 상에 단결정 SiC(고품질 c-SiC 기판으로부터 얻어짐)의 박층을 포함하는 복합 구조체를 일반적으로 제작하는 데 사용되는 층 전달 솔루션들을 사용하는 것이 유리하다.
잘 알려진 박층 전달 솔루션(thin-layer transfer solution) 중 하나는 단결정 도너 기판에서의 경량 이온 주입과 본딩 계면에서의 직접 본딩을 통한 접합을 사용하는 Smart Cut® 프로세스이다. 도너 기판으로부터 유래되는 박층의, 캐리어 기판으로의 전달은 경량 이온(light ion)들을 주입하는 것에 의해 생성된 매립된 취약 평면을 따르는 파단(fracture)을 통해 수행된다.
특히 실리콘 기판들에 대한 또 다른 알려진 전달 솔루션은 얇은 단결정 층이 에피택셜 성장되며, 캐리어 기판에 직접 본딩하여 접합하는 다공층을 포함하는 Eltran® 프로세스이다. 박층의 캐리어 기판으로의 전달은 다공층의 분리를 통해 수행된다.
본 발명은 종래 기술에 대한 대안적인 솔루션에 관한 것이다. 본 발명은 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다. 본 발명은 또한 상기 제조 방법 중에 얻어지는 중간 구조체에 관한 것이다.
본 발명은 다결정 탄화규소로 이루어진 캐리어 기판 상에 위치되는 단결정 탄화규소로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이며, 이 방법은 다음을 포함한다:
a) 전면(front face) 및 후면(back face)을 갖는 단결정 탄화규소로 이루어진 초기 기판과, 전면 및 후면을 갖는 다결정 탄화규소로 이루어진 캐리어 기판을 제공하는 단계,
b) 적어도 초기 기판의 전면 측 상에 다공층을 형성하기 위해, 초기 기판에 다공화를 적용하는 단계,
c) 캐리어 기판의 전면 상에 및/또는 다공층 상에, 비정질 탄화규소로 이루어진 표층을 형성하는 단계,
d) 초기 기판과 캐리어 기판을 이들 각각의 전면들에서 접합하여, 제 1 중간 구조체를 제작하는 단계,
e) 박층을 형성하기 위해, 다공층과의 접촉 계면에서 시작하여, 표층을 적어도 부분적으로 단결정 탄화규소 형태로 결정화하도록, 900℃ 초과의 온도에서, 제 1 중간 구조체에 열 처리를 적용하는 단계 - 단계 e)를 통해 제 2 중간 구조체가 제작됨 -,
f) 한편에서는 복합 구조체를 얻고 다른편에서는 초기 기판의 나머지 부분을 얻기 위해, 제 2 중간 구조체의 다공층에서 분리하는 단계.
본 발명의 다른 유리하고 비제한적인 특징들에 따르면, 개별적으로 또는 기술적으로 실현 가능한 조합으로:
ㆍ 단계 b)의 종료 시에, 다공층은 0.5 ㎛ 내지 5 ㎛의 두께를 갖고;
ㆍ 단계 b)의 종료 시에, 다공층은 크기가 1 nm 내지 50 nm인 기공들을 포함하며, 10% 내지 70%의 다공화도를 갖고;
ㆍ 단계 c)의 종료 시에, 표층은 10 ㎛ 이하의 두께를 갖고;
ㆍ 단계 c)의 종료 시에, 표면층은 1 ㎛ 이하의 두께, 일반적으로는 백 나노미터 내지 수백 나노미터 정도의 두께를 갖고;
ㆍ 단계 c)는 표면층(들)을 형성하기 위해, 적어도 캐리어 기판의 전면 측 상에 및/또는 적어도 다공층 상에, 비정질 탄화규소층을 증착하는 것을 포함하고;
ㆍ 증착된 비정질 탄화규소층은 고농도로 도핑되며, 1019/cm3보다 크거나, 또는 1020/cm3보다 큰 도펀트 종들의 농도를 갖고;
ㆍ 단계 c)는 표층을 형성하기 위해, 적어도 캐리어 기판의 전면 측 상의 표면층을 비정질화하는 것을 포함하고;
ㆍ 단계 d)는 초기 기판과 상기 캐리어 기판을 접합하기 이전에, 기판들 중 하나의 기판 및/또는 다른 기판의 각각의 면들 측 상에 본딩층을 형성하는 것을 포함하고, 본딩층은, 접합 이후에, 10 nm 이하의 총 두께를 갖고;
ㆍ 본딩층은 실리콘, 니켈, 티타늄, 텅스텐 중에서 적어도 하나의 재료로 구성되고;
ㆍ 단계 e) 동안, 본딩층의 노듈(nodule)들로의 분할 또는 용해가 표층과 다공층 사이에 또는 표층과 캐리어 기판 사이에, 적어도 국부적으로, 직접 접촉을 허용하고;
ㆍ 단계 e)의 열 처리는 1000℃ 이상, 바람직하게는 1400℃ 이상, 또는 1850℃ 이상의 온도에서 수행되고;
ㆍ 단계 e)에서, 표층의 결정화는, 중간층을 형성하기 위해, 캐리어 기판과의 접촉 계면에서 시작하여, 적어도 부분적으로 다결정 탄화규소의 형태로 이루어지고;
ㆍ 제조 방법은 단계 f) 이후에, 박층의 전면으로부터 다공층의 잔류물들을 제거하고/하거나 복합 구조체의 두께 균일성을 교정하기 위해, 복합 구조체에 대한 기계적 및/또는 화학적 처리(들)를 포함하는 마무리 단계 g)를 포함하고;
ㆍ 단계 g)는 기계적 및/또는 화학적 처리(들) 이전에 또는 이후에, 1000℃ 내지 1900℃의 온도에서, 복합 구조체에 열 처리를 적용하는 것을 포함하고;
ㆍ 제조 방법은 새로운 복합 구조체의 제조를 위한 초기 기판으로서 재사용하기 위해 초기 기판의 나머지 부분을 재생하는 단계를 포함한다.
본 발명은 또한 다음을 포함하는 중간 구조체에 관한 것이다:
- 다결정 탄화규소로 이루어진 캐리어 기판,
- 캐리어 기판의 전면 측 상에 위치되며, 비정질 탄화규소로 이루어진 적어도 하나의 표층,
- 표층 상에 위치되는 다공층,
- 다공층 상의 단결정 탄화규소로 이루어진 초기 기판,
ㆍ 다공층은 표층 상에 직접 접촉하거나 본딩층을 통해 위치되며, 다공층과 표층 사이에 본딩 계면이 존재하거나, 또는
ㆍ 표층은 캐리어 기판 상에 직접 접촉하거나 본딩층을 통해 위치되며, 캐리어 기판과 표층 사이에 본딩 계면이 존재하거나, 또는
ㆍ 다공층 측의 표층은 캐리어 기판 측의 다른 표층 상에 직접 접촉하거나 본딩층을 통해 위치되며, 2개의 표층들 사이에 본딩 계면이 존재한다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면을 참조하여 본 발명의 다음의 상세한 설명을 독해할 시에 명백해질 것이다.
도 1은 본 발명에 따른 제조 방법을 사용하여 제작되는 복합 구조체를 도시한 것이다.
도 2a 내지 2g는 본 발명에 따른 제조 방법의 단계들을 도시한 것이다.
도면들은 가독성을 위해 축척되지 않은 개략적인 표현들이다. 특히, z축을 따르는 층들의 두께는 x축 및 y축을 따르는 측면 치수들에 축척되지 않으며, 또한 도면들에서는 서로에 대한 층들의 상대적인 두께가 반드시 고려되지는 않았다.
본 발명은 탄화규소 캐리어 기판(20) 상에 위치되는 단결정 탄화규소(c-SiC가 이하에서 단결정 탄화규소를 지칭하는 데 사용됨)로 이루어진 박층(1)을 포함하는 복합 구조체(100)의 제조 방법에 관한 것이다(도 1). 캐리어 기판(20)은 다결정(p-SiC)이다.
방법은 먼저 단결정 탄화규소로 이루어진 초기 기판(10)을 제공하는 단계 a)를 포함한다(도 2a). 초기 기판(10)은 바람직하게는 직경이 100 mm, 150 mm, 200 mm 또는 300 mm이고, 두께가 일반적으로 300 내지 800 마이크론인 웨이퍼 형태이다. 초기 기판(10)은 전면(10a) 및 후면(10b)을 갖는다. 전면(10a)의 표면 거칠기는 예를 들어 20 마이크론 x 20 마이크론 스캔에서 AFM(atomic force microscopy)에 의해 측정되는, 1 nm Ra(평균 거칠기) 미만으로 선택되는 것이 유리하다. 초기 기판(10)은 4H 또는 6H 다형(polytype)일 수 있으며, n-타입 또는 p-타입 도핑을 가질 수 있다.
단계 a)는 또한 전면(20a) 및 후면(20b)을 갖는 다결정 탄화규소로 이루어진 캐리어 기판(20)을 제공하는 것을 포함한다(도 2a).
캐리어 기판(20)은 소결 또는 화학 기상 증착과 같은 종래 기술에 의해 제작될 수 있다. 캐리어 기판(20)은 바람직하게는 초기 기판(10)과 동일한 형태이며, 통상적으로는 초기 기판(10)을 참조하여 앞서 언급한 전형적인 직경 및 두께를 갖는 웨이퍼 형태이다. 캐리어 기판(20)의 전면(20a)의 표면 거칠기는 적어도 이 면이 방법의 후속 단계 d)에서 직접 접합되도록 의도되는 경우, 1 nm Ra 미만으로 선택되는 것이 유리하다.
그 후에 방법은 다공층(11)을 형성하기 위해, 초기 기판(10)에 다공화를 적용하는 단계 b)를 포함한다(도 2b). 공지된 SiC 다공화 방법들 중 일부가 Y. Shishkin 외 공저의 간행물("Photoelectrochemical etching of n-type 4H silicon carbide", Journal of Applied Physics 96, 2311, 2004) 및 Gautier 외 공저의 간행물("Electrochemical formation of porous silicon carbide for micro-device applications", Materials Science Forum, ISSN: 1662-9752, Vol.924, pages 943-946, 2018)에 설명 또는 참조되어 있으며 이러한 공지된 SiC 다공화 방법들이 초기 기판(10)에 적용되어 다공층(11)을 형성할 수 있다.
유리하게는, 다공층(11)은 0.5 ㎛ 내지 5 ㎛의 두께를 가지며; 다공화도가 바람직하게는 10%~70%이고, 기공들의 크기는 일반적으로 1 nm 내지 50 nm이다.
이러한 특성들은 첫째, 복합 구조체(100)의 박층(1)을 형성하도록 의도되는, 단결정 형태의 비정질 탄화규소로 이루어진 층(21)의 다공층(11)과 접촉하는 결정화(방법의 단계 e)에 유리하며; 둘째, 다공층(11)의 특성들은 이전 단계들 동안 충분한 기계적 강도를 제공하면서 방법의 단계 f)에서, 이 층 내에서의 분리를 허용하고 촉진하는 데 적합하다.
본 발명에 따른 제조 방법의 다음 단계 c)는, 적어도 캐리어 기판(20) 또는 초기 기판(10)의 전면(20a, 10a) 상에 비정질 탄화규소로 이루어진 표층(superficial layer)(21, 12)을 형성하는 것에 대응한다.
제 1 실시예에 따르면, 비정질 탄화규소(a-SiC)로 이루어진 상기 표층(21)이 적어도 기판(20)의 전면(20a) 상에 제공된다(도 2c).
제 2 실시예에 따르면, 비정질 탄화규소로 이루어진 표층(12)이 적어도 초기 기판(10)의 전면(10a), 즉 다공층(11) 상에 형성된다(도 2ca).
제 3 실시예에 따르면, 표층(21)이 캐리어 기판(20)의 전면(20a) 상에 형성되고, 또 다른 표층(12)은 초기 기판(10) 상에 위치되는 다공층(11) 상에 형성된다.
전술한 실시예들 중 하나 또는 다른 실시예에서는, 표층(21, 12)이 해당 기판들(20, 10)의 후면(20b, 10b) 상에 형성될 수도 있다.
실시예에 관계없이, 표층(21, 12)은 유리하게는 10㎛ 이하의 총 두께를 갖는다.
이러한 표층(21, 12)을 형성하기 위해, 제 1 변형에 따르면, 단계 c)는 해당 기판(20, 10) 상에 a-SiC 층을 증착하는 것을 포함한다. 비정질 SiC의 증착은 화학적 기상 증착(CVD) 기술, 예를 들어 플라즈마 강화 CVD(PECVD) 또는 직접 액체 주입 CVD(DLI-CVD), 물리적 기상 증착 기술, 또는 임의의 다른 공지된 기술에 의해 수행될 수 있다. CVD 증착의 경우, 증착 온도는 1100℃ 미만 또는 1000℃ 미만이 바람직하며; 증착 전구체(메탄 또는 실란 케미스트리)와 관련하여, C/Si 비율은 바람직하게는 1 이상이 되도록 선택된다.
언급된 증착 기술들을 통해 표층(21, 12)을 형성할 수 있으며, 표층(21, 12)의 두께는 일반적으로 100 nm 내지 10 ㎛, 예를 들어 약 1 ㎛로 다양할 수 있다. 마찬가지로, a-SiC로 이루어진 표층(21, 12)의 도핑은 이러한 기술들 중 하나에 의해 형성될 때 용이하게 조정될 수 있다. 표층(21, 12)은 특히 고농도로 도핑될 수 있다(보통 n-타입이지만, 선택적으로는 p-타입): 이를 위해 표층(21, 12)은 1019/cm3보다 큰 농도 또는 1020/cm3보다 큰 농도의 도펀트 종들을 포함한다. 복합 구조체(100)의 박층(1)을 형성하기 위해, 표층(21, 12)은 적어도 부분적으로 단결정 형태로 결정화되도록 의도된다는 점을 기억해야 하며; 따라서, 의도된 응용의 요구 사항들에 따라, 낮은 저항률을 갖는 박층(1)을 생성하기 위해 고농도로 도핑될 수 있다.
제 2 변형에 따르면, 단계 c)는 a-SiC로 이루어진 표층(21, 12)을 형성하기 위해, 해당 기판의 표면층을 비정질화하는 것을 포함한다. 이러한 비정질화는 원하는 두께를 갖는 비정질 층(21, 12)을 형성하기 위한 적절한 에너지를 사용하여, 이온 충격(예를 들어 Si 또는 C 이온을 사용) 또는 중성자 충격과 같은 공지된 기술에 의해 수행될 수 있다.
기판(20)의 표면층을 비정질화하는 경우(제 1 실시예 및 제 3 실시예), 캐리어 기판(20)의 다결정 구조체는 예를 들어 이온 충격에 의해 비정질화될 수 있다.
이러한 표층(21, 12) 형성의 제 2 변형에 따르면, 표층(21, 12)의 두께는 바람직하게는 1 ㎛ 미만, 일반적으로는 백 내지 수백 나노미터 정도이다.
다음으로, 본 발명에 따른 제조 방법은 초기 기판(10)과 캐리어 기판(20)을 각각의 전면들(10a, 20a)에서 접합시키는 단계 d)를 포함한다(도 2d, 도 2da, 도 2db).
제 1 실시예(도 2d)에서는, 다공층(11)과 표층(21)이 본딩 계면(3)을 따라 접합되어, 제 1 중간 구조체(30)가 얻어지게 된다.
제 2 실시예(도 2da)에서는, 표층(12)이 본딩 계면(3')을 따라 캐리어 기판(20)에 접합되어, 제 1 중간 구조체(30')가 얻어지게 된다.
마지막으로, 제 3 실시예(도 2db)에서는, 캐리어 기판(20) 및 다공층(11) 상에 각각 형성된 표층들(22, 12)이 본딩 계면(3")을 따라 접합되어, 제 1 중간 구조체(30")가 얻어지게 된다.
아래에서 구체적으로 설명되는 바와 같이, 실시예와 상관없이, 단계 d)에서의 본딩 계면(3, 3', 3")은, 접합된 표면들 사이의 직접적인 접촉 또는 본딩층을 통한, 접합된 표면들 사이의 간접적인 접촉을 포함할 수 있다.
단계 d)의 접합은 분자 접착에 의한 직접 본딩을 기반으로 한다. 그 자체로 잘 알려진 바와 같이, 이러한 본딩은 접합된 표면들 사이의 원자 수준에서 본딩들이 이루어지기 때문에, 접착 재료가 필요하지 않다. 특히 온도, 압력, 대기 조건들 또는 표면들을 접촉시키기 전의 처리들의 측면에서 달라지는, 여러 유형의 분자 접착 본딩이 존재한다. 접합될 표면들의 사전 플라즈마 활성화 유무에 관계없는 실온 본딩, ADB(atomic diffusion bonding), SAB(surface activated bonding) 등이 언급될 수 있다.
접합 단계 d)는 접합될 면들을 접촉시키기 이전에, 본딩 계면(3, 3', 3")의 품질(낮은 디펙트 밀도, 높은 접착 에너지)을 향상시킬 가능성이 있는 화학적 클리닝(예를 들면, RCA 클리닝) 및 표면 활성화(예를 들면, 산소 또는 질소 플라즈마에 의한), 또는 다른 표면 준비들(예를 들면, 스크러빙)의 통상적인 시퀀스들을 포함할 수 있다.
앞서 설명한 바와 같이 그리고 선택적으로, 단계 d)는 기판들(20, 10)의 접합될 면들을 접촉시키기 이전에, 상기 면들 중 하나의 면 및/또는 다른 면 상에 본딩층을 형성하는 것을 포함한다. 따라서 본딩층은 다공층(11) 및/또는 표층(21) 상에 (예를 들어 화학 기상 증착 CVD에 의해) 증착되거나(제 1 실시예에서), 캐리어 기판(20) 및/또는 표층(12) 상에 직접 증착되거나(제 2 실시예에서), 또는 표층들(22, 12) 중 하나의 층 및/또는 다른 층 상에 직접 층착될 수 있다(제 3 실시예에서).
본딩층은 실리콘, 니켈, 티타늄, 텅스텐 등 중에서 선택되는 적어도 하나의 재료로 구성될 수 있다. 본딩층은 바람직하게 감소된 두께를 가지며, 일반적으로 총 두께가 10 nm 이하, 또는 5 nm 이하이다. 제 1 실시예에서는, 후속 단계 e)의 열 처리 동안 본딩층이 노듈 형태로 분할되거나 용해될 수 있도록 본딩층이 작은 두께를 갖는 것이 중요하다: 이것은 다공층(11)과 표층(21) 사이에, 적어도 국부적으로, 직접적인 접촉을 제공한다: 이러한 직접적인 접촉은 다음 단계 e)에서 일어나는 결정화의 올바른 구현에 필수적이다. 본딩층이 반도체 재료(특히 실리콘 등)로 이루어지는 경우, 본딩층은 수직 전기 전도를 촉진하도록 도핑될 수 있다.
도 2d에 도시된 바와 같이, 본 발명의 제 1 실시예에서 단계 d)로부터 생성되는 제 1 중간 구조체(30)는 캐리어 기판(20)으로부터 시작하여(즉, 도면에 도시된 것과 반대 순서로) 다음을 포함한다:
- 후면(20b)을 갖는 다결정 탄화규소로 이루어진 캐리어 기판(20),
- 캐리어 기판(20)의 전면(20a) 측 상의, 비정질 탄화규소로 이루어진 표층(21),
- 표층(21) 상의, 직접 접촉하거나 본딩층을 통해 위치되는 다공층(11) - 다공층(11)과 표층(21) 사이에 본딩 계면(3)이 존재함 -,
- 다공층(11) 상에 접촉되어 있는 단결정 탄화규소로 이루어진 초기 기판(10).
도 2da는 본 발명의 제 2 실시예에서 d) 단계로부터 생성되는 제 1 중간 구조체(30')를 도시한 것이며; 다음을 포함한다:
- 다결정 탄화규소로 이루어진 캐리어 기판(20),
- 캐리어 기판(20)의 전면(20a) 측 상의, 직접 접촉하거나 본딩층을 통해 위치되는 비정질 탄화규소로 이루어진 표층(12) - 캐리어 기판(20)과 표청(12) 사이에 본딩 계면(3')이 존재함 -,
- 표층(12) 상의 다공층(11),
- 다공층(11) 상에 접촉되어 있는 단결정 탄화규소로 이루어진 초기 기판(10).
마지막으로, 도 2db는 본 발명의 제 3 실시예에서 단계 d)로부터 생성되는 제 1 중간 구조체(30")를 도시한 것이며; 다음을 포함한다:
- 다결정 탄화규소로 이루어진 캐리어 기판(20),
- 캐리어 기판(20)의 전면(20a) 측 상의, 비정질 탄화규소로 이루어진 표층(21),
- 표층(21) 상의, 직접 접촉하거나 본딩층을 통해 위치되는 비정질 탄화규소로 이루어진 다른 표층(12) - 2개의 표층들(21, 12) 사이에 본딩 계면(3")이 존재함 -,
- 표층(12) 상의 다공층(11),
- 다공층(11) 상에 접촉되어 있는 단결정 탄화규소로 이루어진 초기 기판(10).
제조 방법의 다음 단계 e)는 표층(21, 12)을 결정화하기 위해, 900℃ 이상의 온도에서, 제 1 중간 구조체(30, 30', 30")에 적용되는 열 처리를 포함한다(도 2e). 열 처리의 온도는 유리하게는 1000℃ 이상, 또는 1400℃ 이상, 또는 심지어 1850℃ 이상이다. 예를 들어, a-SiC로 이루어진 1 ㎛ 표층(21, 12)의 경우, 1700℃에서 30분 동안 열 처리가 적용될 수 있다.
표층(21, 12)은 다공층(11)(SiC가 단결정 구조를 가짐)과 a-SiC로 이루어진 표층(21, 12) 사이의 직접 접촉 계면에서 시작하여, 고상(solid-phase) 에피택시 현상에 의해, 단결정 탄화규소 형태로 결정화된다. 단결정 형태로 결정화된 표층이 박층(1)을 형성하게 된다.
표층(21, 12)의 일부만이 단결정 형태로 결정화될 수도 있다. 이것은 결정화가 캐리어 기판(20)과의 접촉 경계면에서 시작하여, 적어도 부분적으로 다결정 탄화규소의 형태로 발생할 수 있기 때문이다: 그 후에 중간층(22)이 형성되고, 캐리어 기판(20)의 p-SiC가 c-SiC로 이루어진 박층(1)까지 확장된다. 즉, 중간층(22)이 캐리어 기판(20)과 박층(1) 사이에 개재된다. 중간층(22)과 박층(1) 사이의 계면은, c-SiC 및 p-SiC 결정화 전면들의 만남에 의한 동일한 a-Si 재료(표층(들)(21, 12))로 정의되므로 완벽하게 폐쇄되는 이점을 갖는다. 이것은 결정 특성이 다른 두 재료(예를 들면, p-SiC/c-SiC) 사이의 본딩 계면과 비교할 때 흥미로운 이점이며, 완전한 폐쇄는 특히 접합 전 상기 재료의 거칠기와 표면 마감에 따라 달라진다.
이러한 중간층(22)을 얻기 위해, 캐리어 기판(20) 상에 표층(21)이 존재하지 않는 경우(즉, 제 2 실시예에서), 본딩층이 없거나 불연속적인 본딩층(예를 들어 캐리어 기판(20)이 표층(12)과 직접 접촉하는 노듈들의 세트를 형성하는 본딩층)의 사용에 의해, 캐리어 기판(20)과 직접 접촉하게 되는 (다공층(11) 측 상의) a-Si로 이루어진 표층(12)에 대한 제공이 특히 이루어진다.
단계 e)에서는 구현되는 실시예와 관계없이 제 2 중간 구조체(40)가 얻어지며, 여기서는 표층(들)(21, 12)의 전부 또는 일부가 박층(1)을 형성하기 위해 단결정 형태로 결정화된다(도 2e).
마지막으로 제조 방법은 한편에서 복합 구조체(100)를 얻고 다른편에서 초기 기판의 나머지 부분(10')을 얻기 위해, 제 2 중간 구조체(40)의 다공층(11)에서 분리하는 단계 f)를 포함한다(도 2f).
분리 단계 f)는 제 2 중간 구조체(40)에 기계적 응력을 가함으로써 수행된다. 이 응력은 다공층(11) 반대편에 있는 중간 구조체(40)의 에지 상에 도구(예를 들어, 블레이드 또는 다른 경사진 형상)를 누르고/누르거나 삽입함으로써 가해질 수 있다. 대안적으로, 기계적 응력은 다공층(11)의 반대편에 있는 구조체(40)의 에지를 향해 지향되는 워터젯 또는 에어젯에 의해 가해질 수도 있다. 사용된 분리 기술에 관계없이, 가해지는 기계적 응력은 제 2 중간 구조체(40)의 다른 층들 또는 계면들에 비해 기계적 강도가 낮은, 다공층(11)에서의 파단 파동(fracture wave)을 전파하는 데 적합해야 한다.
제 2 중간 구조체(40)의 자유면들을 주의 깊게 보호함으로써, 선택적으로 다공층(11)의 측면 화학적 에칭에 의해 분리가 촉진될 수 있다.
분리 단계 f)의 종료 시에, 복합 구조체(100)의 박층(1)의 자유면(1a)은 초기 기판의 나머지 부분(10')의 전면(10'a)과 마찬가지로, 다공층의 잔여물들(11r)을 가질 수 있다(도 2f).
따라서 본 발명에 따른 방법은 박층(1)의 전면(1a)으로부터 다공층(11)의 잔류물들(11r)을 제거하고/하거나 복합 구조체(100)의 두께 균일성을 교정하기 위해, 복합 구조체(100)의 기계적 및/또는 화학적 처리(들)의 단계 g)를 포함할 수 있다.
단계 g)는 잔류물(11r)을 제거하기 위해, 화학적 기계적 폴리싱(CMP) 및/또는 화학적 또는 플라즈마 처리(에칭 또는 세정) 및/또는 기계적 처리(그라인딩)를 포함할 수 있다.
단계 g)는 또한 박층(1)의 자유면(1a)의 품질을 더욱 향상시키기 위한, Caro(피라냐 에칭) 및/또는 SC1/SC2(표준 세정 1, 표준 세정 2) 및/또는 HF(hydrofluoric acid) 타입, 또는 N2, Ar 또는 CF4 플라즈마의 세정 작업들을 포함할 수도 있다.
단계 g)는 1000℃ 내지 1900℃의 온도에서 약 1시간 내지 최대 수시간 동안 복합 구조체(100)에 적용되는 열 처리를 포함할 수 있다. 이러한 열 처리는 전술한 기계적 및/또는 화학적 처리(들) 이전 또는 이후에 수행될 수 있다. 열 처리의 목적은 적절한 경우 박층(1)의 결정 품질을 특히 발전시켜, 구조체100)가 상기 층(1) 상에 및/또는 상기 층(1) 내에 부품들을 제조하기 위해 요구되는 매우 높은 온도에서의 후속 열처리와 완벽하게 호환 가능하도록 하기 위한 것이다.
마지막으로, 제조 방법은 새로운 복합 구조체(100)를 위한 초기 기판(10)으로서 재사용하기 위해 초기 기판의 나머지 부분(10')을 재생하는 단계를 포함할 수 있다(도 2g). 잔류물(11r)을 제거하기 위해 복합 구조체(100)에 적용되는 것과 유사한 기계적 및/또는 화학적 처리들이 나머지 기판(10')의 전면(10'a)에 적용될 수 있다. 재생 단계는 또한 화학-기계적 폴리싱, 그라인딩 및/또는 건식 또는 습식 화학적 에칭에 의해, 나머지 기판(10') 및/또는 그 후면(10'b)의 에지들의 하나 이상의 처리들을 포함할 수 있다.
물론, 본 발명은 설명된 실시예들 및 예들에 제한되지 않으며, 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않고 변형 실시예들이 추가될 수 있다.

Claims (17)

  1. 다결정 탄화규소로 이루어진 캐리어 기판(20) 상에 위치되는 단결정 탄화규소로 이루어진 박층(1)을 포함하는 복합 구조체(100)의 제조 방법으로서,
    a) 전면(10a) 및 후면(10b)을 갖는 단결정 탄화규소로 이루어진 초기 기판(10)과, 전면(20a) 및 후면(20b)을 갖는 다결정 탄화규소로 이루어진 캐리어 기판(20)을 제공하는 단계;
    b) 적어도 상기 초기 기판(10)의 전면(10a) 측 상에 다공층(11)을 형성하기 위해, 상기 초기 기판(1)에 다공화를 적용하는 단계;
    c) 상기 캐리어 기판(20)의 전면(20a) 상에 및/또는 상기 다공층(11) 상에, 비정질 탄화규소로 이루어진 표층(superficial layer)(21, 12)을 형성하는 단계;
    d) 상기 초기 기판(10)과 상기 캐리어 기판(20)을 이들 각각의 전면들에서 접합하여, 제 1 중간 구조체(30, 30', 30")를 제작하는 단계;
    e) 상기 박층(1)을 형성하기 위해, 상기 다공층(11)과의 접촉 계면에서 시작해서 상기 표층(21, 12)을 적어도 부분적으로 단결정 탄화규소 형태로 결정화하도록, 900℃ 초과의 온도에서, 상기 제 1 중간 구조체(30, 30', 30")에 열 처리를 적용하는 단계 - 단계 e)를 통해 제 2 중간 구조체(40)가 제작됨 -;
    f) 한편에서는 상기 복합 구조체(100)를 얻고 다른편에서는 상기 초기 기판의 나머지 부분(10')을 얻기 위해, 상기 제 2 중간 구조체(40)의 상기 다공층(11)에서 분리하는 단계;
    를 포함하는, 제조 방법.
  2. 제 1 항에 있어서,
    단계 b)의 종료 시에, 상기 다공층(11)은 0.5 ㎛ 내지 5 ㎛의 두께를 갖는, 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    단계 b)의 종료 시에, 상기 다공층(11)은 크기가 1 nm 내지 50 nm인 기공들을 포함하며, 10% 내지 70%의 다공화도를 갖는, 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 c)의 종료 시에, 상기 표층(21, 12)은 10 ㎛ 이하의 두께를 갖는, 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    단계 c)의 종료 시에, 상기 표층(21, 12)은 1 ㎛ 이하의 두께, 일반적으로는 백 나노미터 내지 수백 나노미터 정도의 두께를 갖는, 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    단계 c)는 상기 표층(들)(21, 12)을 형성하기 위해, 적어도 상기 캐리어 기판(20)의 상기 전면(20a) 측 상에 및/또는 적어도 상기 다공층(11) 상에, 비정질 탄화규소층을 증착하는 것을 포함하는, 제조 방법.
  7. 제 6 항에 있어서,
    상기 증착된 비정질 탄화규소층은 고농도로 도핑되며, 1019/cm3보다 크거나, 또는 1020/cm3보다 큰 도펀트 종들의 농도를 갖는, 제조 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    단계 c)는 상기 표층(21)을 형성하기 위해, 적어도 상기 캐리어 기판(20)의 상기 전면(20a) 측 상의 표면층을 비정질화하는 것을 포함하는, 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    단계 d)는 상기 초기 기판(10)과 상기 캐리어 기판(20)을 접합하기 이전에, 상기 기판들 중 하나의 기판 및/또는 다른 기판의 각각의 전면들 측 상에 본딩층을 형성하는 것을 포함하며,
    상기 본딩층은, 접합 이후에, 10 nm 이하의 총 두께를 갖는, 제조 방법.
  10. 제 9 항에 있어서,
    상기 본딩층은 실리콘, 니켈, 티타늄 및 텅스텐 중에서 적어도 하나의 재료로 구성되는, 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    단계 e) 동안, 상기 본딩층의 노듈(nodule)들로의 분할 또는 용해가 상기 표층(21)과 상기 다공층(11) 사이에 또는 상기 표층(12)과 상기 캐리어 기판(20) 사이에, 적어도 국부적으로, 직접 접촉을 허용하는, 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    단계 e)의 상기 열 처리는 1000℃ 이상, 바람직하게는 1400℃ 이상, 또는 1850℃ 이상의 온도에서 수행되는, 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    단계 e)에서, 상기 표층(21, 12)의 상기 결정화는, 중간층(22)을 형성하기 위해, 상기 캐리어 기판과의 접촉 계면에서 시작하여, 적어도 부분적으로 다결정 탄화규소의 형태로 이루어지는, 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    단계 f) 이후에, 상기 박층(1)의 전면(1a)으로부터 상기 다공층(11)의 잔류물들(11r)을 제거하고/하거나 상기 복합 구조체(100)의 두께 균일성을 교정하기 위해, 상기 복합 구조체(100)에 대한 기계적 및/또는 화학적 처리(들)를 포함하는 마무리 단계 g)를 포함하는, 제조 방법.
  15. 제 14 항에 있어서,
    단계 g)는 상기 기계적 및/또는 화학적 처리(들) 이전에 또는 이후에, 1000℃ 내지 1900℃의 온도에서, 상기 복합 구조체(100)에 열 처리를 적용하는 것을 포함하는, 제조 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    새로운 복합 구조체(100)의 제조를 위한 초기 기판(10)으로서 재사용하기 위해 상기 초기 기판의 나머지 부분(10')을 재생하는 단계를 포함하는, 제조 방법.
  17. 중간 구조체(30, 30')로서,
    다결정질 탄화규소로 이루어진 캐리어 기판(20);
    상기 캐리어 기판(20)의 전면(20a) 측 상에 위치되며, 비정질 탄화규소로 이루어진 적어도 하나의 표층(21, 12);
    상기 표층(21, 12) 상에 위치되는 다공층(11);
    상기 다공층(11) 상의 단결정 탄화규소로 이루어진 초기 기판(10);
    을 포함하며,
    상기 다공층(11)은 상기 표층(21) 상에 직접 접촉하거나 본딩층을 통해 위치되며, 상기 다공층(11)과 상기 표층(21) 사이에 본딩 계면(3)이 존재하거나, 또는
    상기 표층(12)은 상기 캐리어 기판(20) 상에 직접 접촉하거나 본딩층을 통해 위치되며, 상기 캐리어 기판(20)과 상기 표층(12) 사이에 본딩 계면(3')이 존재하거나, 또는
    상기 다공층(11) 측의 표층(12)은 상기 캐리어 기판(20) 측의 다른 표층(21) 상에 직접 접촉하거나 본딩층을 통해 위치되며, 2개의 표층들(21, 12) 사이에 본딩 계면(3")이 존재하는, 중간 구조체(30, 30').
KR1020247014814A 2021-10-07 2022-09-21 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법 KR20240067134A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2110624 2021-10-07
FRFR2110626 2021-10-07

Publications (1)

Publication Number Publication Date
KR20240067134A true KR20240067134A (ko) 2024-05-16

Family

ID=

Similar Documents

Publication Publication Date Title
US6555443B1 (en) Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
US7691730B2 (en) Large area semiconductor on glass insulator
US8501589B2 (en) Method in the microelectronics fields of forming a monocrystalline layer
TWI693640B (zh) 使半導體表面平整之製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
TWI242796B (en) Substrate and manufacturing method therefor
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
TW202331792A (zh) 用於製作在多晶碳化矽載體底材上包含單晶碳化矽薄層之複合結構之方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
JPH10270670A (ja) 薄膜半導体の製造方法
TW202209545A (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
JP3293766B2 (ja) 半導体部材の製造方法
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TW202247252A (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法
CN116868312A (zh) 制造碳化硅基半导体结构和中间复合结构的方法
TW202301554A (zh) 用於製作碳化矽基半導體結構及中間複合結構之方法