TW202301554A - 用於製作碳化矽基半導體結構及中間複合結構之方法 - Google Patents

用於製作碳化矽基半導體結構及中間複合結構之方法 Download PDF

Info

Publication number
TW202301554A
TW202301554A TW111107422A TW111107422A TW202301554A TW 202301554 A TW202301554 A TW 202301554A TW 111107422 A TW111107422 A TW 111107422A TW 111107422 A TW111107422 A TW 111107422A TW 202301554 A TW202301554 A TW 202301554A
Authority
TW
Taiwan
Prior art keywords
layer
temporary substrate
carrier layer
silicon carbide
microns
Prior art date
Application number
TW111107422A
Other languages
English (en)
Inventor
雨果 比阿德
葛威塔茲 高丁
克里斯多夫 馬勒維
約努 茨拉杜
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202301554A publication Critical patent/TW202301554A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本發明係有關於一種用於製作半導體結構之方法，包括： a) 提供臨時底材之步驟，臨時底材爲石墨製，且具有4微米至35微米之間的晶粒大小，6至17%之間的孔隙率，以及4.10-6/°C至5.10-6/°C之間的熱膨脹係數； b) 在臨時底材之前面上沈積載體層之步驟，載體層爲多晶碳化矽製且具有10微米至200微米之間的厚度， c) 將單晶碳化矽製之工作層直接或經由中間層而移轉至載體層上之步驟，以形成複合結構，所述移轉係透過分子黏附實施鍵合， d) 在工作層上形成主動層之步驟， e) 移除臨時底材以形成半導體結構之步驟，所述結構包括主動層、工作層及載體層。 本發明亦有關於在製作方法的中間步驟中所獲得的複合結構。

Description

用於製作碳化矽基半導體結構及中間複合結構之方法
本發明係有關於微電子元件的半導體材料之領域。其特別是有關於一種用於製作半導體結構之方法，該半導體結構包括由高質量單晶碳化矽製成，含有或旨在容納電子元件的主動層，該主動層係設置在由多晶碳化矽製成的載體層上。本發明亦有關於在所述方法中所獲得的中間複合結構。
在過去幾年裡，人們對碳化矽(SiC)的興趣已顯著增加，因為這種半導體材料可提高能量處理能力。SiC越來越廣泛地用於製作創新的電源裝置，以滿足電子領域不斷發展的需求，尤其像是電動車。
與傳統的矽製同系物相比，基於單晶碳化矽的電源裝置及積體電源供應系統能夠管理更高的電源密度，並使用較小尺寸的主動區來這樣做。為了進一步減小SiC上電源裝置的尺寸，垂直而不是橫向製作元件是有利的。為此，所述組件必須允許設置在元件部件前面上的電極與設置在後面上的電極之間的垂直電傳導。
儘管如此，用於微電子行業的由單晶SiC製成的塊狀底材仍然昂貴且難以大尺寸採購。此外，當它在塊狀底材上製作時，電子元件的部件通常需要很薄的底材後面，通常約為100微米，以便降低垂直電阻率及/或滿足空間及微型化的規格。
因此，使用用於移轉薄層的解決方案，可有利於製作通常包括在較低成本載體底材上由單晶SiC製成薄層的複合結構，該薄層係用以形成電子元件。用於移轉薄層的一種眾所周知的解決方案是智切法(Smart Cut TM)，該方法係基於植入輕離子並藉由直接鍵合而進行接合。例如，這樣的方法使得製作包括由單晶SiC(c-SiC)製成薄層的複合結構成為可能，其中單晶SiC係取自由c-SiC製成的供體底材，該複合結構與由多晶SiC(p-SiC)製成的載體底材直接接觸，並允許垂直電傳導。必須足夠厚才能與元件的形成相兼容的載體底材，最後將被薄化以獲得準備被整合成形的電子元件的部件。即使所述載體底材品質較低，薄化步驟及材料減失仍然是成本貢獻因素，這些成本因素較佳應予消除。
文獻US 8436363也屬已知，其描述了一種用於製作複合結構的方法，該複合結構包括設置在金屬載體底材上的由c-SiC製成的薄層，其熱膨脹係數與薄層的熱膨脹係數相匹配。此製作方法包括以下步驟： 在由c-SiC製成的供體底材中形成埋置弱化平面，其在所述埋置弱化平面與供體底材的前表面之間界定出薄層， 在供體底材的前表面上沉積例如由鎢或鉬製成的金屬層，以形成具有足夠厚度的載體底材以用作加強件， 沿埋置弱化平面而分離，以便一方面形成複合結構，該複合結構包括金屬載體底材及由c-SiC製成的薄層，另一方面形成供體底材的其餘部分，其由c-SiC製成。
這種方法的缺點在於，金屬載體底材並不總是與電子元件的生產線兼容。取決於應用，載體底材也可能需要薄化。
本發明係有關於先前技術的替代解決方案，並且旨在彌補所有或部分上述缺陷。特別是有關於一種用於製作電子元件的半導體結構之方法，有利地是垂直元件，其在由高品質單晶碳化矽製成的主動層上及/或其中製成，該主動層係設置在由多晶碳化矽製成的載體層上。本發明亦有關於在所述製作方法的中間步驟中獲得的複合結構。
本發明係有關於一種用於製作半導體結構之方法，包括： a) 提供臨時底材之步驟，該臨時底材爲石墨製，且具有4微米至35微米之間的晶粒大小，6至17%之間的孔隙率，以及4.10 -6/°C至5.10 -6/°C之間的熱膨脹係數； b) 在臨時底材之前面上直接沈積載體層之步驟，該載體層爲多晶碳化矽製且具有10微米至200微米之間的厚度， c) 將單晶碳化矽製之工作層直接或經由中間層而移轉至載體層上之步驟，以形成複合結構，所述移轉係透過分子黏附實施鍵合， d) 在工作層上形成主動層之步驟， e) 移除臨時底材以形成半導體結構之步驟，所述結構包括主動層、工作層及載體層。
根據本發明的其他有利且非限制性的特徵，單獨地採取或以任何技術上可行的組合： 步驟b)的沉積也實施在臨時底材的後面上，以形成第二載體層，及/或實施在所述底材的外圍邊緣上； 移轉步驟c)包括： 將輕質元素導入單晶碳化矽製之供體底材，以形成埋置弱化平面，埋置弱化平面與供體底材之前面界定出工作層， 以分子黏附鍵合之方式，使供體底材之前面直接或經由中間層而接合至載體層， 沿着埋置弱化平面進行分離，以將工作層移轉至載體層； 中間層由鎢、矽、碳化矽或其他導電或半導體材料形成； 分離在800°C與1200°C之間的溫度的熱處理時發生； 步驟d)包括在工作層上磊晶生長摻雜單晶碳化矽製之至少一額外層，所述額外層形成主動層之全部或一部； 製作方法包括在步驟d)及步驟e)之間，插入在主動層上面及/或當中製作全部或部分電子元件之步驟d')； 步驟e)包括在施加機械應力後，透過使裂縫在臨時底材中傳播，而進行機械分離，裂縫實質上平行於臨時底材與載體層之間的界面平面而延伸； 步驟e)包括透過橫向化學蝕刻而在載體層與臨時底材之間進行化學分離； 步驟e)包括對臨時底材之全部或一部進行化學蝕刻； 步驟e)包括透過熱破壞臨時底材的石墨而使其分離； 步驟c)包括使單晶碳化矽製之第二工作層直接或經由第二中間層而移轉至第二載體層，所述移轉係透過分子黏附實施鍵合； 步驟d)包括在第二工作層上形成第二主動層； 步驟e)允許第二半導體結構形成，第二半導體結構包括第二主動層、第二工作層及第二載體層；在所述步驟a)提供之臨時底材採用圓形晶圓的形式，且其直徑比半導體結構的目標直徑寬5%至10%； 在所述步驟a)提供之臨時底材採用圓形晶圓的形式，且其直徑略小於半導體結構的目標直徑，以使亦實施在臨時底材之外圍邊緣上之所述沈積步驟b)得以達到所述目標直徑。
本發明亦有關於一種複合結構，包括： 一臨時底材，其爲石墨製，具有4微米至35微米之間的晶粒大小，6至17%之間的孔隙率，以及4.10 -6/°C至5.10 -6/°C之間的熱膨脹係數， 一載體層，其爲多晶碳化矽製且具有10微米至200微米之間的厚度，其至少被設置在臨時底材的前面上並與臨時底材的正面接觸， 一工作層，其爲單晶碳化矽製且被設置在載體層上。
根據本發明的其他有利且非限制性的特徵，採取單獨地或以任何技術上可行的組合： 工作層具有100奈米至1500奈米之間的厚度； 臨時底材具有100微米至2000微米之間的厚度； 臨時底材具有70 W.m -1.K -1至130 W.m -1.K -1之間的導熱率； 臨時底材及載體層的總厚度在110微米至500微米之間，通常為350微米+/-25微米。
本發明係有關於一種用於製作半導體結構100(圖1)之方法。半導體結構100是指用於容納複數個微電子元件的至少層4、3、2的堆疊；亦可理解為表示層4、3、2與所述電子元件40的堆疊，其源自藉由載體層2保持為晶圓形式的主動層4之上及/或之中的晶圓等級生產，並且在封裝之前準備進行單一化步驟。
該製作方法有利地適用於垂直微電子元件，其需要通過載體層2的垂直電傳導，載體層2形成所述元件40的機械載體。
該製作方法首先包括提供由石墨製成的臨時底材1的步驟a)，該臨時底材1具有前面1a、後面1b及外圍邊緣1c(圖2a)。由石墨構成的底材1例如可藉由電漿沉積、離子濺射、陰極電弧沉積、石墨的雷射蒸鍍、樹脂的碳化等來製造。
臨時底材1的石墨具有4微米至35微米之間的平均晶粒大小、6至17%之間的孔隙率，以及4.10 -6/°C至5.10 -6/°C之間的熱膨脹係數(在環境溫度與1000°C 之間)。特別選擇這些特性，以便提供極佳種子，係用於沉積由多晶碳化矽(p-SiC)製成的層，下文稱為載體層2，並將參考該方法的步驟b)對其進行描述。
應注意的是，平均晶粒大小對應於大於或等於100奈米的晶粒大小的算術平均值。這些晶粒大小可藉由例如掃描式電子顯微鏡(SEM)或藉由電子背散射繞射(EBSD)來測量。
特別地，平均晶粒大小的範圍被定義為使得它在面1a、1b的平面中與預期的載體層2的平均晶粒大小具有相同的數量級。這保證了載體層2的導熱性，因為所述層的晶粒將不會太小；此外，即使當沉積載體層2時使晶粒大小成長，由於石墨的平均晶粒大小的限定範圍，這仍然在受控尺寸範圍內，因其限制了沉積的載體層2的自由表面上的粗糙度。孔隙率範圍也受到限制，以控制載體層2在其後續沉積之後的表面粗糙度(步驟b))。通常，表面粗糙度可限制在小於1微米RMS，或者甚至小於10 奈米 RMS，以減少在載體層2沉積之後的任何平滑化處理。最後，熱膨脹係數被定義成匹配碳化矽的熱膨脹係數，以便在涉及高溫的處理(稍後在方法中描述)期間限制結構中的機械應力。
當大氣被控制，亦即沒有氧氣時，臨時底材1可適應高達1400°C範圍的溫度；這是因為，如果暴露在空氣中，石墨會在低溫範圍內開始燃燒，通常為400°C–600°C。藉由完全封裝的保護層的保護，由石墨製成的臨時底材1可與非常高的溫度兼容，甚至高於1400°C。
製作方法接下來包括步驟b)，直接在臨時底材1的前面1a上沉積由多晶碳化矽(p-SiC)製成的載體層2(圖2b)。
沉積可使用任何已知技術，特別是化學氣相沉積(CVD)，在1100℃至1400℃數量級的溫度下而進行。例如，可引用熱CVD技術，例如大氣壓CVD(APCVD)或低壓CVD(LPCVD)，前驅物可選自甲基矽烷、二甲基二氯矽烷或二氯矽烷+異丁烷。也可使用電漿增強CVD (PECVD)技術，例如，四氯化矽及甲烷作為前驅物；較佳地，用以產生放電，創造電漿的電源頻率為3.3 MHz數量級，更一般地在10 kHz與100 GHz之間。
在沉積之前，傳統清潔程序可應用於臨時底材1，以去除可能存在於其自由面1a、1b上的所有或部分微粒、金屬或有機污染物。
由p-SiC製成的載體層2的厚度在10微米到200微米之間。此厚度係根據半導體結構100的預期厚度規格來選擇。有利地，臨時底材1及載體底材2的總厚度在110微米至500微米之間，通常為350微米+/-25微米。有可能舉出特定的實例，250微米的臨時底材1及100微米的載體層2，或300微米的臨時底材1及50微米的載體層2。
載體層2將在半導體結構100中作為機械底材，並且將潛在地必須確保垂直電傳導。為了保證上述電傳導性能(低電阻率)，載體層2有利地根據需要被摻雜成n型或p型。
根據一有利的實施例，步驟b)的沉積也在臨時底材1的後面1b上進行，以形成第二載體層2'，及/或在所述底材1的外圍邊緣1c上。
第二載體層2'(以及沉積在外圍邊緣1c上的p-SiC)的作用，可基本上在非常高溫度的熱處理期間保護由石墨製成的臨時底材1，這熱處理接下來將在本發明的方法中出現；第二載體層2'及沉積在外圍邊緣1c上的p-SiC(以下也稱為保護層)的厚度將被限制為一微米或數微米的數量級。
第二載體層2'可另外地沉積在臨時底材1的後面1b上，以在所述底材1的兩個面1a、1b上執行該方法的後續步驟(圖3a)。第二載體層2'便可具有與設置在臨時底材1的前面1a側的第一載體層2相同數量級的厚度。
通常，在沉積載體層2(以及可能的第二載體層2')之後，進行表面處理，以改善載體層2的表面粗糙度及/或結構的邊緣的品質，以便於下一步驟移轉工作層3。
傳統化學蝕刻(濕式或乾式)及/或機械研磨及/或化學-機械拋光技術皆可實施，以達成p-SiC的0.5 奈米 RMS，較佳小於0.3 奈米 RMS數量級的表面粗糙度(例如，使用原子力顯微鏡-AFM在20微米 x 20微米面積上掃描的粗糙度測量)。然而，形成臨時底材1的石墨的上述特性，允許對被施加的表面處理有所限制。
根據第一變化例，在步驟a)中提供的臨時底材1通常採用圓形晶圓的形式，其直徑比最終半導體結構100的目標直徑寬5%至10%。這可能在步驟b)的沉積期間限制了邊緣問題，並使未來的元件40在半導體結構100上佔據的面積最大化。
根據第二變化例，在步驟a)中提供的臨時底材1的直徑略小於最終半導體結構100的目標直徑(通常略小的程度低於5%)，這使得步驟b)的沉積，於這種情況下在臨時底材1的外圍邊緣上進行時，允許達到所述目標直徑。
接著，根據本發明的製作方法包括將單晶碳化矽(c-SiC)製的工作層3直接或經由中間層移轉到載體層2的步驟c)，以形成複合結構10(圖2c)。移轉係透過分子黏附實施鍵合，因此有一鍵合界面5。中間層可形成在工作層3那一側及/或載體層2那一側，以促進所述鍵合。
有利地，並且如參照Smart Cut TM法已知的，移轉步驟c)依次包括： 將輕質元素導入單晶碳化矽製之供體底材30，以形成埋置弱化平面31，埋置弱化平面與供體底材30之前面30a界定出工作層3(圖4a)， 以分子黏附鍵合之方式，沿著鍵合界面5使供體底材30之前面30a直接或經由中間層而接合至載體層2(圖4b)， 沿着埋置弱化平面31進行分離，以將工作層3移轉至載體層2(圖4c)。
輕質元素較佳為氫、氦或這兩種元素的共同植入，以與預期工作層3的厚度一致的確定深度植入供體底材30(圖4a)。這些輕質元素將在確定的深度周圍形成微腔，其分佈為平行於供體底材30的自由表面30a的薄層，即平行於圖中的(x，y)平面。為簡單起見，此薄層被稱為埋置弱化平面31。
輕質元素的植入能量被選定，以達到確定的深度。例如，氫離子將以10 keV至250 keV之間的能量以及以5 E16/cm2至1 E17/cm2之間的劑量而植入，以界定厚度為100至1500 奈米數量級的工作層3。應注意的是，在離子植入步驟之前，額外層可沉積在供體底材30的前面30a上。例如，此額外層可由諸如氧化矽或氮化矽的材料所構成。額外層可保留用於下一步驟(並形成全部或部分的上述中間層)，或者可移除。
在其各自的前面之處，供體底材30與載體層2接合，並且沿著鍵合界面5形成接合部件(圖4b)。已知透過分子黏附的鍵合不需要黏合材料，因為鍵合是在接合表面之間的原子水平上進行。有數種藉由分子黏附的鍵合類型存在，其特別在使表面接觸之前的溫度、壓力、大氣條件或處理方面而有所不同。可引用在環境溫度下對要接合的表面進行或不進行預先電漿活化的鍵合、原子擴散鍵合(ADB)、表面活化鍵合(SAB)等。
在使待接合的表面接觸之前，接合步驟可包括傳統清潔、表面活化或其他易於提高鍵合界面5的品質(低缺陷、良好黏附能量)的表面準備程序。
如已經提及的，供體底材30的前面30a及/或載體層2的自由面可視需要地包括中間層，例如金屬(鎢等)或經摻雜的半導體層(矽等)，以促進垂直電傳導，或包含絕緣層(氧化矽、氮化矽等)，用於不需要垂直電傳導的應用。中間層易於藉由分子黏附促進鍵合，特別是藉由消除存在於待接合的表面上的殘餘粗糙度或表面缺陷。其可進行平坦化或平滑處理，以達到小於1 奈米 RMS，甚至小於0.5 奈米 RMS的粗糙度，這有利於鍵合。
沿埋置弱化平面31的分離通常藉由在800°C與1200°C之間的溫度下進行熱處理(圖4c)而實現。這種熱處理導致腔室及微裂縫在埋置弱化平面31中發展，且它們被以氣態形式存在的輕質元素加壓，直到裂縫沿著所述弱化平面31而擴展。可替代地或聯合地，機械應力可施加到鍵合部件，特別是埋置弱化平面31，以便傳播或輔助導致分離的斷裂的機械傳播。在完成此分離後，一方面獲得了包括由石墨製成的臨時底材1、由p-SiC製成的載體層2及由c-SiC製成的移轉工作層3的複合結構10，另一方面，獲得了供體底材的剩餘部30'。工作層3的厚度通常在100 奈米與1500奈米之間。工作層3的摻雜水平及類型係藉由供體底材30的特性的選擇來界定，或者可稍後經由用於摻雜半導體層的已知技術而調整。
工作層3的自由表面在分離後通常是粗糙的：例如，其粗糙度在5 奈米與100 奈米 RMS之間(AFM，20微米 × 20微米掃描)。可應用清潔及/或平滑步驟，以恢復良好的表面光潔度(通常，在20微米 x 20微米AFM掃描的粗糙度小於幾埃RMS)。
或者，當該方法的後續步驟容忍此種粗糙度，工作層3的自由表面在分離後可保持粗糙。
如果臨時底材1的邊緣1c及後面1b沒有被保護層覆蓋，則分離熱處理即在無氧的受控大氣下進行。
有利地，在此種熱處理之前沉積保護層，以放鬆用於所述處理的大氣條件。如參考涉及第二載體層2'的特定實施例所述，保護層可由p-SiC形成，或由非晶SiC製成。
在實施第二載體層2'的特定實施例中，步驟c)亦可包括將由c-SiC製成的第二工作層3'直接或經由第二中間層移轉到第二載體層2'，其涉及第二鍵合界面5'(圖3b)。
接著，根據本發明的製作方法包括在工作層3上形成主動層4的步驟d)(圖2d)。
有利地，主動層4係藉由在工作層3上磊晶生長由摻雜單晶碳化矽製成的至少一個額外層而製作。此種磊晶生長發生在傳統溫度範圍內，即1500°C與1900°C之間，並形成一層厚度為1微米到幾十微米數量級的層，取決於預期的電子元件。
在複合結構10中，需要在由石墨製成的臨時底材1的邊緣1c及後面1b上存在有保護層，以防止石墨在非常高溫被上述處理損壞。如上提及，此種保護層可例如由多晶碳化矽製成的層(第二載體層2')或非晶層所組成。
根據本發明的製作方法可進一步包括在主動層4上及/或在其中生產所有或一些電子元件40的步驟d')(圖2d')。電子元件40例如可由電晶體或其他高電壓及/或高頻元件所組成。
為了在主動層4上及/或在其中製作它們，進行清洗、沉積、微影、植入、蝕刻、平坦化及熱處理的傳統步驟。特別地，在上述熱處理中，有一些旨在活化被局部引入主動層4(或工作層3)中的摻雜物，並且通常在高於或等於1600℃的溫度下進行。
應注意的是，在臨時底材1的後面上實施第二載體層2'的特定實施例中，步驟d)亦可包括在第二工作層3'上形成第二主動層；而步驟d')可包括在所述第二主動層上及/或在其中生產所有或一些第二電子元件。
最後，根據本發明的製作方法包括步驟e)移除臨時底材1，以形成半導體結構100，所述結構包括主動層4、工作層3及載體層2(圖2e(i))，且如果已經執行了步驟d'，還可能包括電子元件40(圖2e(ii))。
若干變化例可針對此種步驟而實施：一些變化例(下文描述的第一及第二變化例)係基於分離所述底材1，且因此可能潛在地包括將其回收用於新用途；其他變化例(第三及第四變化例)則係有關於部分或全部移除臨時底材1。
根據第一變化例，步驟e)包括藉由在施加機械應力之後通過臨時底材1傳播裂縫的機械分離，裂縫基本上平行於臨時底材1與載體層2、2'之間的界面之平面而延伸。例如，在所述界面的對面或靠近所述界面之處，插入斜角刀具(bevelled tool)會允許開口被啟動及傳播在此界面或在臨時底材1的石墨中，直到半導體結構100與臨時底材1之間完全分離。有利地，存在於臨時底材1的邊緣1c上的保護層被移除，以促進石墨中裂縫的引發。
根據第二變化例，步驟e)包括藉由橫向化學蝕刻在載體層2、2'與臨時底材1之間進行化學分離。位於複合結構10中的臨時底材1的邊緣1c上的保護層必須以化學或機械方式移除，以允許接觸石墨。橫向化學蝕刻尤其可以基於硝酸及/或硫酸的溶液實施，例如，濃硫酸及重鉻酸鉀的溶液，或是硫酸、硝酸及氯酸鉀的溶液。採用鹼性溶液(例如氫氧化鉀(KOH)或氫氧化鈉(NaOH))的化學蝕刻也可應用。
當然，吾人將小心注意保護主動層4的自由面及邊緣及電子元件40(如有的話)，及/或去限制與蝕刻溶液的接觸時間，以避免在此種化學移除過程中損壞它們。
根據第三變化例，步驟e)包括對全部或部分臨時底材1進行化學蝕刻。如上所述，必須移除在複合結構10的臨時底材1的邊緣1c及後面1b(第二載體層2')上的保護層，以便接近石墨。機械移除通常可藉由例如研磨邊緣及研磨後面而進行，或實行化學移除，取決於保護層的性質。例如，臨時底材1的化學蝕刻可採用上述針對第二變化例所給出的溶液之一，並注意保護主動層4及潛在的元件40。
根據第四變化例，步驟e)包括藉由將形成臨時底材1的石墨熱損壞的分離。再一次地，至少存在於臨時底材1的邊緣上的保護層必須被移除。當複合結構10的後面上沒有第二工作層3'時，保護層也可從此面移除。
氧氣存在的情況下，因熱損傷的分離可能發生於600°C與1000°C之間的溫度：臨時底材1的石墨隨後被燃燒並碎裂，從而僅留下半導體結構100完好無損。
當然，已在步驟d'中生產了電子元件40的情況下，此種分離變化例只有當所述元件40與所施加的溫度兼容時，才可應用。
應注意的是，上述變化例可選擇地以任何技術上可行的方式彼此組合。
不管實施的變化例如何，臨時底材1的移除可能會在載體層2的後面2b上留下殘留物。然後這些殘留物係藉由機械研磨、化學機械拋光、化學蝕刻及/或熱損傷而予消除。如果需要，化學機械拋光或化學蝕刻技術亦可實施，以降低載體層2的後面2b的粗糙度。
在上述特定實施例中，其中第二載體層2'、第二工作層3'及第二主動層係設置在臨時底材1的後面1b上，移除臨時底材1的步驟e)也允許形成第二半導體結構，此種結構包括第二主動層(及潛在的電子元件)、第二工作層3'及第二載體層2'。
如果在移除臨時底材1期間及之後，必須處置半導體結構100，但其總厚度不足以使其在此種處置操作中被機械固持時，便可能考慮使用可拆卸的把手(handle)：所述把手係設置在主動層4上並暫時固定在其上，以便執行處置直到例如單化步驟。
在完成了根據本發明的製作方法時所獲得的半導體結構100包括主動層4，可能用電子元件40而最終化，並且以預定於應用用途的厚度設置在載體層2上。不需要涉及顯著材料損失的機械薄化。載體層2係由優良品質p-SiC製成(因為它是在相對高溫下沉積)，但與必須在元件單一化之前顯著薄化的單晶或多晶SiC的塊狀底材相比，它的成本較低。由石墨製成的臨時底材1係有利地回收以進行再循環。即使不重複使用，由於石墨是低成本材料，根據本發明的製作方法相對於具有由SiC製成的塊狀底材的解決方案來說在經濟上仍然是有利的。由石墨所製成的臨時底材1的物理特性(晶粒大小、孔隙率、熱膨脹係數)的選擇確保了載體層2的形成，允許獲得堅固及優質的複合結構10，並允許獲得可靠及高性能的半導體結構100。元件40的性能有所提升，特別是由於複合結構10允許用於形成主動層4的非常高溫處理的事實。
本發明亦有關於一種複合結構10，上面參照製作方法進行了描述，並對應於在所述方法中所獲得的中間結構(圖2c、2d、3b)。
複合結構10包括： 臨時底材1，其爲石墨製，具有4微米至35微米之間的晶粒大小，6至17%之間的孔隙率，以及4.10 -6/°C至5.10 -6/°C之間的熱膨脹係數， 載體層2，其爲多晶碳化矽製且具有10微米至200微米之間的厚度，其至少被設置在臨時底材1的前面1a上並與臨時底材1的前面1a接觸， 工作層3，其爲單晶碳化矽製，直接設置在載體層2上或經由中間層而設置。
較佳地，工作層3的厚度在100 奈米至1500 奈米之間。臨時底材1的厚度在100微米至2000微米之間。
對於垂直微電子元件的應用，載體層2有利地表現出良好的導電性，即在0.015與 0.03 ohm.cm之間，高導熱性，即高於或等於200 W.m -1.K -1，以及與工作層3相似的熱膨脹係數，即在環境溫度下通常介於3.8.10 -6/°C與4.2.10 -6/°C之間。
臨時底材1可有利地具有70W.m -1.K -1與130W.m -1.K -1之間的熱導率，以便在製作方法的非常高溫熱處理步驟期間，在臨時底材1上提供均勻的溫度。特別是，這改善了沉積層的均勻性以及所製作的層及元件的物理特性的再現性。
最後，如參照根據本發明的製作方法所描述的，複合結構10可以是「雙面的」，亦即，它可包括： 第二載體層2'，由多晶碳化矽製成，具有厚度在10微米至200微米之間，設置在臨時底材1上， 第二工作層3'，由單晶碳化矽製成，設置在第二載體層2'上(圖 3b)。
這種複合結構10允許兩個主動層4分別在第一工作層3及第二工作層3'上形成，並且在完成根據本發明的製作方法後，其允許從單個臨時底材1獲得兩個半導體結構100。
當然，本發明並不限於所描述的實施例及實例，並可對其進行改變，而不背離由申請專利範圍所界定的本發明的範疇。
1:臨時底材 1a,30a:前面 1b,2b:後面 1c:外圍邊緣 2:載體層 2':第二載體層 3:工作層 3':第二工作層 4:主動層 5:鍵合界面 5':第二鍵合界面 10:複合結構 30:供體底材 30':剩餘部 31:埋置弱化平面 40:元件 100:半導體結構
本發明的其他特徵及優點將從以下參照附圖所進行本發明的詳細描述中變得顯而易見，其中： 圖1顯示根據本發明的製作方法所製作的半導體結構； 圖2a、2b、2c、2d、2d'及2e顯示根據本發明的製作方法的步驟； 圖3a及3b顯示根據本發明的製作方法的一特定實施例的步驟； 圖4a至4c顯示根據本發明的製作方法的移轉步驟c)。
在附圖中，相同的元件符號可使用於相同類型的元件。
這些圖是示意圖，為便於閱讀，並未按比例繪製。特別地，沿z軸的層的厚度相對於沿x和y軸的橫向尺寸並未成比例；並且在圖中不必考慮層相對於彼此的相對厚度。

Claims (14)

  1. 一種用於製作一半導體結構(100)之方法，包括： a)提供一臨時底材(1)之步驟，該臨時底材爲石墨製，且具有4微米至35微米之間的晶粒大小，6至17%之間的孔隙率，以及4.10 -6/°C至5.10 -6/°C之間的熱膨脹係數； b)在該臨時底材(1)之前面(1a)上直接沈積一載體層(2)之步驟，該載體層爲多晶碳化矽製且具有10微米至200微米之間的厚度， c)將單晶碳化矽製之一工作層(3)直接或經由一中間層而移轉至該載體層(2)上之步驟，以形成一複合結構(10)，所述移轉係透過分子黏附實施鍵合， d)在該工作層(3)上形成一主動層(4)之步驟， e)移除該臨時底材(1)以形成該半導體結構(100)之步驟，該半導體結構包括該主動層(4)、該工作層(3)及該載體層(2)。
  2. 如請求項1之方法，其中所述沈積步驟b)亦實施在： 該臨時底材(1)之後面(1b)上，以形成一第二載體層(2')，及/或 該臨時底材(1)之外圍邊緣(1c)上。
  3. 如請求項1或2之方法，其中所述移轉步驟c)包括： 將輕質元素導入單晶碳化矽製之一供體底材(30)以形成一埋置弱化平面(31)，該埋置弱化平面與該供體底材(30)之前面(30a)界定出該工作層(3)， 以分子黏附鍵合之方式，使該供體底材(30)之前面(30a)直接或經由一中間層而接合至該載體層(2)， 沿着該埋置弱化平面(31)進行分離，以將該工作層(3)移轉至該載體層(2)。
  4. 如請求項3之方法，其中該中間層由鎢、矽、碳化矽或其他導電或半導體材料形成。
  5. 如請求項1至4任一項之方法，其中所述步驟d)包括在該工作層(3)上磊晶生長摻雜單晶碳化矽製之至少一額外層，所述額外層形成該主動層(4)之全部或一部。
  6. 如請求項1至5任一項之方法，其包括在所述步驟d)及步驟e)之間，插入在該主動層(4)上面及/或當中製作全部或部分電子元件(40)之步驟d')。
  7. 如請求項1至6任一項之方法，其中： 所述步驟e)包括在施加機械應力後，透過使一裂縫在該臨時底材(1)中傳播而進行機械分離，該裂縫實質上平行於該臨時底材(1)與該載體層(2)之間的界面平面而延伸，且/或 所述步驟e)包括透過橫向化學蝕刻在該載體層(2)與該臨時底材(1)之間進行化學分離，且/或 所述步驟e)包括對該臨時底材(1)之全部或一部進行化學蝕刻，且/或 所述步驟e)包括透過熱破壞該臨時底材(1)的石墨而使其分離。
  8. 如請求項2之方法，其中： 所述步驟c)包括使單晶碳化矽製之一第二工作層(3')直接或經由一第二中間層而移轉至該第二載體層(2')，所述移轉係透過分子黏附實施鍵合， 所述步驟d)包括在該第二工作層(3')上形成一第二主動層， 所述步驟e)允許一第二半導體結構(100)形成，該第二半導體結構包括該第二主動層、該第二工作層(3')及該第二載體層(2')。
  9. 如請求項1至8任一項之方法，其中在所述步驟a)提供之該臨時底材(1)採用圓形晶圓的形式，且其直徑比該半導體結構(100)的目標直徑寬5%至10%。
  10. 如請求項1至8任一項之方法，其中在所述步驟a)提供之該臨時底材(1)採用圓形晶圓的形式，且其直徑略小於該半導體結構(100)的目標直徑，以使亦實施在該臨時底材(1)之外圍邊緣(1c)上之所述沈積步驟b)得以達到所述目標直徑。
  11. 一種複合結構(10)，包括： 一臨時底材(1)，其爲石墨製，具有4微米至35微米之間的晶粒大小，6至17%之間的孔隙率，以及4.10 -6/°C至5.10 -6/°C之間的熱膨脹係數， 一載體層(2)，其爲多晶碳化矽製且具有10微米至200微米之間的厚度，其至少被設置在該臨時底材(1)的前面上並與該臨時底材(1)的前面接觸， 一工作層(3)，其爲單晶碳化矽製且被設置在該載體層(2)上。
  12. 如請求項11之複合結構，其中該工作層(3)具有100奈米至1500奈米之間的厚度。
  13. 如請求項11或12之複合結構，其中該臨時底材(1)具有100微米至2000微米之間的厚度。
  14. 如請求項11至13任一項之複合結構，其中該臨時底材(1)具有70 W.m -1.K -1至130 W.m -1.K -1之間的導熱率。
TW111107422A 2021-03-09 2022-03-01 用於製作碳化矽基半導體結構及中間複合結構之方法 TW202301554A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2102306A FR3120736A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FRFR2102306 2021-03-09

Publications (1)

Publication Number Publication Date
TW202301554A true TW202301554A (zh) 2023-01-01

Family

ID=75439061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111107422A TW202301554A (zh) 2021-03-09 2022-03-01 用於製作碳化矽基半導體結構及中間複合結構之方法

Country Status (8)

Country Link
US (1) US20240170284A1 (zh)
EP (1) EP4305664A1 (zh)
JP (1) JP2024509678A (zh)
KR (1) KR20230153478A (zh)
CN (1) CN117083705A (zh)
FR (1) FR3120736A1 (zh)
TW (1) TW202301554A (zh)
WO (1) WO2022189732A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
JP6371143B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
EP3514130A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body

Also Published As

Publication number Publication date
CN117083705A (zh) 2023-11-17
US20240170284A1 (en) 2024-05-23
WO2022189732A1 (fr) 2022-09-15
KR20230153478A (ko) 2023-11-06
JP2024509678A (ja) 2024-03-05
EP4305664A1 (fr) 2024-01-17
FR3120736A1 (fr) 2022-09-16

Similar Documents

Publication Publication Date Title
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
TW202139261A (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法
TW202301554A (zh) 用於製作碳化矽基半導體結構及中間複合結構之方法
US20240145294A1 (en) Method for manufacturing a silicon-carbide-based semiconductor structure and intermediate composite structure
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
TW202209545A (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法
JP2024510756A (ja) キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
TW202349454A (zh) 複合結構及其製作方法
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TW202240653A (zh) 製作含凝聚物之交界區之半導體結構之方法