JP2024510756A - キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 - Google Patents
キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 Download PDFInfo
- Publication number
- JP2024510756A JP2024510756A JP2023556888A JP2023556888A JP2024510756A JP 2024510756 A JP2024510756 A JP 2024510756A JP 2023556888 A JP2023556888 A JP 2023556888A JP 2023556888 A JP2023556888 A JP 2023556888A JP 2024510756 A JP2024510756 A JP 2024510756A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- donor substrate
- composite structure
- thin layer
- thermal budget
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 135
- 239000002131 composite material Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000013078 crystal Substances 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 29
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 15
- 229910003460 diamond Inorganic materials 0.000 claims description 11
- 239000010432 diamond Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 9
- 239000007943 implant Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 75
- 239000010408 film Substances 0.000 description 35
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004630 atomic force microscopy Methods 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 230000002787 reinforcement Effects 0.000 description 5
- -1 Aspar et al. Chemical class 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 208000030963 borderline personality disease Diseases 0.000 description 2
- 206010006475 bronchopulmonary dysplasia Diseases 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本発明は、単結晶半導体の薄層を含む複合構造体を製造するための方法に関し、ａ）ドナー基板を用意するステップと、ｂ）環状周辺領域を除いて、ドナー基板に軽い種のイオンを注入して、埋め込み脆弱面を形成するステップであって、注入条件が、ブリスタリングのための第１のサーマルバジェット、及び分割のための第２のサーマルバジェットを規定する、ステップと、ｃ）ドナー基板上に０．５ミクロン以上の厚さの補強フィルムを形成するステップであって、第１のサーマルバジェットよりも低いサーマルバジェットを適用して行われ、補強フィルムが、前面の複数の領域をむき出しのままにし、当該領域の横方向寸法が５０ミクロン以下であり、ｄ）ドナー基板にキャリア基板を堆積させるステップであって、第１のサーマルバジェットよりも高いサーマルバジェットを適用して行われる、ステップと、ｅ）劈開して、複合構造体を形成するステップと、を含む。【選択図】 図２ａ
Description
本発明は、マイクロエレクトロニクス部品のための半導体の分野に関する。本発明は、詳細には、キャリア基板に配置された単結晶半導体で作られた薄層を含む複合構造体を製造するための方法に関し、薄層は、例えば、単結晶炭化ケイ素で作られてもよく、キャリア基板は、多結晶炭化ケイ素で作られてもよい。
炭化ケイ素（ＳｉＣ）は、特に電気自動車などの、成長するエレクトロニクスの応用分野のニーズを満たす革新的なパワーデバイスを製造するためにますます広く使用されている。
具体的には、単結晶炭化ケイ素に基づくパワーデバイス及び集積電源システムは、従来のシリコン同等品よりもはるかに高い電力密度を扱うことができ、より小さなサイズの活性領域でそれを行うことができる。ＳｉＣ上のパワーデバイスの寸法をさらに制限するには、横型ではなく縦型の部品を製造するのが有利である。このためには、ＳｉＣ構造体の前面に配置された電極と裏面に配置された電極との間の垂直電気伝導を前記構造体によって可能にする必要がある。
それにもかかわらず、マイクロエレクトロニクス産業を対象とした単結晶ＳｉＣ基板は、依然として高価であり、大口径の製造は困難である。したがって、薄層を転写するためのソリューションを使用して、典型的にはより安価なキャリア基板上に単結晶ＳｉＣの薄層を含む複合構造体を製造することが有利である。薄層を転写するためのよく知られたソリューションの１つは、軽イオンの注入及び直接接合による接合に基づくＳｍａｒｔ Ｃｕｔ（商標）法である。このような方法により、例えば、多結晶ＳｉＣ（ｐ－ＳｉＣ）で作られたキャリア基板と直接接触し、単結晶ＳｉＣ（ｃ－ＳｉＣ）で作られたドナー基板から剥離されたｃ－ＳｉＣの薄層を含む垂直電気伝導を可能にする複合構造体を製造することが可能になる。それにもかかわらず、２つのｃ－ＳｉＣ基板とｐ－ＳｉＣ基板との間の良質な直接接合を分子接着によって生成することは、前記基板の表面仕上げ及び粗さに対処することが複雑であるため、依然として困難である。
米国特許第８４３６３６３号は、熱膨張係数が薄層の熱膨張係数と一致する金属キャリア基板に配置されたｃ－ＳｉＣで作られた薄層を含む複合構造体を製造するための方法を提供することによって、直接接合を回避している。この製造方法は、以下のステップ、すなわち、
ｃ－ＳｉＣドナー基板に埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層の境界を定めるステップと、
補強材の役割を果たすのに十分な厚さのキャリア基板を形成するために、ドナー基板の前面に、例えばタングステン又はモリブデンで作られた金属層を堆積させるステップと、
前記埋め込み脆弱面に沿って分割して、一方では、金属キャリア基板とｃ－ＳｉＣで作られた薄層とを含む複合構造体と、他方では、ｃ－ＳｉＣで作られたドナー基板の残部との間の劈開をもたらすステップと、
を含む。
ｃ－ＳｉＣドナー基板に埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層の境界を定めるステップと、
補強材の役割を果たすのに十分な厚さのキャリア基板を形成するために、ドナー基板の前面に、例えばタングステン又はモリブデンで作られた金属層を堆積させるステップと、
前記埋め込み脆弱面に沿って分割して、一方では、金属キャリア基板とｃ－ＳｉＣで作られた薄層とを含む複合構造体と、他方では、ｃ－ＳｉＣで作られたドナー基板の残部との間の劈開をもたらすステップと、
を含む。
しかしながら、このような製造方法は、キャリア基板が形成される材料が、１０００℃よりも高い温度、さらには１２００℃以上の温度（ｐ－ＳｉＣの製造のための通常の温度）での堆積を必要とするｐ－ＳｉＣである場合には適合しない。具体的には、これらの高温では、埋め込み脆弱面に存在するキャビティ及びマイクロクラックの成長速度は、ｐ－ＳｉＣ層の成長速度よりも速く、マイクロクラックに垂直な薄層の変形に関連するブリスタリング（ｂｌｉｓｔｅｒｉｎｇ）が始まる前に、補強効果を達成するのに必要な厚さには達しない。
根底にある問題について、炭化ケイ素で作られた複合構造体を参照して上述したが、この問題は、軽い種の注入に基づく脆弱化技術を使用して薄層を剥離することが想定され、ブリスタリングをもたらすサーマルバジェット（ブリスタリング活性化バジェット）がキャリア基板の堆積に必要なサーマルバジェットよりも低いあらゆるタイプの半導体で生じる可能性がある。
ブリスタリング及び分割のサーマルバジェットは、シリコン、炭化ケイ素、ゲルマニウム、ＩＩＩ－Ｖ化合物などの多くの単結晶半導体について広く研究されてきた（例えば、Ａｓｐａｒ ｅｔ ａｌ．，”Ｔｈｅ ｇｅｎｅｒｉｃ ｎａｔｕｒｅ ｏｆ ｔｈｅ Ｓｍａｒｔ Ｃｕｔ（登録商標） ｐｒｏｃｅｓｓ ｆｏｒ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｆｅｒ”，Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，ｖｏｌ．３０，ｎｏ．７，Ｊｕｌｙ ２００１、又はＢｅｄｅｌｌ ｅｔ ａｌ．，”Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｓｕｒｆａｃｅ ｂｌｉｓｔｅｒｉｎｇ ｏｆ ｈｙｄｒｏｇｅｎ ｉｍｐｌａｎｔｅｄ ｃｒｙｓｔａｌｓ”，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌｕｍｅ ９０，ｎｏ．３，Ａｕｇｕｓｔ ２００１を参照されたい）。ブリスタリングの動力学及び分割の動力学は、半導体の性質及びドナー基板に適用されるイオン注入条件によって規定される埋め込み脆弱面の特性に依存することが知られており、特に、軽い種の注入エネルギーは、埋め込み脆弱面の深さを規定し、注入されるドーズ量は、マイクロキャビティを形成／成長させ、熱的に活性化されるとマイクロキャビティを圧力下に置くことができる種の量を規定し、温度を含む他の注入パラメータも、埋め込み脆弱面の特性、並びに関連付けられたブリスタリング及び分割の動力学に影響を及ぼす。
ブリスタリングは、ドナー基板の自由面に十分な補強効果がない場合に発生し、分割は、この自由面に、上の層を変形させることなく、マイクロクラックを埋め込み脆弱面において融合させることができる十分な補強効果がある場合に発生し、こうして、前記埋め込み脆弱面に沿って完全な分割が引き起こされる。
これらの物理的効果のために、（軽い種のイオンの注入の結果として生じる脆弱な埋め込み面を介して）ドナー基板に（典型的には１．５ミクロンよりも小さい厚さの）薄層を規定することと、ブリスタリングのサーマルバジェットよりも高いサーマルバジェットを適用して、堆積によってキャリア基板を形成することとは、両立しないように思われる。
本発明は、上述の問題に対処する。本発明は、低品質のキャリア基板に配置された単結晶半導体で作られた薄層を含む複合構造体を製造するための方法に関し、この複合構造体は、さらに、薄層とキャリア基板との間の垂直電気伝導をもたらすことができる。
本発明は、単結晶半導体で作られた薄層を含む複合構造体を製造するための方法に関し、前記薄層がキャリア基板に配置されており、本方法は、
ａ）単結晶半導体で構成されたドナー基板を用意するステップと、
ｂ）ドナー基板の環状周辺領域を除いて、注入条件下で、前記ドナー基板に軽い種のイオンを注入して、埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層の境界を定めるステップであって、
埋め込み脆弱面が、熱的に活性化されると、マイクロクラックに発展する傾向があるレンズ状マイクロキャビティを含み、
注入条件が、ドナー基板の前面にブリスタリングを得るための第１のサーマルバジェット、及び埋め込み脆弱面において分割を得るための第２のサーマルバジェットを規定し、
ブリスタリングがマイクロクラックに垂直な薄層の変形に対応し、分割が埋め込み脆弱面における完全な分割に対応する、
ステップと、
ｃ）ドナー基板上に補強フィルムを形成するステップであって、本ステップが第１のサーマルバジェットよりも低いサーマルバジェットを適用して行われ、補強フィルムが、
穴開けされ、前面の平面において、５％～３０％の間に含まれる被覆率を有するグリッドの形態をとり、前面の複数の領域をむき出しのままにし、これらの領域が、横方向寸法が５０ミクロン以下である特徴の形態をとり、
０．５ミクロン以上の厚さを有する、
ステップと、
ｄ）前面に補強フィルムが設けられているドナー基板の前面にキャリア基板を堆積させるステップであって、本ステップが第１のサーマルバジェットよりも高いサーマルバジェットを適用して行われる、ステップと、
ｅ）劈開して、一方では複合構造体を形成し、他方ではドナー基板の残部を形成するステップと、
を含む。
ａ）単結晶半導体で構成されたドナー基板を用意するステップと、
ｂ）ドナー基板の環状周辺領域を除いて、注入条件下で、前記ドナー基板に軽い種のイオンを注入して、埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層の境界を定めるステップであって、
埋め込み脆弱面が、熱的に活性化されると、マイクロクラックに発展する傾向があるレンズ状マイクロキャビティを含み、
注入条件が、ドナー基板の前面にブリスタリングを得るための第１のサーマルバジェット、及び埋め込み脆弱面において分割を得るための第２のサーマルバジェットを規定し、
ブリスタリングがマイクロクラックに垂直な薄層の変形に対応し、分割が埋め込み脆弱面における完全な分割に対応する、
ステップと、
ｃ）ドナー基板上に補強フィルムを形成するステップであって、本ステップが第１のサーマルバジェットよりも低いサーマルバジェットを適用して行われ、補強フィルムが、
穴開けされ、前面の平面において、５％～３０％の間に含まれる被覆率を有するグリッドの形態をとり、前面の複数の領域をむき出しのままにし、これらの領域が、横方向寸法が５０ミクロン以下である特徴の形態をとり、
０．５ミクロン以上の厚さを有する、
ステップと、
ｄ）前面に補強フィルムが設けられているドナー基板の前面にキャリア基板を堆積させるステップであって、本ステップが第１のサーマルバジェットよりも高いサーマルバジェットを適用して行われる、ステップと、
ｅ）劈開して、一方では複合構造体を形成し、他方ではドナー基板の残部を形成するステップと、
を含む。
個別に、又は任意の技術的に実現可能な組合せで適用可能な本発明の他の有利で非限定的な特徴によると、
ドナー基板の環状周辺領域、すなわちステップｂ）においてイオンが注入されない領域は、１ｍｍ～２ｃｍの間に含まれる幅を有し、
ステップｄ）は、第２のサーマルバジェット以上のサーマルバジェットを適用して行われ、
ドナー基板の単結晶半導体は、炭化ケイ素、ケイ素、ゲルマニウム、ＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、ダイヤモンド、及び酸化ガリウムから選択され、
補強フィルムは、タングステン、炭化ケイ素、ケイ素、窒化ケイ素、窒化ホウ素、酸化ケイ素、酸化アルミニウム、及び窒化アルミニウムから選択される材料を含み、
ステップｃ）は、堆積、接合、フォトリソグラフィ、ナノインプリント、エッチング、及び／又は薄化のうちの１つ若しくは複数のシーケンスを含み、
穴あき補強フィルムの厚さは、０．５ミクロン～５ミクロンの間に含まれ、
キャリア基板は、単結晶又は多結晶構造を有し、炭化ケイ素、ケイ素、ダイヤモンド、窒化ガリウムなどのＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、及び酸化ガリウムから選択される少なくとも１つの材料を含み、
ステップｄ）の堆積の終了時に、キャリア基板は、５０ミクロン以上の厚さを有し、
製造方法は、薄層の自由表面を平滑化するために、及び／又は複合構造体の縁部の品質を改善するために、及び／又は複合構造体の厚さ均一性を補正するために、複合構造体に対して１つ若しくは複数の機械的及び／又は化学的及び／又は熱的処理を行うステップｆ）を含み、
ステップｆ）の１つ（若しくは複数）の機械的又は化学的処理（複数可）が、ステップｄ）から得られるスタックの縁部の品質を改善するために、及び／又はキャリア基板の厚さ均一性を補正するために、劈開ステップｅ）の前に行われ、
製造方法は、ドナー基板として再利用することを目的として、ドナー基板の残部を再調整するステップを含む。
ドナー基板の環状周辺領域、すなわちステップｂ）においてイオンが注入されない領域は、１ｍｍ～２ｃｍの間に含まれる幅を有し、
ステップｄ）は、第２のサーマルバジェット以上のサーマルバジェットを適用して行われ、
ドナー基板の単結晶半導体は、炭化ケイ素、ケイ素、ゲルマニウム、ＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、ダイヤモンド、及び酸化ガリウムから選択され、
補強フィルムは、タングステン、炭化ケイ素、ケイ素、窒化ケイ素、窒化ホウ素、酸化ケイ素、酸化アルミニウム、及び窒化アルミニウムから選択される材料を含み、
ステップｃ）は、堆積、接合、フォトリソグラフィ、ナノインプリント、エッチング、及び／又は薄化のうちの１つ若しくは複数のシーケンスを含み、
穴あき補強フィルムの厚さは、０．５ミクロン～５ミクロンの間に含まれ、
キャリア基板は、単結晶又は多結晶構造を有し、炭化ケイ素、ケイ素、ダイヤモンド、窒化ガリウムなどのＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、及び酸化ガリウムから選択される少なくとも１つの材料を含み、
ステップｄ）の堆積の終了時に、キャリア基板は、５０ミクロン以上の厚さを有し、
製造方法は、薄層の自由表面を平滑化するために、及び／又は複合構造体の縁部の品質を改善するために、及び／又は複合構造体の厚さ均一性を補正するために、複合構造体に対して１つ若しくは複数の機械的及び／又は化学的及び／又は熱的処理を行うステップｆ）を含み、
ステップｆ）の１つ（若しくは複数）の機械的又は化学的処理（複数可）が、ステップｄ）から得られるスタックの縁部の品質を改善するために、及び／又はキャリア基板の厚さ均一性を補正するために、劈開ステップｅ）の前に行われ、
製造方法は、ドナー基板として再利用することを目的として、ドナー基板の残部を再調整するステップを含む。
本発明はまた、上記の製造方法から得られる複合構造体であって、すべて又は一部が薄層上及び／又は薄層内に形成されたパワー部品を備え、キャリア基板の裏面に金属電極を備える複合構造体に関する。
本発明のさらなる特徴及び利点は、添付の図面を参照して本発明の以下の詳細な説明を読めば明らかになるであろう。
本発明による製造方法を用いて生成された複合構造体を示す図である。
本発明による製造方法のステップを示す図である。
本発明による製造方法のステップを示す図である。
本発明による製造方法のステップを示す図である。
本発明による製造方法のステップを示す図である。
本発明による製造方法のステップを示す図である。
本発明による製造方法のステップを示す図である。
本発明による製造方法のステップを示す図である。
６×１０１６Ｈ／ｃｍ２のドーズ量及び１５０ｋｅＶのエネルギーで注入されたＳｉＣで作られたドナー基板の場合の、ブリスタリング時間対温度のアレニウスプロットを示す図であり、この基板は、以下の説明において例として使用される。
図において、同じタイプの要素は、同じ参照符号によって指定されている可能性がある。図は、概略的な表現であり、見やすくするために縮尺通りではない。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横方向寸法に対して縮尺通りではなく、互いに対する層の相対的な厚さは、必ずしも図において考慮されていない。
本発明は、キャリア基板２００上に配置された単結晶半導体で作られた薄層１０を含む複合構造体１、すなわち図１に示されるような構造体を製造するための方法に関する。
本方法は、最初に、薄層１０が構成されることが意図された単結晶半導体から構成されたドナー基板１１１を用意するステップａ）を含む。この単結晶半導体は、炭化ケイ素、ケイ素、ゲルマニウム、ＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、ダイヤモンド、酸化ガリウム（Ｇａ２Ｏ３）、又は薄層の剥離が有利である他の材料から選択される可能性がある。
ドナー基板１１１は、好ましくは、直径が１００ｍｍ、１５０ｍｍ、２００ｍｍ、又は実際には３００ｍｍ、さらには４５０ｍｍであり、厚さが典型的には３００～８００ミクロンの間に含まれる円形ウェハの形態をとる。このドナー基板は、前面１１１ａ及び裏面１１１ｂを有する（図２ａ）。前面１１１ａの表面粗さは、有利には、２０ミクロン×２０ミクロンの走査で原子間力顕微鏡（ＡＦＭ）によって測定されたＲａ（平均粗さ）が１ｎｍ未満となるように選択される。
続いて、本方法では、複合構造体の薄層１０がドナー基板１１１から剥離される。したがって、ドナー基板１１１は、対象とする用途に必要な機械的、電気的、及び結晶学的特性を有していなければならない。
特定の一実施形態によると、ドナー基板１１１は、単結晶半導体で作られた初期基板１１と、同じくこの材料から形成され、初期基板１１上でのエピタキシャル成長によって生成されたドナー層１１０とを備える（図２ａ－１）。エピタキシャル成長のステップは、ドナー層１１０が初期基板１１の結晶欠陥密度よりも低い結晶欠陥密度を有するように行われる。この場合、薄層１０は、ドナー層１１０から剥離される。したがって、初期基板１１の品質は、ドナー層１１０の品質ほど高い必要はない。
この特定の実施形態の例示として、初期基板１１は、４Ｈ又は６Ｈポリタイプの単結晶ＳｉＣ（ｃ－ＳｉＣ）で作られ、＜１１－２０＞結晶軸に対して４．０°±０．５°以下のオフカット角、及び５／ｃｍ２以下、又はさらには１／ｃｍ２未満の貫通転位（マイクロパイプ）の密度を有する。Ｎドープ（窒素ドープ）の場合、初期基板は、０．０１５Ω・ｃｍ～０．０３０Ω・ｃｍの間に含まれる抵抗率を有することが好ましい。典型的には３０００／ｃｍ２以下の低密度の基底面転位型欠陥（ＢＰＤ）を有する初期基板１１が選択されてもよく、１５００／ｃｍ２程度のＢＰＤの密度を示すｃ－ＳｉＣ基板が手ごろに入手可能であり、これにより初期基板の用意が容易になる。
薄層１０内の欠陥が拡大すると、部品の性能及び信頼性に影響を及ぼす可能性がある。したがって、ｃ－ＳｉＣドナー層１１０は、１／ｃｍ２以下のＢＰＤ密度を有するように生成される。このために、ドナー層１１０のエピタキシャル成長は、１２００℃よりも高い温度、優先的には１５００℃～１９００℃の間に含まれる温度で行われる。使用される前駆体は、シラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）であり、キャリアガスは、場合によっては水素であり、任意選択でアルゴンと混合される。ドナー層１１０における低密度のＢＰＤは、初期基板１１に存在するＢＰＤの貫通刃状転位（ＴＥＤ）への変換を促進することによって得られる。
本発明による製造方法の一般的な説明に戻ると、前記方法は、薄層１０に所望される厚さを表す所定の深さまで、軽い種のイオンをドナー基板１１１に注入するステップｂ）を含む。ドナー層１１０が存在する場合、この深さは、常にドナー層の厚さよりも小さいことに留意されたい。この注入により、埋め込み脆弱面１２が生成され、この埋め込み脆弱面１２は、前記埋め込み脆弱面１２とドナー基板１１１の自由表面１１１ａとの間に薄層１０の境界を定める（図２ｂ）。
イオン注入は、ドナー基板１１１の中央領域１２ａに埋め込み脆弱面１２を形成するように行われるが、環状周辺領域１２ｂには行われない。このために、イオン注入ステップにおいて、例えば、環状周辺領域１２ｂに面する前面１１１ａにマスクが適用され、イオンが基板１１１のこの周辺領域１２ｂに侵入するのを防止する。
環状周辺領域１２ｂは、１ｍｍ～２ｃｍの間に含まれる幅を有するのが好ましく、換言すれば、埋め込み脆弱面１２は、ドナー基板１１１の縁部から前記基板１１１の中心に向かって１ｍｍ～２ｃｍの間に含まれる距離だけ延びる環状周辺領域１２ｂには存在しない。ドナー基板１１が埋め込み脆弱面１２を含まないこの環状周辺領域１２ｂの重要性については、後で触れる。
注入される軽い種は、好ましくは、水素、ヘリウム、又は共注入されるこれらの両方の種である。Ｓｍａｒｔ Ｃｕｔ（商標）法を参照すると、よく知られているように、軽い種は、ドナー基板１１１の前面１１１ａに平行な、すなわち図中の（ｘ，ｙ）平面に平行な薄層内に分布するマイクロキャビティを、決められた深さの付近に形成する。この薄層は、簡単のために、埋め込み脆弱面１２と呼ばれる。
軽い種の注入エネルギーは、軽い種がドナー基板１１１の決められた深さに確実に達するように選択される。典型的には、水素イオンは、１０ｋｅＶ～２５０ｋｅＶの間に含まれるエネルギーで、５Ｅ１６／ｃｍ２～１Ｅ１７／ｃｍ２の間に含まれるドーズ量で注入され、１００～１５００ｎｍの間に含まれる厚さを有する薄層１０の境界を定め、この厚さは、もちろん、ドナー基板１１１の半導体の性質に依存する。
イオン注入ステップの前に、場合によっては、ドナー基板１１１の前面１１１ａに薄い保護層を堆積させることに留意されたい。この保護層は、例えば、酸化ケイ素又は窒化ケイ素などの材料で作られてもよく、場合によっては、ステップｂ）の終了時に除去される。
上述したように、埋め込み脆弱面１２は、熱的に活性化されるとマイクロクラックに発展する傾向があるレンズ状マイクロキャビティを含む。ドナー基板１１１の選択された単結晶半導体において、注入条件は、ドナー基板１１１の前面１１１ａにブリスタリングを得るための第１のサーマルバジェットを規定する。この第１のサーマルバジェットは、ブリスタリングを発生させるような様々なアニール時間にわたって様々な温度を適用することによって達成することができる（ブリスタリング活性化バジェット）。注入条件は、埋め込み脆弱面１２において分割を得るための第２のサーマルバジェットも規定する。この第２のサーマルバジェットは、分割を自発的に発生させるような様々なアニール時間にわたって様々な温度を適用することによって達成することができる（分割活性化バジェット）。前面１１１ａが補強されていない場合は、ブリスタリングは、マイクロクラックに垂直な薄層１０の変形に対応し、前面１１１ａが補強されている場合は、分割は、埋め込み脆弱面１２における完全な分割に対応することが想起されるであろう。
序文で想起したように、ブリスタリング及び分割の動力学は、多くの単結晶半導体において、様々なイオン注入条件下で広く研究されてきた。したがって、ある特定のタイプの単結晶半導体及び特定のイオン注入条件について、ブリスタリング用サーマルバジェット及び分割用サーマルバジェットに関する情報を見つける、又は決定することは、当業者の能力の範囲内である。
次に、製造方法は、ドナー基板１１１の前面１１１ａに補強フィルム２０を形成するステップｃ）を含む（図２ｃ）。このステップは、第１のサーマルバジェットよりも低いサーマルバジェットを適用して行われる。ここでの目的は、埋め込み脆弱面１２におけるマイクロクラックの成長の結果として、ブリスタリング又は薄層１０の部分的な層間剥離による薄層１０の変形を発生させがちなサーマルバジェットを下回る状態に留めておくことである。
加えて、補強フィルム２０は、穴開けされ、前面１１１ａの平面において、３０％以下、好ましくは５％～３０％の間に含まれる被覆率を有するグリッドの形態をとる。そのグリッド形態のために、穴あき補強フィルム２０は、横方向寸法が５０ミクロン以下である特徴２０’を形成する前面１１１ａの複数のむき出し領域（補強フィルム２０の穴あき領域）を規定する。横方向寸法は、ドナー基板１１１の前面１１１ａの（ｘ，ｙ）平面における特徴の寸法である。特徴２０’の少なくとも１つの寸法は、２０ミクロン以下、１０ミクロン以下、又はさらには５ミクロン以下、又はさらには２ミクロン以下であってもよい。特徴２０’は、正方形、長方形、三角形、円形、又は別の多角形の形状を有することができる。（ｘ，ｙ）平面におけるグリッド線の幅、すなわち、補強フィルム２０によって規定される特徴２０’を分離する線の幅は、５ミクロン～５０ミクロンの間に含まれてもよい。
さらに、補強フィルム２０は、０．５ミクロン以上の厚さ、典型的には０．５ミクロン～５０ミクロンの間に含まれる厚さ、好ましくは０．５ミクロン～５ミクロンの間に含まれる厚さを有する。
穴あき補強フィルム２０の役割は、後続のキャリア基板２００を堆積させるステップｄ）において、薄層１０の機械的完全性を維持することであり、これには、ブリスタリング用の第１のサーマルバジェットよりも高いサーマルバジェット、又はさらには分割用の第２のサーマルバジェット以上のサーマルバジェットが必要である。
穴あき補強フィルム２０の別の利点は、この穴あき補強フィルムによって、薄層１０の面積の７０％よりも大きい面積にわたって薄層１０とキャリア基板２００との間に直接接触を形成することが可能になることである。これは、高温でのキャリア基板２００の堆積が、薄層１０との良質な界面を得るのに非常に好ましいため、将来の複合構造体１における垂直電気伝導に関して特に有利である。穴あき補強フィルム２０は、その一部分については、薄層１０とキャリア基板２００との間の電気伝導を確実にする必要はない。したがって、補強フィルムは、特にタングステン、炭化ケイ素、ケイ素、窒化ケイ素、窒化ホウ素、酸化ケイ素、酸化アルミニウム、窒化アルミニウムなどから選択される多種多様な材料を含むことができる。穴あき補強フィルム２０の結晶品質、及び作用層１０との界面の品質は重要ではなく、このため、前記補強フィルム２０を低いサーマルバジェットで形成することが可能になる。それにもかかわらず、補強フィルム２０のために、本方法の以下のステップ（特に、以下のステップｄ））において適用される温度に適合する材料を選択するように注意が払われ、典型的には、融点が前記ステップに関与する温度よりも高い材料が選択される。
前記フィルム２０を形成するために、ステップｃ）は、堆積、接合、フォトリソグラフィ、ナノインプリント、エッチング及び／又は薄化、或いはグリッドの形態をとる穴あきフィルムを製造することを可能にする任意の他の技術のうちの１つ又は複数のシーケンスを含む。例えば、穴あき補強フィルム２０は、連続フィルムを堆積させ、次いでリソグラフィを行ってグリッドを規定し、最後に特徴２０’をエッチングしてドナー基板１１１の前面１１１ａにむき出し領域を生成することによって製造することができる。
例として、１５０ｋｅＶのエネルギー及び６×１０１６Ｈ＋／ｃｍ２のドーズ量で水素イオンが注入されたｃ－ＳｉＣで作られたドナー基板１１１（及び、存在する場合にはｃ－ＳｉＣで作られたドナー層１１０）の場合、埋め込み脆弱面１２は、５ｍｍ幅の環状周辺領域１２ｂを除いて、約８００ｎｍの深さに位置し、ステップｃ）の温度は、８００℃未満、又はさらには５００℃以下となるように選択される。この温度範囲では、ブリスタリングが発生するのに長い時間がかかり（図３参照）、例えば、約７００℃の熱ＣＶＤによって、厚さ２μｍの多結晶炭化ケイ素で作られた補強フィルム２０を約２時間で形成することができる。図３の黒丸は、このサーマルバジェットを表し、これは、見て分かるように、ブリスタリング用のサーマルバジェットよりもはるかに低い。
その後、フォトリソグラフィ及びエッチングの従来のステップにより、一辺の長さが２５ミクロンの正方形の特徴２０’と、線の幅が４ミクロンのグリッドとを規定する、多結晶ＳｉＣで作られた穴あき補強フィルム２０を完成させることができる。前記グリッドの被覆率は、２５％程度である。
次いで、本発明による製造方法は、ドナー基板１１１の前面１１１ａにキャリア基板２００を堆積させるステップｄ）を含み、この面には穴あき補強フィルム２０が設けられている（図２ｄ）。ステップｄ）の堆積は、第１のサーマルバジェット（すなわち、ブリスタリング用のサーマルバジェット）よりも高いサーマルバジェット、又は（分割用の）第２のサーマルバジェット以上のサーマルバジェットを適用して行われる。
ステップｄ）において好ましい高温は、キャリア基板２００の構造品質及び薄層１０との界面の品質を向上させる。堆積は、任意の知られている技術、特に熱化学気相堆積（ＴＣＶＤ）、プラズマ励起化学気相堆積（ＰＥＣＶＤ）又は物理的気相堆積（ＰＶＤ）を使用して行うことができる。
ステップｄ）の堆積の終了時に、スタック２１１が形成され、キャリア基板２００は、５０ミクロン以上、又はさらには２００ミクロン以上、又はさらには３００ミクロン超の厚さを有することになる。
上述したように、ステップｄ）で適用される高いサーマルバジェットは、穴あき補強フィルム２０が薄層１０を機械的に補強し、以てブリスタリングを制限し、薄層１０の局所的な剥離を防止するため、薄層１０に回復不能な損傷を与えない。
対象とする複合構造体１に応じて、キャリア基板２００は、単結晶又は多結晶構造を有してもよく、炭化ケイ素、ケイ素、ダイヤモンド、窒化ガリウム、酸化ガリウムなどのＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物から選択される少なくとも１つの材料を含んでもよい。
ステップｄ）の堆積は、ブリスタリング用の第１のサーマルバジェットよりも高いサーマルバジェット、又は、分割用の第２のサーマルバジェット以上のサーマルバジェットを伴い、補強フィルム２０は、ブリスタリングを形成するマイクロクラックの拡大を制限し、薄層１０の局所的な剥離の出現を防止するため、マイクロクラックは、ステップｄ）において、埋め込み脆弱面１２を介して互いに融合し、伝播する。
環状周辺領域１２ｂが排除されているため、埋め込み脆弱面１２がドナー基板１１１の縁部まで延びていないという事実は、埋め込み脆弱面１２を通って伝播する分割が、複合構造体１（薄層１０、補強フィルム２０、及びキャリア基板２００）とドナー基板の残部１１１’との間の早期劈開を引き起こすことを防止する。具体的には、キャリア基板２００の厚さが小さすぎる場合、複合構造体１は、全体的に薄すぎて自立できないため、断片化したり破損したりする傾向がある。埋め込み脆弱面１２に沿った分割は、高いサーマルバジェットで急速に発生するため、環状周辺領域１２ｂは、典型的には５０ミクロン以上であるキャリア基板２００に所望される厚さが得られるまで、スタック２１１を接合した状態に維持することを可能にする。
ｃ－ＳｉＣで作られたドナー基板１１１及びｐ－ＳｉＣで作られた補強フィルム２０の前述の例に戻ると、ｐ－ＳｉＣで作られたキャリア基板２００は、ドナー基板１１１の前面１１１ａに形成されてもよく、この面に、穴あき補強フィルム２０が設けられる。このために、ｐ－ＳｉＣを、９００℃～１５００℃の間に含まれる温度、例えば１０００℃で４時間、４００ミクロンの厚さを達成するように、熱ＣＶＤによって堆積させる。図３の黒い三角形は、このサーマルバジェットを表しており、これは、見て分かるように、第１のサーマルバジェット（ブリスタリング活性化バジェット）よりもはるかに高い。
埋め込み脆弱面１２に沿った分割は、堆積の開始後１時間未満で発生する。ステップｄ）の堆積のサーマルバジェットは、ここでも分割サーマルバジェットよりも高い。それにもかかわらず、スタック２１１は、埋め込み脆弱面１２のない周辺環状領域１２ｂが存在するため、完全に維持される。
最後に、本発明による製造方法は、スタック２１１を劈開して、一方では複合構造体１を形成し、他方ではドナー基板の残部１１１’を形成するステップｅ）を含む（図２ｅ）。
この劈開は、機械的又は化学的に達成することができる。例えば、ツール（例えば、ブレード又はベベル）の挿入を介して、スタック２１１の縁部に機械的応力を加えることにより、環状周辺領域１２ｂに亀裂を生じさせ、スタック２１１を劈開させることができる。或いは、ドナー基板１１１の縁部（環状周辺領域１２ｂの）の化学エッチングを単独で、又は機械的応力と併用して適用することによっても、ステップｅ）の劈開を得ることができる。
これは図２ｅに示されていないが、劈開ステップは、環状周辺領域１２ｂにおいて、厚さの不均一性を生成し、薄層１０の粗さを実質的に増加させる可能性があり、その理由は、前記薄層１０が周辺領域１２ｂにおいて必ずしも一体的に転写されないからである。これらの欠陥は、場合によっては、本方法の後続のステップｆ）で処理される。
本発明による製造方法は、薄層１０の自由表面を平滑化するために、及び／又は複合構造体１の縁部（薄層１０の縁部若しくはキャリア基板２００の縁部）の品質を改善するために、及び／又は複合構造体１の厚さの均一性を補正するために、複合構造体１に対して１つ又は複数の機械的及び／又は化学的及び／又は熱的処理を行うステップｆ）を含むことができる。
それ自体知られているように、劈開ステップｅ）の終了時に、複合構造体１の薄層１０の自由面１０ａは、少なくともその中央領域１２ａにおいて、５～１００ｎｍＲＭＳ（原子間力顕微鏡（ＡＦＭ）を用いて２０ミクロン×２０ミクロンの走査で測定）の表面粗さを有する。
次いで、ステップｆ）は、（２０×２０μｍのＡＦＭフィールドにおいて）０．５ｎｍＲＭＳ未満、又はさらには０．３ｎｍ未満の最終粗さを得るように、典型的には５０ｎｍ～１０００ｎｍ程度の材料の除去を伴う、薄層１０の自由面１０ａの化学機械研磨（ＣＭＰ）を含むことができる。ステップｆ）はまた、薄層１０の自由面１０ａの品質をさらに改善するために、化学的処理又はプラズマ処理（洗浄若しくはエッチング）、例えばＳＣ１／ＳＣ２洗浄（ＳＣ１は標準洗浄１の頭字語であり、ＳＣ２は標準洗浄２の頭字語である）及び／又はＨＦ洗浄（ＨＦはフッ化水素酸の頭字語である）、或いはＮ２、Ａｒ、ＣＦ４プラズマ中での処理などを含むことができる。
さらに、キャリア基板２００の裏面２００ｂの化学機械研磨（ＣＭＰ）及び／又は化学的処理（エッチング又は洗浄）及び／又は機械的処理（研削）を適用することができる。このような処理により、前記キャリア基板２００の厚さ均一性及びその裏面２００ｂの粗さを改善することが可能になる。少なくとも１つの金属電極が複合基板１の裏面２００ｂに存在する縦型部品の製造には、０．５ｎｍＲＭＳ（原子間力顕微鏡（ＡＦＭ）を用いて２０ミクロン×２０ミクロンのフィールドで測定）未満の粗さが望ましい。
キャリア基板２００の裏面２００ｂに適用されるこれらの処理は、任意選択で、劈開ステップ、ステップｅ）の直前に、すなわち複合構造体１の前面１０ａが露出される前に、その汚染を制限するように、特に化学的エッチング又は機械的ラッピング（若しくは機械的研削）などの汚染又は応力を誘発する処理中に適用することができることに留意されたい。
複合構造体１の縁部の研磨又は研削も、その円形輪郭及びそのベベルの形状をマイクロエレクトロニクス製造方法の要件に適合させることを目的として、場合によっては、このステップｆ）において行われる。
再び有利な一実施形態によると、ステップｆ）は、（例えば、複合構造体１の材料の性質に応じて、１０００℃～１９００℃の間に含まれる温度で）約１時間から数時間までの高温熱処理を含むことができる。このステップの目的は、薄層１０内及び／又は薄層１０上に依然として存在する構造欠陥又は表面欠陥を修復することによって、また適切な場合には、キャリア基板２００の結晶構造を変化させることによって、複合構造体１を安定させて、薄層１０上に部品を製造するのに必要なその後の高温熱処理、すなわちエピタキシャル成長、ドーパント活性化のアニール、堆積などの処理にこの構造体１を適合させることである。
本発明による方法は、複合構造体１の薄層１０上に追加の層をエピタキシャル成長させる追加のステップを含むことができる。このようなステップは、部品の製造に比較的大きな作用層の厚さ、すなわち、典型的には５～５０ミクロン程度の厚さが必要な場合に適用される。このエピタキシャル成長の条件は、任意選択で、ステップａ）の条件と同様であるように選択されてもよいが、好ましくは、温度は、複合構造体１の潜在的に不均一な材料の結果として（薄層１０及び追加の層で構成された組立体に対応する）作用層に誘発される応力を制限するように、より低く保たれる。
最後に、製造方法は、ドナー基板の残部１１１’を初期基板１１又はドナー基板１１１として再利用することを目的として、このドナー基板の残部を再調整するステップを含むことができる。このような再調整ステップは、面１１０’ａ（図２ｅ）を、その表面若しくは縁部を化学機械研磨することによって、及び／又はその機械的研削によって、及び／又はその乾式若しくは湿式化学エッチングによって、１回又は複数回処理することに基づく。ドナー層１１０の厚さは、ステップａ）で形成される場合、ドナー基板１１１の残部１１１’がドナー基板１１１として少なくとも２回再使用できるように規定されるのが好ましい。
本発明は、上述したような製造方法から得られる複合構造体１にも関する。複合構造体１は、電力用途に特に適している。高結晶品質のｃ－ＳｉＣで作られた薄層１０と、ｐ－ＳｉＣで作られた補強フィルム２０と、ｐ－ＳｉＣで作られたキャリア基板とを含む複合構造体、すなわち、例として上述したような構造は、縦型パワー部品の製造に非常に好ましい。
したがって、複合構造体１は、例えば、トランジスタ、ダイオード、又は当技術分野で知られている多くの製造技術のうちの１つを使用して製造された任意の高電圧及び／又は高周波部品などの、１つの（又は複数の）縦型パワー部品を含むことができる。本発明による複合構造体１は、前記技術と完全に適合する。
縦型パワー部品の場合、前記部品のすべて又は一部が薄層１０上及び／又は薄層１０内に形成され、金属電極がキャリア基板２００の裏面２００ｂに生成される。補強フィルム２０の穴あき領域２０’に存在する、薄層１０とキャリア基板２００との間の直接接触は、良好な垂直電気伝導及び効果的な熱伝導を確実にする。導電性は、フィルム２０の材料がどのようなものであっても保証され、これにより、前記材料の選択に関する選択肢が増え、機械的剛性のみが必須である。
また、対象とするパワー部品の横方向寸法は、１平方ミリメートル程度であり、これは、穴あき補強フィルム２０によって規定される特徴２０’及びグリッド線のサイズよりも著しく大きく、したがって、薄層１０とキャリア基板２００との間には、製造された各部品と垂直な垂直方向の電気的接触が常に存在することが想起されるであろう。グリッドの形状及び寸法は、場合によっては、複合構造体１上に製造されることが意図されている部品の設計及び分布に合わせて調整される。
例として与えられたＳｉＣベースの構造以外のタイプの複合構造体１も、もちろん、他の材料の組合せを使用して、本発明による製造方法で製造することができる。非限定的な例として、以下の薄い単結晶層（１０）／穴あき補強フィルム（２０）／キャリア基板（２００）のスタックを挙げることができる。
ＧａＮ／Ｓｉ／ダイヤモンド
ＧａＮ／Ｗ／ＳｉＣ
ＳｉＣ／ＳｉＯ２／ダイヤモンド
Ｓｉ／ＳｉＯ２／ダイヤモンド
Ｓｉ／ＳｉＯ２／ＳｉＣ
ダイヤモンド／Ｓｉ／ダイヤモンド。
ＧａＮ／Ｗ／ＳｉＣ
ＳｉＣ／ＳｉＯ２／ダイヤモンド
Ｓｉ／ＳｉＯ２／ダイヤモンド
Ｓｉ／ＳｉＯ２／ＳｉＣ
ダイヤモンド／Ｓｉ／ダイヤモンド。
もちろん、本発明は、記載された実施形態及び実施例に限定されず、特許請求の範囲によって定義されるような本発明の範囲から逸脱することなく、変形実施形態を実施することができる。
Claims (12)
- 単結晶半導体で作られた薄層（１０）を含む複合構造体（１）を製造するための方法であって、前記薄層がキャリア基板（２０）上に配置され、前記方法が、
ａ）前記単結晶半導体で構成されたドナー基板（１１１）を用意するステップと、
ｂ）前記基板（１１１）の環状周辺領域を除いて、注入条件下で、前記ドナー基板（１１１）に軽い種のイオンを注入して、埋め込み脆弱面（１２）を形成し、前記埋め込み脆弱面（１２）と前記ドナー基板（１１１）の前面（１１１ａ）との間に前記薄層（１０）の境界を定めるステップであり、
前記埋め込み脆弱面（１２）が、熱的に活性化されると、マイクロクラックに発展する傾向があるレンズ状マイクロキャビティを含み、
前記注入条件が、前記ドナー基板（１１１）の前記表面（１１１ａ）にブリスタリングを得るための第１のサーマルバジェット、及び前記埋め込み脆弱面（１２）に分割を得るための第２のサーマルバジェットを規定し、
前記ブリスタリングが、前記マイクロクラックに垂直な前記薄層（１０）の変形に対応し、前記分割が、前記埋め込み脆弱面（１２）における完全な分割に対応する、
ステップと、
ｃ）前記ドナー基板（１１１）上に補強フィルム（２０）を形成するステップであり、本ステップが前記第１のサーマルバジェットよりも低いサーマルバジェットを適用して行われ、前記補強フィルム（２０）が、
穴開けされ、前記前面（１１１ａ）の平面において、５％～３０％の間に含まれる被覆率を有するグリッドの形態をとり、前記前面（１１１ａ）の複数の領域をむき出しのままにし、これらの領域が、横方向寸法が５０ミクロン以下である特徴の形態をとり、
０．５ミクロン以上の厚さを有する、
ステップと、
ｄ）前面に前記補強フィルム（２０）が設けられている前記ドナー基板（１１１）の前記前面（１１１ａ）にキャリア基板（２００）を堆積させるステップであり、本ステップが、前記第１のサーマルバジェットよりも高いサーマルバジェットを適用して行われる、ステップと、
ｅ）劈開して、一方では前記複合構造体（１）を形成し、他方では前記ドナー基板の残部（１１１’）を形成するステップと、
を含む、方法。 - 前記ドナー基板（１１１）の前記環状周辺領域（１２ｂ）、すなわちステップｂ）においてイオンが注入されない前記領域が、１ｍｍ～２ｃｍの間に含まれる幅を有する、請求項１に記載の製造方法。
- ステップｄ）が、前記第２のサーマルバジェット以上のサーマルバジェットを適用して行われる、請求項１又は２に記載の製造方法。
- 前記ドナー基板（１１１）の前記単結晶半導体が、炭化ケイ素、ケイ素、ゲルマニウム、ＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、ダイヤモンド、及び酸化ガリウムから選択される、請求項１～３のいずれか一項に記載の製造方法。
- 前記補強フィルム（２０）が、タングステン、炭化ケイ素、ケイ素、窒化ケイ素、窒化ホウ素、酸化ケイ素、酸化アルミニウム、及び窒化アルミニウムから選択される材料を含む、請求項１～４のいずれか一項に記載の製造方法。
- ステップｃ）が、堆積、接合、フォトリソグラフィ、ナノインプリント、エッチング及び／又は薄化のうちの１つ若しくは複数のシーケンスを含む、請求項１～５のいずれか一項に記載の製造方法。
- 前記穴あき補強フィルム（２０）の前記厚さが０．５ミクロン～５ミクロンの間に含まれる、請求項１～６のいずれか一項に記載の製造方法。
- 前記キャリア基板（２００）が、単結晶又は多結晶構造を有し、炭化ケイ素、ケイ素、ダイヤモンド、窒化ガリウムなどのＩＩＩ－Ｖ又はＩＩＩ－Ｎ化合物、及び酸化ガリウムから選択される少なくとも１つの材料を含む、請求項１～７のいずれか一項に記載の製造方法。
- ステップｄ）の前記堆積の終了時に、前記キャリア基板（２００）が、５０ミクロン以上の厚さを有する、請求項１～８のいずれか一項に記載の製造方法。
- 前記薄層（１０）の自由表面を平滑化するために、及び／又は前記複合構造体（１）の縁部の品質を改善するために、及び／又は前記複合構造体（１）の厚さ均一性を補正するために、前記複合構造体（１）に対して１つ又は複数の機械的及び／又は化学的及び／又は熱的処理を行うステップｆ）を含む、請求項１～９のいずれか一項に記載の製造方法。
- 前記ドナー基板の前記残部（１１１’）をドナー基板として再利用することを目的として、前記ドナー基板の前記残部を再調整するステップを含む、請求項１～１０のいずれか一項に記載の製造方法。
- 請求項１～１１のいずれか一項に記載の製造方法から得られる複合構造体（１）であって、すべて又は一部が前記薄層（１０）上及び／又は前記薄層（１０）内に形成されたパワー部品を備え、前記キャリア基板（２００）の裏面に金属電極を備える、複合構造体（１）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2102921A FR3121281B1 (fr) | 2021-03-23 | 2021-03-23 | Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
| FR2102921 | 2021-03-23 | ||
| PCT/FR2022/050454 WO2022200712A1 (fr) | 2021-03-23 | 2022-03-14 | Procede de fabrication d'une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024510756A true JP2024510756A (ja) | 2024-03-11 |
Family
ID=75539650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023556888A Pending JP2024510756A (ja) | 2021-03-23 | 2022-03-14 | キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240112908A1 (ja) |
| EP (1) | EP4315396A1 (ja) |
| JP (1) | JP2024510756A (ja) |
| FR (1) | FR3121281B1 (ja) |
| TW (1) | TW202247252A (ja) |
| WO (1) | WO2022200712A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| FR2818010B1 (fr) * | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| US8436363B2 (en) * | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
-
2021
- 2021-03-23 FR FR2102921A patent/FR3121281B1/fr active Active
-
2022
- 2022-03-14 WO PCT/FR2022/050454 patent/WO2022200712A1/fr active Application Filing
- 2022-03-14 TW TW111109268A patent/TW202247252A/zh unknown
- 2022-03-14 JP JP2023556888A patent/JP2024510756A/ja active Pending
- 2022-03-14 EP EP22712984.8A patent/EP4315396A1/fr active Pending
- 2022-03-14 US US18/546,057 patent/US20240112908A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022200712A1 (fr) | 2022-09-29 |
| EP4315396A1 (fr) | 2024-02-07 |
| TW202247252A (zh) | 2022-12-01 |
| US20240112908A1 (en) | 2024-04-04 |
| FR3121281B1 (fr) | 2023-11-24 |
| FR3121281A1 (fr) | 2022-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3352198B1 (en) | Sic composite substrate and method for manufacturing same | |
| KR20080078679A (ko) | 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판 | |
| JP2017526190A (ja) | 高抵抗率シリコンオンインシュレータ基板の製造方法 | |
| US20230197435A1 (en) | Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic | |
| TWI242796B (en) | Substrate and manufacturing method therefor | |
| US7605055B2 (en) | Wafer with diamond layer | |
| US20230260841A1 (en) | Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic | |
| KR20220159960A (ko) | SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 | |
| US7695564B1 (en) | Thermal management substrate | |
| US20220270875A1 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic | |
| CN113544318B (zh) | 多晶金刚石自立基板的制造方法 | |
| WO2008031809A1 (en) | Process for making a gan substrate | |
| KR20240056832A (ko) | 다결정 탄화규소 지지 기판의 제조 방법 | |
| US20220415653A1 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate | |
| JP2024510756A (ja) | キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 | |
| EP1542275A1 (en) | A method for improving the quality of a heterostructure | |
| TW202205357A (zh) | 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上 | |
| US20230230868A1 (en) | Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate | |
| TW202301554A (zh) | 用於製作碳化矽基半導體結構及中間複合結構之方法 | |
| TW202331791A (zh) | 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法 | |
| CN118077032A (zh) | 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法 |