FR3121281A1 - Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support - Google Patents
Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support Download PDFInfo
- Publication number
- FR3121281A1 FR3121281A1 FR2102921A FR2102921A FR3121281A1 FR 3121281 A1 FR3121281 A1 FR 3121281A1 FR 2102921 A FR2102921 A FR 2102921A FR 2102921 A FR2102921 A FR 2102921A FR 3121281 A1 FR3121281 A1 FR 3121281A1
- Authority
- FR
- France
- Prior art keywords
- donor substrate
- thermal budget
- thin layer
- substrate
- composite structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 135
- 239000002131 composite material Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 40
- 230000005587 bubbling Effects 0.000 claims abstract description 28
- 230000008021 deposition Effects 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000002513 implantation Methods 0.000 claims abstract description 14
- 238000000926 separation method Methods 0.000 claims abstract description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 11
- 229910003460 diamond Inorganic materials 0.000 claims description 11
- 239000010432 diamond Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005336 cracking Methods 0.000 claims description 4
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000007725 thermal activation Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 79
- 239000010408 film Substances 0.000 description 34
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 238000011282 treatment Methods 0.000 description 7
- 238000004630 atomic force microscopy Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 206010040844 Skin exfoliation Diseases 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000010070 molecular adhesion Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L’invention concerne un procédé de fabrication d’une structure composite comprenant une couche mince en un matériau semi-conducteur monocristallin disposée sur un substrat support, le procédé comprenant: a) une étape de fourniture d’un substrat donneur composé du matériau semi-conducteur monocristallin, b) une étape d’implantation ionique d’espèces légères dans le substrat donneur, à l’exclusion d’une zone périphérique annulaire dudit substrat, pour former un plan fragile enterré délimitant la couche mince entre ledit plan fragile enterré et une face avant du substrat donneur, les conditions d’implantation définissant un premier budget thermique pour l’obtention d’un bullage sur la face avant du substrat donneur et un deuxième budget thermique pour l’obtention d’une fracture dans le plan fragile enterré, c) une étape de formation d’un film raidisseur sur le substrat donneur, opérée en appliquant un budget thermique inférieur au premier budget thermique, le film raidisseur étant ajouré sous forme d’un grillage avec un taux de couverture inférieur ou égal à 30%, et présentant une épaisseur supérieure ou égale à 0,5 micron, ledit film raidisseur ajouré laissant une pluralité de zones de la face avant nues, sous forme de motifs dont les dimensions latérales sont inférieures ou égales à 50 microns,d) une étape de dépôt d’un substrat support sur la face avant du substrat donneur munie du film raidisseur ajouré, opérée en appliquant un budget thermique supérieur au premier budget thermique, e) une étape de séparation, pour former d’une part la structure composite et d’autre part le reste du substrat donneur.
Figure à publier avec l’abrégé : Pas de figure
Description
DOMAINE DE L’INVENTION
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de fabrication d’une structure composite comprenant une couche mince en matériau semi-conducteur monocristallin disposée sur un substrat support : la couche mince peut par exemple être en carbure de silicium monocristallin et le substrat support en carbure de silicium poly-cristallin.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
Le carbure de silicium (SiC) est de plus en plus largement utilisé pour la fabrication de dispositifs de puissance innovants, répondant aux besoins de domaines montants de l'électronique, comme notamment les véhicules électriques.
En effet, les dispositifs de puissance et les systèmes intégrés d'alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures. Pour limiter encore les dimensions des dispositifs de puissance sur SiC, il est avantageux de fabriquer des composants verticaux plutôt que latéraux. Pour cela, une conduction électrique verticale, entre une électrode disposée en face avant de la structure SiC et une électrode disposée en face arrière, doit être autorisée par ladite structure.
Les substrats en SiC monocristallin destinés à l’industrie microélectronique restent néanmoins chers et difficiles à approvisionner en grande taille. Il est donc avantageux de recourir à des solutions de transfert de couches minces, pour élaborer des structures composites comprenant typiquement une couche mince en SiC monocristallin sur un substrat support plus bas coût. Une solution de transfert de couche mince bien connue est le procédé Smart CutTM, basé sur une implantation d’ions légers et sur un assemblage par collage direct. Un tel procédé permet par exemple de fabriquer une structure composite comprenant une couche mince en SiC monocristallin (c-SiC), prélevée d’un substrat donneur en c-SiC, en contact direct avec un substrat support en SiC poly-cristallin (p-SiC), et autorisant une conduction électrique verticale. Il reste néanmoins difficile de réaliser un collage direct par adhésion moléculaire de bonne qualité entre deux substrats c-SiC et p-SiC, car la gestion de la rugosité et de l’état de surface desdits substrats est complexe.
Le document US8436363 s’affranchit du collage par adhésion moléculaire en proposant un procédé de fabrication d’une structure composite comprenant une couche mince en c-SiC disposée sur un substrat support métallique dont le coefficient de dilatation thermique est apparié avec celui de la couche mince. Ce procédé de fabrication comprend les étapes suivantes :
- la formation d’un plan fragile enterré dans un substrat donneur de c-SiC, délimitant une couche mince entre ledit plan fragile enterré et une surface avant du substrat donneur,
- le dépôt d’une couche métallique, par exemple en tungstène ou en molybdène, sur la face avant du substrat donneur pour former le substrat support d’une épaisseur suffisante pour remplir le rôle de raidisseur,
- la fracture le long du plan fragile enterré, menant à la séparation entre, d’une part, la structure composite comprenant le substrat support métallique et la couche mince en c-SiC, et d’autre part, le reste du substrat donneur en c-SiC.
Un tel procédé de fabrication n’est cependant pas compatible lorsque le matériau formant le substrat support est du p-SiC requérant un dépôt à des températures supérieures à 1000°C, voire supérieures ou égales à 1200°C (températures habituelles pour la fabrication de p-SiC). En effet, à ces températures élevées, la cinétique de croissance des cavités et microfissures présentes dans le plan fragile enterré est plus rapide que la cinétique de croissance de la couche en p-SiC, et l’épaisseur requise pour un effet raidisseur n’est pas atteinte avant l’apparition du phénomène de bullage, lié à la déformation de la couche mince à l’aplomb des microfissures.
Bien que la problématique ait été décrite ci-dessus en référence à une structure composite en carbure de silicium, elle peut se poser pour tout type de matériau semi-conducteur dont il est envisagé de prélever une couche mince par la technique de fragilisation basée sur une implantation d’espèces légères, et pour lequel le budget thermique provoquant le bullage (cinétique de bullage) est inférieur au budget thermique requis pour le dépôt du substrat support.
Les budgets thermiques de bullage (« blistering » selon la terminologie anglo-saxonne) et de fracture (« splitting ») ont été largement étudiés pour de nombreux matériaux semi-conducteurs monocristallins tels que le silicium, le carbure de silicium, le germanium, les composés III-V, etc (voir par exemple, Aspar et al, « The generic nature of the Smart Cut® process for thin film transfer », Journal of Electronic Materials, vol. 30, n°7, Juillet 2001, ou Bedell et al, « Investigation of surface blistering of hydrogen implanted crystals », Journal of Applied Physics, Volume 90, n°3, Aout 2001). Il est connu que la cinétique de bullage et la cinétique de fracture dépendent des propriétés du plan fragile enterré, définies par la nature du matériau semi-conducteur et par les conditions d’implantation ionique appliquées au substrat donneur : en particulier, l’énergie d’implantation des espèces légères définit la profondeur du plan fragile enterré, et la dose implantée définit la quantité d’espèces aptes à former, développer des microcavités et à les mettre sous pression par activation thermique ; d’autres paramètres d’implantation, dont la température, vont également influencer les propriétés du plan fragile enterré et les cinétiques de bullage et de fracture associées.
Le bullage apparaît lorsqu’il n’y a pas un effet raidisseur suffisant sur la face libre du substrat donneur, la fracture est obtenue lorsqu’il y a un effet raidisseur suffisant sur cette face libre pour permettre aux microfissures de se rejoindre dans le plan fragile enterré, sans déformer la couche au-dessus, provoquant ainsi la séparation complète le long dudit plan fragile enterré.
Compte tenu de ces phénomènes physiques, il apparaît inconciliable de définir une couche mince (typiquement d’épaisseur inférieure à 1,5 micron) dans un substrat donneur (via un plan fragile enterré issu d’une implantation ionique d’espèces légères) et de former un substrat support par dépôt en appliquant un budget thermique supérieur au budget thermique de bullage.
OBJET DE L’INVENTION
La présente invention adresse le problème susmentionné. Elle concerne un procédé de fabrication d’une structure composite comprenant une couche mince en un matériau semi-conducteur monocristallin disposée sur un substrat support de plus faible qualité, la structure composite étant capable, en outre, de procurer une conduction électrique verticale entre la couche mince et le substrat support.
BREVE DESCRIPTION DE L’INVENTION
L’invention concerne un procédé de fabrication d’une structure composite comprenant une couche mince en un matériau semi-conducteur monocristallin disposée sur un substrat support, le procédé comprenant :
a) une étape de fourniture d’un substrat donneur composé du matériau semi-conducteur monocristallin,
b) une étape d’implantation ionique d’espèces légères dans le substrat donneur, à l’exclusion d’une zone périphérique annulaire dudit substrat, selon des conditions d’implantation, pour former un plan fragile enterré délimitant la couche mince entre le plan fragile enterré et une face avant du substrat donneur,
- le plan fragile enterré comprenant des microcavités lenticulaires aptes à se développer par activation thermique sous forme de microfissures,
- les conditions d’implantation définissant un premier budget thermique pour l’obtention d’un bullage sur la face avant du substrat donneur, et un deuxième budget thermique pour l’obtention d’une fracture dans le plan fragile enterré,
- le bullage correspondant à la déformation de la couche mince à l’aplomb des microfissures, et la fracture correspondant à une fissuration complète dans le plan fragile enterré,
c) une étape de formation d’un film raidisseur sur le substrat donneur, opérée en appliquant un budget thermique inférieur au premier budget thermique, le film raidisseur :
- étant ajouré sous forme d’un grillage, dans le plan de la face avant, avec un taux de couverture compris entre 5% et 30%, et laissant une pluralité de zones de la face avant nues, sous forme de motifs dont les dimensions latérales sont inférieures ou égales à 50 microns, et
- présentant une épaisseur supérieure ou égale à 0,5 micron,
d) une étape de dépôt d’un substrat support sur la face avant du substrat donneur munie du film raidisseur, opérée en appliquant un budget thermique supérieur au premier budget thermique,
e) une étape de séparation, pour former d’une part la structure composite et d’autre part le reste du substrat donneur.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
- la zone périphérique annulaire du substrat donneur, au niveau de laquelle l’implantation ionique de l’étape b) n’est pas réalisée, présente une largeur comprise entre 1mm et 2cm ;
- l’étape d) est opérée en appliquant un budget thermique supérieur ou égal au deuxième budget thermique ;
- le matériau semi-conducteur monocristallin du substrat donneur est choisi parmi le carbure de silicium, le silicium, le germanium, un composé III-V ou III-N, le diamant, l’oxyde de gallium ;
- le film raidisseur comprend un matériau choisi parmi le tungstène, le carbure de silicium, le silicium, le nitrure de silicium, le nitrure de bore, l’oxyde de silicium, l’oxyde d’aluminium, le nitrure d’aluminium ;
- l’étape c) comprend une ou plusieurs séquence(s) de dépôt, de collage, de photolithographie, de nano-impression, de gravure et/ou d’amincissement ;
- l’épaisseur du film raidisseur ajouré est comprise entre 0,5 micron et 5 microns ;
- le substrat support présente une structure monocristalline ou poly-cristalline, et comprend au moins un matériau choisi parmi le carbure de silicium, le silicium, le diamant, les composés III-V ou III-N comme le nitrure de gallium, l’oxyde de gallium ;
- à l’issue du dépôt de l’étape d), le substrat support présente une épaisseur supérieure ou égale à 50 microns ;
- le procédé de fabrication comprend une étape f) de traitement(s) mécanique(s) et/ou chimique(s) et/ou thermique(s) de la structure composite, pour lisser la surface libre de la couche mince et/ou pour améliorer la qualité des bords de la structure composite et/ou pour corriger l’uniformité d’épaisseur de la structure composite ;
- un (ou des) traitement(s) mécanique(s) ou chimique(s) de l’étape f) sont opérés avant l’étape e) de séparation pour améliorer la qualité des bords d’un empilement issu de l’étape d) et/ou pour corriger l’uniformité d’épaisseur du substrat support ;
- le procédé de fabrication comprend une étape de reconditionnement du reste du substrat donneur en vue d’une réutilisation en tant que substrat donneur.
L’invention concerne également une structure composite issue du procédé de fabrication tel que ci-dessus, comprenant un composant de puissance dont tout ou partie est formé sur et/ou dans la couche mince, et comprenant une électrode métallique sur une face arrière du substrat support.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :
Les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
DESCRIPTION DETAILLEE DE L’INVENTION
La présente invention concerne un procédé de fabrication d’une structure composite 1 comprenant une couche mince 10 en un matériau semi-conducteur monocristallin disposée sur un substrat support 200, telle que représentée sur la .
Le procédé comprend en premier lieu une étape a) de fourniture d’un substrat donneur 111 composé du matériau semi-conducteur monocristallin destiné à composer la couche mince 10. Ce matériau semi-conducteur monocristallin pourra être choisi parmi le carbure de silicium, le silicium, le germanium, un composé III-V ou III-N, le diamant, l’oxyde de gallium (Ga2O3) ou autres matériaux pour lesquels le prélèvement d’une couche mince présente un intérêt.
Le substrat donneur 111 se présente préférentiellement sous la forme d’une plaquette circulaire de diamètre 100mm, 150mm, 200mm voire 300mm ou même 450mm, et d’épaisseur comprise typiquement entre 300 et 800 microns. Il présente une face avant 111a et une face arrière 111b ( ). La rugosité de surface de la face avant 111a est avantageusement choisie inférieure à 1nm Ra, rugosité moyenne (« average roughness » selon la terminologie anglo-saxonne) mesurée par microscopie à force atomique (AFM) sur un scan de 20 microns x 20 microns.
Dans la suite du procédé, la couche mince 10 de la structure composite sera prélevée du substrat donneur 111 : ce dernier doit donc présenter les propriétés mécaniques, électriques et cristallographiques requises pour l’application visée.
Selon un mode de réalisation particulier, le substrat donneur 111 comprend un substrat initial 11 constitué du matériau semi-conducteur monocristallin et une couche donneuse 110 également formée par ce matériau, réalisée par croissance épitaxiale sur le substrat initial 11 ( ’). L’étape de croissance par épitaxie est effectuée de sorte que la couche donneuse 110 présente une densité de défauts cristallins inférieure à celle du substrat initial 11. La couche mince 10 sera, dans ce cas, prélevée dans la couche donneuse 110 : le substrat initial 11 ne nécessite donc pas un niveau de qualité aussi élevé que la couche donneuse 110.
A titre d’illustration de ce mode de réalisation particulier, le substrat initial 11 est en SiC monocristallin (c-SiC), de polytype 4H ou 6H, présentant une désorientation (“offcut”) inférieure ou égale à 4.0˚ par rapport à l’axe cristallographique <11-20> ± 0.5˚, et une densité de dislocations traversantes (« Micropipes ») inférieure ou égale à 5/cm2, voire inférieure à 1/cm2. Dopé de type N (azote), il présente une résistivité préférentiellement comprise entre 0.015 ohm.cm et 0.030 ohm.cm. On pourra choisir un substrat initial 11 présentant une faible densité de défauts de type dislocation du plan basal ou BPD (pour « basal plane dislocation » selon la terminologie anglo-saxonne), typiquement inférieure ou égale à 3000/cm2. Des substrats de c-SiC présentant des densités de BPD de l’ordre de 1500/cm2sont raisonnablement disponibles, ce qui facilite leur approvisionnement.
Les défauts étendus dans la couche mince 10 peuvent affecter les performances et la fiabilité des composants. La couche donneuse 110 en c-SiC est donc élaborée de manière à présenter une densité de défauts de type BPD inférieure ou égale à 1/cm2. Pour cela, la croissance par épitaxie de la couche donneuse 110 est effectuée à une température supérieure à 1200°C, préférentiellement comprise entre 1500°C et 1900°C. Les précurseurs utilisés sont le silane (SiH4), le propane (C3H8) ou l’éthylène (C2H4) ; le gaz porteur pourra être de l’hydrogène avec ou sans argon. Le faible taux de défauts BPD dans la couche donneuse 110 est obtenu en privilégiant la conversion des défauts BPD présents dans le substrat initial 11 en dislocations coins traversantes ou TED (pour « Threading Edge Dislocations »).
Revenant à la description générale du procédé de fabrication selon l’invention, celui-ci comprend une étape b) d’implantation ionique d’espèces légères dans le substrat donneur 111, jusqu’à une profondeur déterminée représentative de l’épaisseur de couche mince 10 souhaitée. Notons que la profondeur restera toujours inférieure à l’épaisseur de la couche donneuse 110, lorsque celle-ci est présente. Cette implantation génère un plan fragile enterré 12 qui délimite la couche mince 10 entre ledit plan fragile enterré 12 et une surface libre 111a du substrat donneur 111 ( ).
L’implantation ionique est effectuée de manière à former un plan fragile enterré 12 dans une zone centrale 12a du substrat donneur 111, et non dans une zone périphérique annulaire 12b. Pour cela, un masque disposé sur la face avant 111a, en vis-à-vis de la zone périphérique annulaire 12b est par exemple appliqué durant l’étape d’implantation ionique, de manière à éviter la pénétration des ions dans le substrat 111, au niveau de cette zone périphérique 12b.
Préférentiellement, la zone périphérique annulaire 12b présente une largeur comprise entre 1mm et 2cm ; en d’autres termes, le plan fragile enterré 12 est absent dans une zone périphérique annulaire 12b s’étendant depuis le bord du substrat donneur 111 jusqu’à une distance comprise entre 1mm et 2cm vers le centre dudit substrat 111. Nous reviendrons plus loin sur l’importance de cette zone périphérique annulaire 12b, dans laquelle le substrat donneur 111 ne comprend pas le plan fragile enterré 12.
Les espèces légères implantées sont préférentiellement de l’hydrogène, de l’hélium ou une co-implantation de ces deux espèces. Comme cela est bien connu en référence au procédé Smart CutTM, ces espèces légères vont former, autour de la profondeur déterminée, des microcavités distribuées dans une fine couche parallèle à la face avant 111a du substrat donneur 111, soit parallèle au plan (x,y) sur les figures. On appelle cette fine couche le plan fragile enterré 12, par souci de simplification.
L’énergie d’implantation des espèces légères est choisie de manière à atteindre la profondeur déterminée dans le substrat donneur 111. Typiquement, des ions hydrogène sont implantés à une énergie comprise entre 10 keV et 250 keV, et à une dose comprise entre 5E16/cm2 et 1E17/cm2, pour délimiter une couche mince 10 présentant une épaisseur comprise entre 100 à 1500 nm, cette épaisseur dépendant bien sûr de la nature du matériau semi-conducteur du substrat donneur 111.
Notons qu’une fine couche de protection pourra être déposée sur la face avant 111a du substrat donneur 111, préalablement à l’étape d’implantation ionique. Cette couche de protection peut être composée par un matériau tel que l’oxyde de silicium ou le nitrure de silicium par exemple, et pourra être retirée à l’issue de l’étape b).
Comme évoqué précédemment, le plan fragile enterré 12 comprend des microcavités lenticulaires aptes à se développer par activation thermique sous forme de microfissures. Dans le matériau semi-conducteur monocristallin choisi du substrat donneur 111, les conditions d’implantation définissent un premier budget thermique pour l’obtention d’un bullage sur la face avant 111a du substrat donneur 111 : ce premier budget thermique peut être atteint à différentes températures par différents temps de recuit provoquant l’apparition du bullage (cinétique de bullage). Les conditions d’implantation définissent également un deuxième budget thermique pour l’obtention d’une fracture dans le plan fragile enterré 12 : ce deuxième budget thermique peut être atteint à différentes températures par différents temps de recuit provoquant la propagation spontanée d’une fracture (cinétique de fracture). Rappelons que le bullage correspond à la déformation de la couche mince 10 à l’aplomb des microfissures, en l’absence d’effet raidisseur au niveau de la face avant 111a, et la fracture correspond à une fissuration complète dans le plan fragile enterré 12, en présence d’un effet raidisseur au niveau de la face avant 111a.
Comme cela a été rappelé dans l’introduction, les cinétiques de bullage et de fracture ont été largement étudiées, dans nombre de matériaux semi-conducteurs monocristallins, et ce pour différentes conditions d’implantation ionique. Il est donc à la portée de l’homme du métier de trouver les informations relatives au budget thermique de bullage et au budget thermique de fracture, ou de les déterminer dans un cas particulier de matériau semi-conducteur monocristallin et de conditions d’implantation ionique.
Le procédé de fabrication comprend ensuite une étape c) de formation d’un film raidisseur 20 sur la face avant 111a du substrat donneur 111 ( ). Cette étape est opérée en appliquant un budget thermique inférieur au premier budget thermique : l’objectif est ici de demeurer en-dessous du budget thermique susceptible de générer la déformation par bullage de la couche mince 10 ou sa délamination partielle, du fait de la croissance des microfissures dans le plan fragile enterré 12.
De plus, le film raidisseur 20 est ajouré, prenant la forme d’un grillage dans le plan de la face avant 111a, avec un taux de couverture inférieur ou égal à 30%, préférentiellement compris entre 5% et 30%. Du fait de sa forme de grillage, le film raidisseur ajouré 20 définit une pluralité de zones de la face avant 111a nues (zones ajourées du film raidisseur 20), sous forme de motifs 20’ dont les dimensions latérales sont inférieures ou égales à 50 microns. Les dimensions latérales sont les dimensions des motifs dans le plan (x,y) de la face avant 111a du substrat donneur 111. Au moins une dimension des motifs 20’ peut être inférieure ou égale à 20 microns, à 10 microns, voire à 5 microns, ou encore à 2 microns. Les motifs 20’ peuvent avoir une forme carrée, rectangulaire, triangulaire, circulaire ou autre forme polygonale. La largeur du grillage, dans le plan (x,y), c’est-à-dire la largeur des parois séparant les motifs 20’ définis par le film raidisseur 20, peut être comprise entre 5 microns et 50 microns.
Le film raidisseur 20 présente en outre une épaisseur supérieure ou égale à 0,5 micron, typiquement comprise entre 0,5 micron et 50 microns, préférentiellement comprise entre 0,5 micron et 5 microns.
Le rôle du film raidisseur ajouré 20 est de maintenir l’intégrité mécanique de la couche mince 10 lors de l’étape suivante d) de dépôt du substrat support 200, qui requiert un budget thermique supérieur au premier budget thermique de bullage, voire supérieur ou égale au deuxième budget thermique de fracture.
Un autre avantage du film raidisseur ajouré 20 est qu’il permet un contact direct entre la couche mince 10 et le substrat support 200 sur une surface supérieure à 70% de la surface de la couche mince 10. Cela est particulièrement intéressant pour établir une conduction électrique verticale dans la future structure composite 1 car le dépôt du substrat support 200 à hautes températures est très favorable à de bons états d’interface avec la couche mince 10. Le film raidisseur ajouré 20 n’a, quant à lui, pas besoin d’assurer une conduction électrique entre la couche mince 10 et le substrat support 200. Il peut donc comprendre une grande variété de matériaux, notamment choisis parmi le tungstène, le carbure de silicium, le silicium, le nitrure de silicium, le nitrure de bore, l’oxyde de silicium, l’oxyde d’aluminium, le nitrure d’aluminium, etc. La qualité cristalline du film raidisseur ajouré 20, ainsi que la qualité de son interface avec la couche utile 10 ne sont pas critiques, ce qui autorise la formation dudit film raidisseur 20 à des faibles budgets thermiques. On prendra néanmoins soin de choisir un matériau pour le film raidisseur 20 qui soit compatible avec les températures appliquées aux étapes suivantes du procédé (en particulier, à l’étape suivante d)), typiquement un matériau dont la température de fusion est supérieure aux températures impliquées dans lesdites étapes.
Pour former ledit film 20, l’étape c) comprend une ou plusieurs séquence(s) de dépôt, de collage, de photolithographie, de nano-impression, de gravure et/ou d’amincissement, ou toute autre technique permettant de constituer un film ajouré sous forme de grillage. Par exemple, le film raidisseur ajouré 20 peut être élaboré en mettant en œuvre le dépôt d’un film continu, puis une lithographie pour définir la forme de grillage, et enfin, une gravure au niveau des motifs 20’ pour créer les zones nues en face avant 111a du substrat donneur 111.
A titre d’exemple, dans le cas d’un substrat donneur 111 en c-SiC (et d’une couche donneuse 110 en c-SiC, si elle est présente) implanté en ions hydrogène à une énergie de 150 keV et une dose de 6x1016H+/cm2, le plan fragile enterré 12 se trouvant à environ 800nm de profondeur à l’exclusion d’une zone périphérique annulaire 12b de 5mm de largeur, la température de l’étape c) est choisie inférieure à 800°C, voire inférieure ou égale à 500°C. Dans cette gamme de températures, la cinétique de bullage est très lente (cf. ), et autorise la formation d’un film raidisseur 20 en carbure de silicium poly-cristallin de 2 microns d’épaisseur, élaboré par dépôt CVD thermique, par exemple autour de 700°C, pendant environ 2h. Le rond noir sur la représente ce budget thermique, lequel apparaît bien en-dessous du budget thermique de bullage.
Une étape classique de photolithographie et gravure permet ensuite de finaliser le film raidisseur ajouré 20 en SiC poly-cristallin, qui définit des motifs 20’ carrés de 25 microns de côté et un grillage de 4 microns. Le taux de recouvrement dudit grillage est de l’ordre de 25%.
Le procédé de fabrication selon l’invention comprend ensuite l’étape d) de dépôt du substrat support 200 sur la face avant 111a du substrat donneur 111 munie du film raidisseur ajouré 20 ( ). Le dépôt de l’étape d) est opéré en appliquant un budget thermique supérieur au premier budget thermique (à savoir, le budget thermique de bullage), voire supérieur ou égal au deuxième budget thermique (de fracture).
Les hautes températures privilégiées à l’étape d) favorisent la qualité structurelle du substrat support 200 et la qualité de son interface avec la couche mince 10. Le dépôt peut être effectué par toute technique connue, notamment relevant d’un dépôt chimique en phase vapeur (CVD), thermique ou assisté par plasma, ou d’un dépôt physique en phase vapeur (PVD).
A l’issue du dépôt de l’étape d), l’empilement 211 est formé et le substrat support 200 présente une épaisseur supérieure ou égale à 50 microns, voire supérieure ou égale à 200 microns ou encore à 300 microns.
Comme évoqué précédemment, le haut budget thermique appliqué lors de l’étape d) n’endommage pas de manière irrémédiable la couche mince 10 car le film raidisseur ajouré 20 assure le maintien mécanique de la couche mince 10, en limitant le phénomène de bullage et en empêchant toute exfoliation locale de la couche mince 10.
Selon la structure composite 1 visée, le substrat support 200 peut présenter une structure monocristalline ou poly-cristalline et comprendre au moins un matériau choisi parmi le carbure de silicium, le silicium, le diamant, les composés III-V ou III-N comme le nitrure de gallium, l’oxyde de gallium, etc.
Comme le dépôt de l’étape d) implique un budget thermique supérieur au premier budget thermique de bullage, voire supérieur ou égal au deuxième budget thermique de fracture, et que le film raidisseur 20 limite l’expansion des microfissures sous forme de cloques et empêche l’apparition d’exfoliations locales de la couche mince 10, les microfissures vont se rejoindre entre elles et se propager dans le plan fragile enterré 12, au cours de l’étape d).
Le fait que le plan fragile enterré 12 ne s’étende pas jusqu’aux bords du substrat donneur 111, du fait de l’exclusion d’une zone périphérique annulaire 12b, évite que la fracture, qui se propage dans le plan fragile enterré 12, ne provoque la séparation prématurée entre la structure composite 1 (couche mince 10, film raidisseur 20 et substrat support 200) et le reste 111’ du substrat donneur. En effet, en dessous d’une certaine épaisseur de substrat support 200, la structure composite 1 aurait tendance à se disloquer et à casser, car elle serait globalement trop fine pour être autoportée. La fracture le long du plan fragile enterré 12 apparaissant rapidement à hauts budgets thermiques, la zone périphérique annulaire 12b permet de maintenir l’empilement 211 joint, jusqu’à l’obtention de l’épaisseur souhaitée de substrat support 200, typiquement supérieure ou égale à 50 microns.
Reprenant l’exemple précité d’un substrat donneur 111 en c-SiC et d’un film raidisseur 20 en p-SiC, un substrat support 200 en p-SiC peut être formé sur la face avant 111a du substrat donneur 111 pourvue du film raidisseur ajouré 20. Pour cela, un dépôt CVD thermique de p-SiC est opéré à une température comprise entre 900°C et 1500°C, par exemple à 1000°C, pendant 4h, pour atteindre une épaisseur de 400 microns ; le triangle noir sur la représente ce budget thermique qui apparaît bien supérieur au premier budget thermique (cinétique de bullage).
La fracture le long du plan fragile enterré 12 apparaît moins d’une heure après le début du dépôt : le budget thermique du dépôt de l’étape d) est ici également supérieur au budget thermique de fracture. L’empilement 211 est néanmoins maintenu intégral du fait de la présence de la zone périphérique annulaire 12b, dépourvue de plan fragile enterré 12.
Enfin, le procédé de fabrication selon l’invention comprend une étape e) de séparation de l’empilement 211, pour former d’une part la structure composite 1 et d’autre part le reste 111’ du substrat donneur ( ).
Cette séparation peut être effectuée par voie mécanique ou chimique. L’application d’une contrainte mécanique au niveau des bords de l’empilement 211, par exemple par l’insertion d’un outil (par exemple, une lame ou une forme en biseau) peut provoquer la fissuration de la zone périphérique annulaire 12b et séparer l’empilement 211. Alternativement, une gravure chimique des bords du substrat donneur 111 (au niveau de la zone périphérique annulaire 12b), appliquée seule ou conjointement à une sollicitation mécanique, permet également d’obtenir la séparation de l’étape e).
Même si cela n’est pas illustré sur la , l’étape de séparation peut générer des non-uniformités d’épaisseur et des rugosités importantes de la couche mince 10, dans la zone périphérique annulaire 12b, car ladite couche mince 10 ne sera a priori pas intégralement transférée dans la zone périphérique 12b. Ces défauts pourront être traités dans une étape ultérieure f) du procédé.
Le procédé de fabrication selon l’invention peut comprendre une étape f) de traitement(s) mécanique(s) et/ou chimique(s) et/ou thermique(s) de la structure composite 1, pour lisser la surface libre de la couche mince 10 et/ou pour améliorer la qualité des bords de la structure composite 1 (bords de la couche mince 10 ou bords du substrat support 200) et/ou pour corriger l’uniformité d’épaisseur de la structure composite 1.
Comme cela est connu en soi, à l’issue de l’étape e) de séparation, la face libre 10a de la couche mince 10 de la structure composite 1 présente une rugosité de surface comprise entre 5 et 100 nm RMS (par mesure au microscope à force atomique (AFM), sur des scans de 20 microns x 20 microns), au moins dans sa zone centrale 12a.
L’étape f) peut alors comprendre un polissage mécano-chimique (CMP) de la face libre 10a de la couche mince 10, typiquement avec un retrait de matière de l’ordre de 50 nm à 1000 nm, de manière à obtenir une rugosité finale inférieure à 0,5 nm Rms (sur un champ AFM de 20x20µm), voire inférieure à 0,3 nm. L’étape f) peut également comprendre un traitement chimique ou plasma (nettoyage ou gravure), par exemple un nettoyage de type SC1/SC2 (Standard Clean 1, Standard Clean 2) et/ou HF (acide fluorhydrique), ou un plasma N2, Ar, CF4, etc, pour améliorer encore la qualité de la face libre 10a de la couche mince 10.
En outre, un polissage mécano-chimique (CMP) et/ou un traitement chimique (gravure ou nettoyage) et/ou un traitement mécanique (rectification) de la face arrière 200b du substrat support 200 peut être appliqué. Un tel traitement permet d’améliorer l’uniformité d’épaisseur dudit substrat support 200 ainsi que sa rugosité en face arrière 200b. Une rugosité inférieure à 0,5 nm RMS (par mesure au microscope à force atomique (AFM), sur des champs de 20 microns x 20 microns) est souhaitée pour élaborer des composants verticaux, pour lesquels au moins une électrode métallique sera présente sur la face arrière 200b du substrat composite 1.
Notons que ces traitements appliqués à la face arrière 200b du substrat support 200 pourraient optionnellement être opérés juste avant l’étape e) de séparation, c’est-à-dire avant que la face avant 10a de la structure composite 1 ne soit mise à nu, de manière à limiter sa contamination, notamment au cours de traitements polluants ou contraignants tels que la gravure chimique ou le rodage mécanique (ou rectification mécanique).
On pourra également réaliser, lors de cette étape f), un polissage ou une rectification des bords de la structure composite 1 pour rendre compatible la forme de son contour circulaire et de la tombée de bord avec les exigences des procédés de fabrication microélectronique.
Toujours selon un mode de réalisation avantageux, l’étape f) peut comprendre un traitement thermique à hautes températures (par exemple, une température comprise entre 1000°C et 1900°C, selon la nature des matériaux de la structure composite 1), pendant environ une heure et jusqu’à quelques heures. L’objectif de cette étape est de stabiliser la structure composite 1, en guérissant des défauts structurels ou de surface, encore présents dans et/ou sur la couche mince 10, et en faisant, le cas échéant, évoluer la configuration cristalline du substrat support 200, de sorte que la structure 1 soit compatible avec des traitements thermiques ultérieurs à hautes températures, requis pour la fabrication de composants sur la couche mince 10, tels que des épitaxies, des recuits d’activation de dopants, des dépôts, etc.
Le procédé selon l’invention peut comprendre une étape supplémentaire de croissance par épitaxie d’une couche additionnelle sur la couche mince 10 de la structure composite 1. Une telle étape est appliquée lorsqu’une épaisseur relativement importante de couche utile est nécessaire pour la fabrication de composants, typiquement, de l’ordre de 5 à 50 microns. Les conditions d’épitaxie peuvent éventuellement être choisies similaires à celles de l’étape a), préférentiellement à plus basse température de manière à limiter les contraintes induites dans la couche utile (correspondant à l’ensemble couche mince 10 et couche additionnelle) du fait des matériaux potentiellement hétérogènes de la structure composite 1.
Enfin, le procédé de fabrication peut comprendre une étape de reconditionnement du reste 111’ du substrat donneur en vue d’une réutilisation en tant que substrat initial 11 ou en tant que substrat donneur 111. Une telle étape de reconditionnement est basée sur un ou plusieurs traitements de la face 110’a ( ), par polissage mécano-chimique de surface ou de bords, et/ou par rectification mécanique, et/ou par gravure chimique sèche ou humide. Préférentiellement, l’épaisseur de la couche donneuse 110, lorsqu’elle est formée à l’étape a), est définie de sorte que le reste 111’ du substrat donneur 111 puisse être réutilisé au moins deux fois en tant que substrat donneur 111.
L’invention porte également sur une structure composite 1 issue du procédé de fabrication tel que décrit précédemment. La structure composite 1 s’adapte particulièrement aux applications de puissance : une structure composite comprenant une couche mince 10 en c-SiC de haute qualité cristalline, un film raidisseur 20 en p-SiC et un substrat support en p-SiC, telle que décrite en exemple précédemment, est très favorable pour l’élaboration de composants de puissance verticaux.
La structure composite 1 peut ainsi comprendre un (ou plusieurs) composant(s) de puissance vertical(aux), tel que par exemple un transistor, une diode ou tout composant hautes tensions et/ou hautes fréquences, dont les techniques d’élaboration appartiennent à l’état de l’art. La structure composite 1 selon l’invention est tout à fait compatible avec lesdites techniques.
Dans le cas d’un composant de puissance vertical, tout ou partie dudit composant est formé sur et/ou dans la couche mince 10, et une électrode métallique est élaborée sur la face arrière 200b du substrat support 200. Le contact direct entre la couche mince 10 et le substrat support 200, qui existe dans les zones ajourées 20’ du film raidisseur 20, assure une bonne conduction électrique verticale, ainsi qu’une conductivité thermique efficace. La conduction électrique est garantie quel que soit le matériau du film 20, ce qui ouvre de multiples possibilités pour la sélection dudit matériau, sur le critère essentiel de raidisseur mécanique.
Rappelons également que les dimensions latérales des composants de puissance visés sont de l’ordre du millimètre carré, ce qui est significativement plus grand que la taille des motifs 20’ et du grillage définis par le film raidisseur ajouré 20 : un contact électrique vertical existera donc toujours entre la couche mince 10 et le substrat support 200 à l’aplomb de chaque composant élaboré. La forme et les dimensions du grillage pourront être ajustés au design et à la répartition des composants destinés à être élaborés sur la structure composite 1.
D’autres types de structures composites 1 que la structure à base de SiC donnée en exemple, peuvent bien sûr être élaborées par le procédé de fabrication selon l’invention, à partir d’autres combinaisons de matériaux. A titre d’exemples non limitatifs, on peut citer les empilements couche mince (10) monocristalline / film raidisseur ajouré (20) / substrat support (200) suivants :
- GaN / Si / Diamant
- GaN / W / SiC
- SiC / SiO2 / Diamant
- Si /SiO2 / Diamant
- Si / SiO2 / SiC
- Diamant / Si / Diamant.
Bien entendu, l’invention n’est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l’invention tel que défini par les revendications.
Claims (12)
- Procédé de fabrication d’une structure composite (1) comprenant une couche mince (10) en un matériau semi-conducteur monocristallin disposée sur un substrat support (20), le procédé comprenant:
a)une étape de fourniture d’un substrat donneur (111) composé du matériau semi-conducteur monocristallin,
b )une étape d’implantation ionique d’espèces légères dans le substrat donneur (111), à l’exclusion d’une zone périphérique annulaire dudit substrat (111), selon des conditions d’implantation, pour former un plan fragile enterré (12) délimitant la couche mince (10) entre le plan fragile enterré (12) et une face avant (111a) du substrat donneur (111),
- le plan fragile enterré (12) comprenant des microcavités lenticulaires aptes à se développer par activation thermique sous forme de microfissures,
- les conditions d’implantation définissant un premier budget thermique pour l’obtention d’un bullage sur la face avant (111a) du substrat donneur (111), et un deuxième budget thermique pour l’obtention d’une fracture dans le plan fragile enterré (12),
- le bullage correspondant à la déformation de la couche mince (10) à l’aplomb des microfissures, et la fracture correspondant à une fissuration complète dans le plan fragile enterré (12),
c)une étape de formation d’un film raidisseur (20) sur le substrat donneur (111), opérée en appliquant un budget thermique inférieur au premier budget thermique, le film raidisseur (20) :
- étant ajouré sous forme d’un grillage, dans le plan de la face avant (111a), avec un taux de couverture compris entre 5% et 30%, et laissant une pluralité de zones de la face avant (111a) nues, sous forme de motifs dont les dimensions latérales sont inférieures ou égales à 50 microns, et
- présentant une épaisseur supérieure ou égale à 0,5 micron,
d)une étape de dépôt d’un substrat support (200) sur la face avant (111a) du substrat donneur (111) munie du film raidisseur (20), opérée en appliquant un budget thermique supérieur au premier budget thermique,
e)une étape de séparation, pour former d’une part la structure composite (1) et d’autre part le reste (111’) du substrat donneur. - Procédé de fabrication selon la revendication précédente, dans lequel la zone périphérique annulaire (12b) du substrat donneur (111), au niveau de laquelle l’implantation ionique de l’étape b) n’est pas réalisée, présente une largeur comprise entre 1mm et 2cm.
- Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape d) est opérée en appliquant un budget thermique supérieur ou égal au deuxième budget thermique.
- Procédé de fabrication selon l’une des revendications précédentes, le matériau semi-conducteur monocristallin du substrat donneur (111) est choisi parmi le carbure de silicium, le silicium, le germanium, un composé III-V ou III-N, le diamant, l’oxyde de gallium.
- Procédé de fabrication selon l’une des revendications précédentes, dans lequel le film raidisseur (20) comprend un matériau choisi parmi le tungstène, le carbure de silicium, le silicium, le nitrure de silicium, le nitrure de bore, l’oxyde de silicium, l’oxyde d’aluminium, le nitrure d’aluminium.
- Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape c) comprend une ou plusieurs séquence(s) de dépôt, de collage, de photolithographie, de nano-impression, de gravure et/ou d’amincissement.
- Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’épaisseur du film raidisseur ajouré (20) est comprise entre 0,5 micron et 5 microns.
- Procédé de fabrication selon l’une des revendications précédentes, dans lequel le substrat support (200) présente une structure monocristalline ou poly-cristalline, et comprend au moins un matériau choisi parmi le carbure de silicium, le silicium, le diamant, les composés III-V ou III-N comme le nitrure de gallium, l’oxyde de gallium.
- Procédé de fabrication selon l’une des revendications précédentes, dans lequel, à l’issue du dépôt de l’étape d), le substrat support (200) présente une épaisseur supérieure ou égale à 50 microns.
- Procédé de fabrication selon l’une des revendications précédentes, comprenant une étape f) de traitement(s) mécanique(s) et/ou chimique(s) et/ou thermique(s) de la structure composite (1), pour lisser la surface libre de la couche mince (10) et/ou pour améliorer la qualité des bords de la structure composite (1) et/ou pour corriger l’uniformité d’épaisseur de la structure composite (1).
- Procédé de fabrication selon l’une des revendications précédentes, comprenant une étape de reconditionnement du reste (111’) du substrat donneur en vue d’une réutilisation en tant que substrat donneur.
- Structure composite (1) issue du procédé de fabrication selon l’une des revendications précédentes, comprenant un composant de puissance dont tout ou partie est formé sur et/ou dans la couche mince (10), et comprenant une électrode métallique sur une face arrière du substrat support (200).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2102921A FR3121281B1 (fr) | 2021-03-23 | 2021-03-23 | Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
| EP22712984.8A EP4315396A1 (fr) | 2021-03-23 | 2022-03-14 | Procede de fabrication d'une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
| JP2023556888A JP2024510756A (ja) | 2021-03-23 | 2022-03-14 | キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 |
| TW111109268A TW202247252A (zh) | 2021-03-23 | 2022-03-14 | 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法 |
| US18/546,057 US20240112908A1 (en) | 2021-03-23 | 2022-03-14 | Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate |
| PCT/FR2022/050454 WO2022200712A1 (fr) | 2021-03-23 | 2022-03-14 | Procede de fabrication d'une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2102921A FR3121281B1 (fr) | 2021-03-23 | 2021-03-23 | Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
| FR2102921 | 2021-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3121281A1 true FR3121281A1 (fr) | 2022-09-30 |
| FR3121281B1 FR3121281B1 (fr) | 2023-11-24 |
Family
ID=75539650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2102921A Active FR3121281B1 (fr) | 2021-03-23 | 2021-03-23 | Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240112908A1 (fr) |
| EP (1) | EP4315396A1 (fr) |
| JP (1) | JP2024510756A (fr) |
| FR (1) | FR3121281B1 (fr) |
| TW (1) | TW202247252A (fr) |
| WO (1) | WO2022200712A1 (fr) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374564A (en) * | 1991-09-18 | 1994-12-20 | Commissariat A L'energie Atomique | Process for the production of thin semiconductor material films |
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US20040092087A1 (en) * | 2000-12-08 | 2004-05-13 | Bernard Aspar | Method for producing a thin film comprising introduction of gaseous species |
| US20120199845A1 (en) * | 2011-02-03 | 2012-08-09 | S.O.I.Tec Silicon On Insulator Technologies | Metallic carrier for layer transfer and methods for forming the same |
| WO2018149906A1 (fr) * | 2017-02-17 | 2018-08-23 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une étape d'implantation ionique |
-
2021
- 2021-03-23 FR FR2102921A patent/FR3121281B1/fr active Active
-
2022
- 2022-03-14 WO PCT/FR2022/050454 patent/WO2022200712A1/fr active Application Filing
- 2022-03-14 TW TW111109268A patent/TW202247252A/zh unknown
- 2022-03-14 EP EP22712984.8A patent/EP4315396A1/fr active Pending
- 2022-03-14 JP JP2023556888A patent/JP2024510756A/ja active Pending
- 2022-03-14 US US18/546,057 patent/US20240112908A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374564A (en) * | 1991-09-18 | 1994-12-20 | Commissariat A L'energie Atomique | Process for the production of thin semiconductor material films |
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US20040092087A1 (en) * | 2000-12-08 | 2004-05-13 | Bernard Aspar | Method for producing a thin film comprising introduction of gaseous species |
| US20120199845A1 (en) * | 2011-02-03 | 2012-08-09 | S.O.I.Tec Silicon On Insulator Technologies | Metallic carrier for layer transfer and methods for forming the same |
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| WO2018149906A1 (fr) * | 2017-02-17 | 2018-08-23 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une étape d'implantation ionique |
Non-Patent Citations (2)
| Title |
|---|
| ASPAR ET AL.: "The generic nature of the Smart Cut@ process for thin film transfer", JOURNAL OF ELECTRONIC MATERIALS, vol. 30, no. 7, July 2001 (2001-07-01) |
| BEDELL ET AL.: "Investigation of surface blistering of hydrogen implanted crystals", JOURNAL OF APPLIED PHYSICS, vol. 90, no. 3, August 2001 (2001-08-01), XP012053880, DOI: 10.1063/1.1380409 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3121281B1 (fr) | 2023-11-24 |
| WO2022200712A1 (fr) | 2022-09-29 |
| TW202247252A (zh) | 2022-12-01 |
| US20240112908A1 (en) | 2024-04-04 |
| JP2024510756A (ja) | 2024-03-11 |
| EP4315396A1 (fr) | 2024-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1344249B1 (fr) | Procédé de fabrication d'une structure empilée comprenant une couche mince adhérant à un substrat cible | |
| EP4128328B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP4128329B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR3103961A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP2538438A1 (fr) | Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire | |
| EP4008020B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin | |
| EP4066275B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP4315396A1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support | |
| FR3078822A1 (fr) | Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin | |
| FR2866982A1 (fr) | Procede de fabrication de composants electroniques | |
| EP4085478B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support | |
| WO2023052704A1 (fr) | Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin | |
| WO2023057699A1 (fr) | Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure | |
| FR3121275A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin | |
| WO2023057700A1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin | |
| EP4305664A1 (fr) | Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire | |
| FR3111232A1 (fr) | Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat | |
| FR3108439A1 (fr) | Procede de fabrication d’une structure empilee | |
| FR3120737A1 (fr) | Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20220930 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |