FR3120737A1 - Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire - Google Patents

Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire Download PDF

Info

Publication number
FR3120737A1
FR3120737A1 FR2102307A FR2102307A FR3120737A1 FR 3120737 A1 FR3120737 A1 FR 3120737A1 FR 2102307 A FR2102307 A FR 2102307A FR 2102307 A FR2102307 A FR 2102307A FR 3120737 A1 FR3120737 A1 FR 3120737A1
Authority
FR
France
Prior art keywords
layer
intermediate layer
silicon carbide
temporary substrate
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2102307A
Other languages
English (en)
Inventor
Hugo BIARD
Gweltaz Gaudin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2102307A priority Critical patent/FR3120737A1/fr
Priority to PCT/FR2022/050380 priority patent/WO2022189733A1/fr
Priority to JP2023545283A priority patent/JP2024509679A/ja
Priority to EP22712959.0A priority patent/EP4305660A1/fr
Priority to KR1020237034300A priority patent/KR20230153476A/ko
Priority to CN202280015305.2A priority patent/CN116868312A/zh
Priority to TW111107793A priority patent/TW202301555A/zh
Priority to US18/548,616 priority patent/US20240145294A1/en
Publication of FR3120737A1 publication Critical patent/FR3120737A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

L’invention concerne un procédé de fabrication d’une structure semi-conductrice, comprenant : a) une étape de fourniture d’un substrat temporaire en un matériau dont le coefficient de dilatation thermique est voisin de celui du carbure de silicium ; b) une étape de formation d’une couche intermédiaire en graphite, sur une face avant du substrat temporaire ; c) une étape de dépôt, sur la couche intermédiaire, d’une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, d) une étape de transfert d’une couche utile en carbure de silicium monocristallin sur la couche support, directement ou via une couche additionnelle, pour former une structure composite, ledit transfert mettant en œuvre un collage par adhésion moléculaire, e) une étape de formation d’une couche active sur la couche utile, f) une étape de démontage à une interface de ou dans la couche intermédiaire, pour former d’une part la structure semi-conductrice incluant la couche active, la couche utile et la couche support, et d’autre part le substrat temporaire. L’invention concerne également une structure composite obtenue à une étape intermédiaire du procédé. Figure à publier avec l’abrégé : Pas de figure

Description

PROCEDE DE FABRICATION D’UNE STRUCTURE SEMI-CONDUCTRICE A BASE DE CARBURE DE SILICIUM ET STRUCTURE COMPOSITE INTERMEDIAIRE
DOMAINE DE L’INVENTION
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de fabrication d’une structure semi-conductrice comprenant une couche active en carbure de silicium monocristallin de haute qualité comprenant ou destinée à accueillir des composants électroniques, ladite couche active étant disposée sur une couche support en carbure de silicium poly-cristallin. L’invention concerne également une structure composite intermédiaire obtenue au cours dudit procédé.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
L'intérêt pour le carbure de silicium (SiC) a considérablement augmenté au cours des dernières années, car ce matériau semi-conducteur peut accroître la capacité de traitement de l'énergie. Le SiC est de plus en plus largement utilisé pour la fabrication de dispositifs de puissance innovants, pour répondre aux besoins de domaines montants de l'électronique, comme notamment les véhicules électriques.
Les dispositifs de puissance et les systèmes intégrés d'alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures. Pour limiter encore les dimensions des dispositifs de puissance sur SiC, il est avantageux de fabriquer des composants verticaux plutôt que latéraux. Pour cela, une conduction électrique verticale, entre une électrode disposée en face avant de l’ensemble de composants et une électrode disposée en face arrière, doit être autorisée par ledit ensemble.
Les substrats massifs en SiC monocristallin destinés à l’industrie microélectronique restent néanmoins chers et difficiles à approvisionner en grande taille. De plus, lorsqu’il est élaboré sur un substrat massif, l’ensemble de composants électroniques nécessite souvent que le substrat soit aminci en face arrière, typiquement autour de 100 microns, pour diminuer la résistivité électrique verticale et/ou pour répondre à des spécifications d’encombrement et de miniaturisation.
Il est donc avantageux de recourir à des solutions de transfert de couches minces, pour élaborer des structures composites comprenant typiquement une couche mince en SiC monocristallin sur un substrat support plus bas coût, la couche mince étant utilisée pour former les composants électroniques. Une solution de transfert de couche mince bien connue est le procédé Smart CutTM, basé sur une implantation d’ions légers et sur un assemblage par collage direct. Un tel procédé permet par exemple de fabriquer une structure composite comprenant une couche mince en SiC monocristallin (c-SiC), prélevée d’un substrat donneur en c-SiC, en contact direct avec un substrat support en SiC poly-cristallin (p-SiC), et autorisant une conduction électrique verticale. Le substrat support, qui doit présenter une épaisseur suffisante pour être compatible avec la formation des composants, est finalement aminci pour obtenir l’ensemble de composants électroniques prêts à être intégrés. Même si ledit substrat support est de moindre qualité, les étapes d’amincissement et la perte de matière restent des contributeurs de coûts que l’on souhaiterait éliminer.
On connaît également le document US8436363, qui décrit un procédé de fabrication d’une structure composite comprenant une couche mince en c-SiC disposée sur un substrat support métallique dont le coefficient de dilatation thermique est apparié avec celui de la couche mince. Ce procédé de fabrication comprend les étapes suivantes :
- la formation d’un plan fragile enterré dans un substrat donneur de c-SiC, délimitant une couche mince entre ledit plan fragile enterré et une surface avant du substrat donneur,
- le dépôt d’une couche métallique, par exemple en tungstène ou en molybdène, sur la surface avant du substrat donneur pour former le substrat support d’une épaisseur suffisante pour remplir le rôle de raidisseur,
- la séparation le long du plan fragile enterré, pour former d’une part, la structure composite comprenant le substrat support métallique et la couche mince en c-SiC, et d’autre part, le reste du substrat donneur en c-SiC.
L’inconvénient de cette approche est qu’un substrat support métallique n’est pas toujours compatible avec les lignes de fabrication de composants électroniques. Il peut également être nécessaire d’amincir le substrat support, selon les applications.
OBJET DE L’INVENTION
La présente invention concerne une solution alternative à celles de l’état de la technique, et vise à remédier à tout ou partie des inconvénients précités. Elle concerne en particulier un procédé de fabrication d’une structure semi-conductrice pour des composants électroniques, avantageusement verticaux, élaborés sur et/ou dans une couche active en carbure de silicium monocristallin de haute qualité, laquelle est disposée sur une couche support en carbure de silicium poly-cristallin. L’invention concerne également une structure composite obtenue à une étape intermédiaire dudit procédé de fabrication.
BREVE DESCRIPTION DE L’INVENTION
L’invention concerne un procédé de fabrication d’une structure semi-conductrice, comprenant :
a) une étape de fourniture d’un substrat temporaire en un matériau dont le coefficient de dilatation thermique est compris entre 3,5.10-6/°C et 5.10-6/°C ;
b) une étape de formation d’une couche intermédiaire en graphite, sur une face avant du substrat temporaire ;
c) une étape de dépôt, sur la couche intermédiaire, d’une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns,
d) une étape de transfert d’une couche utile en carbure de silicium monocristallin sur la couche support, directement ou via une couche additionnelle, pour former une structure composite, ledit transfert mettant en œuvre un collage par adhésion moléculaire,
e) une étape de formation d’une couche active sur la couche utile,
f) une étape de démontage à une interface de la couche intermédiaire ou dans la couche intermédiaire, pour obtenir, d’une part la structure semi-conductrice incluant la couche active, la couche utile et la couche support, et d’autre part le substrat temporaire.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • la couche intermédiaire présente une épaisseur comprise entre 1 micron et 100 microns ;
  • le graphite de la couche intermédiaire présente une taille de grain comprise entre 1 micron et 50 microns ;
  • le graphite de la couche intermédiaire présente une porosité comprise entre 6 et 17% ;
  • le graphite de la couche intermédiaire présente un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C ;
  • à l’étape b), la couche intermédiaire est également formée sur un bord périphérique du substrat temporaire, et/ou une deuxième couche intermédiaire est formée sur une face arrière du substrat temporaire ;
  • à l’étape c), la couche support est également déposée sur la couche intermédiaire présente sur le bord périphérique du substrat temporaire et/ou directement sur le bord périphérique du substrat temporaire ;
  • l’étape d) de transfert comprend :
    • l’introduction d’espèces légères dans un substrat donneur en carbure de silicium monocristallin, pour former un plan fragile enterré définissant avec la face avant du substrat donneur, la couche utile,
    • l’assemblage de la face avant du substrat donneur sur la couche support, directement ou via une couche additionnelle, par collage par adhésion moléculaire,
    • la séparation le long du plan fragile enterré pour transférer la couche utile sur la couche support ;
  • la séparation s’opère lors d’un traitement thermique à une température comprise entre 800°C et 1200°C ;
  • l’étape e) comprend une croissance épitaxiale d’au moins une couche supplémentaire en carbure de silicium monocristallin dopé, sur la couche utile, ladite couche supplémentaire formant tout ou partie de la couche active ;
  • l’étape e) comprend un traitement thermique à une température supérieure ou égale à 1600°C, visant à opérer une activation de dopants dans la couche active ;
  • le procédé comprend une étape e’) d’élaboration de tout ou partie de composants électroniques sur et/ou dans la couche active, l’étape e’) étant intercalée entre l’étape e) et l’étape f) ;
  • une poignée démontable est assemblée sur la face libre de la couche active ou de tout ou partie des composants électroniques s’ils sont présents, préalablement à l’étape f) de démontage ;
  • le démontage de l’étape f) s’opère par la propagation d’une fissure à une interface de la couche intermédiaire ou dans la couche intermédiaire, suite à l’application d’une contrainte mécanique ;
  • le démontage de l’étape f) comprend une gravure chimique latérale de tout ou partie de la couche intermédiaire ;
  • le démontage de l’étape f) comprend un endommagement thermique du graphite de la couche intermédiaire ;
  • le procédé comprend une étape de recyclage du substrat temporaire issu de l’étape f) ;
  • l’étape c) comprend le dépôt, sur la deuxième couche intermédiaire présente sur la face arrière du substrat temporaire, d’une deuxième couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns,
  • l’étape d) comprend le transfert d’une deuxième couche utile en carbure de silicium monocristallin sur la deuxième couche support, directement ou via une couche additionnelle, ledit transfert mettant en œuvre un collage par adhésion moléculaire,
  • l’étape e) comprend la formation d’une deuxième couche active sur la deuxième couche utile,
  • l’étape f) comprend le démontage à une interface de la deuxième couche intermédiaire ou dans la deuxième couche intermédiaire, pour obtenir une autre structure semi-conductrice incluant la deuxième couche active, la deuxième couche utile et la deuxième couche support.
L’invention concerne également une structure composite comprenant :
- un substrat temporaire en un matériau dont le coefficient de dilatation thermique est voisin de celui du carbure de silicium,
- une couche intermédiaire en graphite, au moins disposée sur la face avant du substrat temporaire,
- une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, disposée sur la couche intermédiaire,
- une couche utile en carbure de silicium monocristallin, disposée sur la couche support.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • le substrat temporaire est en carbure de silicium monocristallin ou poly-cristallin ;
  • la couche utile présente une épaisseur comprise entre 100nm et 1500nm.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :
La présente un ensemble de composants électroniques élaboré selon un procédé de fabrication conforme à l’invention ;
Les figures 2a, 2b, 2c, 2d, 2e, 2e’ et 2f présentent des étapes d’un procédé de fabrication conforme à l’invention ;
Les figures 3a à 3d présentent des étapes d’un mode particulier de réalisation du procédé de fabrication conforme à l’invention ;
Les figures 4a à 4c présentent une étape d) de transfert du procédé de fabrication conforme à l’invention.
Les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
DESCRIPTION DETAILLEE DE L’INVENTION
La présente invention concerne un procédé de fabrication d’une structure semi-conductrice 100 ( ). Par structure semi-conductrice 100, on entend a minima un empilement de couches 4,3,2 destiné à accueillir une pluralité de composants microélectroniques ; on entend également l’empilement de couches 4,3,2 avec lesdits composants électroniques 40, issus d’une fabrication collective sur et/ou dans la couche active 4 maintenue sous forme d’une plaquette par une couche support 2, et prêts à subir les étapes de singularisation préalables à une mise en boitier.
Le procédé de fabrication s’applique avantageusement à des composants microélectroniques verticaux, qui nécessitent une conduction électrique verticale à travers la couche support 2, laquelle forme le support mécanique desdits composants 40.
Le procédé de fabrication comprend en premier lieu une étape a) de fourniture d’un substrat temporaire 1 en un matériau dont le coefficient de dilatation thermique est voisin de celui du carbure de silicium (SiC), à savoir compris entre 3,5.10-6/°C et 5.10-6/°C, présentant une face avant 1a, une face arrière 1b et un bord périphérique 1c ( ). Préférentiellement, le substrat temporaire 1 est donc en SiC poly-cristallin ou monocristallin de faible qualité cristalline, le rôle du substrat temporaire 1 étant essentiellement mécanique.
D’autres matériaux compatibles avec la contrainte de coefficient de dilatation thermique énoncée peuvent être utilisés. Il est également requis que ces matériaux soient compatibles avec des très hautes températures, à savoir jusqu’à environ 1850°C, compte tenu des traitements thermiques ultérieurement prévus dans le procédé.
Le procédé de fabrication comprend ensuite une étape b) de formation d’une couche intermédiaire 12 en graphite.
Avantageusement, certaines propriétés physiques du graphite, énoncées ci-après, sont choisies pour procurer un excellent germe pour le dépôt d’une couche en carbure de silicium poly-cristallin (p-SiC), appelée couche support 2 par la suite, et qui sera décrite en référence à l’étape c) du procédé. En particulier, le graphite présente une taille de grain comprise entre 1 micron et 50 microns, c’est-à-dire tombant dans le même ordre de grandeur que la taille de grain attendue pour la couche support 2, dans le plan des faces 1a,1b. La conductivité thermique de la couche support 2 est ainsi assurée, car les grains de ladite couche ne seront pas trop petits ; par ailleurs, même si la taille des grains est amenée à croitre durant le dépôt de la couche support 2, on reste dans une gamme de tailles maîtrisée, du fait de la gamme définie de tailles de grains du graphite, ce qui limite la rugosité au niveau de la surface libre de la couche support 2 déposée. La porosité du graphite est comprise entre 6 et 17%, plage restreinte qui permet de maitriser la rugosité de surface de la couche support 2 après son dépôt. Typiquement, on pourra ainsi limiter la rugosité de surface à moins de 1 micron RMS, voire à moins de 10nm RMS, de manière à réduire les traitements de lissage après le dépôt de la couche support 2. Le coefficient de dilatation thermique de la couche intermédiaire 12 est compris entre 4.10-6/°C et 5.10-6/°C de manière à être apparié au coefficient de dilatation thermique du carbure de silicium, pour limiter les contraintes mécaniques lors des traitements (décrits plus tard dans le procédé) impliquant de hautes températures.
Le substrat temporaire 1 muni de la couche intermédiaire 12 est compatible avec des températures pouvant aller jusqu’à 1450°C, lorsque l’atmosphère est contrôlée, c’est-à-dire sans oxygène. En effet, s’il est exposé à l’air, le graphite de la couche intermédiaire 12 commence à bruler dans une gamme de faibles températures, typiquement 400°C – 600°C. Protégé par une couche de protection l’encapsulant complètement, la couche intermédiaire 12 en graphite est compatible avec de très hautes températures, même au-delà de 1450°C.
Selon un mode particulier de réalisation du procédé, l’étape b) comprend également la formation de la couche intermédiaire 12 sur les bords périphériques 1c du substrat temporaire 1 ( ). L’étape b) peut également comprendre d’une deuxième couche intermédiaire 12’ en graphite, sur une face arrière 1b du substrat temporaire 1 ( , ), avec ou sans couche intermédiaire 12 sur les bords périphériques 1c.
Revenant à la description générale du procédé, une étape c) de dépôt, sur la couche intermédiaire 12, d’une couche support 2 en carbure de silicium poly-cristallin (p-SiC) est ensuite opérée ( ). Avantageusement, le dépôt de la couche support 2 est également réalisé sur les bords périphérique 1c du substrat temporaire 1, de manière à encapsuler et protéger la couche intermédiaire 12 pour les étapes subséquentes du procédé.
Le dépôt peut être réalisé par toute technique connue, notamment par dépôt chimique en phase vapeur (CVD), à une température de l’ordre de 1100°C à 1400°C. On peut citer par exemple, une technique de CVD thermique comme un dépôt à pression atmosphérique (APCVD pour « atmospheric pressure CVD) ou à basse pression (LPCVD pour « low pressure CVD »), les précurseurs pouvant être choisis parmi le methylsilane, le diméthyldichlorosilane ou encore le dichlorosilane + i-butane. Une technique de CVD assistée par plasma (PECVD pour « plasma enhanced CVD ») peut également être utilisée, avec par exemple du tétrachlorure de silicium et du méthane comme précurseurs ; préférentiellement, la fréquence de la source utilisée pour générer la décharge électrique créant le plasma est de l’ordre de 3,3MHz, et plus généralement comprise entre 10kHz et 100GHz.
Préalablement au dépôt, des séquences de nettoyages classiques pourront être appliquées au substrat temporaire 1 muni de la couche intermédiaire 12, pour éliminer tout ou partie de contaminants particulaires, métalliques ou organiques potentiellement présents sur ses faces libres 1a,1b.
La couche support 2 en p-SiC présente une épaisseur comprise entre 10 microns et 200 microns. Cette épaisseur est choisie en fonction des spécifications d’épaisseur attendues pour la structure semi-conductrice 100. La couche support 2 aura, dans cette structure 100, le rôle de substrat mécanique et devra potentiellement assurer une conduction électrique verticale. Pour garantir cette dernière propriété de conduction électrique (faible résistivité), la couche support 2 est avantageusement dopée de type n ou p selon le besoin.
Selon le mode particulier de réalisation énoncé précédemment, le dépôt de l’étape c) peut également être opéré sur la deuxième couche intermédiaire 12’, pour former une deuxième couche support 2’, et/ou sur le bord périphérique 1c du substrat temporaire 1, tel qu’illustré sur la . Le rôle de la deuxième couche support 2’, déposée en face arrière 1b du substrat temporaire 1 est de permettre la réalisation des étapes suivantes du procédé au niveau des deux faces 1a,1b dudit substrat 1.
En général, à l’issue du dépôt de la couche support 2 (et potentiellement de la deuxième couche support 2’), un traitement de surface est effectué pour améliorer la rugosité de surface de la couche support 2 et/ou la qualité des bords de la structure, en vue de l’étape suivante de transfert de couche mince.
Des techniques classiques de gravure chimique (humide ou sèche) et/ou de rectification mécanique et/ou de polissage mécano-chimique peuvent être mises en œuvre pour atteindre une rugosité de surface du p-SiC de l’ordre de 0,5 nm RMS, préférentiellement inférieure à 0,3nm RMS (mesure de rugosité par microscopie à force atomique – AFM, sur un scan de 20 microns x 20 microns par exemple). Les caractéristiques précitées du graphite de la couche intermédiaire 12 permettent néanmoins de limiter les traitements de surface à appliquer.
Puis, le procédé de fabrication selon l’invention comprend une étape d) de transfert d’une couche utile 3 en carbure de silicium monocristallin (c-SiC) directement sur la couche support 2 ou via une couche additionnelle, pour former une structure composite 10 ( ). Le transfert met en œuvre un collage par adhésion moléculaire, et par conséquent une interface de collage 5. La couche additionnelle peut être formée du côté de la couche utile 3 et/ou du côté de la couche support 2, pour favoriser ledit collage.
Avantageusement, et comme cela est connu en référence au procédé Smart CutTM, l’étape d) de transfert comprend :
- l’introduction d’espèces légères dans un substrat donneur 30 en carbure de silicium monocristallin, pour former un plan fragile enterré 31, définissant avec la face avant 30a du substrat donneur 30, la couche utile 3 ( ),
- l’assemblage de la face avant 30a du substrat donneur 30 sur la couche support 2, directement ou via une couche additionnelle, par collage par adhésion moléculaire, le long d’une interface de collage 5 ( ),
- la séparation le long du plan fragile enterré 31 pour transférer la couche utile 3 sur la couche support 2 ( ).
Les espèces légères sont préférentiellement de l’hydrogène, de l’hélium ou une co-implantation de ces deux espèces, et sont implantées à une profondeur déterminée dans le substrat donneur 30, cohérente avec l’épaisseur de la couche utile 3 visée ( ). Ces espèces légères vont former, autour de la profondeur déterminée, des microcavités distribuées dans une fine couche parallèle à la surface libre 30a du substrat donneur 30, soit parallèle au plan (x,y) sur les figures. On appelle cette fine couche le plan fragile enterré 31, par souci de simplification.
L’énergie d’implantation des espèces légères est choisie de manière à atteindre la profondeur déterminée. Par exemple, des ions hydrogène seront implantés à une énergie comprise entre 10 keV et 250 keV, et à une dose comprise entre 5E16/cm2 et 1E17/cm2, pour délimiter une couche utile 3 présentant une épaisseur de l’ordre de 100 à 1500 nm. Notons qu’une couche de protection pourra être déposée sur la face avant 30a du substrat donneur 30, préalablement à l’étape d’implantation ionique. Cette couche de protection peut être composée par un matériau tel que l’oxyde de silicium ou le nitrure de silicium par exemple. Elle peut être conservée pour l’étape suivante, ou retirée.
L’assemblage du substrat donneur 30 sur la couche support 2 s’opère au niveau de leurs faces avant/libre respectives et forme un empilement collé, le long de l’interface de collage 5 ( ). Comme cela est bien connu en soi, le collage par adhésion moléculaire ne nécessite pas une matière adhésive, des liaisons s’établissant à l’échelle atomique entre les surfaces assemblées. Plusieurs types de collage par adhésion moléculaire existent, qui diffèrent notamment par les conditions de température, de pression, d’atmosphère ou de traitements préalables à la mise en contact des surfaces. On peut citer le collage à température ambiante avec ou sans activation préalable par plasma des surfaces à assembler, le collage par diffusion atomique (« Atomic diffusion bonding » ou ADB selon la terminologie anglo-saxonne), le collage avec activation de surface (« Surface-activated bonding » ou SAB), etc.
L’étape d’assemblage peut comprendre, préalablement à la mise en contact des faces à assembler, des séquences classiques de nettoyages, d’activation de surface ou autres préparations de surface, susceptibles de favoriser la qualité de l’interface de collage 5 (faible défectivité, forte énergie d’adhésion).
Comme déjà évoqué, la face avant 30a du substrat donneur 30 et/ou la face libre de la couche support 2 pourra(ont) éventuellement comporter une couche additionnelle, par exemple métallique (tungstène, etc) ou semi-conductrice dopée (silicium, etc) pour favoriser la conduction électrique verticale, ou isolante (oxyde de silicium, nitrure de silicium, ...) pour des applications ne nécessitant pas une conduction électrique verticale. La couche additionnelle est susceptible de favoriser le collage par adhésion moléculaire, notamment en gommant une rugosité résiduelle ou des défauts de surface présents sur les faces à assembler. Elle pourra subir des traitements de planarisation ou de lissage, pour atteindre une rugosité inférieure à 1nm RMS, voire inférieure à 0,5nm RMS, favorable au collage.
La séparation le long du plan fragile enterré 31 s’opère habituellement par l’application d’un traitement thermique à une température comprise entre 800°C et 1200°C ( ). Un tel traitement thermique induit le développement des cavités et microfissures dans le plan fragile enterré 31, et leur mise sous pression par les espèces légères présentes sous forme gazeuse, jusqu’à la propagation d’une fracture le long dudit plan fragile 31. Alternativement ou conjointement, une sollicitation mécanique peut être appliquée à l’ensemble collé et en particulier au niveau du plan fragile enterré 31, de manière à propager ou aider à propager mécaniquement la fracture menant à la séparation. A l’issue de cette séparation, on obtient d’une part la structure composite 10 comprenant le substrat temporaire 1, la couche intermédiaire 12 en graphite, la couche support 2 en p-SiC et la couche utile 3 transférée en c-SiC, et d’autre part, le reste 30’ du substrat donneur. La couche utile 3 présente typiquement une épaisseur comprise entre 100nm et 1500nm. Le niveau et le type de dopage de la couche utile 3 est défini par le choix des propriétés du substrat donneur 30 ou peut être ajusté ultérieurement via les techniques connues de dopage de couches semi-conductrices.
La surface libre de la couche utile 3 est habituellement rugueuse après séparation : par exemple, elle présente une rugosité comprise entre 5nm et 100nm RMS (AFM, scan 20 microns x 20 microns). Des étapes de nettoyage et/ou de lissage peuvent être appliquées pour restaurer un bon état de surface (typiquement, une rugosité inférieure à quelques angströms RMS sur un scan de 20 microns x 20 microns par AFM).
Alternativement, la surface libre de la couche utile 3 peut rester rugueuse, telle que séparée, lorsque l’étape suivante du procédé tolère cette rugosité.
Dans le mode de réalisation particulier mettant en œuvre une deuxième couche intermédiaire 12’ et une deuxième couche support 2’ disposées sur la face arrière 1b du substrat temporaire 1, l’étape d) peut comprendre également le transfert d’une deuxième couche utile 3’ en c-SiC sur la deuxième couche support 2’, via une deuxième interface de collage 5’ ( ).
Le procédé de fabrication selon l’invention comprend ensuite une étape e) de formation d’une couche active 4 sur la couche utile 3 ( ).
Avantageusement, la couche active 4 est élaborée par croissance épitaxiale d’une couche supplémentaire en carbure de silicium monocristallin dopé, sur la couche utile 3. Cette croissance épitaxiale est réalisée dans la gamme de températures classiques, à savoir entre 1500°C et 1900°C et forme une couche supplémentaire d’une épaisseur de l’ordre de 1 micron à quelques dizaines de microns, selon les composants électroniques visés.
La présence d’une couche de protection sur les bords de la couche intermédiaire 12 en graphite, dans la structure composite 10, est requise pour que les traitements à très hautes températures précités n’endommagent pas le graphite. Comme évoqué précédemment, cette couche de protection pourra par exemple consister en une couche en carbure de silicium poly-cristallin (déposée, par exemple, en même temps que la couche support 2) ou amorphe.
Le procédé de fabrication selon l’invention peut en outre comprendre une étape e’) d’élaboration de tout ou partie de composants électroniques 40 sur et/ou dans la couche active 4 ( ’). Les composants électroniques 40 peuvent par exemple consister en des transistors ou autres composants à haute tension et/ou à haute fréquence.
Pour leur fabrication sur et/ou dans la couche active 4, des étapes classiques de nettoyage, dépôt, lithographie, implantation, gravure, planarisation et traitement thermique sont effectuées. En particulier, parmi les traitements thermiques évoqués, certains visent à activer des dopants introduits localement dans la couche active 4 (ou la couche utile 3), et sont typiquement réalisés à une température supérieure ou égale à 1600°C.
Notons que dans le mode de réalisation particulier mettant en œuvre une deuxième couche support 2’ en face arrière du substrat temporaire 1, l’étape e) peut également comprendre la formation d’une deuxième couche active sur la deuxième couche utile 3’ ; et l’étape e’) peut comprendre l’élaboration de tout ou partie de deuxièmes composants électroniques sur et/ou dans ladite deuxième couche active.

Enfin, le procédé de fabrication selon l’invention comprend une étape f) de démontage à une interface de la couche intermédiaire 12 et/ou dans la couche intermédiaire 12 pour former d’une part la structure semi-conductrice 100 incluant la couche active 4, la couche utile 3 et la couche support 2, et d’autre part le substrat temporaire 1 (figure 2f (i)), et potentiellement les composants électroniques 40 (figure 2f (ii)), si une étape e’ a été réalisée.
Plusieurs variantes de démontage, au niveau de la couche intermédiaire 12 (et potentiellement au niveau de la deuxième couche intermédiaire 12’, dans le mode particulier de réalisation) peuvent être implémentées pour cette étape.
Selon une première variante, l’étape f) comprend un démontage mécanique par propagation d’une fissure dans la couche intermédiaire 12, et/ou à l’interface entre la couche intermédiaire 12 et la couche support 2, et/ou encore entre la couche intermédiaire 12 et le substrat temporaire 1. La fissure se propage sensiblement parallèlement au plan de la couche intermédiaire 12, suite à l’application d’une contrainte mécanique. Par exemple, l’insertion d’un outil en biseau en vis-à-vis de la couche intermédiaire 12 permet d’amorcer et de propager une ouverture à une interface fragile : le graphite présentant une énergie de cohésion plus faible selon l’axe z, la fissuration va préférentiellement s’opérer dans la couche intermédiaire 12 ou à des interfaces, jusqu’à la complète séparation entre la structure semi-conductrice 100 et le substrat temporaire 1. Avantageusement, la couche protectrice présente sur les bords 1c du substrat temporaire 1 est retirée, par gravure sèche ou humide par exemple, pour favoriser l’amorce de la fissure dans le graphite.
Selon une deuxième variante, l’étape f) comprend un démontage chimique entre la structure semi-conductrice 100 et le substrat temporaire 1, par gravure chimique latérale. La couche de protection (p-SiC) se trouvant sur les bords périphériques 1c du substrat temporaire 1 (et en particulier sur les bords de la couche intermédiaire 12) dans la structure composite 10 doit être retirée chimiquement ou mécaniquement, pour permettre l’accès au graphite. Puis, la gravure chimique latérale de la couche intermédiaire 12 peut mettre en œuvre une solution à base d’acide nitrique et/ou d’acide sulfurique, par exemple une solution d’acide sulfurique concentré et de dichromate de potassium ou une solution d’acide sulfurique, d’acide nitrique et de chlorate de potassium. Une gravure chimique mettant en œuvre une solution alcaline (de type hydroxyde de potassium (KOH) ou hydroxyde de sodium (NaOH)) peut également être appliquée.
Bien sûr, on prendra soin de protéger la face libre et les bords de la couche active 4 et des composants électroniques 40 s’ils sont présents, et/ou de limiter le temps de mise en contact avec la solution de gravure, pour éviter de les endommager au cours de ce démontage chimique.
Selon une troisième variante, l’étape f) comprend un démontage mécanique par endommagement thermique du graphite composant la couche intermédiaire 12. Ici encore, il est requis de retirer la couche de protection présente au moins sur les bords du substrat temporaire 1 pour donner accès à la couche intermédiaire 12.
Le démontage par endommagement thermique peut s’opérer à une température comprise entre 600°C et 1000°C, en présence d’oxygène : le graphite de la couche intermédiaire 12 est alors brulé et s’effrite, séparant ainsi la structure semi-conductrice 100 du substrat temporaire 1.
Bien sûr, dans le cas où les composants électroniques 40 ont été élaborés lors de l’étape e’), cette variante de démontage ne peut être appliquée que si lesdits composants 40 sont compatibles avec la température appliquée.
Notons que les variantes précitées pourront éventuellement être combinées entre elles, selon toutes les combinaisons techniquement réalisables.
Quelle que soit la variante mise en œuvre, le démontage du substrat temporaire 1 peut laisser des résidus 12r de la couche intermédiaire 12, sur la face arrière 2b de la couche support 2 et/ou sur la face avant du substrat temporaire 1. Ces résidus pourront être éliminés par rectification mécanique, par polissage mécano-chimique, par gravure chimique et/ou par endommagement thermique.
Les techniques de polissage mécano-chimique ou de gravure chimique pourront également être mises en œuvre pour réduire la rugosité de la face arrière 2b de la couche support 2, si nécessaire, après élimination des résidus 12r.
Dans le mode de réalisation particulier précédemment évoqué, pour lequel une deuxième couche active est présente du côté de la face arrière 1b du substrat temporaire 1, l’étape f) de démontage du substrat temporaire 1 permet également de former une deuxième structure semi-conductrice incluant la deuxième couche active, la deuxième couche utile 3’ et la deuxième couche support 2’.
Si la structure semi-conductrice 100 doit être manipulée pendant et après le retrait du substrat temporaire 1, et que son épaisseur totale est insuffisante pour son maintien mécanique lors de cette manipulation, il est envisageable d’utiliser une poignée démontable : cette dernière est disposée sur la couche active 4 ou sur les composants 40, et temporairement solidaire de ceux-ci, pour effectuer la manipulation jusqu’à l’étape de singularisation par exemple.
La structure semi-conductrice 100 obtenue à l’issue du procédé de fabrication selon l’invention comprend une couche active 4 finalisée avantageusement avec des composants électroniques 40 et disposée sur une couche support 2 présentant l’épaisseur visée pour l’application. Aucun amincissement mécanique impliquant une perte importante de matière n’est requis. La couche support 2 est en p-SiC de bonne qualité (car déposé à relativement hautes températures) mais à faible coût comparé à un substrat massif de SiC monocristallin ou poly-cristallin qui aurait dû être aminci significativement avant singularisation des composants 40. Le substrat temporaire 1, après démontage, est récupéré pour être recyclé, ce qui constitue également un avantage économique.
La couche intermédiaire 12 en graphite permet un démontage simple de la structure composite 10 après que la couche active 4 (et préférentiellement tout ou partie des composants) ait été formée, tout en assurant une stabilité mécanique à la structure composite 10 durant les traitements thermiques à très hautes températures appliqués pour l’élaboration de la couche active 4.
Le choix des caractéristiques physiques de la couche intermédiaire 12 en graphite (taille de grain, porosité, coefficient de dilatation thermique) assure la formation d’une couche support 2 permettant l’obtention d’une structure composite 10 robuste et de qualité, et permettant l’obtention d’une structure semi-conductrice 100 fiable et performante. La performance des composants 40 vient notamment du fait que la structure composite 10 autorise des traitements à très hautes températures pour la formation de la couche active 4.
L’invention concerne également une structure composite 10, décrite précédemment en référence au procédé de fabrication, et correspondant à une structure intermédiaire obtenue au cours dudit procédé (figures 2d, 3d).
La structure composite 10 comprend :
- un substrat temporaire 1 en un matériau dont le coefficient de dilatation thermique est voisin de celui du carbure de silicium,
- une couche intermédiaire 12 en graphite, au moins disposée sur la face avant 1a du substrat temporaire 1,
- une couche support 2 en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, disposée sur la couche intermédiaire 12,
- une couche utile 3 en carbure de silicium monocristallin, disposée sur la couche support 2.
Préférentiellement, le graphite de la couche intermédiaire 12 présente une taille de grain comprise entre 1 micron et 50 microns, une porosité comprise entre 6 et 17%, et/ou un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C. Les avantages liés à ces caractéristiques ont été précédemment énoncés.
Préférentiellement, la couche utile 3 présente une épaisseur comprise entre 100 nm et 1500 nm. La couche intermédiaire 12 présente une épaisseur comprise entre 1 micron et 100 microns, ou entre 10 microns et 100 microns ; le substrat temporaire 1 une épaisseur comprise entre 300 microns et 800 microns.
Pour les applications pour composants microélectroniques verticaux, la couche support 2 présente avantageusement une bonne conductivité électrique, soit entre 0,015 et 0,03 ohm.cm, une haute conductivité thermique, soit supérieure ou égale à 200 W.m- 1.K-1et un coefficient de dilatation thermique similaire à celui de la couche utile 3, soit typiquement entre 3,8.10-6/°C et 4,2.10-6/°C à température ambiante.
La couche intermédiaire 12 et/ou le substrat temporaire 1 peuvent avantageusement présenter une conductibilité thermique comprise entre 5 W.m- 1.K-1et 500 W.m-1.K-1, de manière à assurer une température homogène sur le substrat temporaire 1 au cours des étapes de traitements thermiques à très hautes températures du procédé de fabrication. Cela améliore notamment l’uniformité des couches déposées et la reproductibilité des propriétés physiques des couches et composants élaborés.
Enfin, comme cela a été décrit en référence au procédé de fabrication selon l’invention, la structure composite 10 peut être « double face », c’est-à-dire comporter :
- une deuxième couche intermédiaire 12’ en graphite, disposée sur la face arrière 1b du substrat temporaire 1,
- une deuxième couche support 2’ en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, disposée sur la deuxième couche intermédiaire 12, - une deuxième couche utile 3’ en carbure de silicium monocristallin, disposée sur la deuxième couche support 2’ ( ).
Une telle structure composite 10 autorise la formation de deux couches actives 40, sur la première 3 et la deuxième 3’ couche utile, et à l’issue du procédé de fabrication selon l’invention, l’obtention de deux structures semi-conductrices 100, à partir d’un seul substrat temporaire 1.
Bien entendu, l’invention n’est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l’invention tel que défini par les revendications.

Claims (16)

  1. Procédé de fabrication d’une structure semi-conductrice (100), comprenant :
    a)une étape de fourniture d’un substrat temporaire (1) en un matériau dont le coefficient de dilatation thermique est compris entre 3,5.10-6/°C et 5.10-6/°C ;
    b)une étape de formation d’une couche intermédiaire (12) en graphite, sur une face avant (1a) du substrat temporaire (1) ;
    c )une étape de dépôt, sur la couche intermédiaire (12), d’une couche support (2) en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns,
    d )une étape de transfert d’une couche utile (3) en carbure de silicium monocristallin sur la couche support (2), directement ou via une couche additionnelle, pour former une structure composite (10), ledit transfert mettant en œuvre un collage par adhésion moléculaire,
    e )une étape de formation d’une couche active (4) sur la couche utile (3),
    f )une étape de démontage à une interface de la couche intermédiaire (12) ou dans la couche intermédiaire (12), pour obtenir, d’une part la structure semi-conductrice (100) incluant la couche active (4), la couche utile (3) et la couche support (2), et d’autre part le substrat temporaire (1).
  2. Procédé de fabrication selon la revendication précédente, dans lequel la couche intermédiaire (12) présente une épaisseur comprise entre 1 micron et 100 microns.
  3. Procédé de fabrication selon l’une des revendications précédentes, dans lequel le graphite de la couche intermédiaire (12) présente une taille de grain comprise entre 1 micron et 50 microns.
  4. Procédé de fabrication selon l’une des revendications précédentes, dans lequel le graphite de la couche intermédiaire (12) présente une porosité comprise entre 6 et 17%.
  5. Procédé de fabrication selon l’une des revendications précédentes, dans lequel le graphite de la couche intermédiaire (12) présente un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C.
  6. Procédé de fabrication selon l’une des revendications précédentes, dans lequel, à l’étape b), la couche intermédiaire (12) est également formée sur un bord périphérique (1c) du substrat temporaire (1), et/ou
    une deuxième couche intermédiaire (12’) est formée sur une face arrière (1b) du substrat temporaire (1).
  7. Procédé de fabrication selon l’une des revendications précédentes, dans lequel, à l’étape c), la couche support (2) est également déposée sur une couche intermédiaire (12) présente sur le bord périphérique (1c) du substrat temporaire (1) et/ou directement sur le bord périphérique (1c) du substrat temporaire (1).
  8. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape d) de transfert comprend :
    - l’introduction d’espèces légères dans un substrat donneur (30) en carbure de silicium monocristallin, pour former un plan fragile enterré (31) définissant avec la face avant (30a) du substrat donneur (30), la couche utile (3),
    - l’assemblage de la face avant (30a) du substrat donneur (30) sur la couche support (2), directement ou via une couche additionnelle, par collage par adhésion moléculaire,
    - la séparation le long du plan fragile enterré (31) pour transférer la couche utile (3) sur la couche support (2).
  9. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape e) comprend une croissance épitaxiale d’au moins une couche supplémentaire en carbure de silicium monocristallin dopé, sur la couche utile (3), ladite couche supplémentaire formant tout ou partie de la couche active (4).
  10. Procédé de fabrication selon la revendication précédente, dans lequel l’étape e) comprend un traitement thermique à une température supérieure ou égale à 1600°C, visant à opérer une activation de dopants dans la couche active (4).
  11. Procédé de fabrication selon l’une des revendications précédentes, comprenant une étape e’) d’élaboration de tout ou partie de composants électroniques (40) sur et/ou dans la couche active (4), l’étape e’) étant intercalée entre l’étape e) et l’étape f).
  12. Procédé de fabrication selon l’une des revendications précédentes, dans lequel une poignée démontable est assemblée sur la face libre de la couche active (4) ou de tout ou partie de composants électroniques (40) s’ils sont présents, préalablement à l’étape f) de démontage.
  13. Procédé de fabrication selon l’une des revendications précédentes, dans lequel :
    - le démontage de l’étape f) s’opère par la propagation d’une fissure à une interface de la couche intermédiaire (12) ou dans la couche intermédiaire (12), suite à l’application d’une contrainte mécanique, et/ou
    - le démontage de l’étape f) comprend une gravure chimique latérale de tout ou partie de la couche intermédiaire (12), et/ou
    - le démontage de l’étape f) comprend un endommagement thermique du graphite de la couche intermédiaire (12).
  14. Procédé de fabrication selon la revendication 6, dans lequel :
    - l’étape c) comprend le dépôt, sur la deuxième couche intermédiaire (12’) présente sur la face arrière (1b) du substrat temporaire (1), d’une deuxième couche support (2’) en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns,
    - l’étape d) comprend le transfert d’une deuxième couche utile (3’) en carbure de silicium monocristallin sur la deuxième couche support (2’), directement ou via une couche additionnelle, ledit transfert mettant en œuvre un collage par adhésion moléculaire,
    - l’étape e) comprend la formation d’une deuxième couche active sur la deuxième couche utile (3’), et
    - l’étape f) comprend le démontage à une interface de la deuxième couche intermédiaire (12’) ou dans la deuxième couche intermédiaire (12’), pour obtenir une autre structure semi-conductrice (100) incluant la deuxième couche active, la deuxième couche utile (3’) et la deuxième couche support (2’).
  15. Structure composite (10) comprenant :
    - un substrat temporaire (1) en un matériau dont le coefficient de dilatation thermique est voisin de celui du carbure de silicium,
    - une couche intermédiaire (12) en graphite, au moins disposée sur la face avant du substrat temporaire (1),
    - une couche support (2) en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, disposée sur la couche intermédiaire (12),
    - une couche utile (3) en carbure de silicium monocristallin, disposée sur la couche support (2).
  16. Structure composite (10) selon la revendication précédente, dans laquelle le substrat temporaire (1) est en carbure de silicium monocristallin ou poly-cristallin, et la couche utile (3) présente une épaisseur comprise entre 100 nm et 1500 nm.
FR2102307A 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire Pending FR3120737A1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR2102307A FR3120737A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
PCT/FR2022/050380 WO2022189733A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
JP2023545283A JP2024509679A (ja) 2021-03-09 2022-03-03 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
EP22712959.0A EP4305660A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
KR1020237034300A KR20230153476A (ko) 2021-03-09 2022-03-03 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 제조 방법
CN202280015305.2A CN116868312A (zh) 2021-03-09 2022-03-03 制造碳化硅基半导体结构和中间复合结构的方法
TW111107793A TW202301555A (zh) 2021-03-09 2022-03-03 用於製作碳化矽基半導性結構及中間複合結構之方法
US18/548,616 US20240145294A1 (en) 2021-03-09 2022-03-03 Method for manufacturing a silicon-carbide-based semiconductor structure and intermediate composite structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2102307A FR3120737A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR2102307 2021-03-09

Publications (1)

Publication Number Publication Date
FR3120737A1 true FR3120737A1 (fr) 2022-09-16

Family

ID=75439062

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2102307A Pending FR3120737A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Country Status (8)

Country Link
US (1) US20240145294A1 (fr)
EP (1) EP4305660A1 (fr)
JP (1) JP2024509679A (fr)
KR (1) KR20230153476A (fr)
CN (1) CN116868312A (fr)
FR (1) FR3120737A1 (fr)
TW (1) TW202301555A (fr)
WO (1) WO2022189733A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP2016018890A (ja) * 2014-07-08 2016-02-01 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
US20190081143A1 (en) * 2016-03-24 2019-03-14 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device Having Graphene Material
US20200331816A1 (en) * 2017-12-27 2020-10-22 Applied Materials, Inc. Process for manufacturing a silicon carbide coated body

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP2016018890A (ja) * 2014-07-08 2016-02-01 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
US20190081143A1 (en) * 2016-03-24 2019-03-14 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device Having Graphene Material
US20200331816A1 (en) * 2017-12-27 2020-10-22 Applied Materials, Inc. Process for manufacturing a silicon carbide coated body

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence
WO2024121504A1 (fr) * 2022-12-05 2024-06-13 Soitec Procédé de fabrication d'un substrat pour un dispositif électronique de puissance ou radiofréquence

Also Published As

Publication number Publication date
CN116868312A (zh) 2023-10-10
JP2024509679A (ja) 2024-03-05
KR20230153476A (ko) 2023-11-06
TW202301555A (zh) 2023-01-01
EP4305660A1 (fr) 2024-01-17
WO2022189733A1 (fr) 2022-09-15
US20240145294A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
WO2001093325A1 (fr) Substrat fragilise et procede de fabrication d'un tel substrat
EP2538438B1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
EP1922752A1 (fr) Procede de report d'une couche mince sur un support
FR2978605A1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
EP2332171B1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
EP4305660A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4162522B1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d'une couche utile a partir dudit substrat
FR3120736A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR2866982A1 (fr) Procede de fabrication de composants electroniques
EP2979296A1 (fr) Procede de fabrication d'une structure composite
EP3753047B1 (fr) Structure démontable et procédé de démontage utilisant ladite structure
WO2024184336A1 (fr) Procede de fabrication d'une structure comprenant une pluralite de cavites enterrees
WO2023057699A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
WO2021191527A1 (fr) Procede de fabrication d'une structure empilee
FR3116943A1 (fr) Substrat donneur pour le transfert d’une couche mince et procede de transfert associe
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
WO2023057700A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
WO2023052704A1 (fr) Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
EP4091197A1 (fr) Procédé de fabrication d'un capteur d'image
FR3117666A1 (fr) Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats
FR2929444A1 (fr) Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220916

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4