FR3120736A1 - Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire - Google Patents

Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire Download PDF

Info

Publication number
FR3120736A1
FR3120736A1 FR2102306A FR2102306A FR3120736A1 FR 3120736 A1 FR3120736 A1 FR 3120736A1 FR 2102306 A FR2102306 A FR 2102306A FR 2102306 A FR2102306 A FR 2102306A FR 3120736 A1 FR3120736 A1 FR 3120736A1
Authority
FR
France
Prior art keywords
layer
substrate
microns
temporary substrate
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2102306A
Other languages
English (en)
Other versions
FR3120736B1 (fr
Inventor
Gweltaz Gaudin
Christophe Maleville
Ionut Radu
Hugo BIARD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2102306A priority Critical patent/FR3120736B1/fr
Priority to TW111107422A priority patent/TW202301554A/zh
Priority to EP22712958.2A priority patent/EP4305664A1/fr
Priority to US18/550,044 priority patent/US20240170284A1/en
Priority to CN202280020271.6A priority patent/CN117083705A/zh
Priority to KR1020237034319A priority patent/KR20230153478A/ko
Priority to PCT/FR2022/050379 priority patent/WO2022189732A1/fr
Priority to JP2023545282A priority patent/JP2024509678A/ja
Publication of FR3120736A1 publication Critical patent/FR3120736A1/fr
Application granted granted Critical
Publication of FR3120736B1 publication Critical patent/FR3120736B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

L’invention concerne un procédé de fabrication d’une structure semi-conductrice, comprenant : a) une étape de fourniture d’un substrat temporaire en graphite présentant une taille de grain comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C ; b) une étape de dépôt, sur une face avant du substrat temporaire, d’une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, c) une étape de transfert d’une couche utile en carbure de silicium monocristallin sur la couche support, directement ou via une couche intermédiaire, pour former une structure composite, ledit transfert mettant en œuvre un collage par adhésion moléculaire, d) une étape de formation d’une couche active sur la couche utile, e) une étape de retrait du substrat temporaire pour former la structure semi-conductrice, ladite structure incluant la couche active, la couche utile et la couche support. L’invention concerne également la structure composite obtenue à une étape intermédiaire du procédé de fabrication. Figure à publier avec l’abrégé : Pas de figure

Description

PROCEDE DE FABRICATION D’UNE STRUCTURE SEMI-CONDUCTRICE A BASE DE CARBURE DE SILICIUM ET STRUCTURE COMPOSITE INTERMEDIAIRE
DOMAINE DE L’INVENTION
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de fabrication d’une structure semi-conductrice comprenant une couche active en carbure de silicium monocristallin de haute qualité comprenant ou destinée à accueillir des composants électroniques, ladite couche active étant disposée sur une couche support en carbure de silicium poly-cristallin. L’invention concerne également une structure composite intermédiaire obtenue au cours dudit procédé.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
L'intérêt pour le carbure de silicium (SiC) a considérablement augmenté au cours des dernières années, car ce matériau semi-conducteur peut accroître la capacité de traitement de l'énergie. Le SiC est de plus en plus largement utilisé pour la fabrication de dispositifs de puissance innovants, pour répondre aux besoins de domaines montants de l'électronique, comme notamment les véhicules électriques.
Les dispositifs de puissance et les systèmes intégrés d'alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures. Pour limiter encore les dimensions des dispositifs de puissance sur SiC, il est avantageux de fabriquer des composants verticaux plutôt que latéraux. Pour cela, une conduction électrique verticale, entre une électrode disposée en face avant de l’ensemble de composants et une électrode disposée en face arrière, doit être autorisée par ledit ensemble.
Les substrats massifs en SiC monocristallin destinés à l’industrie microélectronique restent néanmoins chers et difficiles à approvisionner en grande taille. De plus, lorsqu’il est élaboré sur un substrat massif, l’ensemble de composants électroniques nécessite souvent que le substrat soit aminci en face arrière, typiquement autour de 100 microns, pour diminuer la résistivité électrique verticale et/ou pour répondre à des spécifications d’encombrement et de miniaturisation.
Il est donc avantageux de recourir à des solutions de transfert de couches minces, pour élaborer des structures composites comprenant typiquement une couche mince en SiC monocristallin sur un substrat support plus bas coût, la couche mince étant utilisée pour former les composants électroniques. Une solution de transfert de couche mince bien connue est le procédé Smart CutTM, basé sur une implantation d’ions légers et sur un assemblage par collage direct. Un tel procédé permet par exemple de fabriquer une structure composite comprenant une couche mince en SiC monocristallin (c-SiC), prélevée d’un substrat donneur en c-SiC, en contact direct avec un substrat support en SiC poly-cristallin (p-SiC), et autorisant une conduction électrique verticale. Le substrat support, qui doit présenter une épaisseur suffisante pour être compatible avec la formation des composants, est finalement aminci pour obtenir l’ensemble de composants électroniques prêts à être intégrés. Même si ledit substrat support est de moindre qualité, les étapes d’amincissement et la perte de matière restent des contributeurs de coûts que l’on souhaiterait éliminer.
On connaît également le document US8436363, qui décrit un procédé de fabrication d’une structure composite comprenant une couche mince en c-SiC disposée sur un substrat support métallique dont le coefficient de dilatation thermique est apparié avec celui de la couche mince. Ce procédé de fabrication comprend les étapes suivantes :
- la formation d’un plan fragile enterré dans un substrat donneur de c-SiC, délimitant une couche mince entre ledit plan fragile enterré et une surface avant du substrat donneur,
- le dépôt d’une couche métallique, par exemple en tungstène ou en molybdène, sur la surface avant du substrat donneur pour former le substrat support d’une épaisseur suffisante pour remplir le rôle de raidisseur,
- la séparation le long du plan fragile enterré, pour former d’une part, la structure composite comprenant le substrat support métallique et la couche mince en c-SiC, et d’autre part, le reste du substrat donneur en c-SiC.
L’inconvénient de cette approche est qu’un substrat support métallique n’est pas toujours compatible avec les lignes de fabrication de composants électroniques. Il peut également être nécessaire d’amincir le substrat support, selon les applications.
OBJET DE L’INVENTION
La présente invention concerne une solution alternative à celles de l’état de la technique, et vise à remédier à tout ou partie des inconvénients précités. Elle concerne en particulier un procédé de fabrication d’une structure semi-conductrice pour des composants électroniques, avantageusement verticaux, élaborés sur et/ou dans une couche active en carbure de silicium monocristallin de haute qualité, laquelle est disposée sur une couche support en carbure de silicium poly-cristallin. L’invention concerne également une structure composite obtenue à une étape intermédiaire dudit procédé de fabrication.
BREVE DESCRIPTION DE L’INVENTION
L’invention concerne un procédé de fabrication d’une structure semi-conductrice, comprenant :
a) une étape de fourniture d’un substrat temporaire en graphite présentant une taille de grains comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C ;
b) une étape de dépôt, sur une face avant du substrat temporaire, d’une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns,
c) une étape de transfert d’une couche utile en carbure de silicium monocristallin sur la couche support, directement ou via une couche intermédiaire, pour former une structure composite, ledit transfert mettant en œuvre un collage par adhésion moléculaire,
d) une étape de formation d’une couche active sur la couche utile,
e) une étape de retrait du substrat temporaire pour former la structure semi-conductrice, ladite structure incluant la couche active, la couche utile et la couche support.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • le dépôt de l’étape b) est également opéré sur une face arrière du substrat temporaire pour former une deuxième couche support, et/ou sur un bord périphérique dudit substrat ;
  • l’étape c) de transfert comprend :
    • l’introduction d’espèces légères dans un substrat donneur en carbure de silicium monocristallin, pour former un plan fragile enterré définissant avec une face avant du substrat donneur, la couche utile,
    • l’assemblage de la face avant du substrat donneur sur la couche support, directement ou via une couche intermédiaire, par collage par adhésion moléculaire,
    • la séparation le long du plan fragile enterré pour transférer la couche utile sur la couche support ;
  • la couche intermédiaire est formée de tungstène, de silicium, de carbure de silicium ou d’autres matériaux conducteurs ou semi-conducteurs ;
  • la séparation s’opère lors d’un traitement thermique à une température comprise entre 800°C et 1200°C ;
  • l’étape d) comprend une croissance épitaxiale d’au moins une couche supplémentaire en carbure de silicium monocristallin dopé, sur la couche utile, ladite couche supplémentaire formant tout ou partie de la couche active ;
  • le procédé de fabrication comprend une étape d’) d’élaboration de tout ou partie de composants électroniques sur et/ou dans la couche active, l’étape d’) étant intercalée entre l’étape d) et l’étape e) ;
  • l’étape e) comprend un démontage mécanique par propagation d’une fissure dans le substrat temporaire suite à l’application d’une contrainte mécanique, la fissure s’étendant sensiblement parallèlement au plan de l’interface entre le substrat temporaire et la couche support ;
  • l’étape e) comprend un démontage chimique entre la couche support et le substrat temporaire par gravure chimique latérale ;
  • l’étape e) comprend une gravure chimique de tout ou partie du substrat temporaire ;
  • l’étape e) comprend un démontage par endommagement thermique du graphite du substrat temporaire ;
  • l’étape c) comprend le transfert d’une deuxième couche utile en carbure de silicium monocristallin sur la deuxième couche support, directement ou via une deuxième couche intermédiaire, ledit transfert mettant en œuvre un collage par adhésion moléculaire ;
  • l’étape d) comprend la formation d’une deuxième couche active sur la deuxième couche utile ;
  • l’étape e) permet de former une deuxième structure semi-conductrice, ladite structure incluant la deuxième couche active, la deuxième couche utile et la deuxième couche support ; le substrat temporaire, fourni à l’étape a), présente une forme de plaquette circulaire et un diamètre 5% à 10% plus large qu’un diamètre visé pour la structure semi-conductrice ;
  • le substrat temporaire, fourni à l’étape a), présente une forme de plaquette circulaire et un diamètre légèrement inférieur à un diamètre visé pour la structure semi-conductrice, de sorte que le dépôt de l’étape b), également opéré sur un bord périphérique du substrat temporaire, permette d’atteindre ledit diamètre visé.
L’invention concerne également une structure composite comprenant :
- un substrat temporaire en graphite présentant une taille de grain comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C,
- une couche support en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, au moins disposée sur une face avant du substrat temporaire,
- une couche utile en carbure de silicium monocristallin, disposée sur la couche support.
Selon des caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • la couche utile présente une épaisseur comprise entre 100 nm et 1500 nm ;
  • le substrat temporaire présente une épaisseur comprise entre 100 microns et 2000 microns ;
  • le substrat temporaire présente une conductibilité thermique comprise entre 70 W.m-1.K-1et 130 W.m-1.K-1.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :
La présente une structure semi-conductrice élaborée selon un procédé de fabrication conforme à l’invention ;
Les figures 2a, 2b, 2c, 2d, 2d’ et 2e présentent des étapes d’un procédé de fabrication conforme à l’invention ;
Les figures 3a et 3b présentent des étapes d’un mode de réalisation particulier du procédé de fabrication conforme à l’invention ;
Les figures 4a à 4c présentent une étape c) de transfert du procédé de fabrication conforme à l’invention.
Les mêmes références sur les figures pourront être utilisées pour des éléments de même type.
Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
DESCRIPTION DETAILLEE DE L’INVENTION
La présente invention concerne un procédé de fabrication d’une structure semi-conductrice 100 ( ). Par structure semi-conductrice 100, on entend a minima un empilement de couches 4,3,2 destiné à accueillir une pluralité de composants microélectroniques ; on entend également l’empilement de couches 4,3,2 avec lesdits composants électroniques 40, issus d’une fabrication collective sur et/ou dans la couche active 4 maintenue sous forme d’une plaquette par une couche support 2, et prêts à subir les étapes de singularisation préalables à une mise en boitier.
Le procédé de fabrication s’applique avantageusement à des composants microélectroniques verticaux, qui nécessitent une conduction électrique verticale à travers la couche support 2, laquelle forme le support mécanique desdits composants 40.
Le procédé de fabrication comprend en premier lieu une étape a) de fourniture d’un substrat temporaire 1 en graphite présentant une face avant 1a, une face arrière 1b et un bord périphérique 1c ( ). Le graphite du substrat temporaire 1 présente une taille de grains comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C. Ces caractéristiques sont notamment choisies pour procurer un excellent germe pour le dépôt d’une couche en carbure de silicium poly-cristallin (p-SiC), appelée couche support 2 par la suite, et qui sera décrite en référence à l’étape b) du procédé.
En particulier, la gamme de tailles de grains est définie de manière à ce qu’elle soit du même ordre de grandeur que la taille de grains attendue pour la couche support 2, dans le plan des faces 1a,1b. La conductivité thermique de la couche support 2 est ainsi assurée, car les grains de ladite couche ne seront pas trop petits ; par ailleurs, même si la taille des grains est amenée à croitre durant le dépôt de la couche support 2, on reste dans une gamme de tailles maîtrisée, du fait de la gamme définie de tailles de grains du graphite, ce qui limite la rugosité au niveau de la surface libre de la couche support 2 déposée. La plage de porosité est également restreinte de manière à maitriser la rugosité de surface de la couche support 2 après son dépôt (étape b) ultérieure). Typiquement, on pourra ainsi limiter la rugosité de surface à moins de 1 micron RMS, voire à moins de 10nm RMS, de manière à réduire les traitements de lissage après le dépôt de la couche support 2. Enfin, le coefficient de dilatation thermique est défini de manière à être apparié au coefficient de dilatation thermique du carbure de silicium, pour limiter les contraintes mécaniques dans la structure lors des traitements (décrits plus tard dans le procédé) impliquant de hautes températures.
Le substrat temporaire 1 est compatible avec des températures pouvant aller jusqu’à 1400°C lorsque l’atmosphère est contrôlée, c’est-à-dire sans oxygène ; car s’il est exposé à l’air, le graphite commence à bruler dans une gamme de faibles températures, typiquement 400°C – 600°C. Protégé par une couche de protection l’encapsulant complètement, le substrat temporaire 1 en graphite est compatible avec de très hautes températures, même au-delà de 1400°C.
Le procédé de fabrication comprend ensuite une étape b) de dépôt, sur la face avant 1a du substrat temporaire 1, d’une couche support 2 en carbure de silicium poly-cristallin (p-SiC) ( ).
Le dépôt peut être réalisé par toute technique connue, notamment par dépôt chimique en phase vapeur (CVD), à une température de l’ordre de 1100°C à 1400°C. On peut citer par exemple, une technique de CVD thermique comme un dépôt à pression atmosphérique (APCVD pour « atmospheric pressure CVD) ou à basse pression (LPCVD pour « low pressure CVD »), les précurseurs pouvant être choisis parmi le methylsilane, le diméthyldichlorosilane ou encore le dichlorosilane + i-butane. Une technique de CVD assistée par plasma (PECVD pour « plasma enhanced CVD ») peut également être utilisée, avec par exemple du tétrachlorure de silicium et du méthane comme précurseurs ; préférentiellement, la fréquence de la source utilisée pour générer la décharge électrique créant le plasma est de l’ordre de 3,3MHz, et plus généralement comprise entre 10kHz et 100GHz.
Préalablement au dépôt, des séquences de nettoyages classiques pourront être appliquées au substrat temporaire 1 pour éliminer tout ou partie de contaminants particulaires, métalliques ou organiques potentiellement présents sur ses faces libres 1a,1b.
La couche support 2 en p-SiC présente une épaisseur comprise entre 10 microns et 200 microns. Cette épaisseur est choisie en fonction des spécifications d’épaisseur attendues pour la structure semi-conductrice 100. La couche support 2 aura, dans cette structure 100, le rôle de substrat mécanique et devra potentiellement assurer une conduction électrique verticale. Pour garantir cette dernière propriété de conduction électrique (faible résistivité), la couche support 2 est avantageusement dopée de type n ou p selon le besoin.
Selon un mode avantageux de réalisation, le dépôt de l’étape b) est également opéré sur la face arrière 1b du substrat temporaire 1 pour former une deuxième couche support 2’, et/ou sur le bord périphérique 1c dudit substrat 1.
Le rôle de la deuxième couche support 2’ (et du p-SiC déposé sur le bord périphérique 1c) peut essentiellement être de protéger le substrat temporaire 1 en graphite lors des traitements thermiques à très hautes températures qui vont suivre dans le procédé ; l’épaisseur de la deuxième couche support 2’ et du p-SiC déposé sur le bord périphérique 1c (également appelés couche de protection par la suite) sera alors limitée, de l’ordre du micron ou de quelques microns.
La deuxième couche support 2’ peut alternativement être déposée en face arrière 1b du substrat temporaire 1 dans le but d’opérer les étapes suivantes du procédé au niveau des deux faces 1a,1b dudit substrat 1 ( ). La deuxième couche support 2’ présente alors une épaisseur du même ordre de grandeur que la première couche support 2 disposée du côté de la face avant 1a du substrat temporaire 1.
En général, à l’issue du dépôt de la couche support 2 (et potentiellement de la deuxième couche support 2’), un traitement de surface est effectué, pour améliorer la rugosité de surface de la couche support 2 et/ou la qualité des bords de la structure, en vue de l’étape suivante de transfert de la couche utile 3.
Des techniques classiques de gravure chimique (humide ou sèche) et/ou de rectification mécanique et/ou de polissage mécano-chimique peuvent être mises en œuvre pour atteindre une rugosité de surface du p-SiC de l’ordre de 0,5 nm RMS, préférentiellement inférieure à 0,3nm RMS (mesure de rugosité par microscopie à force atomique – AFM, sur un scan de 20 microns x 20 microns par exemple). Les caractéristiques précitées du graphite formant le substrat temporaire 1 permettent néanmoins de limiter les traitements de surface à appliquer.
Selon une première variante, le substrat temporaire 1, fourni à l’étape a), qui présente typiquement une forme de plaquette circulaire, a un diamètre 5% à 10% plus large que le diamètre visé pour la structure semi-conductrice 100 finale. Cela peut permettre de limiter les problématiques de bords au cours du dépôt de l’étape b) et de maximiser la surface occupée par les futurs composants 40 sur la structure semi-conductrice 100.
Selon une deuxième variante, le substrat temporaire 1, fourni à l’étape a), a un diamètre légèrement inférieur au diamètre visé pour la structure semi-conductrice 100 finale (typiquement inférieur de moins de 5%), de sorte que le dépôt de l’étape b), opéré dans ce cas sur le bord périphérique du substrat temporaire 1, permette d’atteindre ledit diamètre visé.
Le procédé de fabrication selon l’invention comprend ensuite une étape c) de transfert d’une couche utile 3 en carbure de silicium monocristallin (c-SiC) directement sur la couche support 2 ou via une couche intermédiaire, pour former une structure composite 10 ( ). Le transfert met en œuvre un collage par adhésion moléculaire, et par conséquent une interface de collage 5. La couche intermédiaire peut être formée du côté de la couche utile 3 et/ou du côté de la couche support 2, pour favoriser ledit collage.
Avantageusement, et comme cela est connu en référence au procédé Smart CutTM, l’étape c) de transfert comprend successivement :
- l’introduction d’espèces légères dans un substrat donneur 30 en carbure de silicium monocristallin, pour former un plan fragile enterré 31, définissant avec la face avant 30a du substrat donneur 30, la couche utile 3 ( ),
- l’assemblage de la face avant 30a du substrat donneur 30 sur la couche support 2, directement ou via une couche intermédiaire, par collage par adhésion moléculaire, le long d’une interface de collage 5 ( ),
- la séparation le long du plan fragile enterré 31 pour transférer la couche utile 3 sur la couche support 2 ( ).
Les espèces légères sont préférentiellement de l’hydrogène, de l’hélium ou une co-implantation de ces deux espèces, et sont implantées à une profondeur déterminée dans le substrat donneur 30, cohérente avec l’épaisseur de la couche utile 3 visée ( ). Ces espèces légères vont former, autour de la profondeur déterminée, des microcavités distribuées dans une fine couche parallèle à la surface libre 30a du substrat donneur 30, soit parallèle au plan (x,y) sur les figures. On appelle cette fine couche le plan fragile enterré 31, par souci de simplification.
L’énergie d’implantation des espèces légères est choisie de manière à atteindre la profondeur déterminée. Par exemple, des ions hydrogène seront implantés à une énergie comprise entre 10 keV et 250 keV, et à une dose comprise entre 5E16/cm2 et 1E17/cm2, pour délimiter une couche utile 3 présentant une épaisseur de l’ordre de 100 à 1500 nm. Notons qu’une couche additionnelle pourra être déposée sur la face avant 30a du substrat donneur 30, préalablement à l’étape d’implantation ionique. Cette couche additionnelle peut être composée par un matériau tel que l’oxyde de silicium ou le nitrure de silicium par exemple. Elle peut être conservée pour l’étape suivante (et former tout ou partie de la couche intermédiaire précitée), ou elle peut être retirée.
L’assemblage du substrat donneur 30 sur la couche support 2 s’opère au niveau de leurs faces avant respectives et forme un ensemble collé, le long de l’interface de collage 5 ( ). Comme cela est bien connu en soi, le collage par adhésion moléculaire ne nécessite pas une matière adhésive, des liaisons s’établissant à l’échelle atomique entre les surfaces assemblées. Plusieurs types de collage par adhésion moléculaire existent, qui diffèrent notamment par les conditions de température, de pression, d’atmosphère ou de traitements préalables à la mise en contact des surfaces. On peut citer le collage à température ambiante avec ou sans activation préalable par plasma des surfaces à assembler, le collage par diffusion atomique (« Atomic diffusion bonding » ou ADB selon la terminologie anglo-saxonne), le collage avec activation de surface (« Surface-activated bonding » ou SAB), etc.
L’étape d’assemblage peut comprendre, préalablement à la mise en contact des faces à assembler, des séquences classiques de nettoyages, d’activation de surface ou autres préparations de surface, susceptibles de favoriser la qualité de l’interface de collage 5 (faible défectivité, forte énergie d’adhésion).
Comme déjà évoqué, la face avant 30a du substrat donneur 30 et/ou la face libre de la couche support 2 pourra(ont) éventuellement comporter une couche intermédiaire, par exemple métallique (tungstène, etc) ou semi-conductrice dopée (silicium, etc) pour favoriser la conduction électrique verticale, ou isolante (oxyde de silicium, nitrure de silicium, ...) pour des applications ne nécessitant pas une conduction électrique verticale. La couche intermédiaire est susceptible de favoriser le collage par adhésion moléculaire, notamment en gommant une rugosité résiduelle ou des défauts de surface présents sur les faces à assembler. Elle pourra subir des traitements de planarisation ou de lissage, pour atteindre une rugosité inférieure à 1nm RMS, voire inférieure à 0,5nm RMS, favorable au collage.
La séparation le long du plan fragile enterré 31 s’opère habituellement par l’application d’un traitement thermique à une température comprise entre 800°C et 1200°C ( ). Un tel traitement thermique induit le développement des cavités et microfissures dans le plan fragile enterré 31, et leur mise sous pression par les espèces légères présentes sous forme gazeuse, jusqu’à la propagation d’une fracture le long dudit plan fragile 31. Alternativement ou conjointement, une sollicitation mécanique peut être appliquée à l’ensemble collé et en particulier au niveau du plan fragile enterré 31, de manière à propager ou aider à propager mécaniquement la fracture menant à la séparation. A l’issue de cette séparation, on obtient d’une part la structure composite 10 comprenant le substrat temporaire 1 en graphite, la couche support 2 en p-SiC et la couche utile 3 transférée en c-SiC, et d’autre part, le reste 30’ du substrat donneur. La couche utile 3 présente typiquement une épaisseur comprise entre 100nm et 1500nm. Le niveau et le type de dopage de la couche utile 3 est défini par le choix des propriétés du substrat donneur 30 ou peut être ajusté ultérieurement via les techniques connues de dopage de couches semi-conductrices.
La surface libre de la couche utile 3 est habituellement rugueuse après séparation : par exemple, elle présente une rugosité comprise entre 5nm et 100nm RMS (AFM, scan 20 microns x 20 microns). Des étapes de nettoyage et/ou de lissage peuvent être appliquées pour restaurer un bon état de surface (typiquement, une rugosité inférieure à quelques angströms RMS sur un scan de 20 microns x 20 microns par AFM).
Alternativement, la surface libre de la couche utile 3 peut rester rugueuse, telle que séparée, lorsque l’étape suivante du procédé tolère cette rugosité.
Si les bords 1c et la face arrière 1b du substrat temporaire 1 ne sont pas couverts par une couche de protection, le traitement thermique de séparation est réalisé dans une atmosphère contrôlée dépourvue d’oxygène.
Avantageusement, une couche de protection est déposée avant ce traitement thermique, pour relaxer les conditions d’atmosphère dudit traitement. La couche de protection peut être formée en p-SiC comme indiqué en référence au mode de réalisation particulier impliquant la deuxième couche support 2’, ou en SiC amorphe.
Dans le mode de réalisation particulier mettant en œuvre une deuxième couche support 2’, l’étape c) peut comprendre également le transfert d’une deuxième couche utile 3’ en c-SiC sur la deuxième couche support 2’, directement ou via une deuxième couche intermédiaire, en impliquant une deuxième interface de collage 5’ ( ).
Le procédé de fabrication selon l’invention comprend ensuite une étape d) de formation d’une couche active 4 sur la couche utile 3 ( ).
Avantageusement, la couche active 4 est élaborée par croissance épitaxiale d’au moins une couche supplémentaire en carbure de silicium monocristallin dopé, sur la couche utile 3. Cette croissance épitaxiale est réalisée dans la gamme de températures classiques, à savoir entre 1500°C et 1900°C et forme une couche d’une épaisseur de l’ordre de 1 micron à quelques dizaines de microns, selon les composants électroniques visés.
La présence d’une couche de protection sur les bords 1c et la face arrière 1b du substrat temporaire 1 en graphite, dans la structure composite 10 est requise pour que les traitements à très hautes températures précités n’endommagent pas le graphite. Comme évoqué précédemment, cette couche de protection pourra par exemple consister en une couche en carbure de silicium poly-cristallin (deuxième couche support 2’) ou amorphe.
Le procédé de fabrication selon l’invention peut en outre comprendre une étape d’) d’élaboration de tout ou partie de composants électroniques 40 sur et/ou dans la couche active 4 ( ’). Les composants électroniques 40 peuvent par exemple consister en des transistors ou autres composants à haute tension et/ou à haute fréquence.
Pour leur fabrication sur et/ou dans la couche active 4, des étapes classiques de nettoyage, dépôt, lithographie, implantation, gravure, planarisation et traitement thermique sont effectuées. En particulier, parmi les traitements thermiques évoqués, certains visent à activer des dopants introduits localement dans la couche active 4 (ou la couche utile 3), et sont typiquement réalisés à une température supérieure ou égale à 1600°C.
Notons que dans le mode de réalisation particulier mettant en œuvre une deuxième couche support 2’ en face arrière du substrat temporaire 1, l’étape d) peut également comprendre la formation d’une deuxième couche active sur la deuxième couche utile 3’ ; et l’étape d’) peut comprendre l’élaboration de tout ou partie de deuxièmes composants électroniques sur et/ou dans ladite deuxième couche active.

Enfin, le procédé de fabrication selon l’invention comprend une étape e) de retrait du substrat temporaire 1 pour former la structure semi-conductrice 100, ladite structure incluant la couche active 4, la couche utile 3 et la couche support 2 (figure 2e(i)), et potentiellement les composants électroniques 40 (figure 2e(ii)), si une étape d’ a été réalisée.
Plusieurs variantes peuvent être implémentées pour cette étape : certaines variantes (première et deuxième variantes décrites ci-après) sont basées sur le démontage dudit substrat 1 et donc peuvent potentiellement inclure son recyclage pour une nouvelle utilisation ; d’autres variantes (troisième et quatrième variantes) impliquent l’élimination partielle ou totale du substrat temporaire 1.
Selon une première variante, l’étape e) comprend un démontage mécanique par propagation d’une fissure dans le substrat temporaire 1 suite à l’application d’une contrainte mécanique, la fissure s’étendant sensiblement parallèlement au plan de l’interface entre le substrat temporaire 1 et la couche support 2,2’. Par exemple, l’insertion d’un outil en biseau en vis-à-vis ou à proximité de ladite interface permet d’amorcer et de propager une ouverture au niveau de cette interface ou dans le graphite du substrat temporaire 1, jusqu’à la complète séparation entre la structure semi-conductrice 100 et le substrat temporaire 1. Avantageusement, la couche protectrice présente sur les bords 1c du substrat temporaire 1 est retirée, pour favoriser l’amorce de la fissure dans le graphite.
Selon une deuxième variante, l’étape e) comprend un démontage chimique entre la couche support 2,2’ et le substrat temporaire 1 par gravure chimique latérale. La couche de protection se trouvant sur les bords 1c du substrat temporaire 1 dans la structure composite 10 doit être retirée chimiquement ou mécaniquement, pour permettre l’accès au graphite. La gravure chimique latérale peut notamment mettre en œuvre une solution à base d’acide nitrique et/ou d’acide sulfurique, par exemple une solution d’acide sulfurique concentré et de dichromate de potassium ou une solution d’acide sulfurique, d’acide nitrique et de chlorate de potassium. Une gravure chimique mettant en œuvre une solution alcaline (de type hydroxyde de potassium (KOH) ou hydroxyde de sodium (NaOH)) peut également être appliquée.
Bien sûr, on prendra soin de protéger la face libre et les bords de la couche active 4 et des composants électroniques 40 s’ils sont présents, et/ou de limiter le temps de mise en contact avec la solution de gravure, pour éviter de les endommager au cours de ce démontage chimique.
Selon une troisième variante, l’étape e) comprend une gravure chimique de tout ou partie du substrat temporaire 1. Comme évoqué précédemment, la couche de protection sur les bords 1c et sur la face arrière 1b (deuxième couche support 2’) du substrat temporaire 1 de la structure composite 10 devra être retirée pour donner accès au graphite. On pourra typiquement opérer un retrait mécanique, par exemple par rodage des bords et de la face arrière (« edge grinding » ou « grinding » selon la terminologie anglo-saxonne), ou chimique, selon la nature de la couche de protection. La gravure chimique du substrat temporaire 1 pourra par exemple mettre en œuvre une des solutions énoncées ci-dessus pour la deuxième variante, en prenant soin de protéger la couche active 4 et potentiellement les composants 40.
Selon une quatrième variante, l’étape e) comprend un démontage par endommagement thermique du graphite composant le substrat temporaire 1. Ici encore, il est requis de retirer la couche de protection présente au moins sur les bords du substrat temporaire 1. Lorsqu’il n’y a pas de deuxième couche utile 3’ en face arrière de la structure composite 10, on pourra également retirer la couche de protection de cette face.
Le démontage par endommagement thermique peut s’opérer à une température comprise entre 600°C et 1000°C, en présence d’oxygène : le graphite du substrat temporaire 1 est alors brulé et s’effrite pour ne laisser intègre que la structure semi-conductrice 100.
Bien sûr, dans le cas où les composants électroniques 40 ont été élaborés lors de l’étape d’, cette variante de démontage ne peut être appliquée que si lesdits composants 40 sont compatibles avec la température appliquée.
Notons que les variantes précitées pourront éventuellement être combinées entre elles, selon toute combinaison techniquement réalisable.
Quelle que soit la variante mise en œuvre, le retrait du substrat temporaire 1 peut laisser des résidus sur la face arrière 2b de la couche support 2. Ces résidus sont alors éliminés par rodage ou rectification mécanique, par polissage mécano-chimique, par gravure chimique et/ou par endommagement thermique. Les techniques de polissage mécano-chimique ou de gravure chimique peuvent également être mises en œuvre pour réduire la rugosité de la face arrière 2b de la couche support 2, si nécessaire.
Dans le mode de réalisation particulier précédemment évoqué, pour lequel une deuxième couche support 2’, une deuxième couche utile 3’ et une deuxième couche active sont disposées sur la face arrière 1b du substrat temporaire 1, l’étape e) de retrait du substrat temporaire 1 permet également de former une deuxième structure semi-conductrice, ladite structure incluant la deuxième couche active (et potentiellement des composants électroniques), la deuxième couche utile 3’ et la deuxième couche support 2’.
Si la structure semi-conductrice 100 doit être manipulée pendant et après le retrait du substrat temporaire 1, et que son épaisseur totale est insuffisante pour son maintien mécanique lors de cette manipulation, il est envisageable d’utiliser une poignée démontable : cette dernière est disposée sur la couche active 4 et temporairement solidaire de celle-ci, pour effectuer la manipulation jusqu’à l’étape de singularisation par exemple.
La structure semi-conductrice 100 obtenue à l’issue du procédé de fabrication selon l’invention comprend une couche active 4 finalisée avec potentiellement des composants électroniques 40, et disposée sur une couche support 2 présentant l’épaisseur visée pour l’application. Aucun amincissement mécanique impliquant une perte importante de matière n’est requis. La couche support 2 est en p-SiC de bonne qualité (car déposée à relativement hautes températures) mais à faible coût comparé à un substrat massif de SiC monocristallin ou poly-cristallin qui aurait dû être aminci significativement avant singularisation des composants. Le substrat temporaire 1 en graphite est avantageusement récupéré pour être recyclé. S’il n’est pas réutilisé, comme le graphite constitue un matériau à faible coût, le procédé de fabrication selon l’invention demeure économiquement avantageux vis-à-vis d’une solution avec un substrat massif en SiC. Le choix des caractéristiques physiques du substrat temporaire 1 en graphite (taille de grain, porosité, coefficient de dilatation thermique) assure la formation d’une couche support 2 permettant l’obtention d’une structure composite 10 robuste et de qualité, et permettant l’obtention d’une structure semi-conductrice 100 fiable et performante. La performance des composants 40 vient notamment du fait que la structure composite 10 autorise des traitements à très hautes températures pour la formation de la couche active 4.
L’invention concerne également une structure composite 10, décrite précédemment en référence au procédé de fabrication, et correspondant à une structure intermédiaire obtenue au cours dudit procédé (figures 2c, 2d, 3b).
La structure composite 10 comprend :
- un substrat temporaire 1 en graphite présentant une taille de grain comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C,
- une couche support 2 en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, au moins disposée sur une face avant 1a du substrat temporaire 1,
- une couche utile 3 en carbure de silicium monocristallin, disposée directement sur la couche support 2 ou via une couche intermédiaire.
Préférentiellement, la couche utile 3 présente une épaisseur comprise entre 100 nm et 1500 nm. Le substrat temporaire 1 présente une épaisseur comprise entre 100 microns et 2000 microns.
Pour les applications pour composants microélectroniques verticaux, la couche support 2 présente avantageusement une bonne conductivité électrique, soit entre 0,015 et 0,03 ohm.cm, une haute conductivité thermique, soit supérieure ou égale à 200 W.m-1.K-1et un coefficient de dilatation thermique similaire à celui de la couche utile 3, soit typiquement entre 3,8.10-6/°C et 4,2.10-6/°C à température ambiante.
Le substrat temporaire 1 peut avantageusement présenter une conductibilité thermique comprise entre 70W.m-1.K-1et 130W.m-1.K-1, de manière à assurer une température homogène sur le substrat temporaire 1 au cours des étapes de traitements thermiques à très hautes températures du procédé de fabrication. Cela améliore notamment l’uniformité des couches déposées et la reproductibilité des propriétés physiques des couches et composants élaborés.
Enfin, comme cela a été décrit en référence au procédé de fabrication selon l’invention, la structure composite 10 peut être « double face », c’est-à-dire comporter :
- une deuxième couche support 2’ en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, disposée sur le substrat temporaire 1,
- une deuxième couche utile 3’ en carbure de silicium monocristallin, disposée sur la deuxième couche support 2’ ( ).
Une telle structure composite 10 autorise la formation de deux couches actives 4, respectivement sur la première 3 et la deuxième 3’ couche utile, et, à l’issue du procédé de fabrication selon l’invention, l’obtention de deux structures semi-conductrices 100, à partir d’un seul substrat temporaire 1.
Bien entendu, l’invention n’est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l’invention tel que défini par les revendications.

Claims (14)

  1. Procédé de fabrication d’une structure semi-conductrice (100), comprenant:
    a)une étape de fourniture d’un substrat temporaire (1) en graphite présentant une taille de grains comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C ;
    b )une étape de dépôt, sur une face avant (1a) du substrat temporaire (1), d’une couche support (2) en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns,
    c)une étape de transfert d’une couche utile (3) en carbure de silicium monocristallin sur la couche support (2), directement ou via une couche intermédiaire, pour former une structure composite (10), ledit transfert mettant en œuvre un collage par adhésion moléculaire,
    d)une étape de formation d’une couche active (4) sur la couche utile (3),
    e)une étape de retrait du substrat temporaire (1) pour former la structure semi-conductrice (100), ladite structure incluant la couche active (4), la couche utile (3) et la couche support (2).
  2. Procédé de fabrication selon la revendication précédente, dans lequel le dépôt de l’étape b) est également opéré :
    - sur une face arrière (1b) du substrat temporaire (1) pour former une deuxième couche support (2’), et/ou
    - sur un bord périphérique (1c) dudit substrat (1).
  3. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape c) de transfert comprend :
    - l’introduction d’espèces légères dans un substrat donneur (30) en carbure de silicium monocristallin, pour former un plan fragile (31) enterré définissant avec une face avant (30a) du substrat donneur (30), la couche utile (3),
    - l’assemblage de la face avant (30a) du substrat donneur (30) sur la couche support (2), directement ou via une couche intermédiaire, par collage par adhésion moléculaire,
    - la séparation le long du plan fragile (31) enterré pour transférer la couche utile (3) sur la couche support (2).
  4. Procédé de fabrication selon la revendication précédente, dans lequel la couche intermédiaire est formée de tungstène, de silicium, de carbure de silicium ou d’autres matériaux conducteurs ou semi-conducteurs.
  5. Procédé de fabrication selon l’une des revendications précédentes, dans lequel l’étape d) comprend une croissance épitaxiale d’au moins une couche supplémentaire en carbure de silicium monocristallin dopé, sur la couche utile (3), ladite couche supplémentaire formant tout ou partie de la couche active (4).
  6. Procédé de fabrication selon l’une des revendications précédentes, comprenant une étape d’) d’élaboration de tout ou partie de composants électroniques (40) sur et/ou dans la couche active (4), l’étape d’) étant intercalée entre l’étape d) et l’étape e).
  7. Procédé de fabrication selon l’une des revendications précédentes, dans lequel :
    - l’étape e) comprend un démontage mécanique par propagation d’une fissure dans le substrat temporaire (1) suite à l’application d’une contrainte mécanique, la fissure s’étendant sensiblement parallèlement au plan de l’interface entre le substrat temporaire (1) et la couche support (2), et/ou
    - l’étape e) comprend un démontage chimique entre la couche support (2) et le substrat temporaire (1) par gravure chimique latérale, et/ou
    - l’étape e) comprend une gravure chimique de tout ou partie du substrat temporaire (1), et/ou
    - l’étape e) comprend un démontage par endommagement thermique du graphite du substrat temporaire (1).
  8. Procédé de fabrication selon la revendication 2, dans lequel :
    - l’étape c) comprend le transfert d’une deuxième couche utile (3’) en carbure de silicium monocristallin sur la deuxième couche support (2’), directement ou via une deuxième couche intermédiaire, ledit transfert mettant en œuvre un collage par adhésion moléculaire,
    - l’étape d) comprend la formation d’une deuxième couche active sur la deuxième couche utile (3’),
    - l’étape e) permet de former une deuxième structure semi-conductrice (100), ladite structure incluant la deuxième couche active, la deuxième couche utile (3’) et la deuxième couche support (2’).
  9. Procédé de fabrication selon l’une des revendications précédentes, dans lequel le substrat temporaire (1), fourni à l’étape a), présente une forme de plaquette circulaire et un diamètre 5% à 10% plus large qu’un diamètre visé pour la structure semi-conductrice (100).
  10. Procédé de fabrication selon l’une des revendications 1 à 8, dans lequel le substrat temporaire (1), fourni à l’étape a), présente une forme de plaquette circulaire et un diamètre légèrement inférieur à un diamètre visé pour la structure semi-conductrice (100), de sorte que le dépôt de l’étape b), également opéré sur un bord périphérique (1c) du substrat temporaire (1), permette d’atteindre ledit diamètre visé.
  11. Structure composite (10) comprenant :
    - un substrat temporaire (1) en graphite présentant une taille de grain comprise entre 4 microns et 35 microns, une porosité comprise entre 6 et 17%, et un coefficient de dilatation thermique compris entre 4.10-6/°C et 5.10-6/°C,
    - une couche support (2) en carbure de silicium poly-cristallin présentant une épaisseur comprise entre 10 microns et 200 microns, au moins disposée sur une face avant du substrat temporaire (1),
    - une couche utile (3) en carbure de silicium monocristallin, disposée sur la couche support (2).
  12. Structure composite selon la revendication précédente, dans laquelle la couche utile (3) présente une épaisseur comprise entre 100 nm et 1500 nm.
  13. Structure composite selon l’une des deux revendications précédentes, dans laquelle le substrat temporaire (1) présente une épaisseur comprise entre 100 microns et 2000 microns.
  14. Structure composite selon l’une des trois revendications précédentes, dans laquelle le substrat temporaire (1) présente une conductibilité thermique comprise entre 70 W.m-1.K-1et 130 W.m-1.K-1.
FR2102306A 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire Active FR3120736B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR2102306A FR3120736B1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
TW111107422A TW202301554A (zh) 2021-03-09 2022-03-01 用於製作碳化矽基半導體結構及中間複合結構之方法
US18/550,044 US20240170284A1 (en) 2021-03-09 2022-03-03 Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
CN202280020271.6A CN117083705A (zh) 2021-03-09 2022-03-03 用于制备碳化硅基半导体结构和中间复合结构的方法
EP22712958.2A EP4305664A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
KR1020237034319A KR20230153478A (ko) 2021-03-09 2022-03-03 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 생산 방법
PCT/FR2022/050379 WO2022189732A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
JP2023545282A JP2024509678A (ja) 2021-03-09 2022-03-03 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2102306 2021-03-09
FR2102306A FR3120736B1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Publications (2)

Publication Number Publication Date
FR3120736A1 true FR3120736A1 (fr) 2022-09-16
FR3120736B1 FR3120736B1 (fr) 2024-10-04

Family

ID=75439061

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2102306A Active FR3120736B1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Country Status (8)

Country Link
US (1) US20240170284A1 (fr)
EP (1) EP4305664A1 (fr)
JP (1) JP2024509678A (fr)
KR (1) KR20230153478A (fr)
CN (1) CN117083705A (fr)
FR (1) FR3120736B1 (fr)
TW (1) TW202301554A (fr)
WO (1) WO2022189732A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US20140225125A1 (en) * 2013-02-12 2014-08-14 Infineon Technologies Ag Composite Wafer and a Method for Manufacturing Same
WO2016006641A1 (fr) * 2014-07-08 2016-01-14 イビデン株式会社 PROCÉDÉ DE FABRICATION DE TRANCHE SiC, PROCÉDÉ DE FABRICATION DE SEMI-CONDUCTEUR SiC, ET SUBSTRAT COMPOSITE DE GRAPHITE / CARBURE DE SILICIUM
US20190081143A1 (en) * 2016-03-24 2019-03-14 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device Having Graphene Material
US20200331816A1 (en) * 2017-12-27 2020-10-22 Applied Materials, Inc. Process for manufacturing a silicon carbide coated body

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US20140225125A1 (en) * 2013-02-12 2014-08-14 Infineon Technologies Ag Composite Wafer and a Method for Manufacturing Same
WO2016006641A1 (fr) * 2014-07-08 2016-01-14 イビデン株式会社 PROCÉDÉ DE FABRICATION DE TRANCHE SiC, PROCÉDÉ DE FABRICATION DE SEMI-CONDUCTEUR SiC, ET SUBSTRAT COMPOSITE DE GRAPHITE / CARBURE DE SILICIUM
US20190081143A1 (en) * 2016-03-24 2019-03-14 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device Having Graphene Material
US20200331816A1 (en) * 2017-12-27 2020-10-22 Applied Materials, Inc. Process for manufacturing a silicon carbide coated body

Also Published As

Publication number Publication date
EP4305664A1 (fr) 2024-01-17
WO2022189732A1 (fr) 2022-09-15
JP2024509678A (ja) 2024-03-05
US20240170284A1 (en) 2024-05-23
CN117083705A (zh) 2023-11-17
FR3120736B1 (fr) 2024-10-04
TW202301554A (zh) 2023-01-01
KR20230153478A (ko) 2023-11-06

Similar Documents

Publication Publication Date Title
EP3646374B1 (fr) Procédé de transfert d'une couche mince sur un substrat support présentant des coefficients de dilatation thermique différents
EP2538438B1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
FR2978605A1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
EP1631982A1 (fr) Procede d obtention d une couche tres mince par amincissement par auto-portage provoque
EP4305660A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4162522B1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d'une couche utile a partir dudit substrat
WO2023084164A1 (fr) Procede de preparation d'une couche mince en materiau ferroelectrique
FR3120736A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR3078822A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR2866982A1 (fr) Procede de fabrication de composants electroniques
EP3753047B1 (fr) Structure démontable et procédé de démontage utilisant ladite structure
WO2024184336A1 (fr) Procede de fabrication d'une structure comprenant une pluralite de cavites enterrees
WO2021191527A1 (fr) Procede de fabrication d'une structure empilee
WO2023057699A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
WO2021144534A1 (fr) Procédé de fabrication d'un capteur d'image
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
FR3116943A1 (fr) Substrat donneur pour le transfert d’une couche mince et procede de transfert associe
FR2929444A1 (fr) Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220916

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4