CN117083705A - 用于制备碳化硅基半导体结构和中间复合结构的方法 - Google Patents

用于制备碳化硅基半导体结构和中间复合结构的方法 Download PDF

Info

Publication number
CN117083705A
CN117083705A CN202280020271.6A CN202280020271A CN117083705A CN 117083705 A CN117083705 A CN 117083705A CN 202280020271 A CN202280020271 A CN 202280020271A CN 117083705 A CN117083705 A CN 117083705A
Authority
CN
China
Prior art keywords
layer
temporary substrate
silicon carbide
carrier layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280020271.6A
Other languages
English (en)
Inventor
G·高登
C·马勒维尔
I·拉杜
H·布莱德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN117083705A publication Critical patent/CN117083705A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及一种用于制备半导体结构的方法，包括：a)提供由石墨制成的临时衬底的步骤，石墨的晶粒尺寸在4微米至35微米之间、孔隙率在6％至17％之间并且热膨胀系数在4×10‑6/℃至5×10‑6/℃之间；b)在临时衬底的正面沉积厚度在10微米至200微米之间的由多晶碳化硅制成的载体层；c)直接或经由中间层将由单晶碳化硅制成的工作层转移到载体层的步骤，以形成复合结构，所述转移实施通过分子粘附的结合，d)在工作层形成有源层的步骤，e)去除临时衬底以形成半导体结构的步骤，所述结构包括有源层、工作层和载体层。本发明还涉及在制备方法的中间步骤中获得的复合结构。

Description

用于制备碳化硅基半导体结构和中间复合结构的方法
技术领域
本发明涉及用于微电子组件的半导体材料领域。具体地，涉及用于制备包括有源层的半导体结构的方法，所述有源层由包括或旨在容纳电子组件的高质量的单晶碳化硅制成，所述有源层布置在由多晶碳化硅制成的载体层上。本发明还涉及在所述方法中获得的中间复合结构。
背景技术
由于碳化硅(SiC)可以提高能量处理能力，因此在过去几年中人们对这种半导体材料的兴趣大大增加。SiC越来越广泛地用于制备创新型功率器件，以满足电子领域中不断增长的需求，特别是例如电动车辆。
与由硅制成的传统同系物相比，基于单晶碳化硅的功率器件和集成式电源系统能够管理更高的功率密度，并且具有更小尺寸的有源区域。为了进一步减小SiC上功率器件的尺寸，制备纵向而非横向组件是有利的。为此，组件的组装体必须允许布置在所述组装体的正面的电极与布置在背面的电极之间的纵向导电。
然而，旨在用于微电子行业的由单晶SiC制成的块状衬底仍然较昂贵且很难以较大的尺寸获得。此外，当在块状衬底上制备时，电子组件的组装体通常要求衬底的背面较薄，通常大约为100微米，以降低纵向电阻率和/或满足空间和小型化规格。
因此，使用用于转移薄层的解决方案是有利的，以制备通常包括较低成本的载体衬底上的由单晶SiC制成的薄层的复合结构，其中，所述薄层用于形成电子组件。一种众所周知的用于转移薄层的解决方案是Smart CutTM(智能切割TM)方法，基于注入光离子并通过直接结合进行连接。例如，这种方法使得可以制备包括薄层的复合结构，所述薄层由单晶SiC(c-SiC)制成，取自由c-SiC制成的供体衬底，与由多晶SiC(p-SiC)制成的载体衬底直接接触，并且允许纵向导电。必须足够厚以与组件的形成兼容的载体衬底最终被减薄，以获得准备集成的电子组件的组装体。即使所述载体衬底质量较低，减薄步骤和材料损失也仍然是优选要消除的成本因素。
文献US 8436363也是已知的，其描述了一种用于制备包括布置在金属载体衬底上的由c-SiC制成的薄层的复合结构的方法，所述金属载体衬底的热膨胀系数与薄层的热膨胀系数相匹配。这一制备方法包括以下步骤：
-在由c-SiC制成的供体衬底中形成掩埋弱化平面，在所述掩埋弱化平面与供体衬底的正面之间界定薄层，
-在供体衬底的正面上沉积例如由钨或钼制成的金属层，以形成具有足够厚度的载体衬底，从而充当增强件，
-沿着掩埋弱化平面进行分离，以一方面形成包括金属载体衬底和由c-SiC制成的薄层的复合结构且另一方面形成由c-SiC制成的供体衬底的其余部分。
这种方法的缺点在于金属载体衬底并不总是与用于电子组件的生产线兼容。载体衬底可能还需要根据应用而减薄。
发明内容
发明目的
本发明涉及针对现有技术的解决方案的替代解决方案，并且旨在补救上述所有的或部分的缺点。具体地，本发明涉及一种用于制备用于电子组件的半导体结构的方法，有利地为纵向组件，在由高质量的单晶碳化硅制成的有源层上和/或在由高质量的单晶碳化硅制成的有源层中进行制备，所述半导体结构布置在由多晶碳化硅制成的载体层上。本发明还涉及在所述制备方法的中间步骤中获得的复合结构。
本发明涉及一种用于制备半导体结构的方法，包括：
a)提供由石墨制成的临时衬底的步骤，石墨的晶粒尺寸在4微米至35微米之间、孔隙率在6％至17％之间并且热膨胀系数在4.10-6/℃至5.10-6/℃之间；
b)直接在临时衬底的正面沉积由多晶碳化硅制成的厚度在10微米至200微米之间的载体层的步骤，
c)直接或经由中间层将由单晶碳化硅制成的工作层转移到载体层的步骤，以形成复合结构，所述转移实施通过分子粘附的结合，
d)在工作层形成有源层的步骤，
e)去除临时衬底以形成半导体结构的步骤，所述结构包括有源层、工作层和载体层。
根据本发明的其它有利和非限制性的特征，单独地或以任何技术上可行的方式组合：
·也在临时衬底的背面和/或所述衬底的外围边缘执行步骤b)的沉积，以形成第二载体层；
·转移步骤c)包括：
o将轻物种引入由单晶碳化硅制成的供体衬底中，以形成和供体衬底的正面界定工作层的掩埋弱化平面，
o凭借通过分子粘附的结合，将供体衬底的正面直接或经由中间层连接至载体层，
o沿着掩埋弱化平面进行分离，以将工作层转移至载体层；
·中间层由钨、硅、碳化硅或其它导电或半导体材料形成；
·在800℃至1200℃之间的温度下的热处理中发生分离；
·步骤d)包括在工作层外延生长由掺杂的单晶碳化硅制成的至少一个附加层，所述附加层形成有源层的全部或部分；
·制备方法包括在有源层上和/或在有源层中制备电子组件的全部或部分的步骤d')，步骤d')插入在步骤d)与步骤e)之间；
·步骤e)包括通过在施加机械应力后贯穿临时衬底传播裂纹来机械剥离，裂纹基本上平行于临时衬底与载体层之间的界面的平面延伸；
·步骤e)包括通过横向化学蚀刻在载体层与临时衬底之间进行化学剥离；
·步骤e)包括对临时衬底的全部或部分进行化学蚀刻；
·步骤e)包括通过热损坏临时衬底的石墨来剥离；
·步骤c)包括将由单晶碳化硅制成的第二工作层直接或经由第二中间层转移至第二载体层，所述转移实施通过分子粘附的结合；
·步骤d)包括在第二工作层形成第二有源层；
·步骤e)允许形成第二半导体结构，所述结构包括第二有源层、第二工作层和第二载体层；在步骤a)中提供的临时衬底采用圆形晶圆的形式并且直径比半导体结构的目标直径宽5％至10％；
·在步骤a)中提供的临时衬底采用圆形晶圆的形式并且直径略小于半导体结构的目标直径，以使也在临时衬底的外围边缘执行的步骤b)的沉积允许达到所述目标直径。
本发明还涉及复合结构，其包括：
-临时衬底，其由晶粒尺寸在4微米至35微米之间、孔隙率在6％至17％之间以及热膨胀系数在4.10-6/℃至5.10-6/℃之间的石墨制成，
-载体层，其由多晶碳化硅制成，厚度在10微米至200微米之间，至少布置于并接触临时衬底的正面，
-工作层，其由单晶碳化硅制成，布置于载体层。
根据本发明的其它有利和非限制性的特征，单独地或以任何技术上可行的方式组合：
·工作层的厚度在100纳米至1500纳米之间；
·临时衬底的厚度在100微米至2000微米之间；
·临时衬底的导热系数在70W.m-1.K-1至130W.m-1.K-1之间；
·临时衬底和载体层的总厚度在110微米至500微米之间，通常为350微米±25微米。
附图说明
本发明的其它特征和优点将从以下参考所附附图给出的本发明的详细描述中变得明显，附图中：
图1示出了按照根据本发明的制备方法制备的半导体结构；
图2a、图2b、图2c、图2d、图2d'和图2e示出了根据本发明的制备方法的步骤；
图3a和图3b示出了根据本发明的制备方法的一个具体实施方案的步骤；
图4a至图4c示出了根据本发明的制备方法的转移步骤c)。
在附图中，相同的附图标记可以用于相同类型的元件。
这些附图是示意性的表示，为了便于阅读而未按比例绘制。具体地，沿着z轴的层的厚度没有相对于沿着x轴和y轴的横向尺寸按比例绘制；并且各层相对于彼此的相对厚度不一定在附图中得到遵守。
具体实施方式
本发明涉及一种用于制备半导体结构100(图1)的方法。半导体结构100所指的至少是旨在容纳多个微电子组件的层4、3、2的堆叠；还理解为是指具有所述电子组件40的层4、3、2的堆叠，这些电子组件源于由载体层2以晶圆的形式保持的有源层4上和/或中的晶圆级制备，并且准备在封装之前经历单个化步骤。
制备方法有利地适用于纵向微电子组件，其要求贯穿载体层2纵向导电，所述载体层形成用于所述组件40的机械载体。
制备方法首先包括提供由石墨制成的具有正面1a、背面1b和外围边缘1c的临时衬底1的步骤a)(图2a)。例如，可以通过等离子体沉积、离子溅射、阴极电弧沉积、石墨的激光蒸发、树脂的碳化等来制备由石墨制成的衬底1。
临时衬底1的石墨的平均晶粒尺寸在4微米至35微米之间，孔隙率在6％至17％之间，热膨胀系数在4.10-6/℃至5.10-6/℃之间(在环境温度至1000℃之间)。特别地选择这些特性，从而为沉积由多晶碳化硅(p-SiC)制成的层(在下文中，称为载体层2，并且将参考方法的步骤b)对其进行描述)提供优良晶种。
应注意的是，平均晶粒尺寸对应于大于或等于100纳米的晶粒尺寸的算术平均值。例如，可以通过扫描电子显微镜(SEM)或通过电子背散射衍射(EBSD)来测量这些晶粒尺寸。
特别地，将平均晶粒尺寸的范围定义为使其在表面1a、1b的平面中与载体层2预期的平均晶粒尺寸具有相同的数量级。因此确保了载体层2的导热性，因为所述层的晶粒将不会太小；此外，即使在沉积载体层2时使晶粒尺寸增大，由于限定的石墨的平均晶粒尺寸的范围限制了沉积的载体层2的自由表面(free surface)的粗糙度，因此也仍然在控制的尺寸范围内。孔隙率范围也受到限制，以控制随后的沉积(步骤b)之后的载体层2的表面粗糙度。通常，可以将表面粗糙度限制为小于1微米RMS，或者甚至小于10纳米RMS，以在沉积载体层2之后减少任何平滑处理。最后，限定热膨胀系数以与碳化硅的热膨胀系数相匹配，以限制涉及高温的处理(在方法中稍后描述)期间结构中的机械应力。
临时衬底1与大气被控制(即，没有氧气)时可能高达1400℃的温度兼容；这是因为，如果暴露在空气中，石墨就开始在通常为400℃-600℃的低温范围内燃烧。由石墨制成的临时衬底1被完全封装其的保护层保护，其能够与非常高的温度(甚至高于1400℃)兼容。
制备方法接下来包括直接在临时衬底1的正面1a沉积由多晶碳化硅(p-SiC)制成的载体层2的步骤b)(图2b)。
可以使用任何已知的技术进行沉积，具体地，在大约1100℃至1400℃温度下的化学气相沉积(CVD)。例如，可以引用诸如常压CVD(APCVD)或低压CVD(LPCVD)的热CVD技术，其中，前体可以从甲基硅烷，二甲基二氯硅烷或二氯硅烷+i-丁烷中选择。也可以使用等离子体增强CVD(PECVD)技术，例如，以四氯化硅和甲烷为前体；优选地，用于产生创造等离子体的电放电的源的频率大约为3.3MHz，更一般地在10kHz至100GHz之间。
在沉积之前，可以将传统的清洁顺序应用于临时衬底1，以去除可能存在于其自由表面1a、1b的金属或有机污染物的全部或部分颗粒。
由p-SiC制成的载体层2的厚度在10微米至200微米之间。这一厚度是根据半导体结构100预期的厚度规格选择的。有利地，临时衬底1和载体衬底2的总厚度在110微米至500微米之间，通常为350微米±25微米。可以引用250微米的临时衬底1和100微米的载体层2，或者300微米的临时衬底1和50微米的载体层2的具体示例。
载体层2将在半导体结构100中充当机械衬底并且将潜在地必须确保纵向导电。为了保证上述导电性能(低电阻率)，载体层2根据需要有利地为n型掺杂或p型掺杂。
根据一个有利的实施方案，也在临时衬底1的背面1b和/或所述衬底1的外围边缘1c执行步骤b)的沉积，以形成第二载体层2'。
第二载体层2'(以及沉积于外围边缘1c的p-SiC)的作用基本上可以是在非常高的温度下进行热处理(这将在方法中随后出现)期间保护由石墨制成的临时衬底1；然后将限制第二载体层2'和沉积于外围边缘1c的p-SiC(在下文中，也称为保护层)的厚度，大约为一微米或几微米。
第二载体层2'可以可替代地沉积于临时衬底1的背面1b，以在所述衬底1的两个面1a、1b执行方法的后续步骤(图3a)。然后，第二载体层2'具有与布置于临时衬底1的正面1a的一侧的第一载体层2相同数量级的厚度。
通常，在沉积载体层2(以及可能地第二载体层2')之后，进行表面处理以改善载体层2的表面粗糙度和/或结构的边缘的质量，以进行转移工作层3的后续步骤。
可以实施传统的化学蚀刻(湿法或干法)和/或机械研磨和/或化学机械抛光技术，以实现p-SiC的表面粗糙度大约为0.5纳米RMS，优选小于0.3纳米RMS(例如，利用原子力显微镜-AFM在20微米×20微米扫描图上测量的粗糙度)。然而，形成临时衬底1的石墨的上述特性使得应用的表面处理受到限制。
根据第一变体，在步骤a)中提供的临时衬底1通常采用圆形晶圆的形式，其直径比用于最终半导体结构100的目标直径宽5％至10％。这可以使其能够在步骤b)的沉积期间限制边缘问题，并且使未来的组件40在半导体结构100上所占据的面积最大化。
根据第二变体，在步骤a)中提供的临时衬底1的直径略小于用于最终半导体结构100的目标直径(通常小于不到5％)，以使在这种情况下在临时衬底1的外围边缘执行的步骤b)的沉积允许达到所述目标直径。
接着，根据本发明的制备方法包括将由单晶碳化硅(c-SiC)制成的工作层3直接或经由中间层转移至载体层2的步骤c)，以形成复合结构10(图2c)。所述转移实现通过分子粘附(并且因此结合界面5)的结合。中间层可以形成在工作层3的一侧和/或载体层2的一侧，以促进所述结合。
有利地，并且如参考Smart CutTM方法所知，转移步骤c)连续地包括：
-将轻物种引入由单晶碳化硅制成的供体衬底30中，以形成掩埋弱化平面31，所述掩埋弱化平面和供体衬底30的正面30a界定工作层3(图4a)，
-凭借通过分子粘附的结合，沿着结合界面5将供体衬底30的正面30a直接或经由中间层连接至载体层2(图4b)，
-沿着掩埋弱化平面31进行分离，以将工作层3转移至载体层2(图4c)。
轻物种优选为氢、氦或这两种物种的共同注入，并且以与预期工作层3的厚度一致的确定的深度注入供体衬底30(图4a)。这些轻物种将围绕所述确定的深度形成微腔，分布为平行于供体衬底30的自由表面30a(其在图中平行于(x，y)平面)的薄层。为了简单起见，将这一薄层称为掩埋弱化平面31。
将注入轻物种的能量选择为达到所述确定的深度。例如，将以10keV至250keV之间的能量并且以5E16/cm2至1E17/cm2之间的剂量注入氢离子，以划定厚度大约为100纳米至1500纳米的工作层3。应注意的是，在离子注入步骤之前，可以在供体衬底30的正面30a沉积附加层。这一附加层例如可以包括诸如氧化硅或氮化硅的材料。其可以被保留用于下一步骤(并且形成上述中间层的全部或部分)，或者可以将其移除。
供体衬底30与载体层2在其各自的正面进行连接并且沿着结合界面5形成结合组装体(图4b)。众所周知，通过分子粘附的结合不需要粘附材料，因为结合是在连接表面之间以原子的水平进行的。存在几种类型的通过分子粘附的结合，特别是在使表面形成接触之前的温度、压力、大气条件或处理方面有所不同。可以引用具有或不具有待连接的表面的事先等离子体活化、原子扩散结合(ADB)、表面活化结合(SAB)等的环境温度下的结合。
在使待连接的表面形成接触之前，连接步骤可以包括传统的清洗、表面活化或容易提升结合界面5的质量的其它表面准备事件(缺陷率低，粘附能量好)。
如前所述，供体衬底30的正面30a和/或载体层2的自由表面可以选择性地包括中间层(例如，金属(钨等)或掺杂的半导体(硅等)层)，以促进纵向导电，或者包括绝缘层(氧化硅、氮化硅等)，用于不需要纵向导电的应用。中间层容易通过分子粘附(特别是通过消除待连接的表面上存在的残留粗糙度或表面缺陷)促进结合。其可以经历平坦化或平滑处理，以实现小于1纳米RMS或者甚至小于0.5纳米RMS的粗糙度，这有利于结合。
沿着掩埋弱化平面31的分离通常通过在800℃至1200℃之间的温度下应用热处理而发生(图4c)。这种热处理导致空腔和微裂纹在掩埋弱化平面31中形成，并且它们被以气态形式存在的轻物种加压，直到裂痕沿着所述弱化平面31传播。可替代地或共同地，机械应力可以施加至结合组装体，特别地，施加至掩埋弱化平面31，以传播或协助导致分离的裂痕的机械传播。在完成这一分离后，一方面获得包括由石墨制成的临时衬底1、由p-SiC制成的载体层2和由c-SiC制成的转移工作层3的复合结构10，另一方面获得供体衬底的其余部分30'。工作层3的厚度通常在100纳米至1500纳米之间。工作层3的掺杂水平和类型由供体衬底30的性质的选择来限定，或者可以稍后通过用于掺杂半导体层的已知技术进行调整。
工作层3的自由表面在分离后通常是粗糙的：例如，其粗糙度在5纳米至100纳米RMS之间(AFM，20微米×20微米的扫描图)。为了恢复良好的表面光洁度(通常为，在20微米×20微米的AFM扫描图中小于几埃RMS的粗糙度)，可以应用清洁和/或平滑步骤。
可替代地，当方法的后续步骤容许这一粗糙度时，工作层3的自由表面可以如分离时那样保持粗糙。
如果临时衬底1的边缘1c和背面1b没有被保护层覆盖，则在没有氧气的受控气氛下进行分离热处理。
有利地，在这一热处理之前沉积保护层，以放宽用于所述处理的气氛条件。保护层可以由如参考涉及第二载体层2'的特定实施方案所提及的p-SiC形成，或者由非晶SiC制成。
在实现第二载体层2'的特定实施方案中，步骤c)还可以包括直接或经由涉及第二结合界面5'的第二中间层将由c-SiC制成的第二工作层3'转移至第二载体层2'(图3b)。
然后，根据本发明的制备方法包括在工作层3形成有源层4的步骤d)(图2d)。
有利地，通过在工作层3外延生长至少一个由掺杂的单晶碳化硅制成的附加层来制备有源层4。这种外延生长发生在传统的温度范围内，即，1500℃至1900℃之间，并且根据预期的电子组件形成厚度大约为1微米至几十微米的层。
在复合结构10中，需要在由石墨制成的临时衬底1的边缘1c和背面1b存在保护层，以防止石墨被非常高的温度下的上述处理损坏。如上所述，这一保护层例如可以包括由多晶碳化硅制成的层(第二载体层2')或非晶层。
根据本发明的制备方法可以进一步包括在有源层4上和/或在有源层4中制备电子组件40的全部或部分的步骤d')(图2d')。例如，电子组件40可以包括晶体管或其它高压和/或高频组件。
为了在有源层4上和/或在有源层4中制备这些组件，执行清洁、沉积、光刻、注入、蚀刻、平坦化和热处理的传统步骤。特别地，在提及的热处理中，一些旨在活化局部引入有源层4(或工作层3)的掺杂剂，并且通常在高于或等于1600℃的温度下进行。
应当注意的是，在临时衬底1的背面实现第二载体层2'的特定实施方案中，步骤d)还可以包括在第二工作层3'形成第二有源层；以及步骤d')可以包括在所述第二有源层上和/或在所述第二有源层中制备第二电子组件的全部或部分。
最后，根据本发明的制备方法包括去除临时衬底1以形成半导体结构100的步骤e)，所述结构包括有源层4、工作层3和载体层2(图2e的(i))，以及可能地，电子组件40(图2e的(ii))(如果已经进行了步骤d')。
对于这一步骤可以实施几种变体：一些变体(下面描述的第一和第二变体)基于剥离所述衬底1并且因此可能地可以包括回收所述衬底以用于新用途；其它变体(第三和第四变体)涉及部分或全部消除临时衬底1。
根据第一变体，步骤e)包括通过施加机械应力后贯穿临时衬底1传播裂纹来机械剥离，所述裂纹基本上平行于临时衬底1与载体层2、2'之间的界面的平面延伸。例如，在所述界面的对面或附近插入斜切工具使得开口在这一界面处或在临时衬底1的石墨中出现并传播，直到半导体结构100与临时衬底1之间完全分离。有利地，将存在于临时衬底1的边缘1c的保护层去除，以促进裂纹在石墨中出现。
根据第二变体，步骤e)包括通过横向化学蚀刻在载体层2、2'与临时衬底1之间进行化学去除。必须化学地或机械地去除位于复合结构10中的临时衬底1的边缘1c的保护层，以能够接触石墨。横向化学蚀刻可以具体实施基于硝酸和/或硫酸的溶液，例如，浓硫酸和重铬酸钾的溶液或硫酸、硝酸和氯酸钾的溶液。也可以应用实施碱性溶液(例如，氢氧化钾(KOH)或氢氧化钠(NaOH))的化学蚀刻。
当然，将周密注意保护有源层4的自由表面和边缘以及电子组件40(如果它们存在的话)，和/或限制与蚀刻溶液的接触时间，以避免在这一化学去除过程中损坏它们。
根据第三变体，步骤e)包括对临时衬底1的全部或部分进行化学蚀刻。如上所述，将必须去除复合结构10的临时衬底1的边缘1c和背面1b(第二载体层2')的保护层，以能够接触石墨。通常可以根据保护层的性质执行机械去除(例如，通过研磨边缘和研磨背面)或化学去除。例如，临时衬底1的化学蚀刻可以实施上面针对第二变体给出的溶液中的一种，注意保护有源层4和(可能地)组件40。
根据第四变体，步骤e)包括通过对形成临时衬底1的石墨进行热损坏来剥离。同样，必须去除至少存在于临时衬底1的边缘的保护层。当复合结构10的背面没有第二工作层3'时，也可以从这一表面去除保护层。
在氧气存在的情况下，归因于热损坏的剥离可能在600℃至1000℃之间的温度下发生：然后临时衬底1的石墨燃烧并碎裂，从而仅留下半导体结构100完好无损。
当然，在步骤d'中已经制备了电子组件40的情况下，只有在所述组件40与施加的温度兼容时，才可以应用这一剥离变体。
应当注意的是，可以选择性地将上述变体以任何技术上可行的方式相互组合。
无论实施何种变体，临时衬底1的去除都可能会在载体层2的背面2b留下残留物。然后通过机械研磨、通过化学机械抛光、通过化学蚀刻和/或通过热损坏来消除这些残留物。如果需要，还可以实施化学机械抛光或化学蚀刻技术以减小载体层2的背面2b的粗糙度。
在上面提及的第二载体层2'、第二工作层3'和第二有源层布置在临时衬底1的背面1b的特定实施方案中，去除临时衬底1的步骤e)还允许形成第二半导体结构，这一结构包括第二有源层(以及可能地，电子组件)、第二工作层3'和第二载体层2'。
如果必须在去除临时衬底1的期间和之后处理半导体结构100，并且其总厚度不足以使其在这一处理操作中被机械保持，则可以考虑使用可拆卸手柄：例如，所述手柄布置于并且临时固定至有源层4，以进行直到单个化步骤的处理。
在根据本发明的制备方法完成时所获得的半导体结构100包括有源层4，可能最终形成有电子组件40，并且布置于具有旨在于应用的厚度的载体层2。不需要涉及大量材料损失的机械减薄。载体层2由高质量的p-SiC制成(因为其在相对较高的温度下沉积)，但与在组件的单个化之前将必须显著减薄的单晶或多晶SiC的块状衬底相比，其成本较低。有利地，回收由石墨制成的临时衬底1以用于再循环。即使不重复使用，由于石墨是低成本材料，根据本发明的制备方法相对于利用由SiC制成的块状衬底的解决方案也在经济上保持优势。由石墨制成的临时衬底1的物理特性(晶粒尺寸、孔隙率、热膨胀系数)的选择确保了载体层2的形成，从而允许获得坚固和高质量的复合结构10，并且允许获得可靠和高性能的半导体结构100。组件40的性能特别地源于复合结构10允许用于形成有源层4的温度非常高的处理这一事实。
本发明还涉及上述参考制备方法描述并且对应于所述方法中获得的中间结构的复合结构10(图2c、图2d、图3b)。
复合结构10包括：
-临时衬底1，其由晶粒尺寸在4微米至35微米之间，孔隙率在6％至17％之间，热膨胀系数在4.10-6/℃至5.10-6/℃之间的石墨制成，
-由多晶碳化硅制成的载体层2，其厚度在10微米至200微米之间，至少布置于并接触临时衬底1的正面1a，
-由单晶碳化硅制成的工作层3，直接或经由中间层布置于载体层2。
优选地，工作层3的厚度在100纳米至1500纳米之间。临时衬底1的厚度在100微米至2000微米之间。
对于用于纵向微电子组件的应用，载体层2有利地表现出良好的导电性(即，在0.015ohm.cm至0.03ohm.cm之间)，高导热系数(即，高于或等于200W.m-1.K-1)以及与工作层3相似的热膨胀系数(即，在环境温度下通常在3.8.10-6/℃至4.2.10-6/℃之间)。
临时衬底1可以有利地具有70W.m-1.K-1至130W.m-1.K-1之间的导热系数，从而在制备方法的温度非常高的热处理步骤期间在临时衬底1提供均匀的温度。特别地，这提高了沉积的层的均匀性以及制备的层和组件的物理性能的再现性。
最后，如已经参考根据本发明的制备方法所描述的，复合结构10可以是“双面的”，即，其可以包括：
-布置于临时衬底1的厚度在10微米至200微米之间的由多晶碳化硅制成的第二载体层2'，
-布置于第二载体层2'的由单晶碳化硅制成的第二工作层3'(图3b)。
这种复合结构10允许两个有源层4分别形成于第一工作层3和第二工作层3'，并且在完成根据本发明的制备方法时，其允许从单个临时衬底1获得两个半导体结构100。
当然，本发明不限于描述的实施方案和示例，并且可以在不脱离权利要求限定的本发明的范围的情况下对其进行更改。

Claims (14)

1.一种用于制备半导体结构(100)的方法，包括：
a)提供由石墨制成的临时衬底(1)的步骤，石墨的晶粒尺寸在4微米至35微米之间、孔隙率在6％至17％之间并且热膨胀系数在4.10-6/℃至5.10-6/℃之间；
b)直接在临时衬底(1)的正面(1a)沉积由多晶碳化硅制成的厚度在10微米至200微米之间的载体层(2)的步骤，
c)直接或经由中间层将由单晶碳化硅制成的工作层(3)转移到载体层(2)的步骤，以形成复合结构(10)，所述转移实施通过分子粘附的结合，
d)在工作层(3)形成有源层(4)的步骤，
e)去除临时衬底(1)以形成半导体结构(100)的步骤，所述结构包括有源层(4)、工作层(3)和载体层(2)。
2.根据前一权利要求所述的制备方法，其中，步骤b)的沉积还执行：
-在临时衬底(1)的背面(1b)形成第二载体层(2')，和/或
-在所述衬底(1)的外围边缘(1c)。
3.根据前述权利要求中的一项所述的制备方法，其中，转移步骤c)包括：
-将轻物种引入由单晶碳化硅制成的供体衬底(30)中，以形成和供体衬底(30)的正面(30a)界定工作层(3)的掩埋弱化平面(31)，
-凭借通过分子粘附的结合，将供体衬底(30)的正面(30a)直接或经由中间层连接至载体层(2)，
-沿着掩埋弱化平面(31)进行分离，以将工作层(3)转移至载体层(2)。
4.根据前一权利要求所述的制备方法，其中，所述中间层由钨、硅、碳化硅或其它导电或半导体材料形成。
5.根据前述权利要求中的一项所述的制备方法，其中，步骤d)包括在工作层(3)外延生长由掺杂的单晶碳化硅制成的至少一个附加层，所述附加层形成有源层(4)的全部或部分。
6.根据前述权利要求中的一项所述的制备方法，包括插入在步骤d)与步骤e)之间的在有源层(4)上和/或在有源层(4)中制备电子组件(40)的全部或部分的步骤d')。
7.根据前述权利要求中的一项所述的制备方法，其中：
-步骤e)包括通过在施加机械应力后贯穿临时衬底(1)传播裂纹来机械剥离，裂纹基本上平行于临时衬底(1)与载体层(2)之间的界面的平面延伸，和/或
-步骤e)包括通过横向化学蚀刻在载体层(2)与临时衬底(1)之间进行化学剥离，和/或
-步骤e)包括对临时衬底(1)的全部或部分进行化学蚀刻，和/或
-步骤e)包括通过热损坏临时衬底(1)的石墨来剥离。
8.根据权利要求2所述的制备方法，其中：
-步骤c)包括将由单晶碳化硅制成的第二工作层(3')直接或经由第二中间层转移至第二载体层(2')，所述转移实施通过分子粘附的结合，
-步骤d)包括在第二工作层(3')形成第二有源层，
-步骤e)允许形成第二半导体结构(100)，所述结构包括第二有源层、第二工作层(3')和第二载体层(2')。
9.根据前述权利要求中的一项所述的制备方法，其中，在步骤a)中提供的临时衬底(1)采用圆形晶圆的形式并且直径比半导体结构(100)的目标直径宽5％至10％。
10.根据权利要求1至8中的一项所述的制备方法，其中，在步骤a)中提供的临时衬底(1)采用圆形晶圆的形式并且直径略小于半导体结构(100)的目标直径，以使也在临时衬底(1)的外围边缘(1c)执行的步骤b)的沉积允许达到所述目标直径。
11.一种复合结构(10)，其包括：
-临时衬底(1)，其由晶粒尺寸在4微米至35微米之间、孔隙率在6％至17％之间、热膨胀系数在4.10-6/℃至5.10-6/℃之间的石墨制成，
-载体层(2)，其由多晶碳化硅制成，厚度在10微米至200微米之间，至少布置于并接触临时衬底(1)的正面，
-工作层(3)，其由单晶碳化硅制成，布置于载体层(2)。
12.根据前一权利要求所述的复合结构，其中，工作层(3)的厚度在100纳米至1500纳米之间。
13.根据权利要求11和12中任一项所述的复合结构，其中，临时衬底(1)的厚度在100微米至2000微米之间。
14.根据权利要求11至13中的一项所述的复合结构，其中，临时衬底(1)的导热系数在70W.m-1.K-1至130W.m-1.K-1之间。
CN202280020271.6A 2021-03-09 2022-03-03 用于制备碳化硅基半导体结构和中间复合结构的方法 Pending CN117083705A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2102306 2021-03-09
FR2102306A FR3120736A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
PCT/FR2022/050379 WO2022189732A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Publications (1)

Publication Number Publication Date
CN117083705A true CN117083705A (zh) 2023-11-17

Family

ID=75439061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280020271.6A Pending CN117083705A (zh) 2021-03-09 2022-03-03 用于制备碳化硅基半导体结构和中间复合结构的方法

Country Status (8)

Country Link
US (1) US20240170284A1 (zh)
EP (1) EP4305664A1 (zh)
JP (1) JP2024509678A (zh)
KR (1) KR20230153478A (zh)
CN (1) CN117083705A (zh)
FR (1) FR3120736A1 (zh)
TW (1) TW202301554A (zh)
WO (1) WO2022189732A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
JP6371143B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
EP3514130A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body

Also Published As

Publication number Publication date
EP4305664A1 (fr) 2024-01-17
TW202301554A (zh) 2023-01-01
US20240170284A1 (en) 2024-05-23
FR3120736A1 (fr) 2022-09-16
KR20230153478A (ko) 2023-11-06
WO2022189732A1 (fr) 2022-09-15
JP2024509678A (ja) 2024-03-05

Similar Documents

Publication Publication Date Title
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
EP2538438B1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
CN115088063A (zh) 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法
TW202137284A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上
US20240145294A1 (en) Method for manufacturing a silicon-carbide-based semiconductor structure and intermediate composite structure
CN114175212A (zh) 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法
CN117999633A (zh) 多晶碳化硅支撑衬底的制造方法
CN117083705A (zh) 用于制备碳化硅基半导体结构和中间复合结构的方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
US11424156B2 (en) Removable structure and removal method using the structure
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
CN118056263A (zh) 在多晶SiC载体衬底上包括有用单晶SiC层的复合结构以及用于制造所述结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination