CN115088063A - 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法 - Google Patents

用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法 Download PDF

Info

Publication number
CN115088063A
CN115088063A CN202180014912.2A CN202180014912A CN115088063A CN 115088063 A CN115088063 A CN 115088063A CN 202180014912 A CN202180014912 A CN 202180014912A CN 115088063 A CN115088063 A CN 115088063A
Authority
CN
China
Prior art keywords
layer
substrate
donor
carrier
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180014912.2A
Other languages
English (en)
Inventor
H·比亚尔
I·拉杜
D·兰德鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN115088063A publication Critical patent/CN115088063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C23C14/588—Removal of material by mechanical treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于制造包括布置在由碳化硅制成的载体衬底上的由单晶碳化硅制成的薄层的复合结构的方法，所述方法包括：提供由单晶SiC制成的供体衬底的步骤a)，所述供体衬底包括通过在初始衬底上进行外延生长而产生的供体层，所述供体层展现出低于初始衬底的晶体缺陷密度的晶体缺陷密度，将轻物种离子注入供体层的步骤b)，以形成掩埋脆弱平面，从而在所述掩埋脆弱平面与所述供体层的自由表面之间界定薄层，依次形成n个载体层的步骤c)，其中，n大于或等于2；n个载体层彼此依次布置在供体层上，并且形成载体衬底；每个形成步骤包括在介于400℃和1100℃之间的温度下的化学气相沉积，以形成由多晶SiC制成的载体层；在n个不同的温度下执行n次化学气相沉积，沿着掩埋脆弱平面分离的步骤d)，一方面为了形成包括载体衬底上的薄层的复合结构，另一方面为了形成供体衬底的剩余部分，对复合结构进行机械处理和/或化学处理的步骤e)。

Description

用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成 的薄层的复合结构的方法
技术领域
本发明涉及用于微电子组件的半导体材料的领域。本发明具体涉及一种用于制造复合结构的方法，所述复合结构包括位于由碳化硅制成的载体衬底上的由单晶碳化硅制成的薄层。
背景技术
在过去几年中，人们对碳化硅(SiC)的兴趣显著增加，因为这种半导体材料能够提高处理能量的能力。SiC越来越广泛地用于制造新颖的功率器件，以满足电子新兴领域的需求，例如特别是电动车辆。
与由硅制成的传统同系物相比，基于单晶碳化硅的功率器件和集成电源系统能够管理更高的功率密度，并且具有更小的有源区尺寸。为了进一步限制SiC上功率器件的尺寸，制造垂直组件而非横向组件是有利的。为此，SiC结构必须允许布置在所述结构的前表面上的电极与布置在后表面上的电极之间的垂直导电。
然而，旨在用于微电子行业的单晶SiC衬底仍然昂贵并且难以以较大的尺寸进行供应。因此，采用薄层转移解决方案来制备复合结构是有利的，所述复合结构通常包括成本较低的载体衬底上的由单晶SiC制成的薄层。一种公知的薄层转移解决方案是Smart CutTM工艺，所述Smart CutTM工艺以注入轻离子和通过直接键合而组装为基础。这种工艺使得例如可以制造包括由单晶SiC(c-SiC)制成的薄层的复合结构，所述薄层是从由c-SiC制成的供体衬底中取出的，与由多晶SiC(p-SiC)制成的载体衬底直接接触，并且允许垂直导电。然而，仍然难以通过c-SiC与p-SiC两个衬底之间的分子粘附来产生高质量的直接键合，因为管理所述衬底的表面状态和粗糙度是复杂的。
源自这一工艺的各种方法在现有技术中也是已知的。例如，F.Mu等人的(ECSTransactions(电化学学会学报)，86(5)，3-21，2018)，在通过利用氩的轰击使待组装的表面活化后，采用直接键合(SAB：“表面活化键合”)：键合前的这种处理会产生密度非常高的侧键，这促进了在组装界面形成共价键，从而产生高键合能。然而，这种方法表现出在由单晶SiC制成的供体衬底的表面产生非晶层的缺点，这不利地影响了由c-SiC制成的薄层与由p-SiC制成的载体衬底之间的垂直导电。
已经提出了解决这一问题的解决方案，具体地，在文献EP 3168862中，采用了将掺杂剂实体注入到所述非晶层以恢复其电性能。这种方法的主要缺点是其复杂性以及因此造成的成本。
此外，已知文献US8436363，所述文献描述了一种制造包括布置在金属载体衬底上的由c-SiC制成的薄层的复合结构的方法，所述金属载体衬底的热膨胀系数与所述薄层的热膨胀系数匹配。这种制造方法包括以下步骤：
-在c-SiC供体衬底中形成掩埋脆弱平面，在所述掩埋脆弱平面与供体衬底的前表面之间界定薄层，
-在供体衬底的前表面上沉积例如由钨或由钼制成的金属层，以形成具有足够的厚度以用作增强件的载体衬底，
-沿着掩埋脆弱平面进行分离，一方面是为了形成包括金属载体衬底和由c-SiC制成的薄层的复合结构，另一方面是为了形成由c-SiC制成的供体衬底的剩余部分。
然而，当形成载体衬底的材料是需要在1200℃以上的温度(制造p-SiC的通常温度)下沉积的p-SiC时，这种制造方法是不兼容的。具体地，在这些高温下，存在于掩埋脆弱平面中的空腔的生长动力学比由p-SiC制成的层的生长动力学更快，并且在出现起泡现象(与空腔正上方的层的变形有关)之前没有达到硬化效果所需的厚度。
无论使用何种层转移技术，额外形成的问题都在于提供包括质量非常高的由c-SiC制成的薄层的复合结构，特别是没有扩展缺陷(或展现其非常低的密度)，这些缺陷容易影响旨在所述薄层上制备的功率器件的性能质量和可靠性。
发明内容
发明的主题
本发明涉及现有技术的替代解决方案，并且旨在完全地或者部分地克服上述缺点。本发明具体涉及一种用于制造复合结构的方法，所述复合结构包括布置在由多晶SiC制成的载体衬底上的由高质量的c-SiC制成的薄层。
本发明涉及一种用于制造包括布置在由碳化硅制成的载体衬底上的由单晶碳化硅制成的薄层的复合结构的方法。所述方法包括：
提供由单晶碳化硅制成的供体衬底的步骤a)，所述供体衬底包括通过在初始衬底上进行外延生长而产生的供体层，所述供体层展现出低于初始衬底的晶体缺陷密度的晶体缺陷密度，
将轻实体离子注入供体层的步骤b)，以形成掩埋脆弱平面，从而在所述掩埋脆弱平面与所述供体层的自由表面之间界定薄层，
依次形成n个载体层的步骤c)，其中，n大于或等于2；n个载体层彼此依次布置在供体层上，并且形成载体衬底；每个形成步骤包括在介于400℃和1100℃之间的温度下的化学气相沉积，以形成由多晶碳化硅制成的载体层；在n个不同的温度下执行n次化学气相沉积，
沿着掩埋脆弱平面分离的步骤d)，一方面为了形成包括载体衬底上的薄层的复合结构，另一方面为了形成供体衬底的剩余部分，
对复合结构进行机械处理和/或化学处理的步骤e)，以使薄层的自由表面平滑和/或以校正复合结构的厚度的均匀性。
根据单独得到的或根据任何技术上可得到的组合的本发明的其他有利的和非限制性的特征：
·在介于600℃和900℃之间，实际上甚至优选地介于700℃和800℃之间的温度下执行步骤c)的沉积；
·步骤c)的沉积以常压化学气相沉积、低压化学气相沉积或等离子增强化学气相沉积技术为基础；
·步骤c)的n次沉积在n个递增的温度下执行；
·步骤c)的n次沉积在n个递减的温度下执行；
·在步骤c)中沉积的n个载体层中的至少两个载体层展现出不同的掺杂水平；
·在步骤c)的沉积结束时，载体衬底展现出大于或等于50微米，大于或等于100微米，实际上甚至大于或等于200微米的厚度；
·步骤a)包括在供体层的外延生长之前，在初始衬底上形成单晶转换层，以将初始衬底的基平面位错型缺陷转换为外延层刃位错型缺陷；
·在步骤a)中，供体层的外延生长在大于1200℃，优选地介于1500℃和1650℃之间的温度下执行；
·在步骤c)中，形成n个载体层的步骤中的至少一个步骤包括在所述步骤的化学气相沉积之后执行的退火，退火的温度高于沉积温度并且低于易于导致步骤d)的分离的分离温度；
·在步骤c)和步骤d)之间，对载体衬底的自由表面应用化学蚀刻、机械研磨和/或化学机械抛光；
·在步骤d)的分离之后执行新的化学气相沉积，以增厚载体衬底；
·步骤e)包括对复合结构的前表面和后表面同时进行化学机械抛光；
·制造方法包括为了重新用作初始衬底或供体衬底的目的而对供体衬底的剩余部分进行修复的步骤。
附图说明
本发明的其他特征和优点将从以下将参考所附附图的本发明的详细描述中显现，附图中：
[图1]图1示出了根据基于本发明的制造方法制备的复合结构；
[图2a]
[图2b]
[图2c(i)]
[图2c(ii)]
[图2c(iii)]
[图2d]
[图2e]
[图2f]图2a至图2f示出了根据本发明的制造方法的步骤；
[图3a]
[图3b]图3a和图3b示出了根据本发明的制造方法的步骤。
具体实施方式
在说明部分中，附图中相同的附图标记可以用于相同类型的元件。这些图是为了便于阅读的图解性的表示，不是按比例绘制的。具体地，这些层的沿z轴的厚度相对于沿x轴和y轴的横向尺寸不成比例；并且这些层相对于彼此的相对厚度在附图中不必考虑。
本发明涉及一种用于制造包括布置在由碳化硅制成的载体衬底20上的由单晶碳化硅制成的薄层10的复合结构1的方法(图1)。载体衬底20有利地是多晶的(“p-SiC”随后将用于指代多晶SiC)。
所述方法首先包括提供由单晶碳化硅制成的供体衬底111的步骤a)。在接下来的描述中，“c-SiC”将用于指代单晶碳化硅。
供体衬底111包括由c-SiC制成的初始衬底11(图2a)。初始衬底11优选地提供为直径为100mm、150mm、200mm、实际上甚至300mm或者甚至450mm并且厚度通常介于300微米和800微米之间的晶片的形式。它展现出前表面11a和后表面11b。前表面11a的表面粗糙度有利地选择为小于1nm Ra(平均粗糙度)，其是通过原子力显微镜(atomic forcemicroscopy，AFM)以20微米×20微米的扫描测量的。
供体衬底111还包括由c-SiC制成的供体层110，其通过在初始衬底11上进行外延生长而产生。执行外延生长步骤以使供体层110展现出比初始衬底11的晶体缺陷密度更低的晶体缺陷密度。
例如，由c-SiC制成的初始衬底11是4H晶型或6H晶型，相对于<11-20>晶轴展现出小于或等于4.0°±0.5°的切角，并且穿透位错(微管)的密度小于或等于5/cm2，实际上甚至小于1/cm2。N(氮)型掺杂展现出优选地介于0.015ohm.cm和0.030ohm.cm之间的电阻率。可以选择展现出较低的基平面位错型缺陷或BPD型缺陷的密度(通常小于或等于3000/cm2)的初始衬底11。展现大约1500/cm2的BPD密度的c-SiC衬底是合理可用的，这有利于它们的供应。
为了满足旨在所述薄层10上制备的垂直组件所需的规格，供体层110展现出优于初始衬底11的晶体质量是合乎需要的，复合结构1的由c-SiC制成的薄层10将在作为本发明的主题的方法结束时由所述供体层110形成。这是因为在由c-SiC制成的层或衬底中存在各种类型的扩展缺陷。这些扩展缺陷可以影响组件的性能质量和可靠性。特别地，BPD型缺陷对双极型组件来说是致命的：具体来说，当用于电子-空穴对重组的能量可用时，从位错延伸出肖克莱堆垛层错(Shockley stacking fault，SSF)。SSF堆垛层错在组件的有源区内的扩展导致组件的通过态电阻增大。
因此，制备由c-SiC制成的供体层110，以展现出小于或等于1/cm2的BPD型缺陷的密度。
为此，供体层110的外延生长在大于1200℃(优选地介于1500℃和1650℃之间)的温度下执行。使用的前驱体是硅烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)；载气可以是氢，含或不含氩。
通过有利于将初始衬底11中存在的BPD缺陷转换为外延层刃位错(threadingedge dislocations，TED)来获得供体层110中的低含量BPD缺陷。
根据具体的实施方案，步骤a)包括：在生长供体层110之前，在初始衬底11上形成优选地由c-SiC制成的单晶转换层13。转换层13的目的是使初始衬底11的BPD型缺陷最大限度地转换为TED型缺陷(图3a)。为此，有利的是为由c-SiC制成的初始衬底11选择接近4°的低切割角，增加外延生长之前执行的原位蚀刻，实现高生长速率(通常大于5μm/h)并且最后为单晶转换层13选择生长条件(在前驱体流中C/Si比接近1)。
随后可以在所述转换层13上执行供体层110的外延生长(图3b)。根据这一具体的实施方案，还可以获得由c-SiC制成的供体层110，其展现出小于或等于1/cm2，实际上甚至小于0.1/cm2的BPD型缺陷的密度。此外，在根据本发明的方法结束时，双极性退化的概率(空穴到达BPD/TED转换点以下的概率)可以忽略不计(<0.1％)，单晶转换层13不旨在转移至复合结构1中。旨在减少双极性退化的现有技术包括在转换层和有源层之间并入重组层(氮掺杂超过1E18 at/cm3)。这个层可以以10μm的厚度和大于5E18/cm3的浓度为代价，将空穴存在的概率相对于不包括这一重组层的基础结构降低至0.1％。在本发明中，由于单晶转换层13没有转移，空穴到达双极性退化的成核点(pointde nucléation)(BPD-TED转换点或任何BPD点)的概率最少小于0.1％，实际上甚至接近0％。
应当注意，初始衬底11的传统清洗或蚀刻程序可以在外延生长之前执行，其旨在去除可能存在于其前表面11a上的所有或部分微粒、金属或有机污染物或天然氧化物层。
根据本发明的制造方法还包括将轻实体离子注入供体层110，向下至代表薄层10的期望厚度的预定深度的步骤b)。应当注意，所述深度将始终保持小于供体层110的厚度。这种注入在供体层110中产生掩埋脆弱平面12，这在所述掩埋脆弱平面12与所述供体层110的自由表面11a之间界定薄层10(图2b)。
注入的轻实体优选为氢、氦或这两种实体的共同注入物。如参考Smart CutTM工艺所公知的，这些轻实体将在预定深度周围形成微腔，所述微腔分布在平行于供体层110的自由表面11a(即平行于图中的(x，y)平面)的薄层中。为了简单起见，这一薄层称为掩埋脆弱平面12。
用于注入轻实体的能量选择为使得达到供体衬底111中的确定的深度。
通常，氢离子将以介于10keV与250keV之间的能量以及介于5E16/cm2与1E17/cm2之间的掺入量注入，以界定展现出大约100nm至1500nm的厚度的薄层10。
应当注意，可以在离子注入步骤之前将保护层沉积在供体层110的自由表面11a上。例如，这一保护层可以由诸如氧化硅或氮化硅的材料组成。
根据本发明的方法随后包括依次形成n个载体层20'的步骤，其中n大于或等于2，并且有利地大于或等于3。n个载体层20'彼此依次布置在供体层110的自由表面11a上；它们形成载体衬底20。换句话说，第一载体层20'与供体层110的前表面11a直接接触，然后第二载体层20'与第一载体层接触，以此类推于n个载体层20'，直到获得载体衬底20(图2c(i)、图2c(ii)、图2c(iii))。
每个形成步骤包括化学气相沉积(CVD)以形成由多晶碳化硅制成的载体层20'。
每个CVD沉积在介于400℃和1100℃之间的温度下执行，并且优选地在介于600℃和900℃之间的温度下，实际上甚至有利地在介于700℃和800℃之间的温度下执行。有利地，步骤c)的沉积以常压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)技术为基础。
根据本发明，步骤c)的n次沉积在n个不同的温度下执行。这使得可以提高由n个载体层20'的叠加产生的载体衬底20的质量，如随后参考两个实施方案所陈述的。
优选地，每个载体层20'展现出小于或等于150微米，小于或等于100微米，实际上甚至小于或等于50微米的厚度。
根据第一实施方案，步骤c)的n次沉积在n个递增的温度下执行。例如，可以在从700℃至1000℃的温度范围内依次执行四次沉积。应当注意，在依次沉积过程中沉积的载体层20'的厚度可以相同或不同。
这一实施方案的优点在于其限制了在载体层20'的形成开始时(也就是说，当这些层的硬化效果不强时)施加至供体衬底111的热预算：因此，由于掩埋脆弱平面12中的空腔的生长导致的起泡现象对供体层110的损坏的风险大大降低。
此外，即使沉积的第一载体层20'的结晶质量降低(由于较低的沉积温度)，以升高的温度执行的随后的沉积也使得可以恢复(至少部分地)和/或提高第一次沉积的结晶度。
优选地，最高温度(也就是说，最后一次n沉积的过程中施加的温度)低于在接下来的步骤d)中为了执行分离而可能施加的温度。
根据第二实施方案，步骤c)的n次沉积在n个递减的温度下执行。例如，可以在从1000℃至700℃的温度范围内依次执行三至五次沉积。
有利地，最高温度(也就是说，第一次沉积的过程中施加的温度)低于在接下来的步骤d)中为了执行分离而预期的温度。
这一第二实施方案旨在将结晶质量非常好的第一载体层20'形成在供体层110上，以提升这两个层之间的界面的导电性。接下来的载体层20'的质量将可能更差(考虑到较低的沉积温度)，但是降低的沉积温度使得可以限制掩埋脆弱平面12中的空腔的生长，直到达到载体衬底20的期望厚度。还可以认为，在越来越低的温度下沉积的载体层20'将在冷却至环境温度的过程中产生越来越小的热机械应力。
可选地，在描述的一个或其他实施方案中，形成载体层20'的n个步骤中的至少一个步骤包括在化学气相沉积之后执行的退火。有利地，退火的温度将选择为高于沉积温度且低于在随后的沿着掩埋脆弱平面12分离的步骤d)的过程中可能施加的分离温度。
一般而言，无论采用何种实施方案，在形成载体层20'的n个步骤中的任何一个步骤期间施加至堆叠211的热预算都小于导致在掩埋脆弱平面12中生长空腔(其可能使上述形成的薄层10和n个载体层20'变形)的热预算。
此外，在形成载体层20'的n个步骤期间施加至堆叠211的总的热预算保持小于导致沿着掩埋脆弱平面12的自发分离的热预算。
所述方法的步骤c)有利地限定了供体层110与第一次CVD沉积期间沉积的第一载体层20'之间的非绝缘界面。换句话说，执行步骤c)以使至少在最终的复合结构1中，供体层110与第一载体层20'之间的界面能够形成导电界面：例如，通常小于1mohm.cm2的具体的界面电阻率将成为目标。有利地，为了确保界面的导电性，通过HF(氢氟酸)脱氧，经由湿法或干法路线执行存在于供体层110的自由表面11a上的天然氧化物的去除。
在脱氧和/或形成第一载体层20'之前，可以对供体衬底111应用清洁程序，以去除可能存在于其自由表面上的所有或部分微粒、金属或有机污染物。
有利地，在第一次CVD沉积期间沉积的载体层20'展现出较高的掺杂水平，以进一步提升与供体衬底111的界面的导电性。通常，沉积的第一载体层20'可以展现出介于1E14/cm3与1E22/cm3之间的N型或P型掺杂剂浓度。将要沉积的接下来的载体层20'可以展现出不同的浓度和/或不同类型的掺杂剂。因此，在步骤c)中沉积的n个载体层20'中的至少两个载体层20'可以展现出不同的掺杂水平。
有利地确定步骤c)的沉积参数，以使所述载体衬底20展现出良好的导电性(即小于或等于0.03ohm.cm，实际上甚至小于或等于0.01ohm.cm)、高导热系数(即大于或等于150W.m-1.K-1，实际上甚至大于或等于200W.m-1.K-1)以及与薄层10的热膨胀系数类似的热膨胀系数(即在室温下通常介于3.8E-6/K与4.2E-6/K之间)。为了获得这些性能，载体衬底20优选地展现出以下结构特征：多晶结构、3C SiC型晶粒、111取向、在衬底的平面内具有1μm至50μm的平均尺寸、针对小于或等于0.03ohm.cm的最终电阻率的N型掺杂。
在步骤c)结束时，载体衬底20展现出大于或等于10微米，大于或等于50微米，大于或等于100微米的厚度，实际上甚至大于或等于200微米的厚度。由步骤c)产生的堆叠211包括布置在供体衬底111上的载体衬底20。
根据本发明的方法随后包括沿着掩埋脆弱平面12分离的步骤d)，一方面为了形成复合结构1，另一方面为了形成供体衬底的剩余部分111'(图2d)。
根据有利的实施方案，通过在高于步骤c)的沉积温度和退火(如果执行)温度的分离温度下对堆叠211应用热处理来执行分离步骤d)。这是因为存在于掩埋脆弱平面12中的微腔遵循生长动力学，直到开始出现断裂波，所述断裂波将在掩埋脆弱平面12的整个范围内传播并且导致复合结构1与初始衬底111'的剩余部分之间的分离。实际上，根据步骤b)的注入条件，温度可以介于950℃和1200℃之间，优选地介于1000℃和1200℃之间。
根据替代实施方案，通过对堆叠211施加机械应力来执行分离步骤d)。例如，可以通过靠近掩埋脆弱平面12插入工具(例如刀片或斜面形状)来施加应力。例如，分离应力可以是大约几GPa，优选地大于2GPa。
应当注意，在步骤d)的分离之后，可选地可以计划执行至少一次新的CVD沉积，以进一步增厚载体衬底20。
在步骤d)之后，获得包括布置在由多晶碳化硅制成的载体衬底20上的由单晶碳化硅制成的薄层10的复合结构1。
如本身已知，在分离步骤d)结束时，复合结构1的薄层10的自由表面10a展现出介于5nm RMS和100nm RMS之间的表面粗糙度(通过利用原子力显微镜(AFM)以20微米×20微米的扫描进行测量)。
因此提供对复合结构1进行机械处理和/或化学处理的步骤e)，以使薄层10的自由表面10a平滑和/或以校正所述结构1的厚度的均匀性(图2e)。
步骤e)可以包括对薄层10的自由表面10a进行化学机械抛光(chemicalmechanical polishing，CMP)(通常去除大约50nm至1000nm的材料)，以获得小于0.5nm RMS的最终粗糙度(在20×20μm的AFM场上)，实际上甚至小于0.3nm。步骤e)还可以包括化学或等离子(清洁或蚀刻)处理(例如，SC1/SC2清洁(标准清洁1、标准清洁2)和/或HF(氢氟酸)类型或者N2、Ar、CF4等等清洁、等离子清洁)，以进一步提高薄层10的自由表面10a的质量。
此外，步骤e)可以包括对载体衬底20的后表面20b的化学机械抛光(CMP)和/或化学处理(蚀刻或清洁)和/或机械处理(研磨)。这种处理使得可以提高所述载体衬底20的厚度的均匀性并且还改善其后表面20b的粗糙度。为了制备垂直组件，需要小于0.5nm RMS的粗糙度(通过利用原子力显微镜(AFM)在20微米×20微米的场上测量)，为此，至少一个金属电极将存在于复合衬底1的后表面20b上。
应当注意，施加至载体衬底20的后表面20b的这些处理可以可选地在分离步骤d)之前(也就是说，在复合结构1的前表面10a暴露之前)执行，以限制其污染，特别是在诸如化学蚀刻或机械抛光(或机械研磨)的污染或限制性处理期间。
在这一步骤e)期间还可以对复合结构1的边缘执行抛光或研磨，以使其圆形轮廓的形状和边缘废料的形状与微电子制造方法的要求兼容。
根据有利的实施方案，化学机械处理的步骤e)包括复合结构1的前表面10a和后表面20b的同时抛光(CMP)，以使所述结构1平滑并且提高所述结构1的厚度的均匀性。前表面10a和后表面20b之间的抛光参数可以不同，从而c-SiC表面和p-SiC表面的平滑通常需要不同的消耗品。当载体衬底20由p-SiC制成时，抛光的机械成分尤其有利于后表面20b，以限制抛光的化学成分对晶界的优先攻击。例如，为了突出机械成分，诸如转速(板和抛光头)、压力、浓度和磨料的物理性质(即金刚石纳米颗粒的直径在大约10nm和1μm之间)的抛光参数可以进行修改。
仍然根据有利的实施方案，在步骤e)之后执行在介于1000℃和1800℃之间的温度下进行热处理大约一小时并且最多至几小时的步骤e')。这一步骤的目的是通过修复仍然存在于薄层10中和/或薄层10上的结构或表面缺陷而使复合结构1稳定，并且如果合适的话，通过使载体衬底20的晶体结构改变，以使结构1与随后在薄层10上制造组件所需的高温热处理兼容。
根据本发明的方法可以包括在复合结构1的薄层10上外延生长单晶碳化硅的附加层10'的步骤f)(图2f)。这一步骤在组件制造需要相对较大厚度的工作层100(通常为大约5微米至50微米)时应用。外延条件可以可选地选择为与步骤a)的外延条件类似，优选地在较低的温度下，以限制由于复合结构1的异质材料而在工作层100(其对应于薄层10和附加层10'的组件)中引起的应力。
最后，制造方法可以包括为了重新用作初始衬底11或供体衬底111的目的而对供体衬底的剩余部分111'进行修复的步骤。这种修复步骤以通过表面或边缘化学机械抛光，和/或通过机械研磨，和/或通过干法或湿法化学蚀刻来对表面110'a(图2d)的一种或多种处理为基础。优选地，在步骤a)中形成的供体层110的厚度限定为使得供体衬底111的剩余部分111'可以作为供体衬底111至少重复使用两次。优选地，当存在转换层13时，将注意保持所述层完整，也就是说，始终保持供体层10的部分在供体衬底的剩余部分111'上。因此，当供体层10的部分不足以制备复合结构1时，只有供体层10的外延生长步骤是必要的，而之前的转换层13的生长步骤是不必要的。
示例：
根据非限制性示例性实施方案，初始衬底11是4H晶型的c-SiC晶片，相对于<11-20>轴的取向为4.0°±0.5°，直径为150mm，厚度为350μm。
在由c-SiC制成的供体层110的外延生长之前，在初始衬底11上执行RCA类型的传统清洁程序(标准清洁1+标准清洁2)，然后是卡罗酸(硫酸和过氧化氢的混合物)，然后是HF(氢氟酸)。
在外延室中以1650℃的温度，利用诸如硅烷(SiH4)和丙烷(C3H8)或乙烯(C2H4)的前驱体执行生长，从而生成厚度为30微米的由c-SiC制成的供体层110(生长速率：10微米/小时)。供体层展现出大约1/cm2的BPD缺陷的密度。
通过供体层110的自由表面以150keV的能量和6E16 H+/cm2的掺入量执行氢离子的注入。由此在供体层110中大约800nm的深度处产生掩埋脆弱平面12。
在供体衬底111上执行RCA+卡罗酸类型的清洁程序，以去除供体层110的自由表面上的潜在污染物。
在供体层110上以700℃的温度，利用甲基硅烷(MS)(CH3SiH3)前驱体，在3.7Torr的压力下执行60分钟的第一LPCVD沉积，以达到用于第一载体层20'的50微米的厚度。在这些条件下，所述支撑层20'由多晶SiC制成。
在第一载体层20'上以800℃的温度，利用MS前驱体，在4Torr的压力下执行30分钟的第二LPCVD沉积，以达到用于由p-SiC制成的第二载体层20'的100微米的厚度。
在第二载体层20'上以850℃的温度，利用MS前驱体，在4Torr的压力下执行45分钟的第三LPCVD沉积，以达到用于由p-SiC制成的第三载体层20'的250微米的厚度。
通过三个载体层20'叠加形成的载体衬底20展现出400微米的厚度。
随后对由供体衬底111和载体衬底20形成的堆叠211应用50分钟1000℃的退火。在所述退火期间，在掩埋脆弱平面12的层处执行分离。在这一分离步骤d)结束时，由薄层10和载体衬底20形成的复合结构1与供体衬底的剩余部分111'分离。
在载体衬底20的后表面20b处去除大约50微米的厚度。然后执行双面抛光以恢复薄层10和载体衬底20的后表面20b的表面粗糙度。
当然，本发明不限于描述的实施方案和示例，并且可以在不背离由权利要求限定的本发明的范围的情况下引入替代实施方案。

Claims (14)

1.一种用于制造包括布置在由碳化硅制成的载体衬底(20)上的由单晶碳化硅制成的薄层(10)的复合结构(1)的方法，所述方法包括：
提供由单晶碳化硅制成的供体衬底(111)的步骤a)，所述供体衬底(111)包括通过在初始衬底(11)上进行外延生长而产生的供体层(110)，所述供体层(110)展现出低于初始衬底(11)的晶体缺陷密度的晶体缺陷密度，
将轻实体离子注入供体层(110)的步骤b)，以形成掩埋脆弱平面(12)，从而在所述掩埋脆弱平面(12)与所述供体层(110)的自由表面之间界定薄层(10)，
依次形成n个载体层(20')的步骤c)，其中，n大于或等于2；n个载体层(20')彼此依次布置在供体层(110)上，并且形成载体衬底(20)；每个形成步骤包括在介于400℃和1100℃之间的温度下的化学气相沉积，以形成由多晶碳化硅制成的载体层(20')；在n个不同的温度下执行n次化学气相沉积，
沿着掩埋脆弱平面(12)分离的步骤d)，一方面为了形成包括载体衬底(20)上的薄层(10)的复合结构(1)，另一方面为了形成供体衬底的剩余部分(111')，
对复合结构(1)进行机械处理和/或化学处理的步骤e)，以使薄层(10)的自由表面(10a)平滑和/或以校正复合结构(1)的厚度的均匀性。
2.根据前述权利要求所述的制造方法，其中，在介于600℃和900℃之间的温度下执行步骤c)的沉积，实际上甚至优选地介于700℃和800℃之间的温度。
3.根据前述权利要求中任一项所述的制造方法，其中，步骤c)的沉积以常压化学气相沉积、低压化学气相沉积或等离子增强化学气相沉积技术为基础。
4.根据前述权利要求中的一项所述的制造方法，其中，步骤c)的n次沉积在n个递增的温度下执行。
5.根据权利要求1至3中的一项所述的制造方法，其中，步骤c)的n次沉积在n个递减的温度下执行。
6.根据前述权利要求中的一项所述的制造方法，其中，在步骤c)中沉积的n个载体层(20')中的至少两个载体层(20')展现出不同的掺杂水平。
7.根据前述权利要求中的一项所述的制造方法，其中，在步骤c)的沉积结束时，载体衬底(20)展现出大于或等于50微米，大于或等于100微米，实际上甚至大于或等于200微米的厚度。
8.根据前述权利要求中的一项所述的制造方法，其中，步骤a)包括在供体层(110)的外延生长之前，在初始衬底(11)上形成单晶转换层(13)，以将初始衬底(11)的基平面位错型缺陷转换为外延层刃位错型缺陷。
9.根据前述权利要求中的一项所述的制造方法，其中，在步骤a)中，供体层(110)的外延生长在大于1200℃，优选地介于1500℃和1650℃之间的温度下执行。
10.根据前述权利要求中的一项所述的制造方法，其中，在步骤c)中，形成n个载体层(20')的步骤中的至少一个步骤包括在所述步骤的化学气相沉积之后执行的退火，退火的温度高于沉积温度并且低于易于导致步骤d)的分离的分离温度。
11.根据前述权利要求中的一项所述的制造方法，其中，在步骤c)和步骤d)之间，对载体衬底(20)的后表面(20b)应用化学蚀刻、机械研磨和/或化学机械抛光。
12.根据前述权利要求中的一项所述的制造方法，其中，在步骤d)的分离之后执行新的化学气相沉积，以增厚载体衬底(20)。
13.根据前述权利要求中的一项所述的制造方法，其中，步骤e)包括对复合结构(1)的前表面(10a)和后表面(20b)同时进行化学机械抛光。
14.根据前述权利要求中的一项所述的制造方法，其包括为了重新用作初始衬底(11)或供体衬底(111)的目的而对供体衬底的剩余部分(111')进行修复的步骤。
CN202180014912.2A 2020-03-27 2021-01-12 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法 Pending CN115088063A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2003026A FR3108775B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FRFR2003026 2020-03-27
PCT/FR2021/050047 WO2021191512A1 (fr) 2020-03-27 2021-01-12 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (1)

Publication Number Publication Date
CN115088063A true CN115088063A (zh) 2022-09-20

Family

ID=70457060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180014912.2A Pending CN115088063A (zh) 2020-03-27 2021-01-12 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法

Country Status (8)

Country Link
US (1) US20230160102A1 (zh)
EP (1) EP4128329B1 (zh)
JP (1) JP7568736B2 (zh)
KR (1) KR20220159960A (zh)
CN (1) CN115088063A (zh)
FR (1) FR3108775B1 (zh)
TW (1) TWI845800B (zh)
WO (1) WO2021191512A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133637A (zh) * 2023-10-26 2023-11-28 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底
CN117418309A (zh) * 2023-12-18 2024-01-19 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627B1 (fr) * 2021-09-29 2024-08-09 Soitec Silicon On Insulator Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007137689A (ja) 2005-11-15 2007-06-07 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
JP2012178548A (ja) 2011-02-03 2012-09-13 Soytec 層移転用金属キャリア及びその形成方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
CN106489187B (zh) 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
FR3073082B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133637A (zh) * 2023-10-26 2023-11-28 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底
CN117418309A (zh) * 2023-12-18 2024-01-19 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Also Published As

Publication number Publication date
KR20220159960A (ko) 2022-12-05
JP2023519162A (ja) 2023-05-10
FR3108775A1 (fr) 2021-10-01
US20230160102A1 (en) 2023-05-25
EP4128329B1 (fr) 2024-04-03
TWI845800B (zh) 2024-06-21
FR3108775B1 (fr) 2022-02-18
TW202139261A (zh) 2021-10-16
JP7568736B2 (ja) 2024-10-16
WO2021191512A1 (fr) 2021-09-30
EP4128329C0 (fr) 2024-04-03
EP4128329A1 (fr) 2023-02-08

Similar Documents

Publication Publication Date Title
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
TWI693640B (zh) 使半導體表面平整之製造方法
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
TWI844701B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
US20240271321A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
JP2024510756A (ja) キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination