KR20220159960A - SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 - Google Patents

SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20220159960A
KR20220159960A KR1020227030075A KR20227030075A KR20220159960A KR 20220159960 A KR20220159960 A KR 20220159960A KR 1020227030075 A KR1020227030075 A KR 1020227030075A KR 20227030075 A KR20227030075 A KR 20227030075A KR 20220159960 A KR20220159960 A KR 20220159960A
Authority
KR
South Korea
Prior art keywords
layer
substrate
donor
carrier
composite structure
Prior art date
Application number
KR1020227030075A
Other languages
English (en)
Inventor
휴고 비아르드
이오누트 라두
디디에 랑드뤼
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20220159960A publication Critical patent/KR20220159960A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C23C14/588—Removal of material by mechanical treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 실리콘 카바이드로 이루어진 캐리어 기판 상에 배치되는 단결정질 실리콘 카바이드로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이며, 이 방법은,
a) 단결정 SiC로 이루어진 도너 기판을 제공하는 단계 - 도너 기판은 초기 기판 상에 에피택셜 성장에 의해 생성된 도너 층을 포함하고, 도너 층은 초기 기판보다 낮은 결정 결함 밀도를 나타냄 -,
b) 도너 층에 경량 종들을 이온 주입하여, 매립된 취성 평면을 형성함으로써 상기 매립된 취성 평면과 상기 도너 층의 자유면 사이에 박층을 경계 짓는(delimiting) 단계,
c) 캐리어 층을 형성하는 단계를 n번 연속하여 캐리어 기판을 형성하는 단계로서, n은 2 이상이고, n개의 캐리어 층들이 연속적으로 하나씩 도너 층 상에 배치되어 캐리어 기판을 형성하며, 각각의 형성 단계는 400℃ 내지 1100℃의 온도에서 화학 기상 증착하여 다결정질 SiC로 이루어진 캐리어 층을 형성하는 단계를 포함하며, n개의 화학 기상 증착들은 n개의 상이한 온도들에서 수행되는, 캐리어 기판을 형성하는 단계,
d) 매립된 취성 평면을 따라 분리하여, 한편에는 캐리어 기판 상에 박층을 포함하는 복합 구조체를, 다른 한편에는, 도너 기판의 나머지를 형성하는 단계,
e) 복합 구조체를 기계적 및/또는 화학적 처리하는 단계(들)를 포함한다.

Description

SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
본 발명은 마이크로전자 컴포넌트용 반도체 재료 분야에 관한 것이다. 본 발명은 특히 실리콘 카바이드로 이루어진 캐리어 기판 상에 단결정 실리콘 카바이드로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다.
실리콘 카바이드(silicon carbide; SiC)에 대한 관심은 이 반도체 재료가 에너지 처리 능력을 증가시킬 수 있기 때문에 지난 몇 년 동안 상당히 증가했다. SiC는 특히 전기 자동차와 같은 전자 분야의 증가하는 요구 사항들을 충족하기 위해 혁신적인 전원 장치들을 제조하는데 점점 더 널리 사용되고 있다.
단결정 실리콘 카바이드를 기반으로 하는 전원 장치들 및 통합 전원 공급 시스템들은 실리콘으로 이루어진 기존의 동족체와 비교하여 훨씬 더 높은 전력 밀도를 관리할 수 있으며 더 작은 활성 영역 치수들로 관리할 수 있다. SiC에서 전원 장치들의 치수들을 추가로 제한하려면 측면 컴포넌트들 대신 수직 컴포넌트들을 제조하는 것이 유리하다. 이를 위해서는 SiC 구조체의 전면에 위치한 전극과 후면에 위치한 전극 사이의 수직 전기 전도가 상기 구조체에 의해 허용되어야 한다.
그럼에도 불구하고, 마이크로전자 산업을 위한 단결정 SiC 기판들은 여전히 비싸며 큰 크기로 공급하기가 어렵다. 따라서, 보다 저렴한 캐리어 기판 상에 단결정 SiC의 박층을 일반적으로 포함하는 복합 구조체들을 생산하기 위해 박층 전사 솔루션들을 사용하는 것이 유리하다. 잘 알려진 박층 전사 솔루션 중 하나는 광 이온들 주입하고 직접 본딩하여 어셈블하는 방식에 기초하는 Smart CutTM 방법이다. 이러한 방법은 예를 들어 c-SiC로 이루어진 도너 기판으로부터 취해져서, 다결정 SiC(p-SiC)로 이루어진 캐리어 기판과 직접 접촉하고, 수직 전기 전도를 허용하는 단결정 SiC(monocrystalline SiC; c-SiC)로 이루어진 박층을 포함는 복합 구조체를 제조하는 것을 가능하게 한다. 그러나, c-SiC와 p-SiC로 이루어진 두 기판들 사이의 분자 접착에 의한 고품질 직접 본딩을 달성하는 것은 여전히 어려운데, 그 이유는 상기 기판들의 표면 상태 및 거칠기를 관리하는 것이 복잡하기 때문이다.
이 방법에서 도출되는 다양한 방법들이 또한 선행 기술에서 알려져 있다. 예를 들어, F. Mu et al. (ECS Transactions, 86 (5) 3-21, 2018) 아르곤 충격에 의해 어셈블될 표면을 활성화시킨 후 직접 본딩 구현(SAB: "surface activation bonding"): 본딩 전에 이러한 처리는 매우 높은 밀도의 측면 본딩들을 생성하여 어셈블리 계면에서 공유 본딩들의 형성을 촉진하며, 따라서 높은 본딩 에너지를 생성한다. 그러나, 이 방법은 단결정 SiC 도너 기판의 표면에 비정질층을 생성하는 결점이 있으며, 이것은 c-SiC로 이루어진 박층과 p-SiC로 이루어진 캐리어 기판 사이의 수직 전기 전도에 부정적인 영향을 미친다.
특히 EP3168862에서 이 문제를 해결하기 위한 솔루션들이 제안되었으며, 이것은 전기적 특성들을 복원하기 위해 상기 비정질층에 도펀트 종의 주입을 포함한다. 이 접근 방식의 주요 단점은 복잡성과 그에 따른 비용이다.
또한 US8436363이 공지되어 있으며, 이것은 금속 캐리어 기판 상에 배치된 c-SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법을 기술하고 있으며, 그 열팽창 계수는 박층의 열팽창 계수와 일치한다. 이 제조 방법은 다음 단계들로 구성된다:
- c-SiC 도너 기판에 매립된 취성 평면(buried brittle plane)을 형성하고, 상기 매립된 취성 평면과 도너 기판의 전면 사이에 박층을 경계 짓는 단계,
- 보강재로서 작용하기에 충분한 두께를 갖는 캐리어 기판을 형성하기 위해 도너 기판의 전면 상에, 예를 들어 텅스텐 또는 몰리브덴의 금속층을 증착하는 단계,
- 매립된 취성 평면을 따라 분리하여 한편에는 금속 캐리어 기판 및 c-SiC로 이루어진 박층을 포함하는 복합 구조체를 형성하고 다른 한편에는 나머지 c-SiC 도너 기판을 형성하는 단계.
그러나 이러한 제조 방법은 캐리어 기판을 형성하는 재료가 1200℃(p-SiC 제조를 위한 일반적인 온도) 이상의 온도에서 증착이 필요한 p-SiC인 경우 호환되지 않는다. 특히, 이러한 고온에서, 매립된 취성 평면에 존재하는 공동의 성장 동역학은 p-SiC 층의 성장 동역학보다 빠르고 블리스터링이 발생하기 시작하기 전에 강화 효과에 필요한 두께에 도달하지 않는데, 이것은 공동들 바로 위의 층의 변형과 관련이 있다.
사용된 층 전사 기술과 상관없이, 매우 고품질이고 특히 확장된 결함이 없는(또는 매우 낮은 밀도를 갖는) 얇은 c-SiC 층을 포함하는 복합 구조체를 제공하는데 추가적인 문제가 발생하고, 이것은 상기 박층 상에 생성되는 것으로 의도되는 전원 장치들의 성능 품질 및 신뢰성에 영향을 미치기 쉽다.
본 발명은 종래 기술에 대한 대안적인 솔루션에 관한 것으로, 상기 언급된 단점을 완전히 또는 부분적으로 극복하는 것을 목표로 한다. 본 발명은 특히 다결정 SiC로 이루어진 캐리어 기판 상에 배치되는 고품질의 c-SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다.
본 발명은 실리콘 카바이드로 이루어진 캐리어 기판 상에 배치되는 단결정질 실리콘 카바이드로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다. 이 방법은,
a) 단결정 실리콘 카바이드로 이루어진 도너 기판을 제공하는 단계 - 도너 기판은 초기 기판 상에 에피택셜 성장에 의해 생성된 도너 층을 포함하고, 도너 층은 초기 기판보다 낮은 결정 결함 밀도를 나타냄 -,
b) 도너 층에 경량 종들(light species)을 이온 주입하여, 매립된 취성 평면을 형성함으로써 상기 매립된 취성 평면과 상기 도너 층의 자유면 사이에 박층을 경계 짓는(delimiting) 단계,
c) 캐리어 층을 형성하는 단계를 n번 연속하여 캐리어 기판을 형성하는 단계로서, n은 2 이상이고, n개의 캐리어 층들이 연속적으로 하나씩 도너 층 상에 배치되어 캐리어 기판을 형성하며, 각각의 형성 단계는 400℃ 내지 1100℃의 온도에서 화학 기상 증착하여 다결정질 실리콘 카바이드로 이루어진 캐리어 층을 형성하는 단계를 포함하며, n개의 화학 기상 증착들은 n개의 상이한 온도들에서 수행되는, 캐리어 기판을 형성하는 단계,
d) 매립된 취성 평면을 따라 분리하여, 한편에는 캐리어 기판 상에 박층을 포함하는 복합 구조체를, 다른 한편에는, 도너 기판의 나머지를 형성하는 단계,
e) 박층의 자유면을 평활화하고/하거나 상기 복합 구조체(1)의 두께 균일성을 보정하기 위해, 복합 구조체를 기계적 및/또는 화학적 처리하는 단계(들)을 포함한다.
단독으로 또는 기술적으로 달성 가능한 조합에 따라 취해진 본 발명의 다른 유리하고 비제한적인 특성에 따르면:
ㆍ 단계 c)의 상기 증착들은 600℃ 내지 900℃, 더욱 바람직하게는 700℃ 내지 800℃의 온도에서 수행되고;
ㆍ 단계 c)의 상기 증착들은 대기압, 저압 또는 플라즈마 강화 화학 기상 증착 기술에 기초하고;
ㆍ 단계 c)의 상기 n개의 증착들은 n개의 증가하는 온도들에서 수행되고;
ㆍ 단계 c)의 n개의 증착들은 n개의 감소하는 온도들에서 수행되고;
ㆍ 단계 c)에서 증착된 n개의 캐리어 층들 중의 적어도 2개의 캐리어 층들은 상이한 도핑 레벨들을 나타내고;
ㆍ 단계 c)의 증착들의 완결 시에, 캐리어 기판은 50 미크론 이상, 100 미크론 이상, 심지어 200 미크론 이상의 두께를 나타내고;
ㆍ 단계 a)는 도너 층의 에피택셜 성장 전에, 초기 기판 상에 단결정 변환층을 형성하여, 초기 기판의 기저면 전위(basal plane dislocation; BPD) 타입의 결함들을 스레딩 에지 전위(threading edge dislocation; TED) 타입의 결함들로 변환하는 단계를 포함하고;
ㆍ 단계 a)에서, 도너 층의 에피택셜 성장은 1200℃ 초과, 바람직하게는 1500℃ 내지 1650℃의 온도에서 수행되고;
ㆍ 단계 c)에서, 캐리어 층을 형성하는 n개의 단계들 중 적어도 하나는, 화학 기상 증착 단계 이후에 수행되는 어닐링을 포함하며, 어닐링의 온도는 증착 온도보다 높고 단계 d)의 분리를 야기할 수 있는 분리 온도보다 낮으며;
ㆍ 화학적 에칭(chemical etching), 기계적 래핑(mechanical lapping) 및/또는 화학적 기계적 연마(chemical mechanical polishing)가 단계 c)와 단계 d) 사이에서, 캐리어 기판의 자유면에 적용되고;
ㆍ 캐리어 기판을 두껍게 하기 위해, 단계 d)의 분리 후에 새로운 화학 기상 증착이 수행되고;
ㆍ 단계 e)는 복합 구조체의 전면(front face) 및 후면(rear face)의 동시 화학적 기계적 연마를 포함하며;
ㆍ 이 제조 방법은 초기 기판으로서 또는 도너 기판으로서 재사용할 목적으로 도너 기판의 나머지를 재조정(reconditioning)하는 단계를 포함한다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여 제공되는 본 발명의 다음의 상세한 설명으로부터 명백해질 것이며, 여기서:
도 1은 본 발명에 따른 제조 방법에 따라 생산되는 복합 구조체를 나타낸다.
도 2a 내지 도 2f는 본 발명에 따른 제조 방법의 단계들을 나타낸다.
도 3a 및 도 3b는 본 발명에 따른 제조 방법의 단계들을 나타낸다.
본 설명에서, 도면들에서 동일한 참조 번호들은 동일한 타입의 요소들에 대해 사용될 수 있다. 도면들은 가독성을 위해 축척으로 나타내지 않은 개략도이다. 특히, z축을 따른 층들의 두께들은 x 및 y축을 따른 측면 치수들에 대해 축척되지 않고; 서로에 대한 층들의 상대적인 두께들은 도면들에서 고려되지 않는다.
본 발명은 실리콘 카바이드로 이루어진 캐리어 기판(20) 상에 배치되는 단결정 실리콘 카바이드로 이루어진 박층(10)을 포함하는 복합 구조체(1)를 제조하기 위한 방법에 관한 것이다(도 1). 캐리어 기판(20)은 유리하게는 다결정이다("p-SiC"는 다결정 SiC를 지칭하기 위해 사용될 것이다).
방법은 먼저 단결정 실리콘 카바이드로 이루어진 도너 기판(111)을 제공하는 단계 a)를 포함한다. 계속되는 설명에서 "c-SiC"는 단결정 실리콘 카바이드를 지칭하는데 사용될 것이다.
도너 기판(111)은 c-SiC로 이루어진 초기 기판(11)을 포함한다(도 2a). 초기 기판(11)은 바람직하게는 100 mm, 150 mm, 200 mm, 실제로 심지어 300mm 또는 심지어 450mm의 직경 및 일반적으로 300 내지 800 미크론의 두께를 갖는 웨이퍼 형태로 제공된다. 도너 기판(111)은 전면(11a) 및 후면(11b)을 갖는다. 전면(11a)의 표면 거칠기는 20 미크론 x 20 미크론의 스캔에서 원자력 현미경(atomic force microscopy; AFM)에 의해 측정되는 1 nm Ra(평균 거칠기) 미만이 되도록 유리하게 선택된다.
도너 기판(111)은 또한 초기 기판(11) 상에 에피택셜 성장에 의해 생성되는 c-SiC로 이루어진 도너 층(110)을 포함한다. 에피택셜 성장 단계는 도너층(110)이 초기 기판(11)보다 낮은 결정 결함들의 밀도를 나타내도록 수행된다.
예를 들어, c-SiC로 이루어진 초기 기판(11)은 <11-20> 결정축에 대해 4.0˚±0.5˚ 이하의 절단각(offcut angle) 및 5/cm2 이하, 또는 심지어 1/cm2 미만의 스레딩 전위(마이크로파이프) 밀도를 갖는 4H 또는 6H 폴리타입일 수 있다. N(질소) 도핑된 형태에서, 이것은 바람직하게는 0.015 ohm.cm 내지 0.030 ohm.cm의 저항을 갖는다. 일반적으로 3000/cm2 이하의 기저면 전위(basal plane dislocation) 또는 BPD 타입의 결함 밀도가 낮은 초기 기판(11)이 선택될 수 있다. 1500/cm2 정도의 BPD 밀도를 갖는 c-SiC 기판은 합리적으로 구할 수 있어 공급이 용이하다.
본 발명의 방법의 완결 시에 복합 구조체(1)의 c-SiC 박층(10)이 형성될 도너층(110)은 초기 기판(11)보다 우수한 결정 품질을 갖고, 상기 박층(10) 상에 생성되도록 의도되는 수직 컴포넌트에 대해 요구되는 사양을 충족하는 것이 바람직하다. 이것은 c-SiC로 이루어진 층 또는 기판에 다양한 타입의 확장된 결함이 존재하기 때문이다. 이러한 확장된 결함들은 컴포넌트들의 성능 품질과 신뢰성에 영향을 줄 수 있다. 특히, BPD 타입의 결함은 전자-정공 쌍의 재결합 에너지를 사용할 수 있는 경우 전위(dislocation)로부터 확장되는 Shockley 적층 결함(또는 SSF) 때문에 양극성 컴포넌트들에 치명적이다. 컴포넌트의 활성 영역 내부에 SSF 적층 결함이 확장되면 컴포넌트의 통과 상태 저항이 증가한다.
따라서, c-SiC로 이루어진 도너층(110)은 1/cm2 이하의 BPD 결함 밀도를 갖도록 마련된다.
이를 위해, 도너층(110)의 에피택셜 성장 단계는 1200℃ 이상, 바람직하게는 1500℃ 내지 1650℃의 온도에서 수행된다. 사용되는 전구체들은 실란(SiH4), 프로판(C3H8) 또는 에틸렌(C2H4)이고, 캐리어 가스는 아르곤이 있거나 없는 수소일 수 있다.
도너층(110)에서 BPD 결함들의 낮은 함량은 초기 기판(11)에 존재하는 BPD 결함들의 스레딩 에지 전위(threading edge dislocation; TED)들로의 변환을 페이버링(favouring)함으로써 얻어진다.
특정 실시형태에 따르면, 단계 a)는 도너층(110)의 성장 이전에 초기 기판(11) 상에 바람직하게는 c-SiC로 이루어진 단결정 변환층(13)의 형성을 포함한다(도 3a). 변환층(13)의 목적은 초기 기판(11)의 BPD 타입의 결함들을 TED 타입의 결함들로 변환을 최대화하기 위한 것이다(도 3a). 이를 위해서는, c-SiC로 이루어진 초기 c-SiC 기판(11)에 대해 4°에 가까운 낮은 절삭각(cutting angle)을 선택하고, 에피택셜 성장 이전에 수행되는 인시츄(in situ) 에칭을 증가시키고, 큰 성장 레이트를 목표로 하고(일반적으로 5 μm/h 이상), 마지막으로 1에 가까운 전구체 스트림들의 C/Si 비율로 단결정 변환층(13)에 대한 성장 조건들을 선택하는 것이 유리하다.
그 다음, 상기 변환층(13) 상의 도너층(110)의 에피택셜 성장이 수행될 수 있다(도 3b). 이 특정 실시형태에 따르면, 1/cm2 이하 또는 심지어 0.1/cm2 이하의 BPD 결함 밀도를 갖는 c-SiC 도너층(110)을 얻는 것도 가능하다. 또한, 본 발명에 따른 방법의 완결 시에 양극성 저하의 확률(정공이 BPD/TED 변환 지점 아래에 도달할 확률)은 무시해도 될 정도이며(< 0.1%), 단결정 변환층(13)은 복합 구조체(1) 내로 전사되도록 의도되지 않는다. 양극성 저하를 감소시키는 것에 관한 선행 기술은 변환층과 활성층 사이에 재결합층(1E18 at/cm3 이상으로 도핑된 질소)을 통합하는 것으로 구성된다. 이 층은 10μm의 두께 및 5E18/cm3보다 큰 농도의 비용으로, 이 재결합 층을 포함하지 않는 기본 구조체에 비해 정공의 존재 확률을 0.1%로 줄일 수 있다. 본 발명에서는, 단결정 변환층(13)이 전사되지 않기 때문에, 양극성 저하의 핵형성 지점(BPD-TED 변환 지점 또는 임의의 BPD 지점)에 정공이 도달할 확률은 적어도 0.1% 미만이거나 심지어 0%에 가깝다.
전면(11a)에 잠재적으로 존재하는 미립자, 금속 또는 유기 오염물, 또는 천연 산화물 층의 전부 또는 일부를 제거하기 위한 초기 기판(11)의 통상적인 세척 또는 에칭 시퀀스들은 에피택셜 성장 단계 이전에 수행될 수 있음에 유의한다.
본 발명에 따른 제조 방법은 또한 박층(10)의 원하는 두께를 나타내는 미리 결정된 깊이까지 도너층(110) 내로 경량 종들을 이온 주입하는 단계 b)를 포함한다. 깊이는 도너층(110)의 두께보다 항상 작게 유지될 것이라는 점에 유의해야 한다. 이러한 주입은 도너 기판(111)에 매립된 취성 평면(12)을 생성하며 이것은 상기 매립된 취성 평면(12)과 상기 도너 기판(111)의 자유 표면(11a) 사이에 박층(10)을 경계짓는다(도 2b).
주입된 경량 종들은 바람직하게는 수소, 헬륨이거나, 또는 이 두 종들이 함께 주입된다. Smart CutTM 방법과 관련하여 잘 알려진 바와 같이, 이러한 경량 종들은 미리 결정된 깊이 주변에서 도너층(110)의 자유 표면(11a)에 평행한, 즉 도면들에서 평면(x,y)에 평행한 박층에 분포되는 미세공동들을 형성하게 된다. 이 박층은 단순화를 위해 매립된 취성 평면(12)으로 지칭된다.
경량 종들을 주입하기 위한 에너지는 도너 기판(111)에서 미리 결정된 깊이에 도달하도록 선택된다.
일반적으로, 수소 이온들은 약 100 내지 1500 nm의 두께를 갖는 박층(10)을 경계짓기 위해 10 keV 내지 250 keV의 에너지 및 5E16/cm²내지 1E17/cm²의 선량으로 주입될 것이다.
이온 주입 단계 이전에 도너층(110)의 자유면(11a) 상에 보호층이 증착될 수 있음에 유의해야 한다. 이 보호층은 예를 들어 산화규소 또는 질화규소와 같은 재료로 구성될 수 있다.
그 다음, 본 발명에 따른 방법은 후속적으로 캐리어 층들(20')을 형성하는 연속적인 n개의 단계들을 포함하며, n은 2 이상이고, 유리하게는 3 이상이다. n개의 캐리어층들(20')이 도너층(110)의 전면(11a) 상에 연속적으로 하나씩 배치되고; 그것들이 캐리어 기판(20)을 형성한다. 다시 말해서, 제 1 캐리어 층(20')이 도너층(110)의 전면(11a)과 직접 접촉하고, 이어서 제 2 캐리어층(20')이 제 1 캐리어층과 접촉하는 등의 방식이 n개의 캐리어층들(20')에 대해 캐리어 기판(20)이 얻어질 때까지 계속된다(도 2ca, 도 2cb, 도 2cc).
각 형성 단계는 다결정 실리콘 카바이드로 이루어진 캐리어층(20')을 형성하기 위한 화학 기상 증착(chemical vapour deposition; CVD)을 포함한다.
각 CVD 증착은 400℃ 내지 1100℃, 바람직하게는 600℃ 내지 900℃, 실제로 심지어 유리하게는 700℃ 내지 800℃의 온도에서 수행된다. 유리하게는, 단계 c)의 증착들은 대기압 화학 기상 증착(atmospheric pressure chemical vapour deposition; APCVD), 저압 화학 기상 증착(low pressure chemical vapour deposition; LPCVD) 또는 플라즈마 강화 화학 기상 증착(plasma-enhanced chemical vapour deposition; PECVD) 기술에 기초한다.
본 발명에 따르면, 단계 c)의 n개의 증착은 n개의 상이한 온도에서 수행된다. 이것은 2개의 실시형태들을 참조하여 후술하는 바와 같이 n개의 캐리어층(20')의 중첩으로 인한 캐리어 기판(20)의 품질을 개선하는 것을 가능하게 한다.
바람직하게는, 각 캐리어층(20')은 150 미크론 이하, 100 미크론 이하, 실제로 심지어 50 미크론 이하의 두께를 나타낸다.
제 1 실시형태에 따르면, 단계 c)의 n개의 증착들은 n개의 증가하는 온도에서 수행된다. 예를 들어, 700℃ 내지 1000℃ 범위의 온도에서 4회의 연속 증착들이 수행될 수 있다. 연속적인 증착들 동안 증착되는 캐리어층(20')의 두께는 동일하거나 상이할 수 있음에 유의해야한다.
이 실시형태는 캐리어층들(20')의 형성 시작 시, 즉 이들 층들의 강화 효과가 높지 않을 때 도너 기판(111)에 적용되는 열 버짓을 제한한다는 점에서 유리하다: 따라서, 매립된 취성 평면(12)에서 공동들의 성장의 결과로 버블링에 의한 도너층(110)의 손상 위험이 크게 감소된다.
또한, 증착되는 제 1 캐리어층(20')의 결정질 품질이 감소하더라도(낮은 증착 온도의 결과로서), 증가하는 온도로 수행되는 후속 증착들이 제 1 증착(들)의 결정도를 (적어도 부분적으로) 복원 및/또는 개선하는 것을 가능하게 한다.
바람직하게는, 최대 온도, 즉 최종 증착 동안 적용되는 온도 n은, 분리를 수행하기 위해 다음 단계 d)에서 적용되기 쉬운 온도보다 낮다.
제 2 실시형태에 따르면, 단계 c)의 n개의 증착은 n개의 감소하는 온도에서 수행된다. 예를 들어, 3 내지 5 회의 연속 증착이 1000℃ 내지 700℃ 범위의 온도에서 수행될 수 있다.
유리하게는, 최대 온도, 즉 제 1 증착 동안 적용되는 온도는 분리를 수행하기 위해 다음 단계 d)에서 예상되는 온도보다 낮다.
이 제 2 실시형태는 매우 우수한 결정질 품질의 도너층(110) 상에 제 1 캐리어층(20')을 형성하여 이들 두 층들 사이의 계면의 전기 전도성을 촉진하는 것을 목표로 한다. 다음 캐리어층(20')의 품질은 (낮은 증착 온도의 관점에서) 잠재적으로 더 나쁠 것이지만, 감소하는 증착 온도들은 캐리어 기판(20)의 원하는 두께에 도달될 때까지 매립된 취성 평면(12)에서 공동들의 성장을 제한하는 것을 가능하게 한다. 또한 점진적으로 더 낮은 온도들에서 증착되는 캐리어층(20')들은 주위 온도로 냉각되는 동안 점진적으로 더 작은 열기계 응력들을 생성할 것이라고 생각될 수 있다.
선택적으로, 설명된 실시형태들 중 하나 또는 다른 실시형태에서, 캐리어층(20')을 형성하는 n 단계들 중 적어도 하나는 화학 기상 증착 이후에 수행되는 어닐링을 포함한다. 유리하게는, 매립된 취성 평면(12)을 따른 분리의 후속 단계 d) 동안 적용되기 쉬운 분리 온도보다 낮지만 증착 온도보다 높은 어닐링 온도가 선택될 것이다.
일반적으로 어떤 실시형태가 채택되든, 캐리어층(20') 형성의 n 단계들 중 어느 하나 동안 스택(211)에 적용되는 열 버짓은 위에 형성된 박층(10) 및 n 캐리어 층(들)(20')을 변형시키기 쉬운 매립 취성 평면(12)에서 공동들의 성장을 초래하는 열 버짓 미만이다.
또한, 캐리어층(20') 형성의 n 단계들 동안 스택(211)에 적용되는 총 열 버짓은 매립된 취성 평면(12)을 따라 자발적인 분리를 야기하는 열 버짓보다 적게 유지된다.
방법의 단계 c)는 유리하게는 제 1 CVD 증착 동안 증착되는 제 1 캐리어층(20')과 도너층(110) 사이의 비절연 계면을 정의한다. 다시 말해서, 단계 c)는 도너층(110)과 제 1 캐리어층(20') 사이의 계면이 적어도 최종 복합 구조체(1)에서 전기 전도성 계면을 형성할 수 있도록 수행된다: 예를 들어, 일반적으로 1 mohm.cm2 미만인 계면의 특정 저항이 목표 설정될 것이다. 유리하게는, 계면의 전기 전도성을 보장하기 위해, 도너층(110)의 자유면(11a) 상에 존재하는 천연 산화물의 제거가 습식 또는 건식 경로를 통해 HF(hydrofluoric acid) 탈산에 의해 수행된다.
탈산 및/또는 제 1 캐리어층(20')의 형성 전에, 세척 시퀀스들이 도너 기판(111)에 적용되어, 그것의 자유면 상에 잠재적으로 존재하는 미립자, 금속 또는 유기 오염물들의 전부 또는 일부를 제거하도록 할 수 있다.
유리하게는, 제 1 CVD 증착 동안 증착되는 캐리어층(20')은 도너 기판(111)과의 계면의 전기 전도성을 추가로 촉진하기 위해 높은 도핑 레벨을 나타낸다. 일반적으로, 증착되는 제 1 캐리어층(20')은 1E14/cm3 내지 1E22/cm3의 N 또는 P 타입의 도펀트들 농도를 나타낼 수 있다. 증착될 다음의 캐리어층들(20')은 상이한 농도 및/또는 상이한 타입의 도펀트들을 나타낼 수 있다. 따라서, 단계 c)에서 증착되는 n개의 캐리어층들(20') 중 적어도 2개의 캐리어층들(20')은 별개의 도핑 레벨을 나타낼 수 있다.
단계 c)의 증착 파라미터들은 유리하게는 상기 캐리어 기판(20)이 양호한 전기 전도성, 즉 0.03 ohm.cm 이하, 실제로 심지어 0.01 ohm.cm 이하, 높은 열전도율, 즉 150 W.m-1.K-1 이상, 실제로 심지어 200 W.m-1.K-1 이상, 및 박층(10)의 것과 유사한 열팽창 계수, 즉 주위 온도에서 일반적으로 3.8E-6/K 내지 4.2E-6/K를 나타내도록 결정된다. 이러한 특성을 얻기 위해 캐리어 기판(20)은 다음과 같은 구조적 특성을 바람직하게 나타낸다: 다결정 구조체, 3C SiC 타입의 결정립, 111 배향, 기판 평면에서 1 내지 50 μm의 평균 크기, 0.03 ohm.cm 이하의 최종 저항을 위한 N-타입 도핑.
단계 c)의 완결 시에, 캐리어 기판(20)은 10 미크론 이상, 50 미크론 이상, 100 미크론 이상, 실제로 심지어 200 미크론 이상의 두께를 나타낸다. 단계 c)로부터 생성되는 스택(211)은 도너 기판(111) 상에 배치되는 캐리어 기판(20)을 포함한다.
그 다음, 본 발명에 따른 방법은 매립된 취성 평면(12)을 따라 분리하는 단계 d)를 포함하며, 이에 따라 한편에는 복합 구조체(1) 및 다른 한편에는 도너 기판의 나머지(111')를 형성한다(도 2d).
유리한 실시형태에 따르면, 분리 단계 d)는 단계 c)의 증착 및 어닐링(들)(수행된 경우)의 온도보다 높은 분리 온도에서 스택(211)에 열처리를 적용함으로써 수행된다. 그 이유는 매립된 취성 평면(12)에 존재하는 미세공동들은 매립된 취성 평면(12)의 전체 범위에 걸쳐 전파될 균열파(fracture wave)가 시작될 때까지 성장 동역학을 따르며, 그 결과 복합 구조체(1)와 초기 기판의 나머지(111') 사이에 분리가 발생하기 때문이다. 실제에 있어서, 온도는 단계 b)의 주입 조건의 함수로서 950℃ 내지 1200℃, 바람직하게는 1000℃ 내지 1200℃일 수 있다.
대안적인 실시예에 따르면, 분리 단계 d)는 스택(211)에 기계적 응력을 가함으로써 수행된다. 이 응력은, 예를 들어, 매립된 취성 평면(12)에 가깝게 도구(예를 들면, 블레이드 또는 비스듬한 형태)를 삽입함으로써 가해질 수 있다. 예를 들어, 분리 응력은 수 GPa 정도일 수 있으며, 바람직하게는 2 GPa보다 클 수 있다.
캐리어 기판(20)을 더 두껍게 하기 위해 단계 d)의 분리 이후에 적어도 하나의 새로운 CVD 증착을 수행하도록 계획하는 것이 선택적으로 가능하다는 점에 유의해야 한다.
단계 d) 이후에, 다결정 실리콘 카바이드로 이루어진 캐리어 기판(20) 상에 배치되는 단결정 실리콘 카바이드로 이루어진 박층(10)을 포함하는 복합 구조체(1)가 얻어진다.
그 자체로 알려진 바와 같이, 분리 단계 d)의 종료 시, 복합 구조체(1)의 박층(10)의 자유면(10a)은 5 내지 100nm RMS(20 미크론 Х 20 미크론 스캔에서 원자간력현미경(atomic force microscope; AFM)로 측정)의 표면 거칠기를 갖는다.
따라서 복합 구조체(1)의 기계적 및/또는 화학적 처리(들)의 단계 e)가 박층(10)의 자유 표면(10a)을 평활화하고/하거나 복합 구조체(1)의 두께 균일성을 보정하기 위해 제공된다(도 2e).
단계 e)는, 0.5 nm RMS 미만(20 x 20 μm의 AFM 필드에서), 또는 0.3 nm 미만의 최종 거칠기를 얻기 위해, 일반적으로 50 nm 내지 1000 nm 정도의 재료를 제거하면서 박층(10)의 자유면(10a)의 화학적 기계적 연마(chemical mechanical polishing; CMP)를 포함할 수 있다. 단계 e)는 또한, 박층(10)의 자유면(10a)의 품질을 더욱 개선하기 위해, 화학적 또는 플라즈마 처리(세척 또는 에칭), 예를 들어 SC1/SC2 (표준 세척 1, 표준 세척 2) 및/또는 HF(hydrofluoric acid) 타입 및/또는 N2, Ar, CF4 등 플라즈마 세척을 포함할 수 있다.
또한, 단계 e)는 화학적 기계적 연마(chemical mechanical polishing; CMP) 및/또는 캐리어 기판(20)의 후면(20b)의 화학적 처리(에칭 또는 세척) 및/또는 기계적 처리(연삭(grinding))를 포함할 수 있다. 이러한 처리는 또한 상기 캐리어 기판(20)의 두께 균일성 및 또한 후면(20b) 거칠기를 개선하는 것을 가능하게 한다. 0.5 nm RMS 미만의 거칠기(20 미크론 Х 20 미크론의 필드에서 원자간력현미경(atomic force microscope; AFM)으로 측정)가, 적어도 하나의 금속 전극이 복합 기판(1)의 후면(20b)에 존재하게 되는 수직 컴포넌트들을 마련하기 위해서 바람직하다.
캐리어 기판(20)의 후면(20b)에 적용되는 이러한 처리들은, 분리 단계 d) 직전에, 즉 복합 구조체(1)의 전면(10a)이 노출되기 이전에, 특히 화학적 에칭 또는 기계적 래핑(또는 기계적 연삭)과 같은 오염 또는 제한적 처리 과정에서 그것의 오염을 제한할 수 있도록 선택적으로 적용될 수 있음에 유의해야 한다.
복합 구조체(1)의 에지들의 연마 또는 연삭이 이 단계 e) 동안 수행되어, 그 원형 윤곽의 형상 및 에지 폐기물이 마이크로전자 제조 방법들의 요구 사항들과 양립할 수 있도록 할 수 있다.
유리한 실시형태에 따르면, 기계화학적 처리 단계 e)는 복합 구조체(1)의 전면(10a) 및 후면(20b)의 동시 연마(CMP)를 포함하며, 이에 따라 상기 구조체(1)를 평활화하고 두께 균일성을 개선한다. 연마 파라미터들은 전면(10a)과 후면(20b) 간에 다를 수 있으며, c-SiC 표면과 p-SiC 표면의 평활화는 일반적으로 다른 소모품들을 필요로 한다. 연마의 기계적 컴포넌트는 캐리어 기판(20)이 p-SiC로 제조될 때 특히 후면(20b)에 대해 페이버링되어, 연마의 화학 컴포넌트에 의한 결정립계의 우선적인 공격을 제한한다. 예를 들어, 회전 속도(연마 헤드 및 플레이트), 압력, 연마재들의 농도 및 물리적 특성들(즉, 약 10 nm 내지 1 μm의 다이아몬드 나노입자의 직경)과 같은 연마 파라미터들은, 기계적 컴포넌트를 강조하기 위해 수정될 수 있다.
계속해서 유리한 실시형태에 따르면, 대략 1시간 내지 수 시간 동안 1000℃ 내지 1800℃의 온도에서 열처리하는 단계 e')가 단계 e) 후에 수행된다. 이 단계의 목적은 박층(10) 내부 및/또는 그 위에 계속해서 존재하는 구조적 또는 표면 결함들을 처리하고, 적절한 경우, 캐리어 기판(20)의 결정 구성을 발전시켜 구조체(1)가 박층(10) 상의 컴포넌트들의 제조에 필요한 후속 고온 열처리와 양립할 수 있도록 복합 구조체(1)를 안정화하는 것이다.
본 발명에 따른 방법은 복합 구조체(1)의 박층(10) 상의 단결정 실리콘 카바이드의 추가 층(10')의 에피택셜 성장의 단계 f)를 포함할 수 있다(도 2f). 이러한 단계는 컴포넌트들의 제조를 위해 일반적으로 약 5 내지 50 미크론의 비교적 큰 두께의 가공층(100)이 요구될 때 적용된다. 에피택시 조건들은 바람직하게는 낮은 온도에서, 복합 구조체(1)의 이종 재료들의 결과로서 가공층(100)(박층(10) 및 추가 층(10') 어셈블리에 대응)에서 유도되는 응력들을 제한하도록, 선택적으로 단계 a)의 조건들과 유사하게 선택될 수 있다.
마지막으로, 제조 방법은 초기 기판(11) 또는 도너 기판(111)으로서 재사용할 목적으로 도너 기판의 나머지(111')를 재조정하는 단계를 포함할 수 있다. 이러한 재조정 단계는 표면 또는 에지 기계화학적 연마, 및/또는 기계적 연삭, 및/또는 습식 또는 건식 화학적 에칭에 의한 면(110'a)(도 2d)의 하나 이상의 처리들에 기초한다. 바람직하게는, 단계 a)에서 형성되는 도너층(110)의 두께는 도너 기판(111)의 나머지(111')가 도너 기판(111)으로서 적어도 2회 재사용될 수 있도록 정의된다. 바람직하게는, 변환층(13)이 존재할 때, 상기 층을 온전하게 유지하기 위해, 즉 도너 기판의 나머지(111') 상에 도너 층(10)의 일부를 항상 유지하도록 주의를 기울이게 된다. 따라서, 도너 층(10)의 부분이 복합 구조체(1)의 생산에 불충분할 때, 도너 층(110)의 에피택셜 성장 단계만이 필요하고 이전의 변환층(13) 성장 단계는 필요하지 않다.
실시예:
비제한적인 예시적인 실시예에 따르면, 초기 기판(11)은 4H polytype의 c-SiC로 이루어진 웨이퍼로, <11-20> 축에 대해 4.0˚± 0.5˚의 배향을 가지며, 직경이 150 mm, 두께가 350 μm이다.
RCA 타입(표준 세척 1 + 표준 세척 2), 그 다음 Caro's acid(황산과 과산화수소의 혼합물), 그 다음 HF(hydrofluoric acid)의 기존의 세척 순서는 c-SiC로 이루어진 도너층(110)의 에피택셜 성장 이전에 초기 기판(11) 상에서 수행된다.
성장은 1650℃의 온도에서 실란(SiH4) 및 프로판(C3H8) 또는 에틸렌(C2H4)과 같은 전구체들를 사용하여 에피택시 챔버에서 수행되며, 30 미크론의 두께를 갖는 c-SiC 도너층(110)을 생성한다(성장 속도: 10 미크론/h). 도너층은 1/cm2 정도의 BPD 결함들의 밀도를 나타낸다.
수소 이온의 주입은 도너층(110)의 자유 표면을 통해 150 keV의 에너지 및 6E16 H+/cm2의 선량에서 수행된다. 따라서 매립된 취성 평면(12)은 도너층(110)에서 약 800 nm의 깊이에 생성된다.
도너층(110)의 자유면에서 잠재적인 오염물질들을 제거하기 위해 도너 기판(111)에서 RCA + Caro's acid 타입의 세척 시퀀스가 수행된다.
제 1 LPCVD 증착은, 700℃의 온도에서, 메틸실란(MS)(CH3SiH3) 전구체와 함께, 3.7 Torr의 압력하에서 60분 동안, 도너층(110) 상에 수행되어, 제 1 캐리어층(20')에 대해 50 미크론의 두께를 달성하도록 한다. 이러한 조건 하에서, 상기 지지층(20')은 다결정 SiC로 이루어진다.
제 2 LPCVD 증착은 800℃의 온도에서, MS 전구체와 함께, 4 Torr의 압력 하에서 30분 동안, 제 1 캐리어 층(20') 상에 수행되어, p-SiC로 이루어진 제 2 캐리어 층(20')에 대해 100 미크론의 두께를 달성하도록 한다.
제 3 LPCVD 증착은, 850℃의 온도에서, MS 전구체와 함께, 4 Torr의 압력 하에 45분 동안, 제 2 캐리어 층(20') 상에 수행되어, p-SiC로 이루어진 제 3 캐리어 층(20')에 대해 250 미크론의 두께를 달성하도록 한다.
3개의 캐리어층들(20')의 중첩에 의해 형성되는 캐리어 기판(20)은 400 미크론의 두께를 나타낸다.
그런 다음, 50분 동안 1000℃에서 어닐링이 도너 기판(111) 및 캐리어 기판(20)으로 형성되는 스택(211)에 적용된다. 분리는 상기 어닐링 동안 매립된 취성 평면(12)의 레벨에서 수행된다. 이 분리 단계 d)의 완결 시에, 박층(10) 및 캐리어 기판(20)으로 형성되는 복합 구조체(1)가 도너 기판의 나머지(111')로부터 분리된다.
캐리어 기판(20)의 후면(20b)에서 50 미크론 정도의 두께가 제거된다. 이어서, 박층(10) 및 캐리어 기판(20)의 후면(20b)의 표면 거칠기를 복원하기 위해 양면 연마가 수행된다.
물론, 본 발명은 설명된 실시형태들 및 예들로 제한되지 않으며, 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않으면서 대안적인 실시형태들이 이에 도입될 수 있다.

Claims (14)

  1. 실리콘 카바이드로 이루어진 캐리어 기판(20) 상에 배치되는 단결정 실리콘 카바이드로 이루어진 박층(10)을 포함하는 복합 구조체(1)를 제조하기 위한 방법으로서,
    a) 단결정 실리콘 카바이드로 이루어진 도너 기판(111)을 제공하는 단계로서, 상기 도너 기판(111)은 초기 기판(11) 상에 에피택셜 성장에 의해 생성된 도너 층(110)을 포함하고, 상기 도너 층(110)은 상기 초기 기판(11)보다 낮은 결정 결함 밀도를 나타내는, 도너 기판(111)을 제공하는 단계;
    b) 상기 도너 층(110)에 경량 종들을 이온 주입하여, 매립된 취성 평면(12)을 형성함으로써 상기 매립된 취성 평면(12)과 상기 도너 층(110)의 자유면 사이에 상기 박층(10)을 경계 짓는(delimiting) 단계;
    c) 캐리어 층(20')을 형성하는 단계를 n번 연속하여 상기 캐리어 기판(20)을 형성하는 단계로서, n은 2 이상이고, n개의 캐리어 층들(20')이 연속적으로 하나씩 상기 도너 층(110) 상에 배치되어 상기 캐리어 기판(20)을 형성하며, 각각의 형성 단계는 400℃ 내지 1100℃의 온도에서 화학 기상 증착하여 다결정질 실리콘 카바이드로 이루어진 캐리어 층(20')을 형성하는 단계를 포함하며, n개의 화학 기상 증착들은 n개의 상이한 온도들에서 수행되는, 상기 캐리어 기판(20)을 형성하는 단계;
    d) 상기 매립된 취성 평면(12)을 따라 분리하여, 한편에는 상기 캐리어 기판(20) 상에 상기 박층(10)을 포함하는 복합 구조체(1)를, 다른 한편에는, 상기 도너 기판의 나머지(111')를 형성하는 단계;
    e) 상기 박층(10)의 상기 자유면(10a)을 평활화하고/하거나 상기 복합 구조체(1)의 두께 균일성을 보정하기 위해, 상기 복합 구조체(1)를 기계적 및/또는 화학적 처리하는 단계(들);
    를 포함하는, 제조 방법.
  2. 제 1 항에 있어서,
    단계 c)의 상기 증착들은 600℃ 내지 900℃, 더욱 바람직하게는 700℃ 내지 800℃의 온도에서 수행되는, 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    단계 c)의 상기 증착들은 대기압, 저압 또는 플라즈마 강화 화학 기상 증착 기술에 기초하는, 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 c)의 상기 n개의 증착들은 n개의 증가하는 온도들에서 수행되는, 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 c)의 상기 n개의 증착들은 n개의 감소하는 온도들에서 수행되는, 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    단계 c)에서 증착된 상기 n개의 캐리어 층들(20') 중의 적어도 2개의 캐리어 층들(20')이 상이한 도핑 레벨들을 나타내는, 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    단계 c)의 상기 증착들의 완결 시에, 상기 캐리어 기판(20)은 50 미크론 이상, 100 미크론 이상, 심지어 200 미크론 이상의 두께를 나타내는, 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    단계 a)는 상기 도너 층(110)의 에피택셜 성장 전에, 상기 초기 기판(11) 상에 단결정 변환층(13)을 형성하여, 상기 초기 기판(11)의 기저면 전위(basal plane dislocation; BPD) 타입의 결함들을 스레딩 에지 전위(threading edge dislocation; TED) 타입의 결함들로 변환하는 단계를 포함하는, 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    단계 a)에서, 상기 도너 층(110)의 에피택셜 성장은 1200℃ 초과, 바람직하게는 1500℃ 내지 1650℃의 온도에서 수행되는, 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    단계 c)에서, 상기 캐리어 층(20')을 형성하는 n개의 단계들 중 적어도 하나는, 화학 기상 증착 단계 이후에 수행되는 어닐링을 포함하며, 상기 어닐링의 온도는 증착 온도보다 높고 단계 d)의 상기 분리를 야기할 수 있는 분리 온도보다 낮은, 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    화학적 에칭(chemical etching), 기계적 래핑(mechanical lapping) 및/또는 화학적 기계적 연마(chemical mechanical polishing)가 단계 c)와 단계 d) 사이에서, 상기 캐리어 기판(20)의 후면(20b)에 적용되는, 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 캐리어 기판(20)을 두껍게 하기 위해, 단계 d)의 상기 분리 후에 새로운 화학 기상 증착이 수행되는, 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    단계 e)는 복합 구조체(1)의 전면(10a) 및 후면(20b)의 동시 화학적 기계적 연마를 포함하는, 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    초기 기판(11)으로서 또는 도너 기판(111)으로서 재사용할 목적으로 상기 도너 기판의 나머지(111')를 재조정(reconditioning)하는 단계를 포함하는, 제조 방법.
KR1020227030075A 2020-03-27 2021-01-12 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 KR20220159960A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2003026 2020-03-27
FR2003026A FR3108775B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
PCT/FR2021/050047 WO2021191512A1 (fr) 2020-03-27 2021-01-12 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (1)

Publication Number Publication Date
KR20220159960A true KR20220159960A (ko) 2022-12-05

Family

ID=70457060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030075A KR20220159960A (ko) 2020-03-27 2021-01-12 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법

Country Status (8)

Country Link
US (1) US20230160102A1 (ko)
EP (1) EP4128329B1 (ko)
JP (1) JP2023519162A (ko)
KR (1) KR20220159960A (ko)
CN (1) CN115088063A (ko)
FR (1) FR3108775B1 (ko)
TW (1) TW202139261A (ko)
WO (1) WO2021191512A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627A1 (fr) * 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6206786B2 (ja) 2014-07-10 2017-10-04 株式会社サイコックス 半導体基板および半導体基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
FR3108775A1 (fr) 2021-10-01
EP4128329A1 (fr) 2023-02-08
JP2023519162A (ja) 2023-05-10
EP4128329B1 (fr) 2024-04-03
FR3108775B1 (fr) 2022-02-18
US20230160102A1 (en) 2023-05-25
WO2021191512A1 (fr) 2021-09-30
EP4128329C0 (fr) 2024-04-03
TW202139261A (zh) 2021-10-16
CN115088063A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
EP3352198B1 (en) Sic composite substrate and method for manufacturing same
EP3349237B1 (en) Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
TWI693640B (zh) 使半導體表面平整之製造方法
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US7605055B2 (en) Wafer with diamond layer
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法