TWI693640B - 使半導體表面平整之製造方法 - Google Patents

使半導體表面平整之製造方法 Download PDF

Info

Publication number
TWI693640B
TWI693640B TW107115498A TW107115498A TWI693640B TW I693640 B TWI693640 B TW I693640B TW 107115498 A TW107115498 A TW 107115498A TW 107115498 A TW107115498 A TW 107115498A TW I693640 B TWI693640 B TW I693640B
Authority
TW
Taiwan
Prior art keywords
single crystal
crystal semiconductor
wafer
semiconductor processing
processing wafer
Prior art date
Application number
TW107115498A
Other languages
English (en)
Other versions
TW201828364A (zh
Inventor
王剛
R 樂堤斯查爾斯
韋斯金莎夏
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201828364A publication Critical patent/TW201828364A/zh
Application granted granted Critical
Publication of TWI693640B publication Critical patent/TWI693640B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種用於製備包括具有一平整表面之一裝置層之半導體結構例如一絕緣體上半導體結構之方法。該所提供方法涉及藉由在高溫下使用應力增強表面擴散而使一半導體基板表面平整。此方法之目的係達到原子級表面平整度(例如，如根據在一30um X 30um AFM量測內之均方根量測之1.0埃與1.5埃之間的範圍中之平整度)，其在先進(亞28 nm) CMOS裝置製造中係所需的。

Description

使半導體表面平整之製造方法
本發明大體上係關於半導體晶圓製造之領域。更具體言之，本發明係關於一種用於生產一絕緣體上半導體(例如，絕緣體上矽)結構之方法，且更特定言之係關於一種用於生產具有一平整經暴露裝置層表面之一絕緣體上半導體(例如，絕緣體上矽)結構之方法。
通常，由一單晶錠(例如，一矽錠)製備半導體晶圓，該單晶錠經修整及研磨以具有用於後續程序中晶圓之適當定向之一或多個平面或凹口。接著將該錠切割成個別晶圓。雖然本文中將參考由矽建構之半導體晶圓，但可使用其他材料來製備半導體晶圓，諸如鍺、碳化矽、矽鍺、砷化鎵以及III族及V族元素之其他合金(諸如氮化鎵或磷化銦)或II族及IV族元素之合金(諸如硫化鎘或氧化鋅)。
可在複合層結構之製備中利用半導體晶圓(例如，矽晶圓)。一複合層結構(例如，一絕緣體上半導體，且更具體言之，一絕緣體上矽(SOI)結構)通常包括一處置晶圓或層、一裝置層及處置層與裝置層之間的一絕緣(即，介電質)膜(通常氧化層)。通常，裝置層之厚度在0.01微米與20微米之間，諸如在0.05微米厚與20微米之間。厚膜裝置層可具有約1.5微米與 約20微米之間的一裝置層厚度。薄膜裝置層可具有約0.01微米與約0.20微米之間的一厚度。大體言之，藉由下列步驟產生複合層結構(諸如絕緣體上矽(SOI)、藍寶石上矽(SOS)及石英上矽)：將兩個晶圓放置成緊密接觸，藉此起始藉由凡得瓦力之結合，接著進行一熱處理以強化結合。退火可將矽烷醇端基轉換成兩個界面之間的矽氧鍵，藉此強化鍵。
在熱退火之後，經結合結構經歷進一步處理以移除大部分供體晶圓以實現層轉移。例如，可使用通常稱為回蝕刻SOI(即，BESOI)之晶圓薄化技術(例如，蝕刻或研磨)，其中一矽晶圓經綁定至處置晶圓且接著經緩慢蝕除直至處置晶圓上僅保留一薄矽層。參見例如美國專利第5,189,500號，該專利之揭示內容以宛如全文闡述引用的方式併入本文中。此方法係耗時且昂貴的，浪費基板之一者且通常不具有適於薄於幾微米之層之厚度均勻性。
達成層轉移之另一常見方法利用氫植入，接著進行熱致層裂。將粒子(原子或離子化原子，例如，氫原子或氫原子及氦原子之一組合)植入於供體晶圓之前表面下面之一指定深度處。該等植入粒子在該供體晶圓中於其等所植入之該特定深度處形成一分割平面。供體晶圓之表面經清洗以移除在植入程序期間沈積於晶圓上之有機化合物或其他污染物，諸如硼化合物。
接著透過一親水結合程序將供體晶圓之前表面結合至一處置晶圓以形成一經結合晶圓。在結合之前，藉由將晶圓表面暴露於含有例如氧或氮之電漿而活化供體晶圓及/或處置晶圓。在通常稱為表面活化之一程序中暴露於電漿使表面之結構改質，該活化程序使供體晶圓及處置晶圓之一者或兩者之表面親水。另外，可藉由一濕處理(諸如一SC1清洗或氫氟酸)以 化學方式活化晶圓之表面。濕處理及電漿活化可以任一次序發生，或晶圓可經歷僅一個處理。接著將晶圓按壓在一起，且在晶圓之間形成一結合。此結合歸因於凡得瓦力而相對較弱，且必須在可發生進一步處理之前強化。
在一些程序中，藉由加熱或退火經結合晶圓對來強化供體晶圓與處置晶圓(即，一結合晶圓)之間的親水結合。在一些程序中，可在諸如在近似300℃與500℃之間之低溫下發生晶圓結合。高溫引起供體晶圓與處置晶圓之鄰接表面之間的共價鍵之形成，因此固化供體晶圓與處置晶圓之間的結合。在經結合晶圓之加熱或退火的同時，早期植入於供體晶圓中之粒子使分割平面弱化。
接著供體晶圓之一部分沿分割平面從經結合晶圓分離(即，分割)以形成SOI晶圓。可藉由將經結合晶圓放置於一夾具中來實行分割，其中垂直於經結合晶圓之相對側施加機械力以便將供體晶圓之一部分拉離經結合晶圓。根據一些方法，利用吸盤來施加機械力。藉由在經結合晶圓之邊緣處分割平面處應用一機械楔以便起始一裂縫沿分割平面之傳播來起始供體晶圓之部分的分離。由吸盤施加之機械力接著將供體晶圓之部分拉離經結合晶圓，因此形成一SOI晶圓。
根據其他方法，經結合對可代替性地在一時間段內經歷一高溫以使供體晶圓之部分與經結合晶圓分離。暴露於高溫引起裂縫沿分割平面之起始及傳播，因此使供體晶圓之一部分分離。裂縫歸因於由經植入離子形成空隙而形成，其藉由奧斯特瓦爾德熟化而增長。使用氧及氦填充空隙。空隙變為薄片。薄片中之經加壓氣體傳播微腔及微裂縫，此使植入平面上之矽弱化。若在適當時間停止退火，則可藉由一機械程序使弱化結合晶圓分 割。然而，若在一較長持續時間內及/或在一更高溫度下繼續進行熱處理，則微裂縫傳播達到其中所有裂縫沿分割平面合併之位準，因此使供體晶圓之一部分分離。此方法允許經轉移層之更佳均勻性且允許供體晶圓之再循環，但通常需要將經植入且經結合對加熱至接近500℃之溫度。
經結合結構此後可經歷一加工程序步驟(通常一磊晶平整步驟)以達成一目標裝置層厚度及一目標裝置層表面粗糙度目標。用來製備一絕緣體上半導體結構(例如，一絕緣體上矽結構)之分割程序可在磊晶平整之前引起裝置層之經暴露表面上之高表面粗糙度。歸因於磊晶平整程序之有限熱預算，可將表面粗糙度減小至低至約>1.7埃(使用在30um X 30um表面區域內之均方根計算)。達成進一步減小的表面粗糙度已被證明係具挑戰性的。表面粗糙度減小之根本障礙係由埋入式介電質層(例如，埋入式氧化物，諸如SiO2)與裝置層(例如，單晶矽裝置層)之間的熱失配引起之裝置層中之壓縮應力。促成裝置層中之壓縮應力之另一因素係離子植入(通常，氫及/或氦)誘發之應力。壓縮應力導致裝置層之經暴露表面之波紋，從而導致長波長(微米級)表面粗糙度。
在本發明之佈建當中，可提及一種製備一多層結構之方法，該方法包括：在一單晶半導體處置晶圓之一後表面上沈積二氧化矽層，其中該單晶半導體處置晶圓包括兩個主要平行表面(該兩個主要平行表面之一者係該單晶半導體處置晶圓之該後表面且該兩個主要平行表面之另一者係該單晶半導體處置晶圓之一前表面)、一圓周邊緣(其接合該單晶半導體處置晶圓之該前表面及該後表面)、一中心軸(其垂直於該單晶半導體處置晶圓之該前表面及該後表面)及一塊體區域(其在該半導體處置晶圓之該前表面與 該後表面之間)；將該單晶半導體處置晶圓之該前表面結合至一單晶半導體供體晶圓之一前表面以藉此形成一經結合結構，其中該單晶半導體供體晶圓包括兩個主要大致平行表面(該兩個主要大致平行表面之一者係該單晶半導體供體晶圓之該前表面且該兩個主要大致平行表面之另一者係該單晶半導體供體晶圓之一後表面)、一圓周邊緣(其接合該單晶半導體供體晶圓之該前表面及該後表面)及一塊體區域(其在該單晶半導體供體晶圓之該前表面與該後表面之間)，且此外其中該單晶半導體供體晶圓之該前表面包括一介電質層且該塊體區域包括一分割平面；在該單晶半導體供體晶圓之該分割平面處機械地分割該經結合結構以藉此製備一經分割結構，該經分割結構包括與該單晶半導體處置晶圓之該後表面接觸之二氧化矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電質層及一單晶半導體裝置層，其中該單晶半導體裝置層包括一經暴露表面；及使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約2埃之一均方根表面粗糙度以藉此製備該多層結構。
本發明進一步係關於一種製備一多層結構之方法，該方法包括：在一單晶半導體處置晶圓之一後表面上沈積氮化矽層，其中該單晶半導體處置晶圓包括兩個主要平行表面(該兩個主要平行表面之一者係該單晶半導體處置晶圓之該後表面且該兩個主要平行表面之另一者係該單晶半導體處置晶圓之一前表面)、一圓周邊緣(其接合該單晶半導體處置晶圓之該前表面及該後表面)、一中心軸(其垂直於該單晶半導體處置晶圓之該前表面及該後表面)及一塊體區域(其在該半導體處置晶圓之該前表面與該後表面之間)；將該單晶半導體處置晶圓之該前表面結合至一單晶半導體供體晶圓之一前表面以藉此形成一經結合結構，其中該單晶半導體供體晶圓包括兩 個主要大致平行表面(該兩個主要大致平行表面之一者係該單晶半導體供體晶圓之該前表面且該兩個主要大致平行表面之另一者係該單晶半導體供體晶圓之一後表面)、一圓周邊緣(其接合該單晶半導體供體晶圓之該前表面及該後表面)及一塊體區域(其在該單晶半導體供體晶圓之該前表面與該後表面之間)，且此外其中該單晶半導體供體晶圓之該前表面包括一介電質層且該塊體區域包括一分割平面；在該單晶半導體供體晶圓之該分割平面處機械地分割該經結合結構以藉此製備一經分割結構，該經分割結構包括與該單晶半導體處置晶圓之該後表面接觸之該氮化矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電質層及一單晶半導體裝置層，其中該單晶半導體裝置層包括一經暴露表面；及使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約2埃之一均方根表面粗糙度以藉此製備該多層結構。
本發明又進一步係關於一種製備一多層結構之方法，該方法包括：在一單晶半導體處置晶圓之一後表面上沈積一多晶碳化矽層，其中該單晶半導體處置晶圓包括兩個主要平行表面(該兩個主要平行表面之一者係該單晶半導體處置晶圓之該後表面且該兩個主要平行表面之另一者係該單晶半導體處置晶圓之一前表面)、一圓周邊緣(其接合該單晶半導體處置晶圓之該前表面及該後表面)、一中心軸(其垂直於該單晶半導體處置晶圓之該前表面及該後表面)及一塊體區域(其在該半導體處置晶圓之該前表面與該後表面之間)；將該單晶半導體處置晶圓之該前表面結合至一單晶半導體供體晶圓之一前表面以藉此形成一經結合結構，其中該單晶半導體供體晶圓包括兩個主要大致平行表面(該兩個主要大致平行表面之一者係該單晶半導體供體晶圓之該前表面且該兩個主要大致平行表面之另一者係該單晶 半導體供體晶圓之一後表面)、一圓周邊緣(其接合該單晶半導體供體晶圓之該前表面及該後表面)及一塊體區域(其在該單晶半導體供體晶圓之該前表面與該後表面之間)，且此外其中該單晶半導體供體晶圓之該前表面包括一介電質層且該塊體區域包括一分割平面；在該單晶半導體供體晶圓之該分割平面處機械地分割該經結合結構以藉此製備一經分割結構，該經分割結構包括與該單晶半導體處置晶圓之該後表面接觸之該多晶碳化矽層或碳摻雜矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電質層及一單晶半導體裝置層，其中該單晶半導體裝置層包括一經暴露表面；及使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約2埃之一均方根表面粗糙度以藉此製備該多層結構。
本發明又進一步係關於一種製備一多層結構之方法，該方法包括：在一單晶半導體處置晶圓之一後表面上沈積一硼摻雜矽層，其中該單晶半導體處置晶圓包括兩個主要平行表面(該兩個主要平行表面之一者係該單晶半導體處置晶圓之該後表面且該兩個主要平行表面之另一者係該單晶半導體處置晶圓之一前表面)、一圓周邊緣(其接合該單晶半導體處置晶圓之該前表面及該後表面)、一中心軸(其垂直於該單晶半導體處置晶圓之該前表面及該後表面)及一塊體區域(其在該半導體處置晶圓之該前表面與該後表面之間)；將該單晶半導體處置晶圓之該前表面結合至一單晶半導體供體晶圓之一前表面以藉此形成一經結合結構，其中該單晶半導體供體晶圓包括兩個主要大致平行表面(該兩個主要的大致平行表面之一者係該單晶半導體供體晶圓之該前表面且該兩個主要的大致平行表面之另一者係該單晶半導體供體晶圓之一後表面)、一圓周邊緣(其接合該單晶半導體供體晶 圓之該前表面及該後表面)及一塊體區域(其在該單晶半導體供體晶圓之該前表面與該後表面之間)，且此外其中該單晶半導體供體晶圓之該前表面包括一介電質層且該塊體區域包括一分割平面；在該單晶半導體供體晶圓之該分割平面處機械地分割該經結合結構以藉此製備一經分割結構，該經分割結構包括與該單晶半導體處置晶圓之該後表面接觸之該硼摻雜矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電質層及一單晶半導體裝置層，其中該單晶半導體裝置層包括一經暴露表面；及使該單晶半導體裝置層之該經暴露表面平整至在一30微米X 30微米表面區域內小於約2埃之一均方根表面粗糙度以藉此製備該多層結構。
下文中可部分明白及部分指出其他目標及特徵。
10:單晶半導體處置晶圓
12:前表面
14:後表面
16:圓周邊緣
18:中心軸
20:應力層
30:單晶半導體供體晶圓
32:前表面
34:後表面
36:圓周邊緣
38:中心軸
40:分割平面
42:介電質層
50:經結合結構
60:經分割結構
62:單晶半導體裝置層
64:經暴露表面
圖1A至圖1F描繪根據本發明之一例示性、非限制性實施例之程序流程。
圖2係描繪可在若干多層結構之一裝置層之經暴露表面上達成之平整度之一圖表。
相關申請案之交叉參考
本申請案主張2015年11月20日申請之美國臨時專利申請案第62/257,764號之優先權，該案之全部揭示內容以引用方式全部併入本文中。
根據本發明，提供一種用於針對廣泛多種應用(包含CMOS裝置製造)製備包括可接受平整度之一裝置層之一絕緣體上半導體結構(例如，一絕緣體上矽結構)之方法。根據本發明之方法，在處置晶圓之後側上沈積一 應力層使得在一平整程序之溫度下，在應力層中產生一拉伸應力。將後側上之拉伸應力轉移至裝置層，通常一單晶半導體層，諸如單晶矽。處於拉伸應力下之後側應力層建立從峰至谷之一化學梯度，其驅動從峰至谷之原子之表面擴散。化學勢梯度隨表面曲率而增大，此使波形表面在熱力學上不穩定。因此，可獲得一自動長程平坦表面。
I.半導體處置基板
本發明中使用之基板包含一半導體處置基板，例如，一單晶半導體處置晶圓。圖1A至圖1F描繪根據本發明之一些實施例之程序流程。參考圖1A，描繪一例示性、非限制性單晶半導體處置晶圓10。大體言之，單晶半導體處置晶圓10包括兩個主要表面，前表面12及後表面14，其大致平行。平行表面之一者係單晶半導體處置晶圓10之一前表面12，且另一平行表面係單晶半導體處置晶圓10之一後表面14。單晶半導體處置晶圓10包括接合前表面12及後表面14之一圓周邊緣16。單晶半導體處置晶圓10包括一中心軸18，其垂直於兩個主要表面，前表面12後表面14，其大致平行且亦垂直於由前表面12與後表面14中間的點界定之一中心平面。由於半導體晶圓(例如，矽晶圓)通常具有某一總厚度變動(TTV)、彎曲及翹曲，故前表面12上之每一點與後表面14上之每一點之間的中點不會精確地落於一平面內。然而，實際上，TTV、彎曲及翹曲通常相當小以致該等中點可極近似被稱為落於在前表面與後表面之間近似等距之一假想中心平面內。
在如本文中描述之任何操作之前，單晶半導體處置晶圓10之前表面12及後表面14可實質上相同。僅為了方便起見且通常為了區分其上執行本發明之方法之操作之表面，將一表面稱為「前表面」或「後表面」。在 本發明之內文中，一單晶半導體處置晶圓10(例如，一單晶矽處置晶圓)之一「前表面」係指基板變為經結合結構之一內部表面之主要表面。因此，一單晶半導體處置晶圓10(例如，一處置晶圓)之一「後表面」係指變為經結合結構之一外部表面之主要表面。類似地，一單晶半導體供體基板(例如，一單晶矽供體晶圓)之一「前表面」係指單晶半導體供體基板變為經結合結構之一內部表面之主要表面，且一單晶半導體供體基板(例如，一單晶矽供體晶圓)之一「後表面」係指變為經結合結構之一外部表面之主要表面。在習知結合及晶圓薄化步驟完成時，單晶半導體供體基板形成絕緣體上半導體(例如，絕緣體上矽)複合結構之半導體裝置層。
在較佳實施例中，單晶半導體處置晶圓10包括選自由下列各者組成之群組之一材料：矽、碳化矽、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及其組合。本發明之單晶半導體處置晶圓10通常具有至少約150nm、至少約200nm、至少約300nm、至少約450nm或更大之一標稱直徑。晶圓厚度可從約250微米變化至約1500微米，諸如在約300微米與約1000微米之間，適當地在約500微米至約1000微米之範圍內。在一些特定實施例中，晶圓厚度可為約725微米。在一些實施例中，晶圓厚度可為約775微米。
在尤其較佳實施例中，單晶半導體處置晶圓10包括已從根據習知丘克拉斯基(Czochralski)晶體生長方法或浮動區生長方法生長之一單晶錠切割之一單晶矽晶圓。例如在F.Shimura,Semiconductor Silicon Crystal Technology,Academic Press,1989及Silicon Chemical Etching,(J.Grabmaier編輯)Springer-Verlag,N.Y.,1982(以引用方式併入本文中)中揭示此等方法以及標準矽切割、研光、蝕刻及拋光技術。較佳地，藉由熟 習此項技術者已知之標準方法拋光及清洗晶圓。參見例如W.C.O’Mara等人之Handbook of Semiconductor Silicon Technology,Noyes Publications。視需要可例如在一標準SC1/SC2溶液中清洗晶圓。在一些實施例中，本發明之單晶矽晶圓係已從根據習知丘克拉斯基(「Cz」)晶體生長方法生長之一單晶錠切割且通常具有至少約150mm、至少約200mm、至少約300mm、至少約450mm或更大之一標稱直徑的單晶矽晶圓。較佳地，單晶矽處置晶圓及單晶矽供體晶圓兩者具有無表面缺陷(諸如劃痕、大粒子等)之經鏡面拋光前表面光潔度。晶圓厚度可從約250微米變化至約1500微米，適當地在約500微米至約1000微米之範圍內。在一些特定實施例中，晶圓厚度可在約725微米與約800微米之間，諸如在約750微米與約800微米之間。在一些實施例中，晶圓厚度可為約725微米。在一些實施例中，晶圓厚度可為約775微米。
在一些實施例中，單晶半導體處置晶圓10包括通常藉由丘克拉斯基生長方法達成之濃度之間隙氧。在一些實施例中，單晶半導體處置晶圓10包括在約4 PPMA與約18 PPMA之間之濃度之氧。在一些實施例中，半導體晶圓包括約10 PPMA與約35 PPMA之間之濃度之氧。在一些實施例中，單晶矽晶圓包括不大於約10 PPMA之濃度之氧。可根據SEMI MF 1188-1105量測間隙氧。
大體言之，不存在對SOI基板之處置晶圓之電阻率之約束。單晶半導體處置晶圓10可具有可藉由丘克拉斯基方法或浮動區方法獲得之任何電阻率。因此，單晶半導體處置晶圓10之電阻率係基於本發明之結構之最終用途/應用之要求。電阻率可因此從毫歐姆或更小變化至百萬歐姆或更大。在一些實施例中，單晶半導體處置晶圓10包括一p型或一n型摻雜劑。合 適摻雜劑包含硼(p型)、鎵(p型)、磷(n型)、銻(n型)及砷(n型)。基於處置晶圓之所要電阻率選擇摻雜劑濃度。在一些實施例中，單晶半導體處置基板包括一p型摻雜劑。在一些實施例中，單晶半導體處置基板係包括一p型摻雜劑(諸如硼)之一單晶矽晶圓。
在一些實施例中，單晶半導體處置晶圓10具有一相對低的最小塊體電阻率，諸如低於約100ohm-cm、低於約50ohm-cm、低於約1ohm-cm、低於約0.1ohm-cm或甚至低於約0.01ohm-cm。在一些實施例中，單晶半導體處置晶圓10具有一相對低的最小塊體電阻率，諸如低於約100ohm-cm或在約1ohm-cm與約100ohm-cm之間。低電阻率晶圓可包括電活性摻雜劑，諸如硼(p型)、鎵(p型)、磷(n型)、銻(n型)及砷(n型)。
在一些實施例中，單晶半導體處置晶圓10具有一相對高的最小塊體電阻率。通常從藉由丘克拉斯基方法或浮動區方法生長之單晶錠切割高電阻率晶圓。高電阻率晶圓可包括濃度通常極低的電活性摻雜劑，諸如硼(p型)、鎵(p型)、鋁(p型)、銦(p型)、磷(n型)、銻(n型)及砷(n型)。Cz生長矽晶圓可在從約600℃至約1000℃之範圍內之一溫度下經受一熱退火以便湮滅由在晶體生長期間併入之氧引起之熱供體。在一些實施例中，單晶半導體處置晶圓10具有至少100Ohm-cm、至少約500Ohm-cm、至少約1000Ohm-cm或甚至至少約3000Ohm-cm之一最小塊體電阻率，諸如在約100Ohm-cm與約100,000Ohm-cm之間或在約500Ohm-cm與約100,000Ohm-cm之間或在約1000Ohm-cm與約100,00Ohm-cm之間或在約500Ohm-cm與約10,000Ohm-cm之間或在約750Ohm-cm與約10,000Ohm-cm之間或在約1000Ohm-cm與約10,000Ohm-cm之間或在約2000Ohm-cm與約10,000Ohm-cm之間或在約3000Ohm-cm與約10,000Ohm- cm之間或在約3000Ohm-cm與約5,000Ohm-cm之間。在一些實施例中，單晶半導體處置晶圓10可包括一p型摻雜劑，諸如硼、鎵、鋁或銦。在一些實施例中，單晶半導體處置晶圓10可包括一n型摻雜劑，諸如磷、銻或砷。用於製備高電阻率晶圓之方法在此項技術中係已知的，且此等高電阻率晶圓可購自商業供應商，諸如SunEdison Semiconductor Ltd.(St.Peters,MO；先前係MEMC Electronic Materials,Inc.)。
單晶半導體處置晶圓10可包括單晶矽。單晶半導體處置晶圓10可具有(100)、(110)或(111)晶體定向之任一者，且可由結構之最終用途指定晶體定向之選擇。
II.應力層之沈積
在本發明之方法之一些實施例中且參考圖1A及圖1B，在單晶半導體處置晶圓10之後表面14上沈積一應力層20。應力層20可係能夠將穩定拉伸應力引入單晶半導體處置晶圓10中之任何材料且未引起非所要污染(例如，有機物、金屬)。在一些實施例中，應力層20包括二氧化矽(SiO2)。在一些實施例中，應力層20包括氮化矽(Si3N4)。在一些實施例中，應力層20包括氮氧化矽，其可具有組合物SiOyNx，其中x具有在0與3之間的一值，諸如在0.1與3之間或在0.1與2.9之間，且y具有從0至2之一值，諸如在0.1與2之間或在0.1與1.9之間。在一些實施例中，應力層20包括多晶碳化矽(SiC)。在一些實施例中，應力層20包括碳摻雜矽(摻雜C之Si)。在一些實施例中，應力層20包括硼摻雜矽(摻雜B之Si)。
需要經沈積應力層20中之拉伸應力以達成約60微米與約180微米之間的3點晶圓翹曲。取決於膜應力，表1中給定所需應力層20厚度。此要求適用於任何應力層20。應力隨沈積方法、程序條件(例如，PFCVD之電漿 功率、PECVD及LPCVD之沈積溫度)及所使用前驅體而變化。
Figure 107115498-A0305-02-0016-1
大體言之，可藉由下列方法沈積應力層20：有機金屬化學氣相沈積(MOCVD)、物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)、低壓化學氣相沈積(LPCVD)或分子束磊晶法(MBE)。在一些實施例中，可藉由下列方法沈積應力層20：化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)。一CVD反應器包括一腔室，該腔室包括反應器壁、襯板、一基座、氣體注射單元及溫度控制單元。反應器之部件係由耐受前驅體材料且不與前驅體反應之材料製成。為了防止過熱，冷卻水可流動通過反應器之組件內之通道。一基板位於在一受控溫度下之一基座上。基座係由耐受前驅體之一材料製成，諸如陶瓷、SiC或石墨。為了生長氮化物及相關材料，可使用石墨基座上之一特殊塗層以防止受氨(NH3)氣體腐蝕。由控制前驅體反應劑之比率之一入口引入反應氣體。取決於應力層之組合物，生長溫度可在約200℃與約1200℃之間、在約200℃與約1150℃之間、在約200℃與約900℃之間、在約200℃與約500℃之間或在約900℃與約1200℃之間。應力層可在減壓下形成，諸如在約10-11托(約1x10-9Pa)至約760托(約101kPa)之間、或在約1托(約0.13kPa)與約400托(約53.3kPa)之間、較佳在約10托(約1.33kPa)與約80托(約10.67kPa)之間。
在一些實施例中，應力層20包括二氧化矽(SiO2)。在一些實施例中，包括二氧化矽(SiO2)之應力層20可藉由下列方法沈積於單晶半導體處置晶 圓10之後表面14上：物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)。用於LPCVD或PECVD之矽前驅體包含正矽酸四乙酯(TEOS)、甲矽烷、四氫化矽(矽烷)、丙矽烷、乙矽烷、戊矽烷、新戊矽烷、丁矽烷、二氯矽烷(SiH2Cl2)、四氯化矽(SiCl4)等等。氧氣體或臭氧氣體係適用於生長二氧化矽應力層之氧源。生長溫度可在約20℃與約1200℃之間，諸如在約200℃與約1200℃之間，或在約200℃與約700℃之間，或在約200℃與約500℃之間。應力層可在減壓下形成，諸如在約10-11托(約1x10-9Pa)至約760托(約101kPa)之間或在約1托(約0.13kPa)與約400托(約53.3kPa)之間、較佳在約10托(約1.33kPa)與約80托(約10.67kPa)之間。在一些實施例中，沈積於單晶半導體處置晶圓10之一後表面14上包括二氧化矽之應力層20具有如沿單晶半導體處置晶圓10之中心軸18量測之約1000埃與約20,000埃之間(諸如如沿單晶半導體處置晶圓10之中心軸18量測之約1000埃與約5000埃之間)的一厚度。
在一些實施例中，應力層20包括氮化矽(Si3N4)。包括氮化矽之應力層20可藉由下列方法沈積於單晶半導體處置晶圓10之後表面14上：物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)。用於LPCVD或PECVD之矽前驅體包含甲矽烷、四氫化矽(矽烷)、丙矽烷、乙矽烷、戊矽烷、新戊矽烷、丁矽烷、二氯矽烷(SiH2Cl2)、四氯化矽(SiCl4)等等。氮前驅體包含銨、苯肼、二甲肼、第三丁胺和氨。生長溫度可在約200℃與約1200℃之間，諸如在約200℃與約900℃之間。應力層可在減壓下形成，諸如在約10-11托(約1x10-9Pa)至約760托(約101kPa)之間，或在約1托(約0.13kPa)與約400托 (約53.3kPa)之間，較佳在約10托(約1.33kPa)與約80托(約10.67kPa)之間。沈積於單晶半導體處置晶圓10之後表面14上包括氮化矽之應力層20具有如沿單晶半導體處置晶圓10之中心軸18量測之約500埃與約20,000埃之間(諸如如沿單晶半導體處置晶圓10之中心軸18量測之約1000埃與約5000埃之間)的一厚度。
在一些實施例中，應力層20包括氮氧化矽，其可具有組合物SiOyNx，其中x具有在0與3之間的一值，諸如在0.1與3之間或在0.1與2.9之間，且y具有從0至2之一值，諸如在0.1與2之間或在0.1與1.9之間。可藉由組合矽、氧及氮之前驅體來製備氮氧化矽，如上文關於氧化矽層及氮化矽層之製備描述。在一些實施例中，沈積於單晶半導體處置晶圓10之後表面14上包括氮氧化矽之應力層20具有如沿單晶半導體處置晶圓10之中心軸18量測之約500埃與約20,000埃之間(諸如如沿單晶半導體處置晶圓10之中心軸18量測之約1000埃與約5000埃之間)的一厚度。
在一些實施例中，應力層20包括多晶碳化矽或碳摻雜矽。包括多晶碳化矽或碳摻雜矽之應力層20可藉由下列方法沈積於單晶半導體處置晶圓10之後表面14上：物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)。用於LPCVD或PECVD之矽前驅體包含甲矽烷、四氫化矽(矽烷)、丙矽烷、乙矽烷、戊矽烷、新戊矽烷、丁矽烷、二氯矽烷(SiH2Cl2)、四氯化矽(SiCl4)等等。適於CVD或PECVD之碳前驅體包含甲矽烷、甲烷、乙烷、乙烯等等。對於LPCVD沈積，甲矽烷係一尤其較佳前驅體，此係因為其提供碳及矽兩者。對於PECVD沈積，較佳前驅體包含矽烷及甲烷。在一些實施例中，多晶碳化矽層包括按原子計約35%與按原子計約65%之間的碳濃度，諸如 在按原子計約40%與按原子計約60%之間或按原子計約50%。在一些實施例中，碳摻雜非晶矽層包括按原子計至少約1%之碳濃度，諸如在約1%與約50%之間或在約5%與約50%之間。生長溫度可在約200℃與約1200℃之間，諸如在約200℃與約900℃之間。應力層可在減壓下形成，諸如在約10-11托(約1x10-9Pa)至約760托(約101kPa)之間，或在約1托(約0.13kPa)與約400托(約53.3kPa)之間，較佳在約10托(約1.33kPa)與約80托(約10.67kPa)之間。在一些實施例中，沈積於單晶半導體處置晶圓10之後表面14上包括多晶碳化矽之應力層20具有如沿單晶半導體處置晶圓10之中心軸18量測之約500埃與約50,000埃之間(諸如如沿單晶半導體處置晶圓10之中心軸18量測之約500埃與約20,000埃之間，諸如如沿單晶半導體處置晶圓10之中心軸18量測之約500埃與約5,000埃之間)的一厚度。
在一些實施例中，應力層20包括硼摻雜矽。包括硼摻雜矽之應力層20可藉由下列方法沈積於單晶半導體處置晶圓10之後表面14上：物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)。用於LPCVD或PECVD之矽前驅體包含甲矽烷、四氫化矽(矽烷)、丙矽烷、乙矽烷、戊矽烷、新戊矽烷、丁矽烷、二氯矽烷(SiH2Cl2)、四氯化矽(SiCl4)等等。硼前驅體包含乙硼烷、氯化硼、1,3,5-三(N-甲基)硼氮炔。生長溫度可在約200℃與約1200℃之間，諸如在約200℃與約1150℃之間。在一些實施例中，沈積於單晶半導體處置晶圓10之後表面14上包括硼摻雜矽之應力層20包括在約1x1017個原子/cm3與1x1022個原子/cm3之間(諸如在約1x1018個原子/cm3與1x1021個原子/cm3之間)的硼摻雜劑濃度。應力層可在減壓下形成，諸如在約10-11托(約1x10-9Pa)至約760托(約101kPa)之間，或在約1托(約0.13kPa)與約400托 (約53.3kPa)之間，較佳在約10托(約1.33kPa)與約80托(約10.67kPa)之間。在一些實施例中，沈積於單晶半導體處置晶圓10之後表面14上包括硼摻雜矽之應力層20具有如沿單晶半導體處置晶圓10之中心軸18量測之約5000埃與約50,000埃之間(諸如如沿單晶半導體處置晶圓10之中心軸18量測之約1000埃與約20,000埃之間)的一厚度。
III.晶圓結合及分割
根據本發明之方法且參考圖1B及圖1C，接著將包括應力層20之單晶半導體處置晶圓10結合至一單晶半導體供體晶圓30。大體言之，單晶半導體供體晶圓30包括兩個主要表面，前表面32及後表面34，其大致平行。平行表面之一者係單晶半導體供體晶圓30之一前表面32，且另一平行表面係單晶半導體供體晶圓30之一後表面34。單晶半導體供體晶圓30包括接合前表面32及後表面34之一圓周邊緣36。單晶半導體供體晶圓30包括一中心軸38，中心軸38垂直於兩個主要大致平行表面，即前表面32及後表面34且亦垂直於由前表面32與後表面34中間的點界定之一中心平面。由於半導體晶圓(例如，矽晶圓)通常具有某一總厚度變動(TTV)、彎曲及翹曲，故前表面32上之每一點與後表面34上之每一點之間的中點不會精確地落於一平面內。然而，實際上，TTV、彎曲及翹曲通常相當小以致緊鄰中點可被稱為落於在前表面與後表面之間近似等距之一假想中心平面內。
在較佳實施例中，單晶半導體供體晶圓30包括選自由下列各者組成之群組之一材料：矽、碳化矽、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及其組合。本發明之單晶半導體供體晶圓30通常具有至少約150mm、至少約200mm、至少約300mm、至少約450mm或更大之一標稱直徑。晶圓厚度可從約250微米變化至約1500微米，適當地在約500微米至 約1000微米之範圍內。在尤其較佳實施例中，單晶半導體供體晶圓30包括已從根據習知丘克拉斯基晶體生長方法或浮動區生長方法生長之一單晶錠切割之一單晶矽晶圓。
單晶半導體供體晶圓30經歷標準程序步驟，包含氧化、植入及植入後清洗。因此，單晶半導體供體晶圓30額外包括一分割平面40及與單晶半導體供體晶圓30之前表面32接觸之一介電質層42。合適介電質層可包括選自下列各者之一材料：二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鈦、氧化鋯、氧化鑭、氧化鋇及其組合。在一些實施例中，介電質層具有至少約5奈米厚、至少約10奈米厚之一厚度，諸如在約10奈米與約10,000奈米之間，在約10奈米與約5,000奈米之間，在約50奈米與約400奈米之間，或在約100奈米與約400奈米之間(諸如約100奈米或200奈米)，或在約100奈米與約800奈米之間(諸如約600奈米)。
在一些實施例中，介電質層包括選自由下列各者組成之群組之材料：二氧化矽、氮化矽、氮氧化矽及其任何組合。在一些實施例中，介電質層具有至少約5奈米厚、至少約10奈米厚之一厚度，諸如在約10奈米與約10,000奈米之間，在約10奈米與約5,000奈米之間，在約50奈米與約400奈米之間，或在約100奈米與約400奈米之間(諸如約100奈米或200奈米)，或在約100奈米與約800奈米之間(諸如約600奈米)。
在一些實施例中，介電質層包括多個絕緣材料層。介電質層可包括兩個絕緣層、三個絕緣層或更多絕緣層。各絕緣層可包括選自下列各者之一材料：二氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鈦、氧化鋯、氧化鑭、氧化鋇及其任何組合。在一些實施例中，各絕緣層可包括選自由下列各者組成之群組之一材料：二氧化矽、氮化矽、氮氧化矽及其任何組合。 各絕緣層可具有至少約5奈米厚、至少約10奈米厚之一厚度，諸如在約10奈米與約10,000奈米之間，在約10奈米與約5,000奈米之間，在約50奈米與約400奈米之間，或在約100奈米與約400奈米之間(諸如約100奈米或200奈米)，或在約100奈米與約800奈米之間(諸如約600奈米)。
可藉由一習知離子植入方法接著退火經結合結構(參見圖1D)來製備單晶半導體供體晶圓30之分割平面40。可在一市售儀器(諸如Applied Materials Quantum II、Quantum LEAP或Quantum X)中實行離子植入。經植入離子包含He、H、H2或其組合。依據足以在半導體供體基板中形成一損傷層之一密度及持續時間實行離子植入。植入密度可在從約1012個離子/cm2至約1017個離子/cm2(諸如從約1014個離子/cm2至約1017個離子/cm2，諸如從約1015個離子/cm2至約1016個離子/cm2)之範圍內。植入能量可在從約1keV至約3,000keV(諸如從約5keV至約1,000keV，或從約5keV至約200keV，或從約5keV至約100keV，或從約5keV至約80keV)之範圍內。植入深度判定轉移至一處置基板上之材料之量。在一些實施例中，可期望單晶半導體供體晶圓30在植入之後經歷一清洗。在一些較佳實施例中，清洗可包含一Piranha清洗，其後接著一DI水沖洗及SC1/SC2清洗。
在一些實施例中，使經離子植入且視情況經清洗之單晶半導體供體晶圓30經歷氧電漿及/或氮電漿表面活化。在一些實施例中，氧電漿表面活化工具係一市售工具，諸如購自EV Group之工具，諸如EVG®810LT Low Temp Plasma Activation System。將經離子植入且視情況經清洗之單晶半導體供體晶圓裝載至腔室中。抽空腔室並用O2回填至低於大氣之一壓力以藉此產生電漿。將單晶半導體供體晶圓30暴露於此電漿達所要時間 (其可在從約1秒至約120秒之範圍內)。執行氧電漿表面氧化以便使單晶半導體供體晶圓30之前表面親水且可退火以結合至根據上文描述之方法製備之一單晶半導體處置晶圓10。
根據本發明之方法且參考圖1D，接著使包括介電質層42之單晶半導體供體晶圓30之親水前表面32及單晶半導體處置晶圓10之前表面12緊密接觸以藉此形成一經結合結構50。由於機械結合相對弱，故進一步退火經結合結構50以固化單晶半導體供體晶圓30與單晶半導體處置晶圓10之間的結合。在本發明之一些實施例中，在足以於單晶半導體供體晶圓30中形成一經熱活化分割平面40之一溫度下退火經結合結構50。一合適工具之一實例可係一簡單箱式爐，諸如藍M模型(Blue M model)。在一些較佳實施例中，在從約200℃至約1200℃(諸如從約225℃至約500℃，較佳約300℃)或從約500℃至約1200℃(諸如從約800℃至約1200℃)之一溫度下退火經結合結構50。熱退火可發生達從約0.5小時至約10小時之一持續時間，較佳約2小時之一持續時間。此等溫度範圍內之熱退火足以形成一經熱活化分割平面40。在用來活化分割平面之熱退火之後，可分割經結合結構50。
在熱退火之後且參考圖1D及圖1E，單晶半導體供體晶圓30與單晶半導體處置晶圓10之間的結合足夠強以經由在分割平面40處分割經結合結構50來起始層轉移。分割可根據此項技術中已知之技術而發生。在一些實施例中，可將經結合結構50放置於一習知分割站中，其之一側附接至固定吸盤且另一側藉由額外吸盤附接於一鉸接臂上。一裂縫在吸盤附接附近起始且可移動臂繞鉸鏈樞轉以分割經結合結構50以藉此形成一經分割結構60。分割移除單晶半導體供體晶圓30之一部分，藉此在絕緣體上半導體 分割結構60上留下一單晶半導體裝置層62(較佳一單晶矽裝置層)。在一些實施例中，單晶半導體裝置層62在約40埃與約1000埃之間，諸如在約100埃與約500埃之間。
在分割之後，使經分割結構60經歷一高溫退火以便進一步強化經轉移單晶半導體裝置層62與單晶半導體處置晶圓10之間的結合。一合適工具之一實例可係一垂直爐，諸如ASM A400。在一些較佳實施例中，在從約1000℃至約1200℃之一溫度下(較佳在約1000℃下)退火經分割結構60。熱退火可發生達從約0.5小時至約8小時之一持續時間，較佳約4小時之一持續時間。此等溫度範圍內之熱退火足以強化經轉移單晶半導體裝置層62與單晶半導體處置晶圓10之間的結合。
IV.晶圓平整
在分割及退火之後且參考圖1F，使經分割結構60經歷一清洗程序，該清洗程序經設計以移除薄熱氧化物且清洗來自單晶半導體裝置層62之經暴露表面之粒子。視需要可例如在一標準SC1/SC2溶液中清洗晶圓。
在一些實施例中，可使單晶半導體裝置層62之經暴露表面64達到一所要厚度及平整度。在多層結構(例如，絕緣體上半導體結構)之製造中(無關於所使用之分割方法)，經轉移單晶半導體裝置層62之經暴露表面64之表面粗糙度相對粗糙。通常，表面粗糙度可大於100埃，如藉由在一30微米x 30微米表面區域內之一均方根表面粗糙度量測。通常，藉由原子力顯微法在一30微米x 30微米表面區域內量測表面粗糙度。
用來加工粗糙表面之方法包含電漿蝕刻、化學機械拋光(CMP)、惰性或減壓環境中之高溫退火及磊晶平整。
電漿蝕刻係在低溫狀況(例如，通常小於約600℃)下發生。在此溫度 狀況下，矽原子之表面擴散率係低的。因此，一習知製備結構之電漿蝕刻可僅達成10埃之數量級之一均方根粗糙度。歸因於高表面粗糙度，在CMOS SOI製造中通常不使用此方法。
化學機械拋光(CMP)可能夠在1.0埃至1.5埃(如藉由均方根方法在一30um x 30um表面區域內計算)之數量級使矽裝置層之經暴露表面平整。然而，CMP之缺點係其無法達成均勻蝕刻，從而導致厚度均勻性顧慮。先進CMOS裝置技術需要嚴格單晶半導體裝置層62厚度均勻性(例如，在<10埃至20埃之範圍內)，其超過典型CMP程序之能力。CMP加工可僅適用於具有對裝置層之相對寬鬆厚度均勻性要求之絕緣體上半導體結構(例如，一絕緣體上矽結構)。
惰性(例如，Ar、He)或減壓環境(例如，H2)中之高溫退火需要大量熱預算。因此，溫度可在從約1000℃至約1200℃之範圍內，且持續時間可在從約1分鐘至約6小時(諸如在約2小時與6小時之間)之範圍內。根據習知技術，晶圓滑移及矽去濕係常見問題。藉由高溫及長處理時間實現表面擴散。然而，歸因於單晶半導體裝置層62與下伏介電質(例如，SiO2)層之間的熱膨脹係數之失配，長程表面粗糙度仍受單晶半導體裝置層62中之壓縮應力約束。典型粗糙度為2埃之數量級，如藉由均方根方法在一30um x 30um表面區域內計算。根據本發明，在約1000℃與約1200℃之間的溫度下，Si表面上之Si原子之遷移率對於有效表面擴散係足夠高的。用於表面擴散之驅動力係隨局部表面曲率及應力而變化之化學梯度。拉伸應力促進從峰至谷之表面擴散使得表面變得平整。高溫及拉伸應力對於有效表面平整係重要的。
磊晶平整係一熱程序，其在一水平流動單晶圓磊晶反應器中採用與 一載氣(通常H2)組合之一蝕刻氣體(諸如Cl2或HCl)以在相對高溫度下(諸如在約900℃與約1150℃之間或在約1000℃與約1100℃之間)使單晶半導體裝置層62表面平整。程序持續時間為約幾分鐘，諸如在約1分鐘與約60分鐘之間。由於有限熱預算，經加工單晶半導體裝置層62之表面粗糙度通常在2埃至4埃之數量級，如藉由均方根方法在一30um x 30um表面區域內計算。然而，習知磊晶平整無法將粗糙度從~100埃(在一30um x 30um表面掃描內之均方根方法)減小至1埃與1.5埃之間，如藉由均方根方法在一30um x 30um表面區域內計算。又，粗糙度受限於單晶半導體裝置層62中之壓縮應力。根據本發明之方法，必須在高溫(例如1000℃及更高)下實現單晶半導體裝置層62中之拉伸應力對平整之影響。基本機制係拉伸應力促成一波狀表面上之化學梯度，其驅動從一表面之峰移動至谷之表面原子之擴散。
根據本發明之方法，單晶半導體裝置層62之經暴露表面可經歷一平整程序(諸如磊晶平整及/或化學機械拋光(CMP))，以將表面粗糙度減小至較佳RMS 2x2 um2之位準，其小於約2埃、甚至更佳小於約1.5埃，或甚至小於約1.0埃，諸如在約0.8埃與約1.2埃之間或在約0.8埃與約1.0埃之間。根據下列方程式計算均方根。
Figure 107115498-A0305-02-0026-3
粗糙度輪廓含有沿跡線之有序、等距點，且y i 係從平均線至資料點之垂直距離。在一30微米x 30微米表面區域內量測粗糙度。
視情況，取決於多層結構之最終用途之要求，後側層可經移除或可留在處置晶圓上。較佳地，在使單晶半導體裝置層62平整之後移除後側層。一旦使單晶半導體裝置層62平整，移除後側應力層將不變更表面粗糙 度。例如，可使用電漿蝕刻或濕蝕刻(如在一習知晶圓清洗工具中具有5體積%至49體積%濃度之HF溶液)移除二氧化矽層。
已詳細描述本發明，將明白在不背離隨附發明申請專利範圍中定義之本發明之範疇之情況下，修改及變動係可能的。
實例
下列非限制性實例經提供以進一步闡釋本發明。
實例1
在單晶矽處置晶圓之後表面上沈積包括硼摻雜矽之應力層。對於各晶圓，應力層之厚度係4微米。使用硼濃度為1x1021個原子/cm3之一濃度之一硼摻雜矽應力層(「高應力層」或「高SL」)沈積一第一晶圓。使用硼濃度為1x1018個原子/cm3之一濃度之一硼摻雜矽應力層(「低應力層」或「低SL」)沈積一第二晶圓。使用硼濃度為1x1020個原子/cm3之一濃度之一硼摻雜矽應力層(「中間應力層」或「中間SL」)沈積一第三晶圓。在此實例中，處置晶圓包括300mm直徑P單晶矽晶圓。晶圓之厚度係775微米，且各晶圓經硼摻雜至1x1015個原子/cm3之一濃度。硼摻雜磊晶層分別使用三氯矽烷(TCS)及乙硼烷作為Si及硼前驅體而沈積於晶圓之後側上。將一ASM E3200磊晶反應器用於在大氣壓下且在1100℃之一溫度下使用H2載氣沈積硼摻雜矽後側層。
根據SMART CUT®技術製備五個絕緣體上矽結構。在層轉移程序之後，絕緣體上矽結構包括處置晶圓，該處置晶圓具有：硼摻雜矽後側層；二氧化矽介電質層，其具有250埃之一厚度；及一單晶矽裝置層，其具有500埃之一厚度。藉由在相同ASM E3200磊晶反應器中使用H2載氣及HCl在1000℃之一溫度下且在2.8托之一分壓下持續200秒之磊晶平整而使單 晶矽裝置層之經暴露表面平整。製備包括處置晶圓之三個SOI結構，該等處置晶圓包括高應力層、中間應力層及低應力層。製備包括不具有應力層之處置晶圓之兩個SOI結構。控制SOI樣本不接收磊晶平整程序。無應力層樣本經歷相同於包括後側應力層之結構之磊晶平整程序。
圖2中展示如藉由均方根方法在一30um x 30um表面區域內量測之表面粗糙度。如圖2中展示，經製備不具有應力層(標記為無SL及控制)之兩個SOI結構展現約1.9埃或2埃之裝置層之一經平整暴露表面。對於經製備具有一後側應力層之SOI結構，裝置層之經暴露表面之粗糙度隨硼之濃度增大而減小。高SL結構具有1.2埃之最佳粗糙度，此係可達成的最平整表面。
在介紹本發明或其(若干)較佳實施例之元件時，冠詞「一」、「一個」、「該」及「該等」旨在意謂存在該等元件之一或多者。術語「包括」、「包含」及「具有」旨在包含性且意謂存在除所列元件以外之額外元件。
鑑於上文，可見達成本發明之若干目的且獲得其他有利結果。
由於可在不背離本發明之範疇之情況下對上述產品及方法作出各種變更，故希望上文描述中含有且隨附圖式中展示之所有事物應被解譯為闡釋性且無限制意義。

Claims (31)

  1. 一種製備一多層結構之方法，該方法包括：在一單晶半導體處置晶圓之一後表面上沈積氮氧化矽層，其中該單晶半導體處置晶圓包括：兩個主要平行表面，該兩個主要平行表面之一者係該單晶半導體處置晶圓之該後表面且該兩個主要平行表面之另一者係該單晶半導體處置晶圓之一前表面；一圓周邊緣，其接合該單晶半導體處置晶圓之該前表面及該後表面；一中心軸，其垂直於該單晶半導體處置晶圓之該前表面及該後表面；及一塊體區域，其在該半導體處置晶圓之該前表面與該後表面之間，且進一步其中該單晶半導體處置晶圓包括選自由下列各者組成之群組之一材料：矽、碳化矽、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及其組合；將該單晶半導體處置晶圓之該前表面結合至一單晶半導體供體晶圓之一前表面以藉此形成一經結合結構，其中該單晶半導體供體晶圓包括：兩個主要大致平行表面，該兩個主要大致平行表面之一者係該單晶半導體供體晶圓之該前表面且該兩個主要大致平行表面之另一者係該單晶半導體供體晶圓之一後表面；一圓周邊緣，其接合該單晶半導體供體晶圓之該前表面及該後表面；及一塊體區域，其在該單晶半導體供體晶圓之該前表面與該後表面之間，且此外其中該單晶半導體供體晶圓之該前表面包括一介電質層且該塊體區域包括一分割平面，且進一步其中該經結合結構包括在該單晶半導體處置晶圓之該後表面上沈積之該氮氧化矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電層、及該單晶半導體供體晶圓； 在該單晶半導體供體晶圓之該分割平面處機械地分割該經結合結構以藉此製備一經分割結構，該經分割結構包括與該單晶半導體處置晶圓之該後表面接觸之該氮氧化矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電質層及一單晶半導體裝置層，其中該單晶半導體裝置層包括一經暴露表面；及使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約2埃之一均方根表面粗糙度以藉此製備該多層結構。
  2. 如請求項1之方法，其中該單晶半導體處置晶圓包括從藉由丘克拉斯基(Czochralski)方法或浮動區方法生長之一單晶矽錠(ingot)切割之一單晶矽晶圓。
  3. 如請求項1之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該氮氧化矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約500埃(angstrom)與約20,000埃之間的一厚度。
  4. 如請求項1之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該氮氧化矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約500埃與約5000埃之間的一厚度。
  5. 如請求項1之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該氮氧化矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約1000埃與約5000埃之間的一厚度。
  6. 如請求項1之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該氮氧化矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約40埃與約1000埃之間的一厚度。
  7. 如請求項1之方法，其中在該單晶半導體處置晶圓之該後表面上沈積氮氧化矽層的同時在該單晶半導體處置晶圓之該前表面上沈積該氮氧化矽層，且該方法進一步包括在該結合步驟之前移除沈積於該單晶半導體處置晶圓之該前表面上之該氮氧化矽層。
  8. 如請求項1之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該氮氧化矽層具有一組合物SiOyNx，其中x具有在0.1與3之間的一值，且y具有從0.1至2之一值。
  9. 如請求項1之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該氮氧化矽層具有一組合物SiOyNx，其中x具有在0.1與2.9之間的一值，且y具有從0.1至1.9之一值。
  10. 如請求項1之方法，其中該單晶半導體裝置層在如沿該單晶半導體處置晶圓之該中心軸量測之約40埃厚與約1000埃厚之間。
  11. 如請求項1之方法，其中該單晶半導體裝置層包括單晶矽。
  12. 如請求項1之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約1.5埃之一均方根表面粗糙度。
  13. 如請求項1之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約1.0埃之一均方根表面粗糙度。
  14. 如請求項1之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內約0.8埃與約1.2埃之間的一均方根表面粗糙度。
  15. 如請求項1之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內約0.8埃與約1.0埃之間的一均方根表面粗糙度。
  16. 如請求項1之方法，其中藉由磊晶平整使該單晶半導體裝置層之該經暴露表面平整。
  17. 一種製備一多層結構之方法，該方法包括：在一單晶半導體處置晶圓之一後表面上沈積碳摻雜矽層，其中該單晶半導體處置晶圓包括：兩個主要平行表面，該兩個主要平行表面之一者係該單晶半導體處置晶圓之該後表面且該兩個主要平行表面之另一者係該單晶半導體處置晶圓之一前表面；一圓周邊緣，其接合該單晶半導體處置晶圓之該前表面及該後表面；一中心軸，其垂直於該單晶半導體處置晶圓 之該前表面及該後表面；及一塊體區域，其在該半導體處置晶圓之該前表面與該後表面之間，且進一步其中該單晶半導體處置晶圓包括選自由下列各者組成之群組之一材料：矽、碳化矽、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及其組合，其中藉由物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)沈積該碳摻雜矽層；將該單晶半導體處置晶圓之該前表面結合至一單晶半導體供體晶圓之一前表面以藉此形成一經結合結構，其中該單晶半導體供體晶圓包括：兩個主要大致平行表面，該兩個主要大致平行表面之一者係該單晶半導體供體晶圓之該前表面且該兩個主要大致平行表面之另一者係該單晶半導體供體晶圓之一後表面；一圓周邊緣，其接合該單晶半導體供體晶圓之該前表面及該後表面；及一塊體區域，其在該單晶半導體供體晶圓之該前表面與該後表面之間，且此外其中該單晶半導體供體晶圓之該前表面包括一介電質層且該塊體區域包括一分割平面，且進一步其中該經結合結構包括在該單晶半導體處置晶圓之該後表面上沈積之該碳摻雜矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電層、及該單晶半導體供體晶圓；在該單晶半導體供體晶圓之該分割平面處機械地分割該經結合結構以藉此製備一經分割結構，該經分割結構包括與該單晶半導體處置晶圓之該後表面接觸之該碳摻雜矽層、該單晶半導體處置晶圓、與該單晶半導體處置晶圓之該前表面接觸之該介電質層及一單晶半導體裝置層，其中該單晶半導體裝置層包括一經暴露表面；及使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米 表面區域內小於約2埃之一均方根表面粗糙度以藉此製備該多層結構。
  18. 如請求項17之方法，其中該單晶半導體處置晶圓包括從藉由丘克拉斯基方法或浮動區方法生長之一單晶矽錠切割之一單晶矽晶圓。
  19. 如請求項17之方法，其中該碳摻雜矽層包括按原子計至少約1%之碳濃度。
  20. 如請求項17之方法，其中該碳摻雜矽層包括按原子計約1%與按原子計約50%之間的碳濃度。
  21. 如請求項17之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該碳摻雜矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約500埃與約50,000埃之間的一厚度。
  22. 如請求項17之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該碳摻雜矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約500埃與約20,000埃之間的一厚度。
  23. 如請求項17之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該碳摻雜矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約500埃與約5,000埃之間的一厚度。
  24. 如請求項17之方法，其中沈積於該單晶半導體處置晶圓之該後表面上之該碳摻雜矽層具有如沿該單晶半導體處置晶圓之該中心軸量測之約40埃與約1,000埃之間的一厚度。
  25. 如請求項17之方法，其中該碳摻雜矽層包括碳摻雜非晶矽。
  26. 如請求項17之方法，其中該碳摻雜矽層包括單晶矽。
  27. 如請求項17之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約1.5埃之一均方根表面粗糙度。
  28. 如請求項17之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內小於約1.0埃之一均方根表面粗糙度。
  29. 如請求項17之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內約0.8埃與約1.2埃之間的一均方根表面粗糙度。
  30. 如請求項17之方法，其中使該單晶半導體裝置層之該經暴露表面平整至在一30微米x 30微米表面區域內約0.8埃與約1.0埃之間的一均方根表面粗糙度。
  31. 如請求項17之方法，其中藉由磊晶平整使該單晶半導體裝置層之該經暴露表面平整。
TW107115498A 2015-11-20 2016-11-18 使半導體表面平整之製造方法 TWI693640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562257764P 2015-11-20 2015-11-20
US62/257,764 2015-11-20

Publications (2)

Publication Number Publication Date
TW201828364A TW201828364A (zh) 2018-08-01
TWI693640B true TWI693640B (zh) 2020-05-11

Family

ID=57485896

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107115498A TWI693640B (zh) 2015-11-20 2016-11-18 使半導體表面平整之製造方法
TW105137824A TWI626690B (zh) 2015-11-20 2016-11-18 使半導體表面平整之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105137824A TWI626690B (zh) 2015-11-20 2016-11-18 使半導體表面平整之製造方法

Country Status (7)

Country Link
US (4) US10529616B2 (zh)
EP (1) EP3378094B1 (zh)
JP (1) JP6749394B2 (zh)
CN (2) CN117198983A (zh)
SG (2) SG10201913407TA (zh)
TW (2) TWI693640B (zh)
WO (1) WO2017087393A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US10014311B2 (en) * 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
KR102390772B1 (ko) * 2017-07-14 2022-04-25 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법
US10916416B2 (en) 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
EP3785293B1 (en) * 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
US20220216048A1 (en) * 2021-01-06 2022-07-07 Applied Materials, Inc. Doped silicon nitride for 3d nand
CN113483722B (zh) * 2021-08-24 2024-01-26 西安奕斯伟材料科技股份有限公司 硅片边缘粗糙度检测治具及检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US20090111236A1 (en) * 2007-10-31 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US20100248445A1 (en) * 2009-03-26 2010-09-30 Toru Takayama Method for manufacturing semiconductor substrate
US20150115480A1 (en) * 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909304A (en) 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
KR20060118437A (ko) 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7018882B2 (en) 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
CN101036222A (zh) 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
WO2006047264A1 (en) 2004-10-21 2006-05-04 Advanced Neuromodulation Systems, Inc. Peripheral nerve stimulation to treat auditory dysfunction
US20090011236A1 (en) 2005-02-25 2009-01-08 Mitsubishi Chemical Process for Continuous Production of Polyester, Polyester Prepolymer Granule and Polyester
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7388278B2 (en) * 2005-03-24 2008-06-17 International Business Machines Corporation High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
GB2437995A (en) * 2006-05-11 2007-11-14 X Fab Semiconductor Foundries Semiconductor processing
EP1858071A1 (en) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP2008244032A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置及びその製造方法
CN101681807B (zh) 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
CN102099894B (zh) * 2008-08-27 2014-04-16 S.O.I.Tec绝缘体上硅技术公司 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法
JP2010225830A (ja) * 2009-03-24 2010-10-07 Mitsumi Electric Co Ltd 半導体装置の製造方法
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8252624B2 (en) 2010-01-18 2012-08-28 Applied Materials, Inc. Method of manufacturing thin film solar cells having a high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8330245B2 (en) 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
JP6004285B2 (ja) 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
JP5477302B2 (ja) * 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
CN103241705B (zh) * 2012-02-03 2015-12-09 中国科学院微电子研究所 硅腐蚀局部终止层制作方法
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
WO2014113503A1 (en) * 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8940595B2 (en) * 2013-03-15 2015-01-27 International Business Machines Corporation Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
JP6454716B2 (ja) * 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
WO2015119742A1 (en) 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
US20170330747A1 (en) * 2014-12-05 2017-11-16 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method and composite substrate
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9704765B2 (en) 2015-07-31 2017-07-11 Polar Semiconductor, Llc Method of controlling etch-pattern density and device made using such method
FR3048548B1 (fr) 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US20090111236A1 (en) * 2007-10-31 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US20100248445A1 (en) * 2009-03-26 2010-09-30 Toru Takayama Method for manufacturing semiconductor substrate
US20150115480A1 (en) * 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition

Also Published As

Publication number Publication date
WO2017087393A1 (en) 2017-05-26
JP6749394B2 (ja) 2020-09-02
CN108780776A (zh) 2018-11-09
US10529616B2 (en) 2020-01-07
SG11201804271QA (en) 2018-06-28
US10755966B2 (en) 2020-08-25
US20180330983A1 (en) 2018-11-15
US20190385901A1 (en) 2019-12-19
US20200411364A1 (en) 2020-12-31
US10818539B2 (en) 2020-10-27
US10985049B2 (en) 2021-04-20
JP2019501523A (ja) 2019-01-17
US20190333804A1 (en) 2019-10-31
TW201828364A (zh) 2018-08-01
TWI626690B (zh) 2018-06-11
SG10201913407TA (en) 2020-03-30
CN117198983A (zh) 2023-12-08
CN108780776B (zh) 2023-09-29
EP3378094A1 (en) 2018-09-26
TW201730961A (zh) 2017-09-01
EP3378094B1 (en) 2021-09-15

Similar Documents

Publication Publication Date Title
TWI693640B (zh) 使半導體表面平整之製造方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
CN107533953B (zh) 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
TWI687969B (zh) 製造高電阻率絕緣層上覆矽基板之方法
JP7191886B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
TWI698960B (zh) 製造絕緣體上半導體之方法
TWI750389B (zh) 絕緣體上半導體結構的製造方法