CN105051919A - 用于形成光电器件的技术 - Google Patents

用于形成光电器件的技术 Download PDF

Info

Publication number
CN105051919A
CN105051919A CN201480016417.5A CN201480016417A CN105051919A CN 105051919 A CN105051919 A CN 105051919A CN 201480016417 A CN201480016417 A CN 201480016417A CN 105051919 A CN105051919 A CN 105051919A
Authority
CN
China
Prior art keywords
gan
substrate
cracking
energy
methods according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480016417.5A
Other languages
English (en)
Inventor
弗兰乔斯·J·亨利
西恩·康
艾伯特·拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qmat Inc
Original Assignee
Qmat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qmat Inc filed Critical Qmat Inc
Publication of CN105051919A publication Critical patent/CN105051919A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

实施方式涉及使用粒子加速器束流以从块状衬底形成材料的薄膜。在具体实施方式中，具有顶表面的块状衬底(例如，施体衬底)暴露于加速粒子的射束。在某些实施方式中，该块状衬底可包括GaN；在其他实施方式中，该块状衬底可包括Si、SiC、或者其他材料。然后，通过沿着通过从射束注入的粒子形成的裂化区域执行受控裂化处理使材料的薄膜或者晶片与块状衬底分开。在某些实施方式中，该分开的材料直接结合到光电器件中，例如从GaN块状材料裂化的GaN膜。在一些实施方式中，该分开的材料可以采用作为用于对光电器件有用的半导体材料(例如，GaN)的进一步生长的模板。

Description

用于形成光电器件的技术
相关申请的交叉引用
本非临时专利申请要求于2013年1月16日提交的美国临时专利申请第61/753,364号的优先权并且为了所有目的将其全部通过引用结合于此。
背景技术
本发明的实施方式大体涉及包括用于使用层转移技术形成衬底的方法和结构的技术。某些实施方式采用加速器处理用于在包括诸如发光二极管(LED)和半导体激光器的光电器件的各种应用中制造半导体膜。但是应认识到本发明具有更宽的可用性范围；其还可以应用于其他类型的应用，例如集成半导体器件的三维封装、光学器件或者光电器件、压电器件、平板显示器、微型机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物器件和生物医学器件等。
某些实施方式可包括用于从块状形式的材料，诸如单晶GaN或者SiC铸锭裂化独立式的膜的方法和装置。这种独立式的膜作为用于诸如LED的光电器件的形成的模板是有用的。但是，应认识到本发明的实施方式具有更宽的可用性范围；其还可以应用于其他类型的应用，例如集成半导导体器件的三维封装、光子器件、压电器件、平板显示器、微型机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物器件和生物医学器件等。
例如，在逻辑器件、太阳能电池、和越来越多的照明的形成中发现半导体材料的许多用途。可以用于照明的半导体器件的一种类型是高亮度发光二极管(HB-LED)。与传统的白炽照明或者甚至荧光照明技术对比，就减小功率消耗和可靠性而言，HB-LED提供显著的优势。可以用于照明的另一种类型的半导体器件是激光器。在用于显示器及其他应用中发现增加采用基于半导体原理操作的激光器的使用。
这种光电器件依赖表现半导体特性的诸如例如氮化镓(GaN)的类型III/V材料的材料。GaN在晶序的各个等级中可利用。然而，这些材料常常难以制造。
另外，诸如这些半导体材料的材料在传统的制造期间忍受称作“切口损失”的材料损失，其中，锯切过程从成长的晶锭消除多达40％并且甚至高达60％的初始材料并且将材料单一化为晶片形式因子。这是制备用于光电应用的半导体材料的高度低效率的方法。
具体地，用于将单晶半导体材料制造为电子器件的传统方法通常包括从最初合成的铸锭或者晶锭物理分离半导体材料的薄的单晶层。一种这样的传统制造技术是内径(ID)锯切。
ID锯切技术采用具有位于其内径上的刀片的圆锯。铸锭被推进通过锯的中心直至期望的晶片厚度在锯的另一侧。随着锯旋转，然后使锯升高或者降低以允许刀片通过铸锭切片。ID锯切方法具有了许多可能的缺点。
一个是锯必须是最小厚度以足以坚固经受住锯切行为的应力。然而，对应于该锯厚度(切口)的材料的量通过该切割损失。使用可以可靠地用来锯切铸锭的甚至最薄的锯条可以导致昂贵的、纯的单晶材料损失至切口。例如，典型锯条切口具有300μm的宽度，其中单独切片的晶片可以仅具有400μm至500μm的宽度。因此，传统的晶片锯切技术的使用可以导致昂贵的、纯的初始物质的相当于高达60％的整个铸锭的切口损失。传统ID锯切技术的另一缺点是一次仅可以分开一个切片，因此限制生产量和提高成本。
部分地响应于锯切的受限的生产量，已发展出线锯切的替换的常规方法。在线锯切中，提供迅速移动平行线的网络。然后在通常包括油和磨料的环境中使铸锭的侧面与移动线接触，导致晶片同时切片为多个晶片。该技术超越ID锯切的优势包括晶锭的平行锯切。然而有效的、传统的线锯切也具有缺点，具体地，可归因于线厚度的约50％的依然显著的切口损失，和通过将衬底暴露至油和磨料的可能的污染。
此外，层转移可以确保在固态照明器件中理想的许多热、电和光学特性集成在生长衬底内。代替需要的复杂的后处理，这种结构将消除随后的制造步骤，因此改善性能并降低成本。
从上可知，看出非常期望用于形成高质量和低成本的合适的衬底材料的技术。用于制造基于半导体的光电器件的成本效益和有效技术也是所希望的。
发明内容
实施方式涉及使用粒子加速器束流以从块状衬底形成材料的薄膜。在具体实施方式中，具有顶表面的块状衬底(例如，施体衬底)暴露于加速粒子的束流。在某些实施方式中，该块状衬底可以包括GaN；在其他实施方式中，该块状衬底可以包括Si、SiC、或者其他材料。于是，通过沿着通过从射束注入的粒子形成的裂化区域执行受控裂化处理使材料的薄膜或者晶片与块状衬底分离。在某些实施方式中，该分离的材料直接合并到光电器件，例如从GaN块状材料裂化的GaN薄膜内。在一些实施方式中，该分开的材料可以采用作为用于对光电器件有用的半导体材料(例如，GaN)的进一步生长的模板。
附图说明
图1是示出了使用根据本发明的实施方式的层转移过程的方法的简化的过程流程。
图1A至图1D示出根据各种实施方式的控制裂化的步骤。
图2是示出了替换实施方式的简化的过程流程。
图3A是示出多层衬底结构的实施方式的简化的视图。
图3B是在HB-LED应用中使用的多层衬底结构的实施方式的详细视图。
图3C是在GaN电子应用中使用的多层衬底结构的实施方式的详细视图。
图3D绘制LED发射功率对比电流作为GaN与基于蓝宝石的外延生长种子材料之间的比较。
图3E显示示出LED制造过程的步骤的概述。
图4是示出根据某些实施方式可以采用以形成光电器件的各种步骤的曲线图。
图5至图11示出各种层转移过程的某些步骤。
图12至图22是示出了受控裂化技术的简图。
图23A是示出了使用体现为流体或者气体的高压喷射以使材料的薄膜与施体晶片分开的受控裂化技术的简图。
图23B是示出了根据实施方式使用静压使材料的薄膜与施体晶片分开的受控裂化技术的简图。
图24是示出了利用可选择的表层使用高能粒子将包括半导体材料的施体衬底注入以形成裂化平面的简图。
图25至图29是示出了形成绝缘体上硅衬底的方法的简化截面图。
图30和图31分别示出施加双悬臂裂化(DCB)机械载荷并计算裂化平面能量的非切割构造和切割构造。
图32A示出用于蓝宝石衬底上的集成的图案以允许与PSS(图案化的蓝宝石衬底)相似的光抽取方法的过程序列的实施方式。
图32B示出顶部平坦化层可以包含导电岛的过程序列的实施方式。
图33是根据实施方式的一个等离子体浸没离子注入(PHI)构造的简化的视图。
图34示出图33的具有脉冲电压的实施方式的简化的视图。
图35示出PHI漂移模式构造的实施方式的简化的视图。
图36示出根据实施方式的密排孔构造。
具体实施方式
根据本发明的实施方式，提供了包括用于形成适用于光电应用的衬底的方法的技术。更具体地，根据本发明的实施方式提供从半导体材料形成材料层的方法。在具体的实施方式中，使用多个高能粒子提供材料层以使在半导体衬底中形成裂化平面。根据本发明的实施方式的方法可以用于各种应用，包括(而不限于)光电器件、半导体器件封装、光电池、MEMS器件、及其他。
根据本发明的某些实施方式，自支撑膜可以与块状材料分开。在一个实施方式中，具有10μm或者更大的厚度的诸如单晶GaN的半导体材料的自支撑层，可以利用高能注入从块状铸锭裂化。以此方式使铸锭裂化显著地减少在传统的刀片切割过程中损失在切口中的半导体材料的量。除了提高裂化行为的效率之外，管理诸如离子剂量和温度曲线图的参数对限制和控制分开的材料的照射损伤也很重要。产生的裂化的自支撑膜可以特别适于在例如LED或者激光器件的照明中使用。
为了以下的公开内容，“自支撑膜”或者“自支撑层”被定义为在没有与诸如手柄或者转移衬底的支撑构件接触的情况下，可以保持其结构一致性(即，没有粉碎或者分裂)的材料的膜。通常，非常薄的膜(例如，比约5μm至10μm更薄的GaN膜)不能在不被折断的情况下操作。传统地，使用支撑结构来操纵这种薄膜，还可能首先需要支撑结构来生成薄膜。通过使用支撑可以促进厚的膜(即，具有10μm至50μm之间的厚度的GaN膜)的操作，但是这种支撑不是强制性的。因此，本发明的实施方式涉及具有大于10μm的厚度的自支撑膜的制作。还为了以下公开内容，可交换地采用术语“衬底”和“平铺”。
根据本发明的实施方式不局限于形成自支撑膜。替换实施方式可以包括由衬底支撑的膜的形成。而且，不管用于各种应用的膜是否是真正地独立或者在处理期间利用操作或者转移衬底支撑，处理的器件常常作为照明模块的组成部分安装在诸如用于最终应用的金属底座的机械接口上。
还为了以下公开内容，“块状材料”是指以块状形式存在的材料。这种块状材料的示例包括基本上圆形的铸锭或者原生的单晶GaN的晶锭、或者侧面被削刮以展现不同于基本上圆形的截面轮廓的长大的单晶GaN铸锭。下文描述块状材料的其他示例。
在具体的实施方式中，本方法可以连续地应用于从单个铸锭，例如，GaN晶锭裂化多个自支撑层切片或者裂化安装在合适的衬底诸如金属底座衬底上的GaN的厚度。即，可以重复方法以根据具体的实施方式连续地裂化切片(与从烤面包切割面包片相似)。当然，可存在其他变更、修改以及替换物。
图1示出根据实施方式的过程流程100的一个示例。在该过程流程的第一步骤102中，提供了包括块状形式的GaN作为铸锭的施体衬底。虽然在该具体实施方式中，施体衬底包括GaN，但是这不是必需的。根据各种实施方式的施体衬底可以是硅片、锗片、硅锗材料、碳化硅轴承材料、基团III/V化和物、任何其组合、及其他。
在可选择的步骤104，可以抛光GaN铸锭的表面，例如当铸锭已在先前层转移过程中重复使用时。在步骤106，GaN铸锭经受加速粒子的注入以形成裂化区域。在某些实施方式中，该裂化区域可以位于在块状材料的表面下面约10um至20um之间的深度处。裂化区域的形成依据这些因素，如目标材料、目标材料的结晶取向、注入的粒子的性质、剂量、能量、注入的温度、和注入的方向。下文进一步详细地论述这种注入，并且可以共享结合以下专利申请详细地描述的一个或多个特征，所有的专利申请通过引用将其全部合并于此：美国专利申请No.12/789,361；美国专利申请No.12/730,113；美国专利申请No.11/935,197；美国专利申请No.11/936,582；美国专利申请No.12/019,886；美国专利申请No.12/244,687；美国专利申请No.11/685,686；美国专利申请No.11/784,524；美国专利申请No.11/852,088。
在可选择的下一步骤108中，注入的块状材料的表面粘结至衬底，该衬底可以是操作衬底。该粘结在本质上可以是暂时的，或者可以是更持久的。粘结可以采用包括(而不限于)静电粘结、等离子体粘结、基于从表面粗糙度出现的原子间力的粘结、粘合剂、或者其他的技术。可以使用的可能的粘结技术的一个示例是热压粘结。可能的粘结技术的另一示例是等离子体激活粘结(PAB)。
可以利用组合的一种或多种技术实现可去除粘结。一种这样的技术是使用薄的插入层(例如氧化硅)，即随后牺牲以达到分离。还可以基于某些粗略的方式实现可除粘结，例如由Cui等人在“TheEffectofSurfaceRoughnessonDirectWaferBonding”中公开的，JournalofAppliedPhysics，Vol.85,No.10,pp.7448-7454(1999)，为了所有目的通过引用将其全部合并于本文中。
操作衬底可以是玻璃、石英、聚合、金属或者合金，或者其他复合材料等。在其他实施方式中，操作衬底可以是任何均匀的、分等级的、或者多层材料，或者任何这些的组合。即，操作衬底可以由几乎任何单晶、多晶、或者甚至无定形类型的衬底制成。衬底可由SiC制成。另外地，衬底可以由诸如砷化镓、氮化镓(GaN)、及其他的III/V材料制成。另外，操作衬底可以是金属或者合金、碳化硅、锗、硅、玻璃或者石英组合、塑料、和聚合物。
可以提供背面衬底以增加操作衬底结构的硬度。
优选地，背面衬底具有足以提供由至少背面衬底和操作衬底组成的多层结构的有效的偏转特性以适合于来自施体衬底的GaN轴承材料的在操作衬底的正面上转移的厚度的厚度和材料。仅作为示例，背面衬底可以是用于石英操作衬底的硅片。其他类型的材料和某些厚度诸如塑料、金属、玻璃、石英、复合材料等可用于向结合的背面和操作衬底结构提供硬度。当然，本领域普通技术人员将认识到其他变化、修改和替换物。
在下一步骤110，使用裂化区域从块状材料裂化块状材料的注入的表面的材料的厚度。在某些实施方式中，使用MeV范围内的相对高的H+质子注入能量，这产生厚度在约10um至20um之间的半导体材料的分离层。在使用粘结层转移的其他实施方式中，可以使用0.05um至1um的更薄的裂化层。为了产生这些厚度的GaN裂化膜，可以使用近似5keV至180keV范围内的较低的H+质子注入能量。例如，40keVH+质子能量将产生厚度为近似0.25um的GaN裂化膜。应理解的是，可以利用H2+用于该注入步骤。在此情况下，剂量率将是双倍，而有效的H+能量将减半。例如，80keVH2+注入可以具有与40keVH+注入相同的分离层厚度(范围)。然而，剂量率将使用于相同的注入电流的H+剂量率成双倍。
裂化可以利用各种形式的能量的应用进行，并且可以展现在通过以上引用合并的任何专利申请中公开的一个或多个特征。在具体实施方式中，可以在包含注入的块状材料的高压腔中利用以静态气体的形式应用的压缩力进行该裂化。还在为了所有目的通过引用合并在本文中的美国专利No.6,013,563中描述了以各种形式应用能量以实现根据具体实施方式的裂化。
如结合以下图形和下文更详细地描述，裂化处理可以本身包括一个或多个步骤。图1A至图1D示出根据某些实施方式的控制裂化处理的简化视图。
图1A示出在裂化之前注入的块状材料102，在具体实施方式中，注入的块状材料可以是GaN。裂化区域101位于表面103以下的深度d处。
图1B示出第一裂化步骤，其中，向裂化发起区域105应用能量，引起裂化的启动。这种裂化发起步骤的示例是以光子束109(例如来自激光器)的形式的能量的施加。该传递能量引起如所示的裂化的启动。
图1C示出第二裂化步骤，其中，额外的能量111的施加导致裂化在裂化区域中的传播。裂化的继续传播使材料的厚度从块状材料分离。
应注意，在某些应用中，块状材料可以对光能的传输展现出显著的透明性。因此，为了将能量从入射光束递送至裂化发起区域，如在图1D中所示，可以提供吸收入射光子的薄重叠层113。该层113的吸收将生成热量，反过来，热量通过块状材料传输至裂化启动区域。该光吸收材料可以是任何材料，并且在某些实施方式中可以包括SiC。在一些实施方式中，一旦出现所希望的裂化发起，可以去除光吸收材料。在某些实施方式中，在如下所述的一个或多个额外的处理步骤期间可以保留光吸收材料。
虽然上文已描述能量以入射光束的形式的应用来实现裂化，但是这不是必须需要的。替换实施方式可以应用其他形式的能量用于裂化目的，包括(而不限于)衬底的整体或者局部加热、完全或者部分来自加热灯、电子束、或者以及与粒子的注入相关联的热能。
返回至图1，在过程的下一步骤112中，抛光裂化材料在衬底上的暴露表面以减少由任何裂化过程产生的粗糙。抛光的裂化材料和在下面的衬底的组合然后可以作为增值材料转移用于进一步处理并且合并入光电器件。
虽然上文描述引用利用抛光的表面处理，但是这在所有的实施方式中不是必需的，并且替换方法可以采用抛光与其他表面处理，或者不包括抛光的平滑面处理结合。例如，根据一些实施方式，表面处理可包括退火。在具体实施方式中，可以在存在覆盖层，例如包括A1N或者SiO2的情况下进行退火。退火可以在熔炉(例如，通常存在顶盖层)中执行，或者可以在MOCVD腔(例如，不存在顶盖层)内执行。
表面处理(例如，包括抛光、退火、和/或顶盖层形成)还可以包括蚀刻过程。蚀刻过程的示例可以包括(但不限于)等离子体蚀刻、和/或化学蚀刻。化学辅助离子束蚀刻是化学蚀刻类型的一个示例。湿式化学蚀刻是化学蚀刻的另一示例。
以上序列的步骤提供根据本发明的某些实施方式的方法。还可以提供其中可以添加步骤、可以去除一个或多个步骤、或者一个或多个步骤可以不同的次序提供的其它的替代物。例如在替换实施方式中，可以在裂化之后进行衬底粘结，在自支撑膜中产生的裂化反过来粘结至衬底。
并且虽然图1的实施方式示出在单块衬底上块状材料(这里GaN)的裂化，但是这并不是必需的并且其他实施方式可以包括在多层衬底上的裂化。例如，图2示出根据另一实施方式的过程流程200的示例。在该过程流程的第一步骤202中，提供了块状形式的单晶GaN作为GaN铸锭。该铸锭可以展现单晶GaN的典型晶体取向中的一种，例如(1111)。
接着是表面抛光(204)和注入(206)步骤，在下一步骤208，被修改的额外的材料可以暂时地或者永久地粘结至多层衬底209。在某些实施方式中，该衬底可以包括具有热膨胀系数(CTE)与生成更多的额外的材料的状况一致的材料。具体地，GaN(αGaN)的线性热膨胀系数是约5.5x10-6K-1。
具有与GaN的CTE相容性的这种材料的示例可包括(但不限于)金属或者合金。可能的合适的金属可包括钼或者钨，同时候选合金可包括钼，诸如铜钼合金或者钼钨合金。
图2的过程流程中的后面的步骤对应于图1中的相似的步骤，除了使用包括多层的衬底。
产品可以内置在CTE匹配金属衬底(例如，钼合金)上，其中，可以合并各层以达到最终用户或者制造商的期望的益处。在图3A中示出用于HB-LED应用的基础层结构。
图3B示出可以用于HB-LED应用的多层衬底的一个具体实施方式的放大截面图。可以使用的各层的示例包括阻挡层、热压粘结层、镜面层、和GaN缓冲器和器件生长层。阻挡层是保护完整的膜以防在诸如GaN器件层形成步骤的热处理期间的污染、内部混合及其他有害影响的层。这种层可包括AIN、HfN、TiB2、Pt、Ta连同其它已知的阻挡层材料。用作封装层的其他这种层对于提高诸如孔隙率和粗糙的表面性能也可以是理想的。例如，镍层(根据具体应用抛光或非抛光)可以用作钼合金衬底上的封装层以提供良好的粘结收益和均匀的表面特性。其他涂层可包括(但不限于)镍金合金、钌、铬或者银。
使器件从GaN层(例如，GaN的金属有机化学汽相淀积(MOCVD))生长的后面的步骤可以在粗略的1000℃下发生2至3小时。因此，适当的缓冲器和/或阻挡层的使用可以确保期望特征的热残存性。
同时地，层形成设计的GaN生长衬底，并且可以实现一个或多个以下可能的特征和用于HB-LED器件制造商的潜在的益处。
一个可能的益处是晶格失配的减少。具体地，该益处可以通过使用用于同质外延生长的薄的、高质量GaN层实现。
另一可能的益处是螺旋位错密度(TDD)/缺陷的小冲角。根据实施方式，这些缺陷可以使用薄的、高质量GaN层降低至处于或低于自支撑GaN水平。
另一可能的益处是CTE失配的降低。设计为通过外延生长温度与GaN层匹配的CTE匹配金属衬底(例如，钼合金)的使用可以从而消除CTE失配诱导的层压力、裂纹和缺陷。
又一个可能的益处是高电导率和热导率的实现。金属衬底和热和电传导内层的使用可以允许生长衬底用作最终垂直的LED结构中的HB-LED封装/泛光灯的安装衬底。高电导率和热导率允许更高的外量子效率(EQE)、更高的插头效率(WPE)、并且可以消除诸如激光器剥离的某些后期制造步骤。与蓝宝石相比，提出的实施方式可以允许垂直的LED接触结构没有器件剥离和粘结，和通过接近10X的因数的更高的热导率。在某些实施方式中，多堆叠衬底的所希望的热导率可以超过5至30W/cm2-K，并且多堆叠衬底的电阻(与电导率相关的)可能小于lxl0-4Ohm-cm2。
实施方式可以提供增强的光效率的可能的益处。具体地，GaN生长膜下面的内部反射镜的集成可以允许衬底在最终的HB-LED封装内的使用，进一步节省诸如镜面层生长和剥离/粘结步骤的后期制造步骤。通常结合图3D对此进行说明。反射层可以包括诸如银、金、铝的金属。例如，薄的银层的使用可以支持400nm至500nm光谱范围内超过75％的反射率，这可以是实现高的外量子效率的理想的特征。
反射层可以包括介质层堆叠。可以平衡传导性与反射特性的方式将这种介质层堆叠制成导电的。可以控制形成表现所希望的特性的介质层堆叠的参数的示例可以包括(但不限于)堆叠中的层的数量、堆叠中的层的厚度、包括在堆叠中的具体的材料、和/或掺杂物的存在。
再另一可能的益处是使用更小的器件尺寸的能力。如下文论述的，实施方式可以提供低下垂(参见图3D)，并且因此可以更高的电流密度运行有效器件。利用在衬底上能够制成高达10X或更多的器件，外延和封装成本可以显著地降低。
还可以采用实施方式用于基于GaN的电子器件。在这种实施方式中，可以利用GaN器件层下面的导热的、电绝缘介入层对层进行改性。在具体实施方式中，LED实施方式的完整的镜面层(例如，图3A)可以利用允许良好的GaN电子器件运行而且允许良好的热传热的薄的(例如，20um至50um)绝缘层取代。图3C示出用于这类结构的衬底结构的示例。这样的介入层可以是具有良好的热导率和高电阻率的材料。根据所希望的性能和成本目标，诸如A1N(氮化铝)和蓝宝石的材料可以是合适的。
层转移技术的一个重要应用可以是制作与独立式的GaN晶片功能相等的衬底用于HB-LED和激光二极管器件制造。使用独立式的GaN实现的可能的商业优势可包括(但不限于)(i)更好的HB-LED性能(直到100％更高的流明/瓦)和(ii)由于通过消除分等级的缓冲器的少30％至50％外延生长腔时间，外延器件层制造的较低成本。另外，更高效的器件提供封装以及竞争性的分化上的显著的节省。
器件制造中的传统的独立式的GaN衬底的使用目前受成本和尺寸限制的限制(例如，现有的2"和4"直径)。这些限制被认为是基本的并且与通过氢化物气相外延(HVPE)或者氨热(超临界的氨/矿化剂中的Ga或者GaN)生长方法制造GaN晶体的本方法有强烈的关系。
HVPE和氨热生长方法慢并且代价高。使用HVPE氨热生长的通常需要小于100微米至200微米每小时的更高质量的GaN可能更慢，但是具有稍微更好的晶体质量。
因为GaN块状晶体常规地生长，所以诸如位错的缺陷通常通过边缘终止摆脱晶体。这强烈地使晶体直径与位错减小的速率联系在一起，由此HVPE和氨热生长方法通常局限于用于制造高质量GaN的小晶体直径。在商业可获得的块状或者独立式的GaN(FS-GaN)2"衬底上能实现的缺陷级约104至106缺陷/cm2。
因为慢生长速率和使用钢丝锯制作这些衬底，FS-GaN价格目前是$l,500至$3,000(2"晶片)和$4,000至$8,000(4"晶片)。
由于这些衬底的高成本，它们的使用局限于R&D(高电子迁移晶体管(HEMT)和光电)以及蓝色/UV激光二极管制造。
尽管通过除去“下垂效果”已示出HB-LED器件性能使用这些更高质量的衬底提高多达100％，但是它们的高成本和对小晶片直径的限制禁止它们的使用。图3D示出根据用于在FS-GaN和GaN上蓝宝石衬底上制成的等效器件的驱动电流的测试发射功率的差异。高质量的GaN作为生长培养基的使用减小或者消除器件“下垂”(亮度效率随着电流增加下降)，增加器件区域以实现更高的流明/W效率并控制实际功耗的寄生器件特性。发射功率的拖尾或者下垂将用于基于蓝宝石衬底的器件的效率限制为约100至120流明/瓦，但是FS-GaN衬底HB-LED器件已示出收益超过200流明/瓦。
该低下垂转换为增加电流密度反过来将引起在衬底上利用根据实施方式的高质量GaN材料制作的HB-LED器件的尺寸减小多达10X的能力。
因此，如上所指出，实施方式可以使HB-LED工业在许多区域受益，包括(而不限于)成本、封装、和可靠性。这在图3E中示出。
图4是示出根据本发明的某些实施方式可以采用以形成光电器件的各种步骤的曲线图400。
1.提供(402)具有表面区域和厚度的半导体衬底；
2.可选择地，在表面区域上形成(404)额外的材料层；
3.使(406)半导体衬底的表面区域(包括形成在其上的任何额外的材料)经受使用粒子加速器产生的第一多个高速粒子以形成与表面区域分开厚度的裂化区域；
4.使(408)表面区域与裂化区域之间分离半导体衬底的厚度，包括任何额外的材料。
5.可选择地，修改(410)材料的分离的厚度。
6.可选择地，将(412)材料的分离的厚度或者额外的材料可除地或者永久地粘结至衬底(其可以是CTE匹配的衬底)。
7.抛光(414)材料的分离的厚度的表面或者剩余的额外的材料。
8.可选择地，使(416)现有的额外的材料变厚，或者形成额外的材料。
9.可选择地，从材料的分离的厚度或者额外的材料释放(418)衬底。
10.依照要求执行其他步骤。
步骤的以上序列提供根据本发明的某些实施方式的方法。在不偏离本文的权利要求的范围的情况下，还可以提供其中可以添加步骤、可以去除一个或多个步骤、或者一个或多个步骤可以不同的序列提供的其它的替代物。
例如，虽然上文描述通过额外的层注入粒子以在工件的深度中形成裂化区域，但这不是必需的。根据替换实施方式，可以适于在额外的材料与在下面的工件之间的接口上或附近形成裂化区域的方式(例如，能量)在额外的层引导加速粒子。在该接口上或附近注入的粒子的存在可以最终减小在位于紧邻接口裂化区域中发起和/或传播裂化需要施加的能量的量。
并且虽然以上描述集中于在包括单晶GaN的工件上形成额外的材料以形成多层结构，但是这也不是必需的。根据替换实施方式，额外的材料可以存在于工件上。这种额外的材料的一个示例是单晶SiC、(111)硅、单晶和金属膜，其中，材料可以用作用于GaN异质外延生长的种子层。
进一步注意到，用于工件和用于额外的层的材料的选择可以在确定额外的层经历的压力/张力的特性中起作用。例如，工件/额外的层的选择还可以确定它们之间的热膨胀系数的相对失配，这反过来可以有助于极性和在温度的范围内出现在额外的层中的压力/张力幅度。鉴于以上，可以仔细地选择工件和/或额外的层材料以在各个处理步骤中的额外的层内实现期望的压力/张力层。
图5至图11是示出了使用根据本发明的实施方式的层转移过程形成衬底或者自支撑层的方法的简图。这些图仅是示例，其不应当过度地限制本文中列举的权利要求的范围。本领域普通技术人员将认识到许多变化、修改或替换物。
如所示，方法开始于提供具有表面区域501、背部503和厚度504的块状形式的半导体衬底或者半导体材料500。该厚度可以是铸锭的全部或者从较大的铸锭等切片的。具体地，厚度504可以表示块状材料的其原始形态的全部(例如，作为整个铸锭、晶锭、平铺、或者板)，或者可以表示先前与其原始形态分开(例如，通过锯切或者切片原始铸锭、晶锭、平铺、或者板)的块状材料的厚度。在具体实施方式中，半导体衬底或者块状材料可以是单晶硅片或者铸锭、多晶硅铸片、平铺、或者衬底、硅锗片、锗片、基团III/V材料的衬底、基团II/VI材料、氮化镓等。衬底或者块状材料可以是光子材料。该施体物质可以块状形式提供或者可以是衬底装置，在衬底装置中，背面材料和层可以附接至半导体衬底以在模板生长衬底的制造期间提供所希望的机械过程和操作特性。顶表面层可以存在为诸如暂时的或者永久的阻挡层用于保护块状材料免于注入过程相关的污染或者将在随后的处理中起作用的层，诸如粘结层(例如金属或者氧化层)。在具体的实施方式中，二氧化硅或者A1N层可以通过溅射或者PECVD应用并且在注入步骤之前选择性地稠化。如果应用膜或者膜堆叠，可以具有受限制的总厚度以允许以所选择的能量注入以穿透块状所希望的裂化深度。当然，可存在其他变化、修改和替换物。
参照图6，方法包括使半导体垫底或者大块材料的表面区域经受第一多个高能粒子601。根据特定实施方式，高能粒子601可以使用粒子加速器产生。在此，加速器可以是线性加速器、等离子体浸没离子注入工具、离子浴。在合适的条件下，可以使用质量选定或者非质量选定注入技术。
如图7的简图所示，在具体实施方式中，粒子使得在裂化区域701以内形成多个吸收部位或者聚集区域，该部位或区域设置在表面区域之下以限定将要分离的大块材料705(在一些实施方式中，作为自由站立层(freestandinglayer)的厚度。第一多个高能粒子可以提供具有高峰集中和空间布置在半导体衬底的深度以内的分布的注入分布。分布可以具有约2μιη或更小的宽度，其中注入集中轮廓的这个深度变化称为纵向分散(straggle)。对于注入GaN中的2MeV氢，注入深度是约25μιη，并且分散是约0.7μιη。
在某些实施方式中，裂化区域保持在第一温度下，该温度可以直接或间接提供。就是说，该温度可以根据具体实施方式通过对流、传导、辐射、或这些技术的组合来提供。另外，高能粒子束也可以提供部分热能并且与外部温度来源结合以实现所期望的注入温度。在某些实施方式中，高能粒子束可以单独提供注入所期望的全部热能。就是说，高能粒子束可以被设置为直接使得能源转变为热能以提高衬底或大块材料的温度。当然，可存在其他变化、修改和替代。
取决于应用，根据特定实施方式，通常选定更小质量的粒子以减少注入至材料的期望深度的能量需要并且减少对于根据优选的实施方式的材料区域的损害的可能性。就是说，更小的质量的粒子更容易在基本没有对粒子穿过的材料区域产生损害的情况下穿过衬底材料至选定深度。例如，更小质量的粒子(或者高能粒子)几乎可以是任意电荷(例如，正的或者负的)和或中性原子或分子或者电子等。在具体实施方式中，粒子可以是中性粒子或者带电粒子，包括诸如离子类型的氢和其同位素的离子，诸如氦和其同位素的稀有气体离子，以及氖或者取决于实施方式的其他的。粒子还可以源自于化合物，诸如气体，例如，氢气、水蒸气、甲烷以及氢化合物以及其他轻原子质量粒子。可替换地，粒子可以是以上所述粒子、和或离子、和/或分子种类、和/或原子种类的任意组合。粒子通常具有足够的动能以透过表面至表面下面的选定深度。
例如，举例来说使用氢作为至GaN表面中的注入物质，注入过程使用特定设定条件执行。氢的注入剂量范围从约5X1016至约5X1017原子/cm2，并且优选地注入氢的剂量小于约2X1017原子/cm2，并且可以小于约5X1016原子/cm2。对于形成对光电应用有用的厚膜的注入能量范围从约0.5MeV和更大至约2MeV。在某些结合衬底实施方式中，注入能量可以在500keV以下，例如5keV-180keV。从约-50摄氏度至约+500摄氏度的注入温度范围可以在约100摄氏度-500摄氏度之间，并且优选地小于约700摄氏度以防止氢离子从注入GaN材料扩散到外面的可能性。当然，使用的离子类型和过程条件取决于应用。
更高的注入能量，尤其对具有基本纯的质子注入(例如，正电荷或者负电荷)有用处以允许可再用的衬底内的裂化平面的最大范围。使用GaN作为实例，注入能量范围可以十分大并且跨越需要后续外延生长以制造GaN装置结构的HB-LED或者GaN功率电子应用的模板形成的几keV至得到用作切口(kerfless)自由站立晶片初始材料的测量为数十微米厚度的衬底的许多MeV。与注入能量有关的注入深度的一般范围可以使用，例如SRIM2013(物质的停止范围)或者蒙特卡罗模拟法程序(http://www.srim.org/)来计算。在具体实施方式，GaN膜厚度范围从约0.05微米至约1微米，使用从约5keV至约180keV的质子注入能量范围。在其他实施方式中，GaN膜可以是自由站立GaN层，该层具有从约10微米至约70微米的厚度。当然，可存在其他变化、修改和替代。
术语“分离”或者“转移GaN厚度”在这里意味着由注入离子范围形成的GaN膜厚度可以释放至自由站立状态或者释放至永久衬底或者临时衬底，最终用作自由站立衬底，或者最终安装到永久衬底上。在一些实施方式中，GaN材料足够厚并且没有充当支撑构件的操作衬底或者转移衬底。当然，操作和处理膜的特定过程将取决于特定过程和应用。
现在参考图8，根据本发明的实施方式可以可选地在半导体垫底或者大块材料上执行热处理过程803以进一步在裂化区域内形成多个吸收部位。就是说，热处理过程退火和/或淬火裂化区域以将多个第一粒子固定801在原位。热处理提供后续注入或者颗粒聚集/扩散过程中可以起吸收和聚集粒子的高效部位的作用的固定网状缺陷(fixednetworkofdefects)。
在没有结合特定理论或机构的情况下，在具体实施方式中，升高的温度被认为促成网状的永久缺陷，并且还可以捕捉大部分的来自第一多个颗粒的氢。基本永久的缺陷层提供用于高效收集并捕捉来自后续注入和/或扩散过程的粒子的部位，将贯穿本说明书并且尤其在下面更详细地描述。
根据一个实施方式，可选定的热处理可以使用传导、对流、辐射或者这些技术的任意组合来发生。粒子束也可以提供部分热能并且与外部温度来源结合以实现所期望的注入温度。在某些实施方式中，粒子束可以单独提供注入所期望的全部热能。当然，可存在其他变化、修改和替代。
具体实施方式可以包括使半导体衬底或大块材料的表面区域经受第二多个高能粒子，该高能粒子可以使用线性加速器或者诸如PHI系统的其他加速离子注入器来产生，如在图9的简图中示出的。如示出的，方法包括设置在半导体衬底或者大块材料中的第二多个高能粒子905。第二粒子被引入裂化区域907，该第二粒子将裂化区域的应力水平从第一应力水平增加至来自第二多个高速粒子的第二应力水平。在具体实施方式，第二应力水平适合于后续裂化过程。在特定实施方式中，半导体衬底或者大块材料保持在高于第一温度的第二温度901下。
举例来说，使用氢作为第二注入步骤中注入至大块单晶体GaN材料中的种类，注入过程使用具体设定的条件执行。注入剂量范围从约5X1016至约5X1017原子/cm2，并且优选地，剂量小于约1X1017原子/cm2。对于形成厚的薄膜，注入能量范围从约5keV和更大至约0.5MeV和更大。注入剂量速率可以设置为约500微安至约100毫安并且总剂量速率可以通过累积扩大的束区域的注入速率来计算。注入温度范围从约-50摄氏度至约700摄氏度，并且优选地，小于约500摄氏度。在具体实施方式中，温度和剂量被选定为允许高效获取分子氢，同时存在单原子氢的一些扩散。当然，使用的离子类型和处理条件取决于应用。
更高的注入能量，对具有基本纯的质子注入(例如，正电荷或者负电荷)有用处以允许可再用的衬底内的裂化平面的最大范围。使用GaN作为实例，注入能量范围可以十分大并且跨越需要后续外延生长以制造GaN装置结构的HB-LED或者GaN功率电子应用的模板形成的几keV至得到用作切口(kerfless)自由站立晶片初始材料的测量为数十微米厚度的衬底的许多MeV。与注入能量有关的注入深度的一般范围可以使用，例如SRIM2013(物质的停止范围)或者蒙特卡罗模拟法程序(http://www.srim.org/)来计算。在具体实施方式，使用从约5keV至约180keV的质子注入能量范围，GaN膜厚度范围从约0.05微米至约1微米。在一些实施方式中，GaN膜可以是自由站立GaN层，该层具有从约10微米至约70微米的厚度。当然，可存在其他变化、修改和替代。
有效地，注入粒子在所选定的深度沿着平行于衬底或者大块材料的上表面的平面的增加应力或者降低断裂能量。能量部分地取决于注入种类和条件。这些粒子降低在所选定的深度的衬底或者大块材料的断裂能量水平。这允许控制在所选定的深度沿着注入平面的裂化。注入可以在以下条件下发生，即使得衬底或大块材料在所有内部位置的能量状态不足以开始衬底或者大块材料中的不可逆的断裂(即，分离或者裂化)。然而，应当注意的是，注入通常引起衬底或者大块材料中的一定量的缺陷(例如，微检测)，该缺陷通常至少部分地由后续热处理修复，例如，热退火或者迅速热退火。
质量选定高能注入方法，具有可以用于制造更厚的裂化大块材料的合适的束强度。为了成本效益，注入束电流应当是数十毫安的H+或FT离子束电流的数量级。如果系统可以注入这样的足够高的能量，则H2 +离子也可以是有利地，用来实现更高的剂量速率。对本发明的实施方式有用的离子注入装置最近已通过DC静电粒子加速器的利用变成可用的，诸如可以从离子束应用SA，比利时中可得到的DYNAMITRON质子加速器。可以使用的其他形成的DC静电加速器包括范德格拉夫或者串联范德格拉夫加速器类型。
适合于根据本发明的实施方式使用的粒子加速器的另外的其他形成可以包括射频(RF)粒子加速器，诸如回旋加速器或者RF直线加速器(RFLinac(直线加速器))。可能的粒子加速器类型的实例包括射频四极直线加速器(RFQ-Linac(直线加速器))、或者漂移管加速器(DTL)或RF(无线电)-集中的互相交叉(RFI)的技术。这些可以从加利福尼亚的普莱森顿的AccsysTechnologyInc.的公司中获得，Linac系统，直线加速器系统，阿尔伯克基的LLC，NM87109，及其他。
在具体实施方式中，这些方法使用提取的质子束的RF加速度来将质子束的总能量从约20keV-100keV至0.5MeV的范围提高至7MeV或更多。输出束的直径通常为几毫米的数量级并且在本申请中使用需要束的使用在侧面上扩展至几百毫米的数量级至一米或更多以保持撞击在目标表面的功率通量不会变得过大和可能过热或者损害目标表面。利用这些技术可用的质子电流可以达到100mA或更多。作为具体实例，假定100kW束功率，3.25MeVRFQ/RFI直线加速器将产生约31mA的质子束电流。使用约lxl017H/cm2的剂量和约500mmx500mm的扩大束，在目标注入剂量下每小时处理的GaN区域是约0.7平方米，同时功率通量保持在约13瓦/cm2。参数的这个组合使得这个方法对于HB-LED衬底材料生产的成本效益尤其实用。当然，存在其他的变形、替代和修改。
可选地，具体实施方式可以包括注入过程之后的热处理过程。根据具体实施方式，本方法使用对于GaN材料的从约150摄氏度至约800摄氏度的范围的热过程。根据一个实施方式，热处理可以使用传导、对流、辐射或者这些技术的任意组合来发生。高能粒子束也可以提供部分热能并且与外部温度来源结合以实现所期望的注入温度。在某些实施方式中，高能粒子束可以单独提供注入所期望的全部热能。在优选实施方式中，发生处理过程以使裂化区域适应后续裂化过程。当然，可存在其他变化、修改和替代。
具体实施方式可以包括裂化启动步骤，其中一些能量1005被施加至裂化部分以开始裂化，如在图10中示出的。如在以下详细描述的，这个裂化启动可以包括具有不同的特性的不同类型的能量的应用。
具体实施方式包括使用裂化处理使可分离的材料的厚度自由的步骤(可以是或可以不是自由站立)如由图11示出的。如示出的，可分离的材料1101从剩余的衬底部分或者大块材料1105移去。在具体实施方式中，使自由的步骤可以使用受控裂化处理来执行。受控裂化处理提供供体衬底的裂化区域的部分以内的选定能量。仅仅作为实例，受控制的裂化过程已在题为受控制的裂化过程的美国专利号6,013,563中描述了，该美国专利共同转让给了加利福尼亚，圣荷西的SiliconGenesisCorporation(公司名)，并且为了所有目的通过引用结合于此。如示出的，根据本发明的实施方式的方法使材料的厚度(可以是自由站立的)从衬底或者大块材料变为自由的以完全移去材料的厚度。当然，存在其他的变形、替代和修改。
方法可以使用一个或多个图案化区域以便于裂化作用的开始。在具体实施方式中，本方法提供具有表面区域和厚度的半导体衬底。方法包括使半导体衬底的表面区域经受使用粒子加速器产生的第一多个高能粒子以便在裂化区域内形成多个吸收部位的图案化区域。在优选实施方式中，裂化区域设置在表面区域之下以限定将要分离的材料的厚度。半导体衬底保持在第一温度下。方法还包括使半导体衬底经受处理过程，例如，热处理。方法包括使半导体衬底的表面区域经受第二多个高能粒子，提供该高能粒子以便将裂化区域的应力水平从第一应力水平提高至第二应力水平。方法包括在图案化区域的选定区域处开始裂化作用至使用裂化处理将可分离的材料的部分厚度分离并且使用裂化处理使可分离的材料的厚度自由。
在一个实施方式中，图案化注入顺序使表面经受剂量变化，其中开始区域通常使用更高的剂量和/或热平衡顺序开发。完成裂化作用的裂化作用的蔓延可以使用另外剂量的区域发生以引导蔓延的裂化前端。可替换地，裂化蔓延可以由随后的使用应力控制引导的深度来实现。裂化的蔓延可以由随后的自然结晶的裂化平面实现。这些技术中的一个或多个可以彼此结合应用。区域的一些或者大部分可以根据使用的特定裂化技术在更小的剂量下注入或者根本没有注入。这样的更低剂量的区域可以通过减少从衬底分离每个膜需要的总剂量来帮助改善注入系统的整个生产力。
在具体实施方式中，方法可以执行其他过程。例如，方法可以将随后处理的分离的材料的厚度放置在支撑构件上。另外或者可选地，根据本发明的实施方式的方法在表面区域经受第一多个高能粒子之前或者在注入步骤和裂化步骤之间在半导体衬底或者大块材料上执行一个或多个处理。取决于特定实施方式，处理可以是形成在单元过程(cellprocess)、集成电路、光学装置、这些的任意组合等以内使用的照明装置或者层。当然，可存在其他变化、修改和替代。
如上所述，提供使用受控制的裂化作用从衬底移去材料的薄膜的改善技术。这个技术允许通过使用受控制的能量(例如，空间分布)和选定的条件使用单独的或者多个裂化区域开始在衬底上的裂化处理以允许开始裂化前端并且允许其蔓延通过衬底以便从衬底移去材料的薄膜。
在具体实施方式中，提供使用受控制的裂化处理从供体衬底形成材料的膜的方法。方法包括将高能粒子(例如，具有足够的动能的电荷或者中性分子、原子或者电子)引入通过供体衬底的表面至表面下面的选定深度的步骤，其中粒子在相对高的集中下以限定所选定的深度以上的供体衬底材料(例如，可分离的材料的薄膜)的厚度。为了裂化供体基板材料，方法提供能量至供体衬底的选定区域以在供体衬底中开始受控制的裂化动作，因此裂化动作是使用蔓延的裂化前端进行的以使供体材料从供体衬底的剩余部分变为自由的。
裂化可以通过使材料经受足够的能量以断开一个区域中的材料开始，在没有无控制的粉碎或裂纹的情况下产生裂化前端。裂化前面形成能量(E)通常必须低于在每个区域处的大块材料断开能量(Etna)以避免使材料粉碎或裂纹。在金刚石切割中的定向能量冲击或者在玻璃切割中的刻线是，例如，意味着其中裂化能量降低至允许裂化前端的受控制的生成和蔓延。裂化前端本身是更高的应力区域并且一旦生成，其蔓延需要降低的能量以进一步从这个初始断开区域裂化材料。蔓延裂化前端需要的能量被称为裂化前端蔓延能量(4)。关系可以是表示为：
Ec＝Ep+[裂化前端应力能量]
受控制的裂化处理通过减少在所有其他的以上的沿着有利方向的Ep并且将可用能量限制在其他不期望的方向的Ep以下。在任意裂化处理中，当裂化处理仅通过一个扩大的裂化前端发生时出现更好的裂化表面光洁度，尽管多个裂化前端也可以。
许多好处通过使用本发明通过预先现有的技术实现。具体地，本发明使用受控制的能量和选定的条件以从包括多材料多层薄膜的供体衬底优先裂化材料的薄膜。这个裂化方法从衬底有选择地移去材料的薄膜同时防止对膜或者衬底的剩余部分的损害的可能性。因此，剩余衬底部分可以为了其他应用反复重新使用。
另外，本发明在薄膜的受控裂化处理期间使用相对低的温度以降低根据其它实施方式的分离薄膜、供体衬底或者多材料薄膜的温度剧增。这个更低温度的方法允许更多的材料和工艺宽容度，例如，具有基本不同的热膨胀系数的材料的裂化和结合。在其他实施方式中，本发明将衬底中的能量或者应力限制至裂化开始能量以下的值，这样通常去除了生成随机裂化开始部位或者前端的可能性。这降低了预先现有技术中通常引起的裂化损害(例如，凹陷、晶体缺陷、破损、裂纹、阶梯、空隙、过度粗糙)。此外，本发明与预先现有技术相比降低了由高于必要应力或者压力作用所引起的损害和由高能粒子所引起的成核部位。
1.受控裂化技术
图12是根据本发明的衬底10的简化截面视图。该图仅是示意图，并且不应当在本文中限制权利要求的范围。仅作为实例，衬底10是包括将移去的材料区域12的供体GaN晶片，该材料区域是源自衬底材料的薄的相对均匀的膜。供体GaN晶片10包括顶表面14、底表面16和厚度18。衬底10还具有第一侧面(侧面1)和第二侧面(侧面2)(在以下附图中也涉及了)。材料区域12还包括在GaN材料的厚度18以内的厚度20。新颖的技术使用以下步骤的顺序移去材料区域12。
定义材料区域12的厚度20的通过GaN材料的上表面14至选择的深度24的选择的高能粒子注入22被称为材料的“薄膜”。各种技术可用于将高能粒子注入GaN材料中。这些技术包括使用由诸如AppliedMaterials、EatonCorporation、Varian和其他的公司制造的束线离子注入器件的离子注入。替换地，使用等离子体浸没离子注入(“PIII”)技术发生注入。等离子体浸没离子注入技术的实例被描述在：“RecentApplicationsofPlasmaImmersionIonImplantation”，PaulK.Chu,ChungChan,andNathanW.Cheung,SEMICONDUCTORINTERNATIONAL,pp.165-172,June1996；和“PlasmaImmersionIonImplantation-AFledglingTechniqueforSemiconductorProcessing”，P.K.Chu,S.Qin,C.Chan,N.W.Cheung,andL.A.Larson,MATERIALSSCIENCEANDENGINEERINGREPORTS:AREVIEWJOURNAL,pp.207-280,Vol.R17,Nos.6-7,(Nov.30,1996)；为了引用的所有目的将两者结合于此。当然，所使用的技术取决于应用。
在图33中示出一个PIII系统的基本构造。此图示出支撑待注入的目标3302的目标保持件3300。目标保持件可以包括高压隔离冷却夹头3304，静电或机械夹紧从而允许目标材料热接触目标保持件。通过传导冷却(例如，通过弹性体或其他柔顺层允许目标的后方的有效接触)或通过对流冷却(例如，通过发展在目标的后方和目标保持件之间的气体压力)可以完成此。有时，可以采用传导冷却和对流冷却的组合。在此等离子体浸泡期间，目标被直接浸没在等离子体3306中。
图34示出简要地施以脉冲至大负电压(-V)的目标保持件和目标3308。在此期间，在目标保持件组件周围发展带电粒子自由的支持物。跨越支持物的厚度电压降低。
通过正电荷跨越等离子体/护套接口扩散来以等于V的能量促进且撞击目标保持件组件的表面从而发生注入。例如，-40kV的脉冲可以促进在氢等离子体内的H+质子为40keV的能量。此注入处理以通过参数(诸如等离子体密度和离子物种)确定的速率继续进行。为了避免形成电弧，高压可以施加一短时间段并且以选择的重复速率重复。典型的PIII操作参数可以是20-1000Hz重复频率(Fr)和几微秒至超过100微秒的脉冲宽度(Tp)。如果峰值离子电流(Iion)和有效目标保持件区域(A)是已知的，则可以剂量率可以计算为如下：
剂量率(离子/cm2)＝IionxFrxTp/qA，在此，q是电子电荷。
当带电粒子碰撞目标保持件组件时，从表面喷射出第二电子来沿相反的方向加速。电子产额(每个带正电粒子注入发出的电子的数量)被称为伽马(γ)。
典型的伽马系数是2-5。因此，通过第二电子电流控制净脉冲电流。因为这些电子碰撞等离子体室壁并且减速，所以以超过30-40kV的注入能量(V)产生x射线。在实施例中，总电流和注入功率可以是：
注入电流＝Iionx(1+γ)xFrxTp
注入功率＝Iionx(1+γ)xFrxTpxV
此基本的PIII技术可能经历用于针对GaN裂开面形成的高剂量应用(例如，高达5X1017原子/cm2)的一些问题。现在如下列出可能与高剂量注入相关并且具体地与GaN高剂量注入相关的PIII的这些问题中的一些。
1.目标GaN表面被浸没在高密度的氢等离子体中并且将在此环境中蚀刻。诸如钼的阻挡层可以是沉积在GaN表面上，但是这可以降低最终的裂开深度并且增加进行该处理的成本和复杂性。
2.在处理期间在PIII室中有时发生电弧。如果电弧在GaN表面上留下凹坑和其他标记，则这可以降低产量和质量。
3.GaN注入处理可能涉及对于考虑成本的剂量速率和低GaN衬底温度。因为GaN也通过等离子体充分加热，所以这是具有挑战性的。
因此可期望修改PIII注入装置来减轻或消除以上问题。
在图35中示出PIII系统的可替换实施方式。在此且类似的构造(本文中也称为“Drift-ModePIII”)中，具有孔3502的顶板3500利用侧分隔物3508放置在目标3504和等离子体室3506之间从而形成晶片外壳或腔体3510。孔可以重复图案排列从而允许均匀扫描并且实现某些粒子注入透明性Tr(孔的区域/总区域)。图36示出可设定45-60％的Tr值的密堆孔图案。在根据Drift-ModePIII构造的某些实施方式中，等离子体扩散到具有长宽比>1:1的喷头孔中。在等离子体向下扩散到孔中(并且通过由此定义的通道)时，在到达孔底部之前充分骤冷等离子体。由此，在很大程度上保护目标衬底不受后台等离子体离子蚀刻。
为了降低/消除残留的等离子体离子到达目标，任意场板3512(例如从其他板隔离的导电材料的薄膜)可以负偏置在顶喷头板下方从而吸引残留的离子远离目标表面。此场板也可以提供抵制通过离子撞击目标表面生成的次级电子退出腔体的更多益处。可以选择施加至场板的偏置来克服离子等离子体温度(通常3-15eV)。因此，参考目标保持件和顶板的负5-25V的偏置可以有效地停止任何残留的蚀刻。可以通过将注入能量降低约5-25eV来最小化其对于注入粒子的效应。
在HV脉冲期间，将等离子体电子留在后边的同时，高能离子穿过这些通道进入晶片外壳、基本上未受通道内的弱电护套场影响。当离子留在通道底部时，因为它们未通过等离子体电子电气中和，所以这些小离子束现在膨胀。此光束发散通过填充在相邻通道之间的离子通量中的间隙来帮助注入均匀。通过包括以孔节距等级的两种尺寸的衬底移动，无论离子分布怎样由于低于100％离子透明性引起的非均匀性可以被显著地降低或消除。如果扫描具有通道镗孔的等级(即节距)并且对于两种尺寸的频率与非理性编号成比例从而确保随机运动，则以两种尺寸的衬底移动达到平均为在离子通量中的非均匀性。对于均匀注入剂量分布，扫描可以被设计为在晶片表面上在各点上实现相同的光束停留时间。在根据一些实施方式可持续在约15-120分钟之间的注入的最后，至少一个扫描周期可以实现扫描速度。
如果图案化的注入是期望的，则可以进行对孔透明性或孔图案的修改使之与扫描图案交互从而将剂量曲线或值改变为期望的条件。例如，在边缘区域较高的Tr区域可以产生较高的剂量注入区域来促进受控裂开处理。
这类构造也可以提供在控制方面的益处并且甚至以相等的剂量速率降低总注入功率。通过使用可降低系统的有效伽马的较高的Tr孔图案可以完成此。根据此构造，离子中的一些穿过顶板孔并且一些离子撞击顶板。
对于进入顶板中的孔的离子，这些离子促进目标注入但是在系统内不生成次级电子(γ＝0)。因此离子剂量速率和注入功率可以表示为：
剂量速率(离子/cm2)＝IionxFrxTpxTr/qA，在此q是电子电荷；
注入功率(通过孔的离子)＝IionxFrxTpxTrxV。
对于撞击顶板的离子：
注入功率(通过孔的离子)＝Iionx(1+γ)xFrxTpx(1-Tr)xV
因此总注入功率是：
总注入功率＝IionxFrxTpxVx[Tr+(1+γ)x(1-Tr)]
当Tr＝100％时，使用通过基底功率消耗分开的这个构造来将功率比例定义为：
功率比例＝(1+γx(l-Tr))/(l+γ)
因为剂量速率比例简单地是Tr，所以剂量速率和功率比例是相等的阈值Tr值可以衍生为：
Tr(阈值)＝(1+γ)/(1+2γ)
例如，对于γ＝4，阈值透明性Tr值是55％。这时，剂量速率和总功率两者被降低为它们原始值的55％。以此Tr值开始，使注入脉冲频率增加1/Tr将使剂量速率增加回至原始构造(没有顶板)值但是与总注入功率消耗相等或比其更低。
这种功率管理方法可以通过在暴露的表面内形成“盲孔”来延伸到目标保持件的其他区域。尽管孔足够深来停止次级电子退出孔隙，但是可能发生相同的功率缓解效果。
以下列出Drift-ModePIII的一个或多个可能的益处：
1)在注入期间(即，等离子体在每个新注入上看不见新目标晶片表面)通过将等离子体呈现为可再生的、对于等离子体的有条件的表面(喷头)来降低电弧&将高能次级电子的通量降低到室壁；在目标晶片表面上消除电弧事件；
2)良好的顶板透明性允许显著的离子通量；
3)在目标衬底上没有阻挡层需要被保护来防止等离子体蚀刻；
4)通过显著地降低消耗显著的注入功率的次级电子的产生使降低的功率-电流要求是可能的-强加过多电平的总电流来支撑离子注入电流的更小的片段；
5)改善的剂量控制和均匀性，通过以几何方式扫描样品从而缠绕与小注入束曲线独立的注入分布；
6)次级电子发射的进一步降低-在高压偏置的基座中通过辅助盲孔以足够的长宽比产生的伴随物；
7)通过降低高能电子通量到达接地表面以降低危险的X射线，。根据应用通常选择更小的质量的粒子从而降低损坏材料区域12的可能性。即，更小的质量的粒子更容易在基本没有对粒子穿过的材料区域产生损害的情况下穿过衬底材料至选择的深度。例如，更小的质量的粒子(或者高能粒子)几乎可以是任意带电的(例如，正的或者负的)和/或中性原子或分子或者电子等。在具体实施方式中，粒子可以是中性粒子和/或带电粒子，包括诸如离子类型的氢和其同位素的离子，诸如氦和其同位素的稀有气体离子，以及氖。粒子还可以源自于化合物，诸如气体，例如，氢气、水蒸气、甲烷以及氢化合物以及其他轻原子质量粒子。可替换地，粒子可以是以上所述粒子、和/或离子、和/或分子物质、和/或原子物质的任意组合。粒子通常具有足够的动能以穿透表面至表面下面的选择的深度。
例如，举例来说使用氢作为至GaN表面中的注入物质，可以使用特定设定条件执行注入处理。氢的注入剂量范围从约5X1016至约5X1017原子/cm2，并且注入氢的剂量可以小于约2X1017原子/cm2，并且可以小于约5X1016原子/cm2。对于形成对光电应用有用的厚膜的注入能量可以从约0.5MeV和更大至约2MeV变动。在某些结合衬底实施方式中，注入能量可以在500keV以下，例如5-180keV。从约-50至约+500摄氏度的注入温度范围可以在约100-500摄氏度之间，并且可以小于约700摄氏度以防止氢离子从注入GaN材料扩散到外面的可能性。当然，使用的离子类型和处理条件取决于应用。
有效地，注入粒子在所选择的深度沿着平行于衬底的顶面的平面的增加应力或者降低断裂能量。能量部分地取决于注入种类和条件。这些粒子降低在所选择的深度的衬底的断裂能量水平。这允许控制在所选择的深度的沿着注入平面的裂化。注入可以在以下条件下发生，使得衬底在所有内部位置的能量状态不足以开始在衬底材料中的不可逆的断裂(即，分离或者裂化)。然而，应当注意的是，注入通常引起衬底中的一定量的缺陷(例如，微缺陷)，该缺陷通常至少部分地由后续热处理修复，例如，热退火或者迅速热退火。
图13是根据本发明的沿着注入衬底10的截面的简化能量图1300。该图仅是示意图，并且不应当在本文中限制权利要求的范围。简化图包括竖直轴1301，表示能量水平(E)(或额外的能量)来引起在衬底中的裂开。水平轴1303表示从晶片底部至晶片顶部的深度或距离。在将颗粒注入晶片之后，衬底具有表示为E1305的平均裂开能量，其是沿着晶片深度沿着各种截面区域裂开晶片所需要的能量的量。裂开能量(Ec)等于在非注入区域中的大块材料断裂能量(Emat)。在所选择的深度20，因为注入的粒子在晶体结构中基本上突变或变弱(或增加由粒子的存在引起的应力也促进降低衬底的能量(Ecz)1307)从而降低在所选择的深度裂开衬底所需要的能量的量，所以降低能量(Ecz)1307。本发明具有在所选择的深度以控制的方式裂开薄膜的较低的能量(或增加的应力)的优点。
然而，在注入处理之后，跨越可能的裂开前端或选择的深度Z0衬底通常不能免于发生缺陷或“弱”区域。在这些情况下，因为它们经受不规则的变化(诸如大块材料非均匀性、内置应力、缺陷等)，所以通常不能控制裂开。图14是跨越具有这些缺陷的注入衬底10的裂开前端的简化能量图1400。图1400仅是示意图，并且不应当在本文中限制权利要求的范围。该图具有竖直轴1401，表示额外的能量(E)；和水平轴1403，表示从衬底的边1至边2的距离，即，水平轴表示沿着衬底的裂开前端的区域。如所示的，裂化前端具有分别表示为区域1和区域2的两个区域1405和1407，其具有低于平均裂化能量(Ecz)1307的裂化能量(可能由于缺陷的更高的集中等)。因此，因为每个区域具有比周围区域更低的裂化能量，所以极有可能的是裂化处理在以上区域的一个或两个处开始。
参考图15用于通过以上图14示出的衬底的裂化处理的实例被描述为如下。图15是通过注入的衬底传播的多个裂开前端1501、1503的简化俯视图1500。裂化前端在裂开面中在具体地包括区域1和区域2的“较弱的”区域处出现。裂化前端如箭头所示随机地出现且传播。通过使用在多个裂化前端中的随机传播局限性是沿着稍微不同的平面具有不同的裂化前端接合点的可能性或形成裂纹的可能性，在下文更详细地描述此。
图16是例如在区域11405和区域21407处具有多个裂化前端的晶片的裂化的膜的简化截面图1600。引图仅是示意图，并且不应当在本文中限制权利要求的范围。如所示出的，在沿着稍微不同的平面定义的区域31409处与来自区域2的裂开接合的来自区域1的裂化可以沿着膜引发次级裂化或裂纹1411。根据差异1413的大小，膜可能不具有足够的质量来用于针对集成电路的衬底的制造或其他应用。具有裂纹1411的衬底通常不能用于进行处理。因此，通常不希望以随机方式使用多个前端裂化晶片。在名为MichelBruel(“Bruel”)且在法国分配到CommissariatAl'EnergieAtomique的U.S.Pat.No.5,374,564中描述可以随机方式形成多个裂化前端的技术的实例。Bruel通常描述一种用于使用热激活的扩散器通过全局热处理(即，热处理注入的整个平面)来裂化注入的晶片的技术。衬底的全局热处理通常引起独立地传播的多个裂化前端的开始。总体上，Bruel公开了一种用于通过由全局热源引发并且维持裂化作用的“不可控制的”裂化作用，其可能产生不希望的结果。因为用于维持裂化的能量水平超过所需要的量、以及许多其他方面，所以这些不希望的结果包括潜在问题，诸如裂化前端的不完美的接合、在裂化材料的表面上极度粗略的表面加工。本发明通过控制分布克服随机裂化前端的形成或在注入衬底上能量的选择性定位。
图17是根据本发明的使用裂开能量的选择性定位的注入衬底10的简化截面图。此图仅是示意图，并且不应当在本文中限制权利要求的范围。注入的晶片经历选择性能量放置或定位或定目标的步骤，其在所选择的深度处提供材料区域12的控制的裂化动作。使用能量源提供推动力或多个推动力。来源的实例包括化学源、机械源、电源以及热沉积或热源等(amongothers)。化学源可以包括粒子、流体、气体或者液体。这些源也可以包括增加材料区域中的应力的化学反应。以喷射的、时间变化的、空间变化的或者连续的方式引入化学源。在其他实施方式中，机械源源自旋转能量、平移能量、压缩能量、扩展能量或者超声波能量。可以喷射的、时间变化的、空间变化的或者连续的方式引入机械源。在另一实施方式中，电源选自所施加的电压或所施加的电磁场，以喷射的、时间变化的、空间变化的或者连续的方式引入。在又一实施方式中，热源或热沉积选自辐射、对流或者引流。该热源可以选自光子束、流体射流、液体射流、气体射流、电/磁场、电子束、热电加热以及熔炉等。热沉积可以选自流体射流、液体射流、气体射流、低温流体、过冷液体、热电冷却器件、电/磁场、及其他。与上述实施方式类似，以喷射的、时间变化的、空间变化的或者连续的方式应用热源。更进一步地，可以根据应用结合或者甚至分开以上实施方式中的任意实施方式。当然，使用的源的类型取决于应用。
在具体实施方式中，提供了受控传播裂化。受控传播裂化使用多个连续冲击以启动并且可以传播一个裂化处理1800，如图18所示。该图仅是示意图，并且不应当限制本文中权利要求的范围。如所示出的，推力指向衬底的边缘，其朝向衬底的中心传播裂纹前端以从衬底移去材料层。在这个实施方式中，源向衬底连续施加多脉冲(即，脉冲1、2、3)。脉冲11801指向衬底的边缘1803以启动裂纹动作。脉冲21805也指向脉冲1的一侧上的边缘1807以扩展裂纹前端。脉冲31809沿着扩展的裂纹前端指向的脉冲1的相对边缘1811以进一步从衬底移去材料层。这些冲击或脉冲的组合提供从衬底的材料层的受控裂化作用1813。
图19是来自用于受控传播裂化的前述实施方式中的脉冲的选择能量1900的简化示意图。该图仅是示意图，并且不应当限制本文中权利要求的范围。如所示出的，脉冲1具有超过平均裂纹能量(E)的能量水平，这是启动裂化作用的必要能量。脉冲2和脉冲3被产生以沿着裂纹前端使用较低的能量水平来保持或维持裂化作用。在具体实施方式中，脉冲是激光脉冲，在激光脉冲中，碰撞束通过脉冲加热衬底的被选区域并且热脉冲梯度一同引起超过裂纹形成或传播能量的补充应力，这创造了单个裂纹前端。在优选实施方式中，碰撞束加热并且同时引起超过裂纹形成或传播能量的热脉冲梯度。更优选地，碰撞束冷却并且同时引起超过裂纹形成或扩展能传播热脉冲梯度。
任选地，衬底的内置能态或应力可以向着必要地启动裂化作用的能量水平整体上升，然而在直接将多个连续冲击导向根据本发明的衬底之前并非足以启动裂化作用。可以单独或组合使用各种源，诸如，化学、机械、热(沉积或源)、或电气来升高或降低衬底的全球能态。化学源可包括多种，诸如，粒子、流体、气体、或液体。这些源也可以包括化学反应以增加材料区域中的应力。以喷出的、时间变化的、空间变化的、或连续的方式引入化学源。在其他实施方式中，机械源源自旋转、平移、压缩、扩展、或超声波能量。可以喷出的、时间变化的、空间变化的、或连续的方式引入机械源。在另一实施方式中，电气源选自所施加的电压或所施加的电磁场，其以喷出的、时间变化、空间变化、或连续的方式引入。在又一实施方式中，热源或热沉积选自辐射、对流、或引流。该热源可以选自光子束、流体射流、液体射流、气体射流、电/磁场、电子束、热电加热、以及熔炉。热沉可以选自流体射流、液体射流、气体射流、低温流体、过冷液体、热电冷却装置、电/磁场、及其他。与先前实施方式相似，以喷出的、时间变化、空间变化、或连续的方式应用热源。更进一步地，以上实施方式中任意实施方式可以根据应用结合或者甚至分离。当然，使用的源的类型也随应用而定。如前所述，在提供能量启动受控裂化作用之前未整体源增加了材料区域中能量或应力的水平而没有启动在材料区域中的中的裂化作用。
在具体实施方式中，能量源将其衬底裂纹面的能量水平升高到其裂纹前端传播能量以上但不足以引起裂纹前端的自启动。具体地，热能源或沉积可以热或缺热(例如，冷源)的形式整体应用到衬底以增加衬底的应力水平或能态而不会启动裂纹前端。可替换地，能量源可以是电气的、化学的、或机械的。定向能量源提供能量的应用至衬底材料的被选区域以启动裂纹前端，其通过衬底的注入区域自我传播直至移去材料的薄膜为止。各种技术可用于启动裂化作用。通过以下附图描述这些技术。
图20是根据本发明的特征使用单个受控源的受控裂化作用的能态2000的简化示意图。该图仅是示意图，并且不应当限制本文中权利要求的范围。在这个实施方式中，使用整体能量源将衬底的能量水平或能态上升至裂纹前端传播能态以上，但低于启动裂纹前端所需的能态。为了启动裂纹前端，诸如激光的能量源以脉冲的形式将射束导向衬底的边缘以启动裂化作用。可替换地，能量源可以是以脉冲的形式将冷却介质导向衬底的边缘以启动裂化作用的冷却液(例如，液体、气体)。整体能量源维持裂化作用，通常这样需要的能量水平比启动能量低。
在图21和图22中示出了本发明的可替换方面。图21是经受旋转力2101、2103的注入衬底2100的简化示意图。该图仅是示意图，并且不应当限制本文中权利要求的范围。如所示出的，衬底包括顶面2105、底面2107、以及选定深度处的注入区域2109。能量源使用光束或热源将衬底的整体能源水平增加至裂纹前端传播能态以上的水平，但低于启动裂纹前端所需的能态。衬底经历在顶面上顺时针2101转向的旋转力以及在底面上逆时针2103转向的旋转力，这就在注入区域2109处创造了应力以启动裂纹前端。可替换地，顶面经历逆时针旋转力并且底面经历顺时针旋转力。当然，在这个实施方式中，力量的方向一般无关紧要。
图22是根据本发明使用旋转力的受控裂化作用的能态的简图。该图仅是示意图，并且不应当限制本文中权利要求的范围。如之前所述，使用整体能源(例如，热、射束)将衬底的能量水平或能态上升至裂纹前端传播能态以上，但低于启动裂纹前端所需的能态。为了启动裂纹前端，机械能意指诸如施加于注入区域的旋转力启动裂纹前端。具体地，施加于衬底的注入区域的旋转力在衬底的中心创造零应力并且在周边创造最大应力，应力基本与半径成正比。在该实例中，中心启动脉冲致使径向传播裂纹前端以分裂衬底。
移去的材料区域提供用于处理的GaN材料的薄膜。GaN材料拥有供外延生长衬底中使用的有限的表面糙度和期望的平面特征。在某些实施方式中，分离的膜的表面糙度具有小于大约60nm、或小于大约40nm、或小于大约20nm的特征。因此，本发明的实施方式可以提供可比先前存在的技术更平滑并且更均匀的薄型化GaN薄膜。
在具体实施方式中，能量源可以是根据本发明的实施方式加压(例如，压缩的)流体射流。图23A示出了来自用于执行根据本发明的实施方式的受控裂化处理的流体喷头2308的流体射流的简化截面图。流体射流2307(或液体射流或气体射流)碰撞衬底10的边缘区域以启动受控裂化处理。来自压缩或增压液体源的流体射流直接射到选定深度2303处的区域以使用力(例如，机械、化学、热)从衬底10分裂出材料区域12的厚度。如所示出的，流体射流将衬底10分成两个区域，包括在选定深度2303处彼此分离的区域2309和区域2311。流体射流也可以调节以启动并且维持受控裂化处理以将材料12从衬底10分离。根据应用，可以在方向、位置、以及幅度上调节流体射流以实现期望受控裂化处理。流体射流可以是液体射流或气体射流或液体和气体的组合。在周围(即，房间)温度下，流体射流可将薄膜与衬底分离，但衬底和/或射流也可被加热或冷却以有助于分离过程。
在实施方式中，能量源可以是压缩源，诸如，静态的压缩流体。图23B示出了根据本发明的实施方式的压缩流体源2307的简化截面图。压缩流体源2307(例如，加压液体、加压气体)施加于密封腔2321，其包围衬底10的外周或边缘。如所示出的，由装置2323围住腔，该腔由例如0-环2325等密封，并且包围衬底的外部边缘。腔具有在PC处维持的施加于衬底10的边缘区域的压力以在注入材料的选定深度处启动受控裂化处理。可在压力PA处维持衬底的外表面或面，压力PA可以是环境压力，例如，1大气层或以下。室中较高的压力与周围压力之间存在压力差。压力差向选择深度2303处的注入区域施加力。选定深度处的注入区域结构上弱于外围区域，包括任何接合区域。通过压力差施加力直至启动受控裂化处理。受控裂化处理将材料2309的厚度与衬底材料2311分离以在选定深度处将材料的厚度与衬底材料分裂。此外，压力PC给材料区域12施加压力以通过“弯撬现象”与衬底材料2311分离。在分裂过程中，也可调节室中的压力以启动并且维持受控裂化处理以将材料12与衬底10分离。根据应用，可以在幅度上调节气体以实现期望受控裂化处理。可以由液体或气体或液体和气体的组合获得流体压力。任选地，自销或叶片的机械力可以施加于注入区域的边缘以启动裂化处理，这通常减小腔与周围之间所需的最大压差。
可以比先前存在的技术使用的温度低的温度下实践实施方式。具体地，如先前存在的技术，实施方式不需要增大整个衬底温度来启动和维持的分裂动作。在一些实施方式中，对于GaN晶片和氢注入，在裂化处理期间，衬底的温度不超过大约500C.。可替换地，在裂化处理期间，衬底的温度不超过大约400C.。可替换地，通过冷源，例如，冷却液、低温流体，将衬底的温度基本保持在注入温度以下。因此，本发明的实施方式可以减小随机裂纹前端的过多能量释放的不必要的损坏的可能性，这通常提高了分离的薄膜和/或衬底的表面质量。因此，本发明的实施方式可以较高的总产量和质量在衬底上提供所得到的薄膜。
以上实施方式从衬底裂化材料的薄膜的角度描述。然而，衬底可以布置在工件上，诸如，在受控裂化处理之前的刚性元件等。工件可连接至衬底的顶面或注入表面以在裂化处理过程期间向材料的薄膜提供结构支撑。工件可以使用各种接合或连接技术(例如，静电、粘合剂、原子间的、热压合)连接到衬底。在本文中描述了这些接合技术中的一些技术。工件可由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅)、导电材料(硅、碳化硅、多晶硅、组III/V材料、金属)、以及可塑性物质(例如，基于聚酰亚胺的材料)制成。当然，将根据应用使用工件的类型。
可替换地，在受控裂化处理之前，要分离的具有膜的衬底可暂时放置在转移衬底上，诸如，刚性元件等。转移衬底连接至具有膜的衬底的顶面或注入表面以在受控裂化处理期间向材料的薄膜提供结构支撑。转移衬底可使用各种接合或连接技术(例如，静电、粘合剂、原子间的)暂时连接到具有膜的衬底。在本文中描述了这些接合技术中的一些。转移衬底可由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅)、导电材料(硅、碳化硅、多晶硅、组III/V材料、金属)、以及可塑性物质(例如，基于聚酰亚胺的材料)制成。当然，将根据应用使用转移衬底的类型。此外，在受控裂化处理之后，转移衬底可用于从裂化的衬底移去材料的薄膜。
2.GaNHB-LED生长衬底过程
如下可以简要略述根据本发明的制作GaNHB-LED生长衬底的过程：
(1)提供供体GaN晶片(其可以是包括接合在金属或金属合金衬底上的GaN层并且可选地涂有材料的附加层的多叠层晶片)；
(2)将粒子引入供体GaN晶片至选定深度以限定GaN薄膜的厚度；
(3)提供目标衬底材料(其可以涂有材料的薄膜)；
(4)通过将注入面接合至目标衬底材料来将供体GaN晶片接合到目标衬底材料；
(5)在不启动裂化作用(可选)的情况下提高注入区域在选定深度处的整体应力(或能量)；
(6)将应力(或能量)提供至接合衬底的选定区域以在选定深度处启动受控裂化作用；
(7)向接合衬底提供额外的能量以持续受控裂化作用来使GaN膜的厚度不受供体GaN晶片(可选)的影响；
(8)将供体GaN晶片完全接合至目标衬底；以及
(9)对GaN薄膜的厚度的表面进行抛光。
步骤的以上顺序提供了使用施加于多层衬底结构的选定区域的能量来启动受控裂化作用以形成根据本发明的裂纹前端的步骤。该启动步骤以通过限制施加于衬底的能量的数量的控制方式开始裂化处理。通过向衬底的选定区域提供额外的能量来维持裂化作用或者使用来自启动步骤为裂化作用的进一步传播提供的能量以发生裂化作用的进一步传播。步骤的这个顺序仅仅是实例并且不应当限制本文中定义的权利要求的范围。如下描述了对于步骤的以上顺序的更多细节。
图24-29是经历根据本发明的实施方式的GaNHB-LED生长晶片的制造过程的衬底的简化截面图。如图24所示，处理通过提供与GaN晶片2400相似的半导体垫底开始。衬底或供体包括要移去的材料区域2401，其是从衬底材料获得的薄型化相对均匀的膜。GaN晶片包括顶面2403、底面2405、以及厚度2407。材料区域也包括GaN晶片的厚度2407内的厚度(z0)。任选地，层或层叠2402(例如，金属膜)重叠衬底的顶面。本处理提供了使用制造GaNHB-LED生长晶片的步骤的以下顺序移去材料区域2401的新型技术。
如果期望包括具有高质量GaN生长面的目标衬底或蓝宝石工件的取代的GaNHB-LED生长衬底，那么可以选择使用绝缘层的修改的接合过程。在具体实施方式中，GaN表面和蓝宝石目标衬底两者可以涂有接合促进层，诸如，二氧化硅膜和/或氮化铝膜。对于GaN供体，该氧化膜的厚度有限以允许期望注入深度。例如，50nm的膜会将GaN裂纹层从250nm降低至200nm。蓝宝石衬底上氧化膜厚度可以选自允许良好的接合屈从和装置性能的大范围的值。蓝宝石工件的典型的氧化膜厚度是75-200nm。可以使用RF或反应溅射处理或者通过等离子增强的化学汽相沉积(PECVD)处理应用一个或多个薄膜。在一些实施方式中，可以旋转绝缘膜。
在沉积之后，可以处理低温薄膜以促进良好的接合性。典型的处理条件可包括移去粗糙度和表面污染物的密化退火和清洁/蚀刻化学浴。
在700-1000℃下的钝性环境中使用快速热处理通常1-10分钟或者在熔炉中30-60分钟完成致密退火。出于所有的目的通过引用将其结合于此的是Choi等的以下论文："DensificationofRadioFrequencySputteredSiliconOxideFilmsbyRapidThermalAnnealing",JournalofAppliedPhysics,Vol.83,No.4(1998年2月)。GaN上的氧化膜也可以充当限制GaN分解的覆盖层。
由于通常在高温下完成密化退火，可以在退火之后执行注入步骤以便保护氢裂纹面免遭扩散以及致使无效。
蓝宝石衬底可以是不同的种类以允许取代的基于蓝宝石的生长模板以满足期望规格。以下是可在该衬底中集成一体的结构和可选项中的一些：
1.低成本的单侧抛光蓝宝石；
2.双侧抛光蓝宝石以允许其中从蓝宝石生长衬底移去LED层的激光剥离后端LED制造；
3.在蓝宝石衬底上的集成图案以允许与PSS(图案化蓝宝石衬底)相似的光提取方法。可能需要薄膜淀积和平坦化步骤以允许接合。图32A示出了过程顺序的实施方式。注意填充材料的折射率需要选择成允许有效发生散射效应。可以使用氮化铝和二氧化硅。
4.将反射层集成在会充当镜像层的平坦的或PSS蓝宝石表面上。如果平面化和接合允许表面具有暴露的金属，那么可以实现导电率。图32B示出顶部平坦化层可以包含导电岛的过程序列的实施方式。
通过供体GaN晶片的上表面将选择高能粒子2409注入至选择深度，这限定了材料区域的厚度，称为材料的薄膜。如所示出的，粒子在选择深度(z0)处具有期望浓度2411。各种技术可用于将高能粒子注入供体GaN晶片中。例如，这些技术包括使用由诸如AppliedMaterials、EatonCorporation、Varian的公司及其他公司制造的束线离子注入器件的离子注入。可替换地，使用等离子体浸没离子注入(“PIII”)技术发生注入。当然，所使用的技术取决于应用。
根据应用通常选择更小质量的粒子从而降低损坏材料区域的可能性。即，更小质量的粒子更容易在基本不损坏粒子所穿过的材料区域的情况下穿过衬底材料至选择深度。例如，更小质量的粒子(或者高能粒子)几乎可以是任意带电的(例如，正的或者负的)和/或中性原子或分子或者电子等。在具体实施方式中，粒子可以是中性粒子和/或带电粒子，包括氢及其同位素的离子，诸如氦和其同位素的稀有气体离子，以及氖。粒子还可以源自于化合物，诸如气体，例如，氢气、水蒸气、甲烷和其他氢化合物以及其他轻原子质量粒子。可替换地，粒子可以是以上所述粒子、和/或离子、和/或分子种类、和/或原子种类的任意组合。
过程使用将注入供体GaN晶片2400接合至工件2501或目标晶片的步骤，如在图25中示出的。工件也可以是各种其他类型的衬底，诸如，由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅、氮化铝)、导电材料(硅、多晶硅、组III/V材料、金属)、以及可塑性物质(例如，基于聚酰亚胺的材料)制成的那些衬底。然而，在本实例中，工件是CTE匹配的金属晶片。
在具体实施方式中，使用低温热步骤将GaN供体和目标晶片结合或者熔融在一起。低温热过程通常保证注入粒子不在材料区域上施加过多的应力，这可引起不受控制的裂化作用。在一个方面中，低温粘结法通过自粘结法而发生。具体地，剥离一个晶片以去除其中的氧化层(或者不使一个晶片氧化)。清洁液处理晶片的表面以在晶片表面上形成0--H粘结。用于清洁晶片的溶液的实例是H202--H2S04的混合物。干燥器使晶片表面干燥以从晶片表面去除任何残留液体或者粒子。通过相对氧化晶片的面放置洁净晶片的面发生自粘结。
可替代地，通过激活由等离子清洗结合的晶片表面中的一个来发生自粘结法。具体地，等离子清洗使用衍生自诸如氩气、氨气、氖气、水蒸气、氮气和氧气的气体的等离子来激活晶片表面。激活的晶片表面2503相对另一个晶片的面放置，另一个晶片上具有氧化层2505的涂层。该晶片处于具有外露晶片面的夹层结构中。压力的选定量放置在晶片的各个外露面上，以将一个晶片自粘结至另一个晶片。
可替代地，布置在晶片表面上的粘合剂用于将一个晶片粘结在另一个晶片上。粘合剂包括环氧树脂、聚酰亚胺类型材料等。旋涂式玻璃(spin-on-glass)层可用于将一个晶片表面粘结到另一个晶片表面的面上。这些旋涂式玻璃(“SOG”)材料包括通常与醇基溶剂等混合的硅氧烷或者硅酸盐等。SOG可以是理想材料，因为通常需要低温(例如，150C至250C)在应用于晶片表面之后使SOG固化。
可替代地，各种其他低温技术可用于将供体晶片结合到目标晶片。例如，静电粘结技术可用于将两个晶片结合在一起。具体地，为一个或两个晶片表面充电以吸引到另一个晶片表面。此外，可以使用各种通常已知的技术(诸如，热压缩粘结(thermo-compressionbonding))将供体晶片熔融到目标晶片。当然，使用的该技术随应用而定。
如图26所示，在将晶片粘结到夹层结构2600中之后，该方法包括控制的裂化作用去除衬底材料以在目标金属晶片2501上提供覆在中间层2605上的衬底材料2401的薄膜。控制的分裂以选择性地将能量源的能量或者定位或者目标2601、2603放置在供体和/或目标晶片上的方式发生。例如，能量脉冲可用于发起裂化作用。使用能量源提供一个脉冲(或者多个脉冲)，所述能量源包括其中机械源、化学源、热沉积或者热源以及电源。
控制的裂化作用以任何预先已知的技术以及其他方式开始并且以图26的方式示出。例如，用于发起控制的裂化作用的过程使用将能量2601、2603提供给衬底的选定区域以在衬底中的选定深度(z0)处发起控制的分裂动作，因此，使用传播裂纹前端实施分裂动作以释放要从衬底去除的衬底材料的一部分。在具体实施方式中，如之前提到的，该方法使用单个脉冲启动裂化作用。可替代地，该方法使用启动脉冲，后面是到达衬底的选定区域的另一个脉冲或者连贯脉冲。可替代地，该方法提供脉冲以发起通过沿着衬底扫描的能量持续的裂化作用。可替代地，可以跨越衬底的选定区域扫描能量以便发起和/或持续控制的裂化作用。
可选地，根据本发明，衬底材料的能量或者应力朝向发起裂化作用所必要的能量水平增加，但是在引导脉冲或者多个连贯脉冲到达衬底之前不足以发起裂化作用。可以单独或组合使用各种能源，诸如，化学源、机械源、热(沉积或源)、或电源来升高或降低衬底的整体能态。化学源可以包括粒子、流体、气体或者液体。这些能源也可以包括增加材料区域中的应力的化学反应。以大量涌入的、时间变化的、空间变化的或者连续的方式引入化学源。在其他实施方式中，机械源源自旋转能量、平移能量、压缩能量、扩展能量或者超声波能量。可以喷射的、时间变化的、空间变化的或者连续的方式引入机械源。在另一实施方式中，电源选自所施加的电压或所施加的电磁场，以喷射的、时间变化的、空间变化的或者连续的方式引入。在又一实施方式中，热源或热沉积选自辐射、对流或者引流。该热源可以选自光子束、流体射流、液体射流、气体射流、电/磁场、电子束、热电加热以及熔炉等。热沉可以选自流体射流、液体射流、气体射流、低温流体、过冷液体、热电冷却装置、电/磁场及其他。与上述实施方式类似，以喷射的的、时间变化的、空间变化的或者连续的方式应用热源。更进一步地，可以根据应用结合或者甚至分开以上实施方式中的任意实施方式。当然，使用的能源类型随应用而定。如上所述，在提供能量发起控制的裂化作用之前整体能源增加了材料区域中能量或应力的水平而没有启动在材料区域中的裂化作用。
在实施方式中，该方法将温度保持在将粒子引入衬底中的温度以下。在一些实施方式中，在引入能量发起裂化作用的步骤期间，衬底温度保持在-200℃和450℃之间。衬底温度也可以保持在400℃以下的温度。在某些实施方式中，该方法使用整体热源和机械源发起并且保持该裂化作用。
如图27所示，在根据一些实施方式的目标晶片2501和材料区域2501的薄膜之间产生最终的粘结步骤。在一个实施方式中，如图25所示，一个金属晶片2400具有包括铜的粘结层2505的金属和导电材料的上覆层，该铜的粘结层2505在分裂材料的薄膜之前被沉积在该面上。铜层2505也可以使用各种其他技术(例如，溅射)形成。晶片表面之间的铜层2505使用热压缩粘结熔融在一起。用于铜-铜粘结的一般热压缩处理是(i)温度在100C-400C之间，(ii)压力在0.5MPa-lMPa之间，并且(iii)根据精确的条件，处理时间为从几分钟至几小时。
在某种情况下，为了将粘结层移动到尽可能的靠近裂纹平面以促进裂化启动，从供体和目标衬底之间的50/50至其中供体铜厚度最小化来改变铜厚度比可能是有益的。例如，1um/1um铜热压缩粘结层可可以重新设计为变成0.25um/2um(供体铜厚度/目标衬底铜厚度)，以便从供体材料表面移动粘结界面约0.25um。使用Ansys仿真，在裂纹传播期间(粘结界面与裂纹界面一致)，开始时刻-能量耦合从25％的参考构造提供到31％的参考构造。
根据某些实施方式减少启动能量的另一个方法将包括，在粘结之前，去除或者“切入”与开始区域一致的供体衬底的有限的边缘区域。这可以在裂纹平面以2-3倍增加边缘开始能量。这个结果和改进通过使用Ansys有限分析仿真被确定。
具体地，图30和图31示出了应用双悬臂裂纹(DCB)机械载荷并且计算裂纹平面能量的非切割构造和切割构造。该仿真具有以下衬底/层(自底部至顶部)：
1.底部：供体Mo衬底(48um)，E＝330GPa
2.GaN下裂纹平面层(2)：2um+0.25um底部裂纹“图像”层E＝205GPa
3.GaN裂纹层：0.25um膜是裂纹平面E＝205GPa上的上覆GaN层
4.反射物/中间层：0.25umE＝70GPa
5.铜粘结层(2)：底部0.25um+顶部2umE＝110GPa粘结界面在这两个层之间
6.顶部：目标Mo衬底(47.5um)，E＝330GPa
点A是铜-铜粘结界面。点B是所关心的裂纹平面区域。
DCB构造通过将0.1N-m/m时刻沿着分开方向应用至衬底中的每一个进行加载。使用众所周知的DCB等式GⅠ＝12M2/Eh3(h是衬底厚度以及E通过Mo杨氏模量控制)计算参考DCB机械释放能量。对于使用的负载和Mo杨氏模量，该等式产生预期的GⅠ为2.92J/m2。参考能量(对于左边GaN表面在点B处具有裂缝并且具有连续的铜-铜粘结)被仿真并且给出2.91J/m2的能量，接近于计算的GⅠ值。在所有情况下GⅡ被示出为是小的(小于1％)，并且因此该构造可被认为占有KⅠ的优势。
使用图30的构造，铜-铜界面到点A的左边现在未粘结，而GaN界面到点B的左边现在是粘结的。这对应于非开始负载。Ansys仿真结果表示刚好在点B右边的GⅠ能量仅达到0.86J/m2，约为参考的31％。这意味着在2.91J/m2较高产生裂纹传播能量之前，可以实现需要发起GaN层内裂缝的更多负载。为了减少启动能量，去除GaN层边缘层3、4以及下铜层5可以基本上提高时刻-能量耦合。
图31示出了其中这些层在开始区域处切割、蚀刻或者以其他方式去除的修改构造。这个构造的Ansys仿真表示具有2.91J/m2的GⅠ的更高的时刻能量耦合，基本上备份到100％的参考GⅠ能量。这表示暴露裂纹平面的边缘区域可基本上提高启动时刻能量耦合。
还如图25所示，在粘结晶片之后，GaNHB-LED生长衬底具有目标衬底2501，该目标衬底2501具有GaN材料2401与目标衬底2501和目标金属晶片2400之间的夹层金属层、反射层2505的上覆膜。GaN材料的膜的分离表面通常是粗糙的2704并且需要抛光。使用磨削和/或磨光技术发生抛光。
在一些实施方式中，分离表面使用例如旋转从下面支撑分离表面的研磨材料以去除其中任何不完善度或者表面糙度来遭受研磨和磨光步骤。通过称为LogitechLimitedofGlasgow,Scotland(UK)的公司制造的诸如“PM5研磨&磨光系统”的机器可以提供该技术。
可替代地，如图28所示，化学机械磨光或者平面化(“CMP”)技术抛光膜的分离表面。在CMP中，稀浆混合物直接地滴漏到附接至旋转压印板2803的磨光表面2801。该稀浆混合物可以耦接至稀浆源的斜槽的方式传送到磨光表面。稀浆通常是包含氧化铝研磨粒子和氧化剂的溶液，例如，次氯酸钠(NaOCl)或者碱性硅胶，其在LogitechLimited的SFl或者Chemlox商品名称下销售。研磨剂通常为氧化铝、三氧化铝、无定形硅、碳化硅、金刚石粉末及其任何混合物。这个研磨剂在去离子水和氧化剂等的溶液中混合。该溶液可以是酸性的。
在磨光处理期间，这个酸性溶液通常与来自晶片的氮化镓材料互相作用。该磨光处理优选地使用非常坚硬的多聚氨酯磨光垫。该磨光垫的实例是通过Rodel制成并且在IC-1000的商品名称下销售。磨光垫以选定速度旋转。拾取具有膜的目标晶片的载体头在目标晶片的背面施加选定量的压力，使得选定力施加至膜。如图29所示，磨光处理去除关于选定量的膜材料，其为后续处理提供相对平滑的膜表面2901。根据N-面或者Ga-面的GaN是否被磨光完成，相应可使用具有合适研磨粒子大小的稀浆和磨光垫。如实例，可用于N-面和次氯酸钠的硅胶可用于Ga-面。
除了和/或除了磨光剂之外，一旦其从高质量单晶体GaN块衬底传送到工件，可以采用多个其他表面制备选项以制备GaN层的表面条件。这个表面制备的目的是为了恢复所传送的GaN层的晶体质量，由于注入或者裂化步骤可能导致压缩或者损坏GaN层。
a.在具有或者没有护罩的熔炉中进行加温退火，诸如，二氧化硅或者A1N。如果退火温度和周围气体条件需要，则需要这个护罩。
b.至于1atm氮气中的GaN，GaN的分解温度可以低到800℃-900℃。如果使用护罩层，则没有GaN晶体分解的退火温度可以基本上更高。
c.等离子干燥蚀刻去除GaN表面的有限厚度以去除损坏的表面区域并且允许高质量的外延生长。
d.湿化学蚀刻去除GaN表面的有限厚度以去除损坏的表面区域并且允许高质量的外延生长。
e.在外延GaN生长之前，在MOCVD反应器中退火并且蚀刻。这个技术类似于上述a中的技术，除了这个技术可以在MOCVD反应器中的现场完成之外，。
当然，如果随后的外延生长步骤产生足够质量的GaN晶体，则在表面制备之前也可以使用如裂化的GaN表面。如在本文中和附图中参考的，根据具体实施方式，术语“磨光”可以指代可以或者可以/不包括磨光的某些表面处理。
尽管以上描述是根据供体GaN晶片，但是同样可以使用其他衬底。例如，该衬底几乎可以是任何单晶、多晶或者甚至无定形型衬底。此外，该衬底可以由诸如砷化镓的III/V材料或者诸如硅、碳化硅、蓝宝石以及其他的组IV材料制成。根据本发明也可以使用多层衬底。多层衬底包括GaN层衬底、半导体衬底上的各种夹层、以及许多其他类型的衬底。此外，以上实施方式通常根据提供能量的脉冲来发起控制的裂化作用。可以由跨越衬底的选定区域扫描的能量代替该脉冲以发起控制的裂化作用。也可以跨越选定区域的衬底扫描能量，以持续或者保持控制的裂化作用。本领域中的普通技术人员将容易地识别根据本发明可使用的各种替换、修改和变形。
另一个实施方式可以附接可用作异质外延生长晶种层的单晶膜的膜。通过将薄晶体金属膜的框放置在目标衬底上并且在外周切下该膜可以发生该附接。然后通过热处理等可以制成永久的膜。用于GaN异质外延生长的金属单晶体膜的实例是使用诸如A1N和HfN的缓冲层的铜(111)&(110)、钼(111)&(110)。也研究诸如银的其他金属作为GaN生长的晶种层。因为这些金属具有延性特性，在一些情况下，负晶格失配(金属晶格间距<GaN晶格间距)可以在安装至目标衬底上之前通过拉伸该膜进行处理。
本发明的另一个实施方式提供了一种方法，该方法包括提供包括表面区域的半导体工件，通过表面区域引进多个粒子以在半导体工件中形成裂纹区域，应用能量以从半导体工件的剩余部分中裂化半导体材料的分离厚度，并且将半导体材料的分离厚度粘结至衬底，该衬底具有近似相等于其他材料的层的热膨胀系数的热膨胀系数。
在实施方式中，该粘结包括材料的附加层和衬底之间的可除粘结。
在实施方式中，可除粘结是基于半导体材料的分离厚度的表面糙度和/或衬底的表面糙度。
在实施方式中，可除粘结基于在半导体材料的分离厚度和衬底之间存在的牺牲材料。
在实施方式中，半导体材料的分离厚度约在10um-100um之间。
在实施方式中，半导体材料被粘结并且半导体材料的分离厚度约在0.05um-1um之间。
在实施方式中，半导体材料被粘结并且介入层包括反射层。
在实施方式中，半导体材料与插入层粘结，使半导体材料的分离厚度能够导热和导电至金属衬底。
在实施方式中，半导体材料与电介入的绝缘层粘结，使半导体材料的分离厚度能够导热至金属衬底但是与金属衬底电绝缘。
在实施方式中，该衬底包括金属衬底。
在实施方式中，提供半导体工件包括提供块锭，并且该方法进一步包括通过受控裂化分离承载GaN的半导体工件层。
在实施方式中，受控裂化包括沿着通过GaN将粒子注入到半导体工件中而形成的裂纹区域的裂化。
在实施方式中，提供半导体工件包括通过锯切提供与块锭分离的晶片。
在实施方式中，该方法也包括使GaN中的应力释放。
在实施方式中，释放应力包括去除半导体工件的至少一部分。
在该方法的另一个实施方式中，衬底包括钼或者钼合金。
总之，应注意，至少以下改变落入具体实施方式的范围内。某些实施方式可以利用衬底和反射物/障碍物/密封材料层下面的各种供体，包括用于提高裂化的支持技术。根据一些实施方式，供体可以包括GaN、Si、SiC或者其他半导体材料。在裂化之后，为了进一步增长该材料可以进行磨光/制备。
尽管上述是具体实施方式的全面描述，但是可以使用各种变形、可替代的构造以及等同物。尽管上述是使用选定序列步的骤进行描述的，但是可以使用任何元件的步骤的组合以及其他进行描述。此外，根据实施方式可以结合和/或去除某些步骤。此外，可以使用共同注入氦和氢离子或者重氢和氢离子来替换氢粒子，以考虑根据可替代的实施方式利用修改剂量和/或裂化性能形成裂纹平面。更进一步地，可以通过扩散过程而不是注入过程引入粒子。当然，可存在其他变化、修改和替代。因此，以上描述和说明不应被视为限制由所附权利要求限定的本发明的范围。

Claims (52)

1.一种方法，包括：
提供GaN工件；
将多个粒子引入所述GaN工件的表面以在所述GaN工件中形成裂化区域；
将所述GaN工件的表面粘结至衬底；
施加能量以从所述GaN工件的剩余部分裂化出GaN的分离厚度；并且
处理带有GaN的分离厚度的衬底。
2.根据权利要求1所述的方法，其中，所述衬底具有近似等于所述GaN的热膨胀系数的热膨胀系数。
3.根据权利要求1所述的方法，其中，所述处理包括执行抛光和/或其他表面处理。
4.根据权利要求3所述的方法，其中，另一表面处理包括退火。
5.根据权利要求3所述的方法，其中，另一表面处理包括等离子体蚀刻。
6.根据权利要求3所述的方法，其中，另一表面处理包括化学蚀刻。
7.根据权利要求1所述的方法，其中，所述衬底包括金属。
8.根据权利要求7所述的方法，其中，所述金属包括钼。
9.根据权利要求7所述的方法，其中，所述金属包括钨。
10.根据权利要求7所述的方法，其中：
所述衬底进一步包括伴随能量的应用而放置在GaN的所述分离厚度与所述金属之间的反射层；并且
处理所述衬底以生成发光二极管器件。
11.根据权利要求10所述的方法，其中，所述反射层是导电的并且包括银、金、铝、或者被制成导电的的电介质层堆叠。
12.根据权利要求1所述的方法，其中，所述GaN是掺杂的p型或者n型。
13.根据权利要求1所述的方法，其中，所述GaN是非故意地掺杂。
14.根据权利要求1所述的方法，其中，所述处理包括执行抛光和/或其他表面处理。
15.根据权利要求1所述的方法，其中，另一表面处理包括退火。
16.根据权利要求7所述的方法，其中：
所述衬底进一步包括伴随能量的应用而放置在GaN的所述分离厚度与所述金属之间的电绝缘层；并且
处理所述衬底以生成电子器件。
17.根据权利要求7所述的方法，其中，所述衬底进一步包括粘结层。
18.根据权利要求17所述的方法，其中：
所述粘结层包括热压粘结层；并且
所述粘结包括热压粘结处理。
19.根据权利要求18所述的方法，其中，所述热压粘结层包括铜、铝、或者金。
20.根据权利要求7所述的方法，其中，所述粘结包括等离子体激活粘结(PAB)过程。
21.根据权利要求7所述的方法，其中，所述金属被配置为用于作为包括GaN的所述分离厚度的器件的热接触件和电接触件。
22.根据权利要求1所述的方法，其中，引入所述多个粒子包括引入氢气。
23.根据权利要求22中所述的方法，其中，所述引入氢气包括以约5×1016与5×1017原子/cm2之间的剂量、约10keV与100keV之间的能量注入氢气。
24.根据权利要求23所述的方法，其中，GaN的所述分离厚度具有约0.25μm的厚度。
25.一种结构，包括：
衬底，包括具有热膨胀系数近似等于粘结至所述衬底的GaN的分离厚度的热膨胀系数的金属。
26.根据权利要求25所述的结构，其中，所述金属具有近似等于GaN的所述分离厚度的热膨胀系数的热膨胀系数。
27.根据权利要求25所述的结构，其中，所述金属包括钼。
28.根据权利要求25所述的结构，其中，GaN的所述分离厚度具有约0.25μm的厚度。
29.根据权利要求25所述的结构，其中，所述衬底进一步包括放置在GaN的所述分离厚度与所述金属之间的反射层。
30.根据权利要求25所述的结构，其中，所述衬底进一步包括放置在GaN的所述分离厚度与所述金属之间的电绝缘层。
31.根据权利要求25所述的结构，其中，所述衬底进一步包括粘结层。
32.根据权利要求25所述的结构，其中，所述衬底进一步包括阻挡层。
33.一种方法，包括：
提供GaN工件；
将多个粒子引入所述GaN工件的表面以在所述GaN工件中形成裂化区域；
将所述GaN工件的所述表面粘结至绝缘衬底；
施加能量以从所述GaN工件的剩余部分裂化出GaN的分离厚度；
处理带有GaN的所述分离厚度的所述衬底。
34.根据权利要求33所述的方法，其中，所述衬底包括蓝宝石。
35.根据权利要求33所述的方法，其中，所述衬底包括氮化铝。
36.根据权利要求33所述的方法，其中，所述粘结包括应用二氧化硅膜和/或氮化铝膜。
37.根据权利要求36所述的方法，其中，在所述粒子引入步骤之前应用所述二氧化硅和/或氮化铝膜。
38.根据权利要求37所述的方法，其中，在所述粒子引入步骤之前，所述应用的膜经受热退火以使所述膜稠化。
39.根据权利要求37所述的方法，其中，所述应用的膜在粘结之前经受蚀刻步骤以提高粘着强度。
40.根据权利要求33所述的方法，其中：
所述衬底进一步包括伴随能量的应用而放置在GaN的所述分离厚度与所述衬底之间的反射层；并且
处理所述衬底以生成发光二极管器件。
41.根据权利要求40所述的方法，其中，所述衬底包括光散射界面以提高发光二极管应用中的光抽取。
42.根据权利要求33所述的方法，其中，所述GaN是掺杂的p型或者n型。
43.根据权利要求33所述的方法，其中，所述GaN是非故意地掺杂。
44.根据权利要求33所述的方法，其中，所述处理包括执行抛光和/或其他表面处理。
45.根据权利要求44所述的方法，其中，另一表面处理包括退火。
46.根据权利要求44所述的方法，其中，另一表面处理包括等离子体蚀刻。
47.根据权利要求44所述的方法，其中，另一表面处理包括化学蚀刻。
48.一种装置，包括：
目标支持物，被配置为支撑将要注入的目标；以及
顶板，包括重复的孔图案并且被配置为通过侧分隔物放置在目标支持物与等离子体之间以形成外壳，其中，所述重复孔图案的长宽比降低了所述外壳内的等离子体密度。
49.根据权利要求48所述的装置，进一步包括在所述顶板下面并且相对于所述顶板和所述目标支持物负偏置的场板。
50.根据权利要求48所述的装置，其中，所述目标支持物被配置为被扫描以平衡注入分布。
51.根据权利要求50所述的装置，其中，与所述扫描的图案结合的所述重复孔图案被配置为改善图案化的注入分布。
52.根据权利要求48所述的装置，其中，所述顶板和所述目标支持物中至少一个进一步包括盲孔。
CN201480016417.5A 2013-01-16 2014-01-15 用于形成光电器件的技术 Pending CN105051919A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361753364P 2013-01-16 2013-01-16
US61/753,364 2013-01-16
PCT/US2014/011731 WO2014113503A1 (en) 2013-01-16 2014-01-15 Techniques for forming optoelectronic devices

Publications (1)

Publication Number Publication Date
CN105051919A true CN105051919A (zh) 2015-11-11

Family

ID=51164511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480016417.5A Pending CN105051919A (zh) 2013-01-16 2014-01-15 用于形成光电器件的技术

Country Status (6)

Country Link
US (2) US10041187B2 (zh)
EP (1) EP2946410A4 (zh)
JP (1) JP2016511934A (zh)
CN (1) CN105051919A (zh)
TW (1) TW201448262A (zh)
WO (1) WO2014113503A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109790642A (zh) * 2016-08-02 2019-05-21 Qmat股份有限公司 使用气相或液相外延用于GaN增厚的种子晶片

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
DE102015000449A1 (de) 2015-01-15 2016-07-21 Siltectra Gmbh Festkörperteilung mittels Stoffumwandlung
JP2016035965A (ja) * 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
KR102587022B1 (ko) 2014-11-27 2023-10-10 실텍트라 게엠베하 재료의 전환을 이용한 고체의 분할
EP4234156A3 (de) 2014-11-27 2023-10-11 Siltectra GmbH Laserbasiertes trennverfahren
EP3311422A4 (en) * 2015-06-19 2019-06-12 Qmat, Inc. PROCESS FOR LAYER AND SEPARATION TRANSFER
EP3378094B1 (en) * 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
CN105436710B (zh) * 2015-12-30 2019-03-05 大族激光科技产业集团股份有限公司 一种硅晶圆的激光剥离方法
KR20200102550A (ko) 2016-03-22 2020-08-31 실텍트라 게엠베하 분리될 고형체의 결합된 레이저 처리 방법
US10383205B2 (en) * 2016-05-04 2019-08-13 Cornell University Wafer-based charged particle accelerator, wafer components, methods, and applications
CN116936703A (zh) 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
EP3551373A1 (de) * 2016-12-12 2019-10-16 Siltectra GmbH Verfahren zum dünnen von mit bauteilen versehenen festkörperschichten
DE102017007585A1 (de) * 2017-08-11 2019-02-14 Siltectra Gmbh Vorrichtung und Verfahren zum Beaufschlagen von Spannungserzeugungsschichten mit Druck zum verbesserten Führen eines Abtrennrisses
JP6915591B2 (ja) 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
CN112585305B (zh) 2018-08-09 2023-03-28 信越化学工业株式会社 GaN层叠基板的制造方法
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US8633093B2 (en) * 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
JP4455804B2 (ja) 2002-05-08 2010-04-21 株式会社ワイ・ワイ・エル インゴットの切断方法と切断装置及びウェーハ並びに太陽電池の製造方法
WO2004083498A1 (ja) * 2003-03-17 2004-09-30 Osaka Industrial Promotion Organization Iii族元素窒化物単結晶の製造方法およびそれに用いる装置
TWM255514U (en) 2003-10-16 2005-01-11 Arima Optoelectronics Corp Structure improvement of Gallium Indium Nitride light-emitting diode
US7390724B2 (en) 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1962340A3 (en) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
DE602006008256D1 (de) * 2005-12-15 2009-09-17 Lg Electronics Inc LED mit vertikaler Struktur und deren Herstellungsverfahren
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8124499B2 (en) 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7910458B2 (en) 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US8183557B2 (en) * 2007-09-19 2012-05-22 The Regents Of The University Of California (Al,In,Ga,B)N device structures on a patterned substrate
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI381551B (zh) 2008-08-01 2013-01-01 Epistar Corp 一種包含複合電鍍基板之發光元件
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
CA2738626C (en) * 2008-09-30 2017-08-08 Pacific Biosciences Of California, Inc. Ultra-high multiplex analytical systems and methods
JP2010232625A (ja) 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
US20100244195A1 (en) * 2009-03-27 2010-09-30 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Host substrate for nitride based light emitting devices
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8148237B2 (en) * 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
JP2011138866A (ja) 2009-12-28 2011-07-14 Mitsubishi Materials Corp 多結晶シリコンブロック材の製造方法、多結晶シリコンウエハの製造方法及び多結晶シリコンブロック材
KR100986397B1 (ko) * 2010-02-08 2010-10-08 엘지이노텍 주식회사 발광 장치
KR20120052160A (ko) * 2010-11-15 2012-05-23 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
KR101789586B1 (ko) * 2010-12-06 2017-10-26 삼성디스플레이 주식회사 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US8653550B2 (en) * 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
KR101229971B1 (ko) 2011-02-08 2013-02-06 주식회사 엘지실트론 잉곳 절단 방법
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
US8916483B2 (en) * 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
CN103426732B (zh) * 2012-05-18 2015-12-02 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
US20140191243A1 (en) * 2013-01-08 2014-07-10 University Of Florida Research Foundation, Inc. Patterned articles and light emitting devices therefrom

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109790642A (zh) * 2016-08-02 2019-05-21 Qmat股份有限公司 使用气相或液相外延用于GaN增厚的种子晶片

Also Published As

Publication number Publication date
US20190024259A1 (en) 2019-01-24
TW201448262A (zh) 2014-12-16
WO2014113503A1 (en) 2014-07-24
EP2946410A1 (en) 2015-11-25
JP2016511934A (ja) 2016-04-21
US20140197419A1 (en) 2014-07-17
EP2946410A4 (en) 2016-08-03
US10041187B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
CN105051919A (zh) 用于形成光电器件的技术
US10164144B2 (en) Bond and release layer transfer process
US20170358704A1 (en) Techniques for forming optoelectronic devices
US10186630B2 (en) Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
CN1146973C (zh) 受控切分处理
US20180138357A1 (en) Micro-light emitting diode (led) fabrication by layer transfer
US6458672B1 (en) Controlled cleavage process and resulting device using beta annealing
CN101473446B (zh) 使用厚层转移工艺制造太阳能电池的方法和结构
US6291314B1 (en) Controlled cleavage process and device for patterned films using a release layer
JP2015516672A (ja) レーザ分割及び装置層移設のためのシステム及び方法
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151111

WD01 Invention patent application deemed withdrawn after publication