CN109790642A - 使用气相或液相外延用于GaN增厚的种子晶片 - Google Patents

使用气相或液相外延用于GaN增厚的种子晶片 Download PDF

Info

Publication number
CN109790642A
CN109790642A CN201780061091.1A CN201780061091A CN109790642A CN 109790642 A CN109790642 A CN 109790642A CN 201780061091 A CN201780061091 A CN 201780061091A CN 109790642 A CN109790642 A CN 109790642A
Authority
CN
China
Prior art keywords
gan
substrate
layer
energy
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780061091.1A
Other languages
English (en)
Inventor
弗兰乔斯·J·亨利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qmat Inc
Original Assignee
Qmat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qmat Inc filed Critical Qmat Inc
Publication of CN109790642A publication Critical patent/CN109790642A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

实施方式涉及制造包括用作形成附加GaN材料的模板的薄的高质量单晶GaN层的晶片。对GaN材料的块状锭进行植入以形成次表面裂开区域。将植入的块状材料粘合到具有晶格和/或与GaN相容的热膨胀系数(CTE)特性的基底。这种基底材料的实例可包括但不限于AlN和莫来石。通过受控裂开工艺将GaN种子层从植入的块状材料转移到基底表面。所得到的基底和GaN种子层的组合可以形成用于后续生长上覆的高质量GaN的模板。利用诸如液相外延(LPE)或气相外延的技术，例如金属有机化学气相沉积(MOCVD)或氢化物气相外延(HVPE)可以进行高质量GaN的生长。

Description

使用气相或液相外延用于GaN增厚的种子晶片
相关申请的交叉引证
本非临时专利申请要求2016年8月2日提交的美国临时专利申请62/370,169以及还要求2016年8月22日提交的美国临时专利申请62/378,126的优先权，出于所有目的，将其两者通过引证以它们的整体并入本文。
背景技术
出于所有目的，公开的美国专利申请号2014/0197419通过引证以其整体并入本文。
发明内容
实施方式涉及制造包括薄的高质量单晶GaN种子层的晶片，该种子层用作用于形成附加GaN材料的模板。对GaN材料的块状锭(bulk ingot)进行植入(注入，implantation)以形成次表面裂开区域(subsurface cleave region)。将植入的块状材料(本体材料，bulkmaterial)粘合到具有晶格和/或与GaN相容的热膨胀系数(CTE)特性的基底(基板，衬底，substrate)。这种基底材料的实例可包括但不限于AlN和莫来石。通过受控裂开工艺(劈开工艺，切割工艺，cleaving process)将GaN种子层从植入的块状材料转移到基底表面。所得到的下面的基底和GaN种子层的组合可以形成用于后续生长附加的上覆高质量GaN材料的模板。高质量GaN的这种生长可以利用诸如液相外延(LPE)或气相外延的技术，例如金属有机化学气相沉积(MOCVD)或氢化物气相外延(HVPE)进行。具有种子层和在其上生长的附加GaN的基底可以结合到电光器件诸如高亮度发光二极管中。
附图说明
图1A示出了可以根据一个实施方式制备的种子晶片的简化视图。
图1B示出了对图1A的种子晶片进行进一步处理以制造光电器件。
图1C示出了GaN的极性和非极性形式。
图1D示出了极性GaN的Ga和N面。
图2A示出了根据一个实施方式的工艺的简化流程图。
图2B示出了根据一个实施方式的GaN生长工艺的简化视图。
图3A-C示出了根据一个实施方式的工艺的简化视图。
图4示出了根据一个实施方式的工艺的简化视图。
图5示出了根据一个实施方式的工艺的简化视图。
具体实施方式
半导体材料具有许多用途，例如用于形成逻辑器件、太阳能电池以及越来越多的照明器件(illumination)。可用于照明的一种类型的半导体器件是高亮度发光二极管(HB-LED)。与传统的白炽或者甚至荧光照明技术相比，HB-LED在降低功耗和可靠性方面提供了显著优势。
诸如HB-LED的光电器件可以依赖于显示出半导体特性的材料，包括但不限于III/V型材料，诸如以不同程度的结晶顺序可获得的氮化镓(GaN)。然而，这些材料通常难以制造。
图1A-B中示出了一种制造方法。其中，提供了种子工件100。该模板坯料(templateblank)包括上覆基底(基板，substrate)104并且通过介电层106与其分离的薄的高质量GaN种子层102，介电层106通常包括氧化物。
根据某些实施方式，可以选择基底材料以具有与GaN材料相容的热膨胀系数(CTE)特性。基底材料的可能候选物的具体实例包括AlN、莫来石、钼和钨。下面给出了示例性表格。
材料 CTE
GaN 5.5×10<sup>-6</sup>K<sup>-1</sup>
AlN 5.2×10<sup>-6</sup>K<sup>-1</sup>
莫来石(3Al<sub>2</sub>O<sub>3</sub>·2SiO<sub>2</sub>) 5.4×10<sup>-6</sup>K<sup>-1</sup>
钼 5.0×10<sup>-6</sup>K<sup>-1</sup>
钨 4.5×10<sup>-6</sup>K<sup>-1</sup>
如果材料能够满足热、化学和机械要求，则基底(基板)可包括玻璃、石英、金属或金属合金、或其他复合材料等。在其他实施方式中，基底可包括任何均匀的、分级的或多层材料、或这些的任何组合。也就是说，基底可以由几乎任何单晶、多晶或甚至非晶型基底制成。使用工程合金，可以调整基材以更好地匹配GaN膨胀系数。例如，可以调节钼-铜(Mo：Cu)合金以更好地匹配块状GaN。
如图1B中所示，处理种子模板的GaN种子层的暴露表面可以允许形成附加的厚度的高质量GaN材料110。该附加的厚度的GaN材料(具有或不具有伴随的基底和/或电介质材料)可以最终结合到更大的光电器件结构(诸如HB-LED)中。
通常，可以通过外延工艺在种子层上生长大约几百微米到几厘米的厚度。根据各种实施方式，附加的GaN材料可以生长到比下面的种子层明显更大的厚度。例如，几毫米到几厘米的GaN生长厚度允许进行诸如研磨、抛光和多线晶片锯切的切片操作以将GaN材料通常分成厚度为200-500μm的单独的独立式(无支撑，free-standing)基底。根据某些实施方式，种子层的厚度在约100-5000nm之间，并且附加的GaN的厚度在约0.01-10cm之间。在一些实施方式中，种子层的厚度在约0.5-2μm之间，并且附加的GaN的厚度在约0.5-2cm之间。在具体的实施方式中，种子层的厚度在约0.5-lμm之间，并且附加GaN的厚度在约0.5-1cm之间。
在具有种子层的工件上生长附加的高质量GaN材料的一种方法是通过液相外延(LPE)。这种LPE涉及从液体溶液中生长固体单晶GaN。LPE可以在不同的条件，诸如温度、压力、溶质、溶剂和浓度下进行。Mori等人的“Growth of GaN Crystals by Na FluxMethod”，ECS Journal ofSolid State Science and Technology，第2卷，第8期(2013)，以及Ehrentraut和Meissner的“Chapter 11A Brief Review on the Na-Flux MethodToward Growth of Large-Size GaN Crystal”，来自Technology ofGallium Nitride Crystal Growth,Ehrentraut,Meissner和Bockowski,Eds.(2010)描述了实例，出于所有目的，将其两者通过引证以它们的整体并入本文。
使用稀释溶液进行的LPE可以提供某些益处。一个是允许应用较低的生长速率来改善厚度控制。另一个可以是应用较低的生长温度来改善结构完善性和化学计量并减少基底和外延层的热膨胀差异的有害影响。稀释LPE的第三个益处可以是降低不需要的自发成核微晶的风险。
与气相技术相比，LPE可以提供某些益处。具体地，从热力学角度来看，与气相的反应物和固相的产物相比，在液相的反应物与固相的产物之间的吉布斯自由能的差异明显更小。由于在使用LPE的层沉积期间发生的近平衡条件，层的结构完善性可以是优异的并且可以实现准原子平坦的表面(制成表面，fiat surface)和界面。而且，通常可以获得优异的层的化学计量。
当然，实施方式不限于使用与LPE有关的种子工件，并且还可以采用气相外延来使GaN材料从初始种子层增厚。气相外延的一个实例是金属有机化学气相沉积(MOCVD)。气相外延的另一个实例是氢化物气相外延(HVPE)。Vladimir Dmitriev和Alexander Usikov在“Chapter 1Hydride Vapor Phase Epitaxy of Group III Nitride Materials”中，来自III-Nitride Semiconductor Materials，Imperial College Press.，以及Motoki等人的“Preparation of 2-inch GaN Substrates”,Proc.21st Century COE Joint Workshop on Bulk Nitrides IPAP Conf.Series 4pp.32-37描述了HVPE方法的实例，出于所有目的，将其两者通过引证以它们的整体并入本文。
可以采用各种类型的GaN作为种子层。例如，纤锌矿GaN基材料以极性和非极性形式存在。图1C显示了呈现m-平面(1100)的非极性GaN。以其非极性形式的GaN相对昂贵。
还如图1C中所示，极性GaN表现出c-平面(0001)。图1D示出了极性GaN的特征在于具有N面和Ga面。
某些实施方式可以以粘合到电介质的极性GaN种子层的N面为特征，其中GaN种子层的Ga面暴露用于进一步处理(例如，通过外延技术增厚)。这是因为传统上证明Ga面，而不是N面，更适合于高质量GaN的生长。
然而，要强调的是，其他实施方式是可能的。例如，一些应用(例如，电力电子器件)可能要求从N面，而不是从Ga面，生长GaN材料。出于所有目的，通过引证并入本文的是以下文章：Xun Li等人的“Properties of GaN layers grown on N-face free-standing GaNsubstrates”,Journal of Crystal Growth 413,81-85(2015)；A.R.A.Zauner等人的“Homo-epitaxial growth on the N-face of GaN single crystals:the influence ofthe misorientation on the surface morphology”,Journal of Crystal Growth 240,14-21(2002)。因此，替代实施方式的模板坯料结构能够以具有暴露的N面而不是Ga面的GaN层为特征。
现在详细描述的是层转移工艺，其可用于例如制造诸如图1A中所示的含GaN的模板坯料结构。具体地，特定实施方式将在电子器件中使用的薄材料层(例如，用于光电器件的GaN)，从供体块状材料转移到基底。
图2A示出了根据一个实施方式的工艺的简化流程。图2B示出了根据一个实施方式的示例性工艺200的概述。
在第一步骤202中，提供基底(基板)250。如上所述，该基底可具有晶格和/或与要使用的GaN形式相容的CTE特性。可能的候选基底材料包括AlN和莫来石。
在第二步骤204中，提供块状GaN 252。块状GaN可以是极性或非极性GaN的晶体。在具体的实施方式中，块状GaN(和/或基底)可以是2”晶片，但是它们不限于具有任何特定大小或尺寸。
在第三步骤206中，制备基底以接收GaN。这可以涉及形成氧化物粘合层256。尽管未示出，但是待粘合的块状GaN 252的表面也可以被处理成具有添加或处理的粘合层以与粘合步骤210更相容。
在具体的实施方式中，该粘合层可以通过暴露于氧化条件形成。在一些实施方式中，该粘合层可以通过添加氧化物形成，例如作为旋涂玻璃(SOG)或其他旋涂材料(例如，可从Dow Corning获得的XR-1541氢倍半硅氧烷电子束旋涂抗蚀剂)，和/或通过等离子体增强化学气相沉积(PECVD)或氧化物溅射技术形成的SiO2。
在第四步骤208中，将块状GaN进行粒子258(例如，氢离子)的植入(注入，implantation)以形成次表面裂开区域260。在一些实施方式中，该裂开区域可位于块状材料表面下方约10-20μm之间的深度处。在其他实施方式中，该裂开区域可以位于块状材料表面下方0.05-2μm之间的深度处。
形成裂开区域可取决于诸如目标材料，目标材料的晶体取向，植入的一种或多种粒子的性质，植入的剂量、能量和温度以及植入方向的因素。这种植入可以具有有关以下专利申请详细描述的一个或多个特征，所有这些专利申请通过引证以其全部内容并入本文：美国专利申请号12/789,361；美国专利申请号12/730,113；美国专利申请号11/935,197；美国专利申请号11/936,582；美国专利申请号12/019,886；美国专利申请号12/244,687；美国专利申请号11/685,686；美国专利申请号11/784,524；美国专利申请号11/852,088。
在某些实施方式中，使用通过使用MeV范围内的相对高的H+质子植入能量形成的裂开区域，将供体的植入表面的该厚度的材料从块状材料裂开。这产生了厚度在约10-20μm之间的半导体材料的分离层。在使用粘合层-转移的其他实施方式中，可以使用0.05-1μm的较薄裂开层。为了制造这些厚度的GaN裂开膜，可以使用范围从大约5-180keV的较低H+质子植入能量。例如，40keV H+质子能量将产生厚度约为0.25μm的GaN裂开膜。应理解，H2+也可用于该植入步骤。在这种情况下，剂量率将加倍，而有效H+能量将减半。例如，80keV H2 +植入物能够具有与40keV H+植入物相比相同的分离层厚度(范围)。然而，对于相同的植入流(implant current)，剂量率将是H+剂量率的两倍。
在步骤210中，通过放置基底的具有氧化物的表面与块状GaN的植入面接触，然后加热来进行粘合。此时可以进行其他操作，诸如在粘合之前的触摸抛光、等离子体处理和清洁。
步骤212示出了后续的受控裂开工艺，以从基底释放块状GaN。具体地，能量的施加导致沿供体块状GaN材料中的裂开面裂开(劈开，切割，cleaving)。该裂开产生所需的具有裂开的薄GaN种子层264的GaN种子模板坯料262。
裂开可以利用各种形式的能量的施加来进行，并且可以表现出上述通过引证并入的任何专利申请中公开的一个或多个特征。在具体的实施方式中，这种裂开可以利用在包含植入的块状材料的高压室中以静态气体形式施加的压缩力来进行。在美国专利号6,013,563中也描述了以各种形式施加能量以实现根据具体实施方式的裂开，出于所有目的，所述专利通过引证并入本文。
如下面进一步详细描述的，裂开工艺本身可以包括一个或多个步骤。例如，裂开可以包括在某些条件下进行的开始，然后在不同条件下进行扩展。
返回至图2A，步骤214涉及进一步的步骤，诸如处理种子GaN层的表面。这种处理可以减少暴露表面的粗糙度，使其更适合于添加如前面有关图1B所讨论的高质量的GaN。表面处理可涉及热、化学和/或等离子体处理。
在步骤216中，图2A进一步示出了在GaN种子层上生长附加GaN266。如前所述，该GaN生长可包括液相外延生长和/或气相外延生长。
上述步骤顺序提供了根据本发明某些实施方式的方法。还可以提供其他替代方案，其中可以增加步骤，可以删除一个或多个步骤，或者可以以不同的顺序进行一个或多个步骤。例如，在替代实施方式中，块状GaN本身可以包括粘合材料，在形成该粘合材料之前或之后进行粒子植入。
还应注意，各种实施方式可涉及使用粘合-和-释放体系，其中GaN种子层和基底随后彼此分离。这种粘合和释放方法的另外说明描述于2016年6月17日提交的美国专利申请号15/186,185中，该专利申请现在以美国专利公开号2016/0372628公布并且出于所有目的将其通过引证并入本文。
根据本发明实施方式的方法可用于各种应用中。实例包括但不限于光电器件、半导体器件封装、光伏电池、MEMS器件等。
根据某些实施方式，可以将独立式膜与块状材料分离。在一个实施方式中，可以利用高能植入(高能注入，high energy implantation)从块状锭裂开具有10μm或更大厚度的半导体材料诸如单晶GaN的独立式层。以这种方式裂开锭充分地减少了在传统的刀片切割过程中另外损失到切口的半导体材料的量。除了提高裂开动作(裂开作用，cleave action)的效率之外，管理诸如离子剂量和温度分布的参数对于限制和控制对分离的材料的辐射损害也是重要的。得到的裂开的独立式膜可特别适用于照明，例如LED或激光装置。
出于本公开内容的目的，“独立式膜”或“独立式层”定义为在不与支撑构件诸如处理(handle)或转移基底接触的情况下能够保持其结构完整性(即，不会破碎或分裂开)的材料膜。通常，非常薄的膜(例如，比约5-10μm更薄的GaN膜)不能在不破裂的情况下处理。通常，使用支撑结构来操作这种薄膜，这也可以是首先产生薄膜所需要的。处理较厚的膜(即，厚度在10-50μm之间的GaN膜)可以通过使用支撑体促进，但是这种支撑体不是强制性的。因此，本发明的实施方式涉及厚度大于10μm的独立式膜的制造。还同样出于以下公开内容的目的，术语“基底(基板，substrate)”和“瓦片(tile)”可互换使用。
根据本发明的实施方式不限于形成独立式膜。替代实施方式可涉及由基底支撑的膜的形成。此外，无论在各种应用中使用的膜是真正独立式的还是在处理过程中使用处理或转移基底来支撑的，处理过的装置通常安装在机械界面，诸如最终用作照明模块的组成部分的金属基体上。
还同样出于以下公开内容的目的，“块状材料”是指以块状形式存在的材料。这种块状材料的实例包括生长的单晶GaN的基本上圆形的锭或晶棒(梨晶，boule)，或者其侧面被刮削以显示除基本上圆形的横截面轮廓之外的形状的生长的单晶GaN锭。本文描述了块状材料的还有的其他实例。
在具体实施方式中，可以连续地应用本方法以从单个锭例如GaN晶棒或安装在合适的基底诸如金属基材基底上的一定厚度的GaN转移多个层。也就是说，根据具体实施方式，可以重复该方法以连续地裂开切片(类似于从烤面包(烤肉糕)上切割面包切片)。当然，可以有其他变化、修改和替代方案。
如前所述，可以在一个或多个阶段采用各种表面处理方法。根据某些实施方式，抛光从基底生长的材料的暴露表面以减少由任何裂开工艺引起的粗糙度。然后可以将抛光的裂开材料和下面的基底的组合作为附加值材料转移用于进一步加工并结合到光电器件中。
虽然以上描述涉及利用抛光的表面处理，但这并非在所有实施方式中都需要，并且替代方案可以结合其他表面处理使用抛光，或者甚至不涉及抛光的表面处理。例如，根据一些实施方式，表面处理可包括退火。在具体的实施方式中，退火可以在上覆的盖层(例如包括AlN或SiO2)存在下进行。退火可以在炉内进行(例如通常在存在盖层的情况下)，或者可以在MOCVD室内进行(例如，不存在盖层的情况下)。
表面处理(例如包括抛光、退火和/或盖层形成)也可包括蚀刻工艺。蚀刻工艺的实例可包括但不限于等离子体蚀刻和/或化学蚀刻。化学辅助离子束蚀刻(CAIBE)是化学蚀刻类型的一个实例。湿法化学蚀刻是化学蚀刻的另一个实例。
上述步骤顺序提供了根据本发明某些实施方式的方法。还可以提供其他替代方案，其中可以增加步骤，可以去除一个或多个步骤，或者可以以不同的顺序提供一个或多个步骤。例如，在替代的实施方式中，可以在裂开之后进行基底粘合，其中裂开导致独立式膜依次粘合到基底。
供体块状GaN材料不需要特定的晶体取向。因此，包括GaN锭的供体可以表现出一个典型的晶体取向，例如，(0001)。
如上所述，在层转移工艺过程中使用的材料可以根据它们的性质，包括它们的热性质来具体选择。因此，基底和/或层可包括具有与在该工艺过程中预期遇到的条件相容的热膨胀系数(CTE)的一种或多种材料。例如，GaN的线性热膨胀系数(αGaN)为约5.5×10-6K-1。
具有与GaN的CTE相容性的这种材料的实例可包括某些玻璃。具有与GaN的CTE相容性的材料的其他实例可包括但不限于金属或金属合金。可能的合适金属可包括钼或钨，而候选金属合金可包括钼，诸如铜钼合金或钼钨合金。
实施方式不特别限于目前提到的特定材料。可以使用的各种层的实例可以包括阻挡层、热压粘合层、镜面层(镜像层)以及GaN缓冲层和器件生长层。阻挡层是保护集成膜免受热处理(诸如一个或多个GaN器件层形成步骤)期间的污染、相互混合和其他有害影响的层。这种层可包括AlN、HfN、TiB2、Pt、Ta以及其他众所周知的阻挡层材料。用作包封层的其他这种层也可以是增强表面性质诸如孔隙率和粗糙度所期望的。例如，镍层(抛光或不依赖于具体应用)可以用作钼合金基底上的包封层，以提供良好的粘合率(bond yield)和均匀的表面特性。其他涂层可包括但不限于镍-金合金、钌、铬或银。
从GaN层(例如，图1B中)生长器件的后续步骤可以涉及在大约1000℃下进行GaN的金属有机化学气相沉积(MOCVD)2-3小时。因此，使用适当的缓冲层和/或阻挡层可以确保所需特征的热存活性(thermal survivability)。
这些层一起形成工程GaN生长基底，并且可以实现HB-LED器件制造商的一个或多个下列可能特征和潜在益处。
一个可能的益处是减少晶格失配。具体地，可以通过使用薄的高质量GaN层用于外延生长来实现该益处。
另一个可能的益处是穿透位错密度(TDD)/缺陷的发生率低。根据实施方式，使用薄的高质量GaN层，可以将这些缺陷减小到为或低于独立式GaN水平。
还有的另一个可能的益处是CTE-失配的减少。使用经设计以通过外延生长温度匹配GaN层的CTE匹配的基底可以因此消除CTE失配引起的层应力、开裂和缺陷。
又一个可能的益处是实现高导电性和导热性。使用金属基底和导热和导电内部层可以允许生长基底用作最终垂直LED结构中的HB-LED封装/灯具(光源)的安装基底。高导热性和导电性产生更高的外部量子效率(EQE)、更高的电光转换效率(功率转换效率，壁式插头效率，Wall Plug Efficiency)(WPE)，并且可以消除某些后端制造步骤。所提出的实施方式可以使得垂直LED接触结构的多堆叠基底的期望导热率超过5-30W/cm2-K，并且多堆叠基底的电阻(与导电性相关)可以小于1×10-4Ω-cm2。
实施方式可以提供增强的光学效率的可能益处。具体地，在GaN生长膜下方集成内部反射器可以允许在最终HB-LED封装内使用基底，进一步省略后端制造步骤，诸如镜面层生长和剥离/粘合步骤。反射层可包括金属，诸如银、金、铝。例如，使用薄银层可以支持在400-500nm光谱范围内超过75％的反射率，这可以是实现高外部量子效率所期望的特征。
反射层可包括介电层堆叠。这种介电层堆叠可以以平衡传导性与反射性质的方式制成导电的。可以被控制形成显示出期望特性的介电层堆叠的参数的实例可以包括但不限于堆叠中的层数、堆叠中的层的厚度、堆叠中包括的具体材料、和/或一种或多种掺杂剂的存在。
还有的另一个可能的益处是能够使用更小的器件尺寸。实施方式可以提供低下垂(droop)，因此有效的器件能够在更高的电流密度下操作。利用能够在基底上制造的高达10X或甚至更高的器件，能够充分降低外延和封装成本。
实施方式也可以用于GaN基电子器件(GaN类电子器件)。在这样的实施方式中，可以用GaN器件层下面的导热电绝缘中间层来对这些层进行改性。在具体的实施方式中，LED实施方式的集成镜面层能够用薄的(例如20-50μm)绝缘层代替，该绝缘层会提供良好的GaN电子器件操作，而且提供良好的热传递。这种中间层能够是具有良好导热性和高电阻率的材料。根据所期望的性能和成本目标，诸如AlN(氮化铝)和蓝宝石的材料能够是合适的。
层转移技术的一个关键应用可以是将功能等同的基底制造成用于HB-LED和激光二极管器件制造的独立式GaN晶片。在使用独立式GaN中可能获得的商业优势可包括但不限于(i)较好的HB-LED性能(流明/瓦特高达100％以上)和(ii)较低的外延器件层制造成本，因为消除了分级缓冲层使得外延生长室时间减少30-50％。此外，更高效的器件提供了在封装和竞争差异方面的充分节省。
在器件制造中使用常规的独立式GaN基底目前受到成本和尺寸限制(例如目前的2”和4”直径)的限制。这两个限制都被认为是基本的，并且与通过氢化物气相外延(HVPE)或氨热(在超临界氨/矿化剂中的Ga或GaN)生长方法制造GaN晶体的本方法强烈地相关。
HVPE和氨热生长方法缓慢且昂贵。使用HVPE氨热生长可能较慢，高质量的GaN通常需要小于100-200微米/小时，但晶体质量稍好一些。
由于GaN块状晶体是常规生长的，因此诸如位错的缺陷通常通过边缘终止从晶体中自身产生。这将晶体直径与位错减少的速率强烈地联系起来，因此HVPE和氨热生长方法通常限于用于制造高质量GaN的小晶体直径。在市场上可获得的块状或独立式GaN(FS-GaN)2”基底上可实现的缺陷水平为约104-106个缺陷/cm2。
由于生长速度缓慢以及使用线锯制造这些基底，FS-GaN的价格目前是$1,000-$2,000(2”晶片)和$3,000-$5,000(4”晶片)。由于这些基底的高成本，它们的使用限于R&D(高电子迁移率晶体管(HEMT)和光电子)以及蓝色/紫外线激光二极管制造。
尽管已经表明使用这些更高质量的基底通过消除“下垂效应(droop effect)”将HB-LED器件性能提高了多达100％，但是它们的高成本和限于小晶片直径已经阻止了它们的使用。使用高质量的GaN作为生长介质减少或消除器件“下垂”(亮度效率随着电流增加而下降)，这是增加器件面积来实现较高的流明/W效率并控制区域功耗的寄生器件特性。对于基于蓝宝石基底的器件，发射功率的拖尾或下垂将效率限制于约100-120流明/瓦特，但FS-GaN基底HB-LED器件已经显示产生超过200流明/瓦特。
这种低下垂转化为增加电流密度的能力，这反过来导致在根据实施方式利用高质量GaN材料在基底上制造的HB-LED器件的尺寸减少高达10X。
因此，如上面所指出的，实施方式可以在许多方面使HB-LED工业受益，包括但不限于成本、封装和可靠性。
应注意，先前描述的某些实施方式(例如，结合图2B)利用粒子的植入在进入工件的深度处形成裂开区域。在一些实施方式中，加速的粒子能够以计算的方式(例如能量)引导，以在附加材料(补充材料，additional material)和下面的工件之间的界面处或附近形成裂开区域。植入的粒子在该界面处或附近的区域中的存在能够最终减少在位于界面附近的裂开区域中引发和/或传播裂开所需施加能量的量。
虽然以上描述集中于在包括单晶种子GaN层的工件上形成附加材料以形成多层结构，但这也不是必需的。根据替代的实施方式，附加材料能够存在于工件上。这种附加材料的一个实例是单晶SiC、(111)硅、单晶和金属膜，其中这种材料能够用作GaN异质外延生长的种子层。
具体地，图3A示出了以(111)单晶硅为特征的模板工件的实施方式的简化视图。图3A中所示的各个层的相对厚度未按比例绘制。
图3A的模板工件300包括具有氧化物粘合层304的多晶AlN基底302。该氧化物粘合层可以具有例如在约200-400nm之间的厚度。
附着到氧化物粘合层304的是单晶硅层306。该单晶硅层具有(111)晶面取向，其可以具有在约0.1-0.5°之间的有意切割角(off-cut angle)。
单晶硅层可以具有在约100-200nm之间的厚度。它可以通过利用层转移工艺，例如在某些实施方式中如本文所述的受控裂开工艺从高质量锭中分离而形成在模板基底上。
在一个可能的实施方式中，在单晶硅层上依次形成AlN薄层308。该AlN层通过MOCVD形成至约100-200nm之间的厚度。覆盖硅，它用作要生长的GaN种子层的前体层。也可以使用其他用于促进高质量GaN生长的低温成核层组合物。出于所有目的通过引证并入本文的是Pinnington等人的“InGaN/GaN multi-quantum well and LED growth on wafer-bonded sapphire-on-polycrystalline AlN substrates by metalorganic chemicalvapor deposition”,Journal of Crystal Growth 310(2008)2514-2519。
具体地，图3A还示出了上覆AlN覆盖层的GaN种子层310。该GaN种子层也利用MOCVD技术以高质量生长以上覆AlN层308。
由工件提供的高质量GaN层的表面依次用作模板用于生长附加GaN材料以实现相当大的厚度。这在图3B中示出，其中利用诸如LPE和/或HVPE的技术在GaN种子层上生长另外的高质量的GaN材料312至更大的厚度。
在某些实施方式中，预期由LPE生长的附加高质量GaN材料具有～1×106-5×107cm-2的缺陷密度。根据一些实施方式，预期通过HVPE生长的附加高质量GaN材料具有～1×106-1×107cm-2的缺陷密度。
图3B的多层工件314又能够用作供体，用于分离高质量GaN层以结合到电子器件(诸如HB-LED和电力电子器件)中。如图3C中所示，这可以通过连续植入315和受控裂开316来实现，以产生分离的GaN层317。
在一些实施方式中，该分离的GaN层可以是独立式的。在其他实施方式中，该分离的GaN层可以粘合到临时处理基底或永久目标基底。
应注意，多晶AlN上的(111)单晶硅提供了在CTE方面与上覆生长的GaN良好的匹配。参见表1，由多晶AlN基础基底占主导的CTE匹配将为约0.2ppm/C。这会提供几百微米的没有开裂生长的附加GaN。单晶硅还提供了与上覆生长的GaN可行的晶格匹配(～17％)。
计算在有净差分CTE失配的基础基底上生长的GaN的临界厚度hc的一般方法利用通过屈曲(buckling)使薄膜分层的临界能量释放速率。这些方法解释在Hutchinson和Suo的“Mixed Mode Cracking in Layered Materials”,Advances in Applied Mechanics,Vol.29,pp.63-187(1992)中，出于所有目的，将其通过引证以其整体并入本文。
使用热失配产生的膜应力作为驱动能量(σ＝EΔαΔT，其中E＝杨氏模量，Δα＝CTE失配和ΔT＝温差)，将该驱动能量与表征膜开裂/分层开始的临界厚度相关联的等式是：
G＝0.5(1-υ2)σ2h/E (1)
其中G是能量释放速率，σ是热失配产生的膜应力，h是膜厚度，并且E是杨氏模量。
在屈曲开始时，GaN膜的能量释放速率等于或超过临界能量释放速率。该临界能量Gc为约2J/m2。针对该条件可以改写等式(1)以求解临界厚度hc为：
hc＝2E Gc/((1-υ2)σ2) (2)
对于GaN，使用E＝300GPa，对于材料参数，υ＝0.38，以及使用ΔT＝1000℃作为生长与室温之间的温差，0.2ppm/℃(Δα)CTE失配将产生60MPa的膜应力并提供在AlN基底上高达约380μm的GaN厚度而不会开裂。这是足够厚的GaN膜，被认为是用于后续的层转移的实际供体种子基底，以制造用于诸如HB-LED、电力电子器件和RF(射频)GaN的GaN器件模板。当然，较薄的GaN膜也可以直接用作用于这种应用的模板基底。
然而，除了(111)单晶硅之外的材料可以提供与GaN在晶格间距方面更紧密的对准。这种材料的一个实例是单晶碳化硅(SiC)。
单晶SiC可以各种形式获得，包括3C、4H和6H。4H SiC形式提供了与GaN紧密的晶格匹配(～4％)。当然，根据各种实施方式，也可以使用3C、6H或其他SiC多型体。
因此，图4示出了GaN种子工件400的替代实施方式的简化视图，该GaN种子工件400的特征在于4H SiC层402通过粘合层406粘合到下面的AlN基底404。该粘合层可以是氧化物粘合层，包括但不限于例如旋涂玻璃。再次，MOCVD AlN层408可以用作MOCVD GaN种子层410的前体层，该MOCVD GaN种子层410又用作增厚的GaN 412的模板，该增厚的GaN 412可以利用LPE和/或HVPE技术在种子模板工件上生长。
这里应注意，该具体实施方式的AlN前体可以是可选的。可以可替代地根据层本身选择其他低温成核层(或甚至没有)。
与图3A的实施方式一样，4H型SiC层通过从块状基底进行受控裂开形成。这里，该受控裂开工艺可以包括使用粒子植入块状SiC材料，然后暴露于约600-900℃的相对高的温度。在4H型SiC中形成裂开区域的示例性粒子植入条件是在300℃植入温度下5-10×1016H+/cm2，以及180keV质子能量，800-900℃退火约2小时以实现SiC的裂开和转移。出于所有目的通过引证并入本文的是Amarasinghe等人的“Properties ofH+Implanted 4H-SiC as Related to Exfoliation ofThin Crystalline Films”,ECS Journal of Solid StateScience and Technology,3(3)pp.37-42(2014)。
为了减少种子工件暴露于与SiC裂开相关的过高的热平衡(热衡算，热预算，thermal budget)(导致粘合基底破裂的高退火温度和/或不切实际的长退火时间)，可以在粘合和裂开之前使植入的(4H或其他多型体)SiC块状锭经受热能。这种额外的热暴露可以采取退火和/或激光处理的形式，以削弱SiC块状锭与上覆通过植入形成的裂开区域的剩余SiC材料之间的粘合。降低粘合热平衡的目的是允许SiC膜层转移到目标基底上而不破坏粘合对。可以使用例如在美国专利号6,162,705和/或美国专利6,013,563中所解释的方法对植入的SiC供体基底进行热退火以降低粘合对裂开热平衡，出于所有目的将所述专利两者通过引证以其整体并入本文。在不足以起泡(blistering)的水平下的热退火将是有效的。例如，将温度降低至比形成起泡所需的温度低约25-50℃的水平将有效限制粘合后退火热平衡(post-bond anneal thermal budget)。
图5示出了工艺的另一个可能的实施方式。具体地，该方法使用薄层的层转移单晶蓝宝石(Al2O3)作为初始生长表面。
图5的模板工件500包括具有氧化物粘合层504的AlN基底502。该氧化物粘合层可以具有例如在约200-400nm之间的厚度。
附着到氧化物粘合层504的是蓝宝石层506。该蓝宝石层可具有c-切割取向，以便提供所期望的晶格匹配。然而，其他形式的单晶蓝宝石是已知的并且可以潜在地被使用，包括a-切割、m-切割和r-切割取向的材料。
蓝宝石层可具有在约0.1-5μm之间的厚度。它可以通过利用如本文所述的受控裂开工艺与高质量锭分离而形成在模板基底上。
在单晶蓝宝石层上依次形成薄的外延生长的AlN层508。该AlN层通过MOCVD形成至在约50-200nm之间的厚度。可替换地，可以通过物理气相沉积(PVD)技术形成AlN(例如，厚度为～20-80nm)。覆盖蓝宝石，AlN层用作要形成的GaN种子层的前体层。
具体地，图5还示出了上覆AlN覆盖层的GaN种子层510。该GaN种子层也利用MOCVD技术以高质量形成以上覆AlN层508。GaN可以是极性的或非极性的，并且可以是c-平面或另一种类型。
应注意，多晶AlN(P-AlN)与c平面GaN的CTE失配低于在GaN和蓝宝石之间的CTE差。P-AlN的导热率也显著高于蓝宝石。这将减少模板工件中出现的热梯度的大小，并改善加工过程中的温度均匀性。
由工件提供的高质量GaN层的表面又用作生长附加GaN材料的模板，以实现相当大的厚度。这在图5中示出，其中利用诸如LPE和/或HVPE的技术在GaN种子层上生长另外的高质量的GaN材料512至更大的厚度。
使用层转移的蓝宝石层的一个可能的益处是即使在蓝宝石和在其上生长的GaN之间存在一些(～13％)晶格失配，基底的CTE匹配仍然是厚GaN生长的优势。此外，使用蓝宝石作为GaN的生长表面已得到充分研究，例如Pinnington等人的文章所描述的，将其通过引证并入本文。
总之，如图3A-C、4和5中所示的实施方式允许通过引入CTE/晶格相容材料诸如(111)Si、N型SiC和/或蓝宝石来形成包括高质量GaN材料的供体工件。受控的裂开工艺允许那些CTE/晶格相容的材料与大直径(例如>2")的块状材料分离，从而也允许上覆生长的GaN表现出相同的相应大面积。这些基底又可以用于制造GaN基器件，诸如HB-LED、电力电子器件和RF-GaN。这些可以在绝缘或导电基础基底上以大直径(4"-12")尺寸成本有效地制造。例如使用多晶AlN作为基础基底，其高导热率和电阻率可用于横向功率器件结构。使用导电钼基底(和导电粘合层)可有利于制造垂直功率器件。光学反射粘合层的集成还可以提供顶部发光LED结构并且与导电基础基底一起提供顶部发光垂直LED结构。
还应注意，为工件和附加层两者选择材料可以在确定附加层所经受的应力/应变的特性方面起作用。例如，工件/附加层的选择还可以确定它们之间的热膨胀系数的相对失配，这反过来可以有助于在一定温度范围内在附加层中产生的应力/应变的极性和大小两者。鉴于上述，可仔细选择工件和/或附加层材料以在各种处理步骤期间在附加层内获得所期望的应力/应变层。
在具体的实施方式中，二氧化硅或AlN层可以通过溅射或PECVD施加并且可选地在植入步骤之前致密化。如果施加膜或膜叠层，则其可以具有受限的总厚度以允许植入物在所选择的能量以所期望的裂开深度渗透到块体中。当然，可以有其他变化、修改和替代方案。
根据具体的实施方式，可以使用粒子加速器产生高能粒子。这里，加速器可以是线性加速器、等离子体浸入离子植入工具、离子喷淋器(ion shower)中任何一种。在适当的条件下，可以使用质量选择或非质量选择的植入技术。
在具体的实施方式中，粒子导致在裂开区域内形成多个吸除位置(getteringsite)或积聚区域，该裂开区域设置在表面区域下方以限定待分离的块状材料的厚度(在一些实施方式中作为独立式层)。第一多个高能粒子可以提供具有峰值浓度和在空间上设置在半导体基底的深度内的布局(分布)的植入分布(植入轮廓，implant profile)。该布局可以具有约2μm以下的宽度，其中植入物浓度分布的这种深度变化被称为纵向离散(longitudinal straggle)。对于GaN中的2MeV氢植入，植入深度为约25μm，并且离散为约0.7μm。
在某些实施方式中，裂开区域保持在第一温度，其可以直接或间接提供。也就是说，根据具体的实施方式，可以通过对流、传导、辐射或这些技术的组合来提供温度。另外，高能粒子束还可以提供部分热能并与外部温度源组合以实现所期望的植入温度。在某些实施方式中，单独的高能粒子束可以提供对于植入所期望的全部热能。也就是说，可以提供高能粒子束，其直接使能量转换成热能以增加基底或块状材料的温度。当然，可以有其他变化、修改和替代方案。
取决于应用，根据具体的实施方式，通常选择较小质量的粒子以降低植入到材料中所期望深度的能量需求，并根据优选的实施方式降低对材料区域的损坏可能性。也就是说，较小质量的粒子更容易穿过基底材料到达选定的深度而基本上不损坏粒子穿过的材料区域。例如，较小质量的粒子(或高能粒子)几乎可以是任何带电的(例如，正或负)和/或中性原子或分子、或电子等。在具体的实施方式中，取决于实施方式，粒子可以是中性或带电粒子，包括离子，诸如氢及其同位素的离子物质(种类)，稀有气体离子，诸如氦及其同位素，和氖，或其它。粒子也可以衍生自化合物，诸如气体，例如氢气、水蒸气、甲烷和氢化合物，以及其他轻原子质量粒子。可替换地，粒子可以是上述粒子和或离子和或分子物质和或原子物质的任何组合。粒子通常具有足够的动能以穿透表面至表面下方的选定深度。
例如，使用氢作为植入物质进入GaN表面作为示例，使用特定的一组条件进行植入工艺。氢的植入剂量范围为约5X 1016至约5X 1017原子/cm2，并且优选植入的氢的剂量小于约2X 1017原子/cm2，并且可以小于约5X 1016原子/cm2。对于形成可用于光电应用的厚膜，植入能量在约0.5MeV以上至约2MeV的范围内。在某些粘合基底的实施方式中，植入能量可以低于500keV，例如为5-180keV。植入温度范围从约-50到约+500摄氏度，可以在约100-500摄氏度之间，并且优选小于约700摄氏度以防止氢离子扩散出植入的GaN材料的可能性。当然，所用离子的类型和工艺条件取决于应用。
对于更高的植入能量，特别有用的是具有基本上纯的质子植入(例如，带正电或带负电)以提供在可重复使用的基底内的最大裂开平面范围。使用GaN作为示例，植入的能量范围可以非常大并且跨越几keV到很多MeV，几keV用于HB-LED或GaN电力电子应用的模板形成，其中需要后续的外延生长来制造GaN器件结构，很多MeV产生测量厚度为几十微米的基底，用作无裂缝(无切口，kerfless)独立式晶片起始材料。作为植入能量的函数的植入深度的一般范围可以使用例如SRIM 2013(物质停止范围(Stopping Range In Matter))或蒙特卡罗模拟程序(Monte Carlo simulation program)(http://www.srim.org/)来计算。在具体的实施方式中，使用约5keV至约180keV的质子植入能量范围，GaN膜厚度范围为约0.05微米至约1微米。在其他实施方式中，GaN膜可以是独立式GaN层，其厚度为约10微米至约70微米。当然，可以有其他变化、修改和替代方案。
在此上下文中术语“分离的”或“转移的GaN厚度”意味着由植入的离子范围形成的GaN膜厚度可以释放到独立式状态或释放到永久基底或临时基底以最终用作独立式基底，或最终安装在永久性基底上。在一些实施方式中，GaN材料足够厚并且没有用作支撑构件的处理或转移基底。当然，处理和加工膜的具体过程将取决于具体的工艺和应用。
实施方式可以可选地对半导体基底或块状材料执行热处理工艺，以进一步在裂开区域内形成多个吸除位置。也就是说，热处理工艺对裂开区域退火和/或淬火以将多个第一粒子固定在适当位置。热处理提供固定的缺陷网络，其可以作为在后续的植入或粒子积聚/扩散过程中用于吸除和积聚粒子的有效位置。
不受特定理论或机理的束缚，在具体的实施方式中，认为升高的温度沉淀了永久缺陷网络，并且还可以捕获来自第一多个粒子的相当一部分氢。基本上永久的缺陷层提供了用于从后续的植入和/或扩散工艺中有效收集和捕获粒子的位置，这将在整个本说明书以及更特别地在下文中更详细地描述。
根据一个实施方式，可选的热处理可以使用传导、对流、辐射或这些技术的任何组合进行。粒子束还可以提供部分热能并与外部温度源组合以实现所期望的植入温度。在某些实施方式中，单独的粒子束可以提供植入所期望的全部热能。当然，可以有其他变化、修改和替代方案。
具体实施方式可以包括使半导体基底或块状材料的表面区域经受第二多个高能粒子，其可以使用线性加速器或其他加速离子植入器诸如PIII系统产生。该方法可以包括第二多个高能粒子，其设置在半导体基底或块状材料中。将第二粒子引入裂开区域中，这将裂开区域的应力水平从第一应力水平增加到来自第二多个高速粒子的第二应力水平。在具体的实施方式中，第二应力水平适合于后续的裂开工艺。在具体的实施方式中，半导体基底或块状材料保持在第二温度，该第二温度高于第一温度。
在第二植入步骤中使用氢作为植入到块状单晶GaN材料中的物质作为示例，使用特定的一组条件进行植入工艺。植入剂量范围为约5X 1016至约5X 1017原子/cm2，并且优选剂量小于约1X 1017原子/cm2。对于较厚的膜的形成，植入能量范围为约5keV以上至约0.5MeV以上。植入剂量率可以提供在约500微安至约100毫安，并且总剂量率可以通过在扩展的束区域范围内对植入率进行积分来计算。植入温度范围为约-50摄氏度至约700摄氏度，优选小于约500摄氏度。在具体的实施方式中，选择温度和剂量以允许分子氢的有效捕获，但仍可能存在一些单原子氢的扩散。当然，所用离子的类型和工艺条件取决于应用。
对于更高的植入能量，可以有用的是具有基本上纯的质子植入(例如，带正电或带负电)以提供在可重复使用的基底内的最大裂开平面范围。使用GaN作为示例，植入的能量范围可以很大并且跨越几keV到很多MeV，几keV用于HB-LED或GaN电力电子应用的模板形成，其中需要后续的外延生长来制造GaN器件结构，很多MeV产生测量厚度为几十微米的基底，用作无裂缝独立式晶片起始材料。作为植入能量的函数的植入深度的一般范围可以使用例如SRIM 2013(物质停止范围)或蒙特卡罗模拟程序(http://www.srim.org/)来计算。在具体的实施方式中，使用约5keV至约180keV的质子植入能量范围，GaN膜厚度范围为约0.05微米至约1微米。在一些实施方式中，GaN膜可以是独立式GaN层，其厚度为约10微米至约70微米。当然，可以有其他变化、修改和替代方案。
有效地，植入的粒子沿着与选定深度处的基底或块状材料的顶表面平行的平面增加应力或减小断裂能。能量部分取决于植入物质和条件。这些粒子降低了选定深度处的基底或块状材料的断裂能级。这允许沿选定深度处的植入平面进行受控裂开。植入可以在这样的条件下发生，使得在所有内部位置处的基底或块状材料的能量状态不足以引发基底或块状材料中的不可逆断裂(即，分离或裂开)。然而，应该注意，植入通常会在基底或块状材料中引起一定量的缺陷(例如，微缺陷)，其通常可以通过后续的热处理例如热退火或快速热退火至少部分地修复。
具有适当束强度的选择质量的高能植入方法可用于制造较厚的裂开的块状材料。为了具有成本效益，植入束流(植入束电流)应该是大约几十毫安的H+或H-离子束流。如果系统可以植入这样足够高的能量，则还可以有利地利用H2 +离子用于实现更高的剂量率。最近可通过使用DC静电粒子加速器，诸如可从Ion Beam Applications SA，比利时)获得的DYNAMITRON质子加速器，获得可用于本发明实施方式的离子植入装置。可以使用的其他形式的DC静电加速器包括Van de Graaff或Tandem Van de Graaff加速器类型。
适用于根据本发明实施方式的还有的其他形式的粒子加速器可包括射频(RF)粒子加速器，诸如回旋加速器或RF线性加速器(RF Linac)。可能的粒子加速器类型的实例包括射频四极杆线性加速器(RFQ-Linac)或漂移管Linac(Drift-Tube Linac)(DTL)或RF(无线电)-聚焦交叉(RF(Radio)-Focused Interdigitated)(RFI)技术。这些可从诸如加利福尼亚州普莱森顿的Accsys Technology Inc.，阿尔伯克基的Linac Systems，LLC，NM 87109等的公司获得。
在具体的实施方式中，这些方法使用提取的质子束的RF加速来将质子束的总能量从大约20-100keV的范围增加到0.5到7MeV或更大。输出束的直径通常为大约几毫米，并且为了在这种应用中使用，需要在一侧使用几百毫米到一米以上的量级的束扩展以便防止在目标表面上的功率通量撞击变得太大并且可能过热或损坏目标表面。利用这些技术可获得的质子流可高达100mA或更高。作为具体示例，假设100kW的束功率，3.25MeV RFQ/RFI-Linac将产生约31mA的质子束流。使用大约1×1017H/cm2的剂量和大约500mm×500mm的扩展束，在目标植入剂量下每小时处理的GaN面积为约0.7平方米，而功率通量保持至约13瓦特/平方厘米。这种参数组合使得该方法对于成本有效的HB-LED基底材料生产特别实用。当然，可以有其他变化、替代和修改。
可选地，具体实施方式可包括在植入工艺之后的热处理工艺。根据具体的实施方式，本方法对GaN材料使用从约150到约800摄氏度范围内的热过程。在一个实施方式中，可以使用传导、对流、辐射或这些技术的任何组合来进行热处理。高能粒子束还可以提供部分热能并与外部温度源组合以实现所期望的植入温度。在某些实施方式中，单独的高能粒子束可以提供植入所期望的全部热能。在优选的实施方式中，进行处理工艺以对裂开区域进行调节(season)以用于后续的裂开过程。当然，可以有其他变化、修改和替代方案。
具体实施方式可包括裂开引发步骤，其中将一些能量施加到裂开部分以开始裂开。如在下面详细描述的，该裂开引发可涉及应用具有不同特性的不同类型的能量。
具体实施方式包括使用裂开工艺释放该厚度的可分离材料(其可以是或可以不是独立式)的步骤。在具体的实施方式中，可以使用受控裂开工艺进行释放步骤。受控裂开工艺在供体块状GaN材料的裂开区域的一部分内提供选定的能量。仅作为示例，在题为Controlled Cleaving Process的美国专利号6,013,563中描述了受控裂开工艺，该专利共同转让给加利福尼亚州圣何塞的Silicon Genesis Corporation，并且出于所有目的由此将其通过引证并入本文。如所示的，根据本发明实施方式的方法从基底或块状材料中释放该厚度的材料(其可以是独立式的)以完全去除该厚度的材料。当然，可以有其他变化、替代和修改。
一种方法可以使用一个或多个图案化区域以促进裂开动作的引发。在具体的实施方式中，本方法提供具有表面区域和厚度的半导体基底(半导体基板)。该方法包括使半导体基底的表面区域经受使用粒子加速器产生的第一多个高能粒子，以在裂开区域内形成多个吸除位置的图案化区域。在优选的实施方式中，裂开区域设置在表面区域下方，以限定待分离的材料的厚度。半导体基底保持在第一温度。该方法还包括使半导体基底经受处理工艺，例如热处理。该方法包括使半导体基底的表面区域经受第二多个高能粒子，所述第二多个高能粒子被提供以将裂开区域的应力水平从第一应力水平增加到第二应力水平。该方法包括使用裂开工艺在图案化区域的选定区域处引发裂开动作以分离一部分该厚度的可分离材料，并使用裂开工艺释放该厚度可分离材料。
在一个实施方式中，图案化的植入物顺序使表面经受剂量变化，其中通常使用较高剂量和/或热平衡顺序来发展引发区域。使用额外的剂量区域来引导传播的裂开前沿(cleave front)可以发生裂开动作的传播以完成裂开动作。可替换地，可以通过遵循使用应力控制引导的深度来实现裂开传播。可以通过遵循自然晶体裂开面来实现裂开的传播。这些技术中的一种或多种可以彼此结合应用。取决于所使用的特定裂开技术，一些或大部分区域可以以较小剂量植入或根本不植入。这种较低剂量的区域可以通过减少将每个膜从基底上分离所需的总剂量来帮助提高植入系统的总体生产率。
在具体的实施方式中，方法可以进行其他工艺。例如，该方法可以将该厚度的分离材料放置在支撑构件上，该支撑构件后续被处理。另外或可选地，根据本发明的实施方式的方法在使表面区域经受有第一多个高能粒子之前，或者在一个或多个植入步骤和裂开步骤之间，在半导体基底或块状材料上进行一个或多个工艺。取决于具体的实施方式，该工艺可以用于形成照明装置、或在电池工艺中使用的层、集成电路、光学装置、这些的任何组合等。当然，可以有其他变化、修改和替代方案。
如上所述，提供了使用受控裂开动作从基底去除薄膜材料的改进技术。该技术允许通过使用受控能量(例如，空间布局(空间分布))和所选定条件来使用单个或多个裂开区域在基底上引发裂开工艺以允许一个或多个裂开前沿的引发和允许其通过基底传播，以从基底上除去薄膜材料。
在具体的实施方式中，提供了一种方法用于使用受控裂开方法从供体形成材料膜。该方法包括将高能粒子(例如，具有足够动能的带电或中性分子、原子或电子)通过供体表面引入表面下方的选定深度的步骤，其中粒子处于相对高的浓度以在所选深度上方限定供体材料(例如，可分离材料的薄膜)的厚度。为了裂开供体材料，该方法向供体的选定区域提供能量以在供体中引发受控的裂开动作，于是使用传播的一个或多个裂开前沿进行裂开动作以使供体材料从供体的剩余部分释放。
可以通过使材料经受有足够的能量以使材料在一个区域中断裂，引起裂开前沿而不会发生不受控制的破碎或开裂来引发裂开。裂开前沿形成能(E)通常必须低于每个区域的块状材料断裂能(Etna)，以避免破碎或开裂材料。金刚石切割中的定向能量脉冲矢量(directional energy impulse vector)或玻璃切割中的划线(scribe line)是例如其中裂开能量减小以允许裂开前沿的受控产生和传播的方式。裂开前沿本身是较高的应力区域并且一旦产生，其传播需要较低的能量以进一步从该初始断裂区域裂开材料。传播裂开前沿所需的能量称为裂开前沿传播能量(4)。这种关系可以表示为：
Ec＝Ep+[裂开前沿应力能量]
通过沿着一个或多个超过所有其他方向的优先方向减少Ep并且将可用能量限制到低于其他不期望方向的Ep来实现受控裂开工艺。在任何裂开工艺中，当裂开工艺仅通过一个扩展裂开前沿发生时，产生更好的裂开表面光洁度(cleave surface finish)，尽管多个裂开前沿确实起作用。
使用本发明相对于现有技术实现了许多益处。具体地，本发明使用受控能量和选定条件以优先从供体裂开薄膜材料，所述供体包括多材料夹层膜。该裂开工艺选择性地从基底上去除薄膜材料，同时防止损坏膜或基底的剩余部分的可能性。因此，剩余的基底部分可以重复再用于其他应用。
另外，本发明在薄膜的受控裂开工艺过程中使用相对低的温度以减少根据其他实施方式的分离膜、供体或多材料膜的温度偏移。该较低温度方法提供了更多的材料和工艺宽容度(process latitude)，诸如例如，裂开和粘合具有显著不同的热膨胀系数的材料。在其他实施方式中，本发明将基底中的能量或应力限制为低于裂开开始能量的值，这通常消除了产生随机裂开开始位置或前沿的可能性。这减少了在现有技术中经常引起的裂开损坏(例如，凹坑(pit)、晶体缺陷、破裂、裂缝、台阶、空隙、过度粗糙)。此外，与现有技术相比，实施方式可以减少由高于必要的应力或压力效应引起的损坏和由高能粒子引起的成核位置。
可以使用各种技术来将高能粒子植入GaN材料中。这些技术包括使用例如由诸如Applied Materials、Eaton Corporation、Varian等的公司制造的束线离子植入设备进行离子植入。可替换地，使用等离子体浸入离子植入(“PIII”)技术进行植入。等离子体浸入离子植入技术的实例描述于Paul K.Chu,Chung Chan和Nathan W.Cheung的"RecentApplications of Plasma Immersion Ion Implantation,"SEMICONDUCTORINTERNATIONAL,pp.165-172,June 1996,以及P.K.Chu,S.Qin,C.Chan,N.W.Cheung和L.A.Larson的"Plasma Immersion Ion Implantation--A Fledgling Technique forSemiconductor Processing,"MATERIALS SCIENCE AND ENGINEERING REPORTS:A REVIEWJOURNAL,pp.207-280,Vol.R17,Nos.6-7,(Nov.30,1996)中，出于所有目的，由此将其两者通过引证并入本文。当然，使用的技术取决于应用。
一个PIII系统的基本配置可以利用支撑待植入的目标的目标支架(目标支持体，target holder)。目标支架可包括具有静电或机械夹持的高电压分离冷却卡盘(high-voltage isolated cooled chuck)，以允许目标材料与目标支架热接触。这可以通过传导冷却(例如通过允许目标的背面有效接触的弹性体或其它柔性层(compliant layer))或通过对流冷却(例如通过在目标的背面和目标支架之间产生气体压力)来实现。有时，可以采用传导和对流冷却的组合。在该等离子体浸泡时间期间，目标直接浸入等离子体中。
目标支架和目标可以短暂地脉冲到大的负电压(-V)。在此期间，在目标支架组件周围形成无带电粒子的护套(鞘，sheath)。电压遍及护套的厚度下降。
通过扩散穿过等离子体/护套界面的正电荷进行植入，以加速并以等于V的能量撞击目标支架组件的表面。例如，-40kV的脉冲可以将氢等离子体内的H+质子加速到40keV的能量。该植入工艺以由诸如等离子体密度和离子物质的参数确定的速率继续。为了避免电弧放电，可以施加高电压一段短暂的时间并以选定的重复率重复。典型的PIII操作参数可以是20-1000Hz重复频率(Fr)、以及几微秒到超过100微秒的脉冲宽度(Tp)。如果已知峰值离子电流(Iion)和有效目标支架面积(A)，则剂量率可以计算为：
剂量率(离子/cm2)＝Iion x Fr x Tp/qA，其中q是电荷。
当带电粒子撞击目标支架组件时，二次电子从表面射出以反向加速。电子产率(每个植入的正电荷粒子发出的电子数)被称为(γ)。
典型的伽马因子是2-5。因此，净脉冲电流由二次电子电流支配。由于这些电子撞击等离子体室壁并减速，因此在植入能量(V)超过30-40kV时产生x-射线。在实例中，总电流和植入功率可以是：
植入电流＝Iion x(1+γ)x Fr x Tp
植入功率＝Iion x(1+γ)x Fr x Tp x V
根据应用，较小质量的粒子可降低对材料区域损坏的可能性。也就是说，较小质量的粒子容易穿过基底材料到达选定的深度而基本上不损坏粒子穿过的材料区域。例如，较小质量的粒子(或高能粒子)几乎可以是任何带电的(例如，正或负)和/或中性原子或分子、或电子等。在具体的实施方式中，粒子可以是中性和/或带电粒子，包括离子，诸如氢及其同位素的离子，稀有气体离子，诸如氦及其同位素，和氖。粒子也可以衍生自诸如气体的化合物，例如氢气，水蒸气，甲烷和氢化合物，以及其他轻原子质量粒子。可替换地，粒子可以是上述粒子和/或离子和/或分子物质和/或原子物质的任何组合。粒子通常具有足够的动能以穿透表面至表面下方的选定深度。
例如，使用氢作为植入物质进入GaN表面作为示例，可以使用特定的一组条件进行植入工艺。氢的植入剂量范围为约5X 1016至约5X 1017原子/cm2，并且植入的氢的剂量可小于约2X 1017原子/cm2，并且可以小于约5X 1016原子/cm2。对于形成可用于光电应用的厚膜，植入能量可在约0.5MeV以上至约2MeV的范围内。在某些粘合基底的实施方式中，植入能量可以低于500keV，例如为5-180keV。植入温度范围从约-50到约+500摄氏度，可以在约100-500摄氏度之间，并且可以小于约700摄氏度以防止氢离子扩散出植入的GaN材料的可能性。当然，所用离子的类型和工艺条件取决于应用。
有效地，植入的粒子沿着与选定深度处的基底的顶表面平行的平面增加应力或减小断裂能。能量部分取决于植入物质和条件。这些粒子降低了选定深度处的基底的断裂能级。这允许沿选定深度的植入平面进行受控裂开。植入可以在这样的条件下发生，使得在所有内部位置处的基底的能量状态不足以引发基底材料中的不可逆断裂(即，分离或裂开)。然而，应该注意，植入通常会在基底中引起一定量的缺陷(例如，微缺陷)，其通常可以通过后续的热处理例如热退火或快速热退火至少部分地修复。
受控的裂开工艺可以利用脉冲能量。脉冲1具有超过平均裂开能量(E)的能级，该平均裂开能量是引发裂开动作所必需的能量。脉冲2和3使用沿裂开前沿的较低能级来制造，以保持或维持裂开动作。在具体的实施方式中，脉冲是激光脉冲，其中入射光束(撞击光束，impinging beam)通过脉冲加热基底的选定区域并且热脉冲梯度引起补充应力，这些应力一起超过裂开形成或传播能量，这产生单个裂开前沿。在优选的实施方式中，入射光束同时加热并产生热脉冲梯度，这超过了裂开能量形成或传播能量。更优选地，入射光束同时冷却并产生热脉冲梯度，这超过了裂开能量形成或传播能量。
可选地，根据本发明，基底的内置能量状态(built-in energy state)或应力可以朝向引发裂开动作所必需的能级全部增加，但是不足以在将多个连续脉冲引导到基底之前引发裂开动作。基底的整体能量状态可以单独或组合地使用各种源，诸如化学、机械、热(冷源或热源(sink or source))、或电而升高或降低。化学源可包括各种物质，诸如粒子、流体、气体或液体。这些源还可以包括化学反应以增加材料区域中的应力。化学源以涌流(flood)、时间变化、空间变化或连续方式引入。在其他实施方式中，机械源源自旋转、平移、压缩、扩展或超声能量。机械源能够以涌流、时间变化、空间变化或连续方式引入。在进一步的实施方式中，电源选自施加的电压或施加的电-磁场，其作为涌流、时间变化、空间变化或连续方式引入。在还有的进一步的实施方式中，热源或冷源选自辐射、对流或传导。该热源可以尤其选自光子束、流体射流、液体射流、气体射流、电/磁场、电子束、热电加热和炉子。该冷源(thermal sink)可选自流体射流、液体射流、气体射流、低温流体、过冷液体、热电冷却装置、电/磁场等。类似于先前的实施方式，热源以涌流、时间变化、空间变化或连续方式施加。更进一步地，取决于应用，任何上述实施方式可以组合或甚至分离。当然，使用的源的类型也取决于应用。如指出的，全部源增加了材料区域中的能量或应力水平，而在提供能量以引发受控裂开动作之前不在材料区域中引发裂开动作。
在具体的实施方式中，能量源将基底裂开面的能级提升到高于其裂开前沿传播能量，但不足以引起裂开前沿的自引发。具体地，可以将热或热量不足(例如，冷却源)形式的热能源或冷源全部地施加到基底，以增加基底的能量状态或应力水平，而不会引发裂开前沿。可替换地，能量源可以是电、化学或机械的。定向能量源向基底材料的选定区域提供能量施加，以引发裂开前沿，该裂开前沿通过基底的植入区域自我传播，直到移除薄膜材料。可以使用各种技术来引发裂开动作。通过下面的附图描述这些技术。
在一个实施方式中，使用高于裂开前沿传播能量状态，但是低于引发裂开前沿所必需的能量状态的全部能量源来提升基底的能级或状态。为了引发裂开前沿，诸如激光器的能量源在基底边缘处以脉冲形式引导光束以引发裂开动作。可替换地，能量源可以是冷却流体(例如，液体，气体)，其在基底的边缘处以脉冲的形式引导冷却介质以引发裂开动作。全部能量源维持裂开动作，其通常需要比引发能量更低的能级。
可替换的方面利用能量源以使用光束或热源将基底的整体能级提高到高于裂开前沿传播能量状态，但低于引发裂开前沿所必需的能量状态的水平。基底经历在顶表面上顺时针旋转的旋转力和在底表面上逆时针旋转的旋转力，其在植入区域处产生应力以引发裂开前沿。可替换地，顶表面经受逆时针旋转力，并且底表面经历顺时针旋转力。当然，在该实施方式中，力的方向通常无关紧要。
去除的材料区域提供薄膜GaN材料用于处理。GaN材料具有有限的表面粗糙度和用于外延生长基底所期望的平面特性。在某些实施方式中，分离膜的表面粗糙度具有小于约60nm，或小于约40nm，或小于约20nm的特征。因此，本发明的实施方式可以提供薄的GaN膜，其可以比现有技术的更平滑和更均匀。
在具体的实施方式中，能量源可以是根据本发明实施方式加压(例如，压缩)的流体射流。在一个实施方式中，能量源可以是压缩源，诸如例如静态的压缩流体。可选地，可以将来自销或刀片的机械力施加到植入区域的边缘以引发裂开工艺，这通常降低了室与环境之间所需的最大压差。
可以在低于现有技术所使用的温度下进行实施方式。具体地，实施方式不需要像现有技术一样增加整个基底温度以引发和维持裂开动作。在对于GaN晶片和氢植入物的一些实施方式中，在裂开工艺过程中基底温度不超过约500℃。可替换地，在裂开工艺过程中基底温度不超过约400℃。可替换地，通过冷源(thermal sink)例如冷却流体、低温流体将基底温度保持在基本上低于植入温度。因此，本发明的实施方式可以减少来自随机裂开前沿的过度能量释放的不必要损坏的可能性，这通常改善了一个或多个分离膜和/或一个或多个基底的表面质量。因此，本发明的实施方式可以以更高的总产率和质量在基底上提供所得膜。
在受控裂开工艺之前，可以将基底设置在诸如加强件(stiffener)等的工件上。将工件结合(连接)到基底的顶表面或植入表面，以在受控裂开工艺过程中为薄膜材料提供结构支撑。可以使用各种粘合或结合技术，例如静电、粘合剂、原子间、热压缩，将工件结合到基底。本文描述了这些粘合技术中的一些。工件可以由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅)，导电材料(硅、碳化硅、多晶硅、III/V族材料、金属)和塑料(例如，聚酰亚胺基材料)制成。当然，所用工件的类型取决于应用。
可替换地，在受控裂开工艺之前，可以将具有待分离的膜的基底临时设置在转移基底诸如加强件等上。转移基底结合到具有膜的基底的顶表面或植入表面，以在受控裂开工艺过程中为薄膜材料提供结构支撑。可以使用各种粘合或结合技术，例如静电、粘合剂、原子间，将转移基底临时结合到具有膜的基底上。本文描述了这些粘合技术中的一些。
转移基底可以由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅)，导电材料(硅、碳化硅、多晶硅，III/V族材料、金属)和塑料(例如，聚酰亚胺基材料)制成。当然，所用转移基底的类型取决于应用。另外，转移基底可用于在受控裂开工艺之后从裂开的基底移除薄膜材料。
根据具体实施方式的用于制造GaN HB-LED生长基底的GaN HB-LED生长基底工艺可简要概述如下：
(1)提供供体GaN块状材料(其可以是多堆叠晶片，包括粘合到金属或金属-合金基底上的GaN层，并且可选地涂覆有附加材料层)；
(2)将粒子引入供体GaN块状材料中至选定的深度以限定GaN膜的厚度；
(3)提供目标基底材料(其可以涂覆有一层或多层薄膜材料)；
(4)通过将植入面结合到目标基底材料，将供体GaN块状材料粘合到目标基底材料；
(5)在不引发裂开动作的情况下增加在选定深度处的植入区域的全部应力(或能量)(可选)；
(6)向粘合基底的选定区域提供应力(或能量)，以在选定深度处引发受控的裂开动作；
(7)向粘合基底提供额外的能量以维持受控的裂开动作以从供体GaN块状材料中释放该厚度的GaN膜(可选)；
(8)供体GaN块状材料与目标基底的完全粘合；和
(9)抛光该厚度的GaN膜的表面。
上述步骤顺序提供了根据本发明的使用施加到多层基底结构的一个或多个选定区域的能量来引发受控裂开动作以形成一个或多个裂开前沿的步骤。该引发步骤通过限制施加到基底的能量的量以受控的方式开始裂开工艺。通过向块状材料的选定区域提供额外的能量以维持裂开动作，或者使用来自引发步骤的能量以提供裂开动作的进一步传播，可以发生裂开动作的进一步传播。这种步骤顺序仅仅是一个实例并且不应该限制本文中限定的权利要求的范围。下面将描述关于上述步骤顺序的进一步细节。
如果期望包含蓝宝石工件或具有高质量GaN生长表面的目标基底的替代GaN HB-LED生长基底，则可以选择使用一个或多个绝缘层的改进的粘合工艺。在具体的实施方式中，GaN表面和蓝宝石目标基底两者可以涂覆有粘合促进层，诸如二氧化硅膜和/或氮化铝膜。对于GaN供体，该氧化物膜可具有有限的厚度以允许所需的植入深度。例如，50nm的膜会使GaN裂开层从250nm降低到200nm。蓝宝石基底上的氧化物膜厚度可以从宽范围的值中选择，这些值提供了良好的粘合率和器件性能。蓝宝石工件的典型氧化膜厚度为75-200nm。可以使用RF或反应溅射工艺或通过等离子体增强CVD(PECVD)工艺来施加一个或多个膜。在一些实施方式中，可以旋涂绝缘膜。
在沉积之后，可以处理低温膜以促进良好的粘合性。典型的处理条件可包括致密化退火和清洁/蚀刻化学浴，其去除粗糙和表面污染物。
致密化退火在惰性环境中在700-1000℃下使用快速热处理进行通常1-10分钟或在炉中进行30-60分钟进行。出于所有目的通过引证并入本文的是Choi等人的以下论文："Densification of Radio Frequency Sputtered Silicon Oxide Films by RapidThermal Annealing",Journal of Applied Physics,Vol.83,No.4(February 1998)。GaN上的氧化物膜还可以用作限制GaN分解的盖层(覆盖层)。
因为致密化退火通常在高温下进行，所以可以在退火之后进行植入步骤，以便保护氢裂开平面不会扩散并使其无效。
蓝宝石基底可以具有不同的种类，以允许替代的蓝宝石基生长模板满足期望的规格。以下是可以在此基底中集成(整合)的一些结构和选项：
1.单面抛光蓝宝石，成本较低；
2.双面抛光蓝宝石，以允许激光剥离后端LED制造，其中LED层从蓝宝石生长基底上移除；
3.蓝宝石基底上的集成图案，以允许进行类似于PSS(图案化蓝宝石基底)的光提取方法。可以需要膜沉积和平坦化步骤以允许粘合。可以选择填充材料的折射率以允许散射效果有效地发生。可以使用氮化铝和二氧化硅。
4.将反射层集成在平面或PSS蓝宝石表面上，该表面将充当镜面层。如果平坦化和粘合允许表面具有暴露的金属，则也可以实现导电性。
选定的高能粒子通过供体GaN材料的顶表面植入至选定的深度，该深度限定了材料区域，称为薄膜材料的厚度。如所示的，粒子在选定深度(z0)处具有期望的浓度。可以使用各种技术将高能粒子植入到供体GaN材料中。这些技术包括使用例如由诸如AppliedMaterials、Eaton Corporation、Varian等公司制造的束线离子植入设备的离子植入。可替换地，使用等离子体浸入离子植入(“PIII”)技术进行植入。当然，使用的技术取决于应用。
取决于应用，通常选择较小质量的粒子以减少对材料区域损坏的可能性。也就是说，较小质量的粒子容易穿过基底材料到达选定的深度而基本上不损坏粒子穿过的材料区域。例如，较小质量的粒子(或高能粒子)几乎可以是任何带电的(例如，正或负)和/或中性原子或分子、或电子等。在具体的实施方式中，粒子可以是中性和/或带电粒子，包括氢及其同位素的离子，稀有气体离子诸如氦及其同位素和氖。粒子也可以衍生自化合物，诸如气体，例如氢气、水蒸气、甲烷和其他氢化合物，以及其他轻原子质量粒子。可替换地，粒子可以是上述粒子和/或离子和/或分子物质和/或原子物质的任何组合。
根据某些实施方式的工艺使用将植入的供体GaN材料结合到工件或目标基底的步骤。工件也可以是各种其他类型的基底，诸如由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅、氮化铝)，导电材料(硅、多晶硅、III/V族材料、金属)和塑料(例如，聚酰亚胺基材料)制成的基底。然而，在本示例中，工件是CTE匹配的金属晶片。
在具体的实施方式中，使用低温热步骤将GaN和目标基底结合或熔合在一起。低温热工艺通常确保植入的粒子不会在材料区域上施加过大的应力，过大的应力会产生不受控制的裂开动作。在一个方面，低温粘合工艺通过自粘合工艺发生。具体地，剥离一个晶片以从中去除氧化(或者一个晶片不被氧化)。清洁溶液处理晶片表面以在晶片表面上形成O--H键。用于清洁晶片的溶液的实例是H2O2--H2SO4的混合物。干燥器干燥晶片表面以从晶片表面除去任何残留的液体或粒子。通过将清洁的晶片的面放置在氧化晶片的面上来进行自粘合。
可替换地，通过激活一个待通过等离子体清洁粘合的晶片表面来进行自粘合工艺。具体地，等离子体清洁使用源自诸如氩、氨、氖、水蒸气、氮和氧的气体的等离子体来激活晶片表面。将激活的晶片表面放置在另一个晶片的表面上，该另一个晶片上具有氧化涂层。晶片是具有暴露的晶片面的夹层结构。将选定量的压力施加在晶片的每个暴露面上，以将一个晶片自粘合到另一个晶片。
可替换地，设置在晶片表面上的粘合剂用于将一个晶片粘合到另一个晶片上。粘合剂包括环氧树脂、聚酰亚胺类材料等。旋涂玻璃层可用于将一个晶片表面粘合到另一个晶片的面上。这些旋涂玻璃(“SOG”)材料尤其包括硅氧烷或硅酸盐，其通常与醇基溶剂等混合。SOG可以是理想的材料，因为在将SOG施加到晶片表面之后经常需要较低的温度(例如150至250℃)以固化SOG。
可替换地，可以使用各种其他低温技术来将供体GaN材料结合到目标基底。例如，可以使用静电粘合技术将两者结合在一起。具体地，一个或两个晶片表面是带电的以吸引到另一个晶片表面。另外，可以使用各种公知的技术诸如热压粘合将供体GaN材料熔合到目标基底。当然，使用的技术取决于应用。
在将晶片粘合到夹层结构中之后，该方法包括受控的裂开动作以除去基底材料以提供上覆目标基底上的一个或多个界面层的薄膜基底材料。通过选择性能量设置或将能量源定位或靶向到供体和/或目标晶片上来进行受控裂开。例如，一个或多个能量脉冲可用于引发裂开动作。使用能量源提供脉冲(或多个脉冲)，所述能量源尤其是包括机械源、化学源、冷源(thermal sink)或热源、以及电源。
通过先前提到的技术和其他技术中的任一种引发受控裂开动作。例如，用于引发受控裂开动作的工艺使用向基底的选定区域提供能量以在基底中的选定深度(z0)处引发受控裂开动作的步骤，于是使用传播的裂开前沿进行裂开动作以释放要从基底移除的一部分基底材料。在具体的实施方式中，如前所述，该方法使用单个脉冲来开始裂开动作。可替换地，该方法对基底的选定区域使用初始脉冲，然后是另一脉冲或连续脉冲。可替换地，该方法提供引发裂开动作的脉冲，该裂开动作由沿着基底的扫描能量维持。可替换地，可以遍及基底的选定区域扫描能量以引发和/或维持受控的裂开动作。
可选地，根据本发明，基底材料的能量或应力朝向引发裂开动作所必需的能级增加，但是不足以在将脉冲或多个连续脉冲引导到基底之前引发裂开动作。基底的整体能量状态可以单独或组合地使用各种源，诸如化学、机械、热(冷源或热源)、或电而升高或降低。化学源可包括粒子、流体、气体或液体。这些源还可以包括化学反应以增加材料区域中的应力。化学源以涌流、时间变化、空间变化或连续方式引入。在其他实施方式中，机械源源自旋转、平移、压缩、扩展或超声能量。机械源能够以涌流、时间变化、空间变化或连续方式引入。在进一步的实施方式中，电源选自施加的电压或施加的电-磁场，其以涌流、时间变化、空间变化或连续的形式引入。在还有的进一步的实施方式中，热源或冷源选自辐射、对流或传导。该热源可以尤其是选自光子束、流体射流、液体射流、气体射流、电/磁场、电子束、热电加热和炉子。该冷源可选自流体射流、液体射流、气体射流、低温流体、过冷液体、热电冷却装置、电/磁场等。类似于先前的实施方式，热源以涌流、时间变化、空间变化或连续方式施加。更进一步地，取决于应用，任何上述实施方式可以组合或甚至分离。当然，使用的源的类型取决于应用。如指出的，全部源增加了材料区域中能量或应力水平，而在提供能量以引发受控裂开动作之前不在材料区域中引发裂开动作。
在一个实施方式中，该方法保持低于将粒子引入基底的温度的温度。在一些实施方式中，在引入能量以引发裂开动作的传播步骤过程中，基底温度保持在-200和450℃之间。基底温度也可以保持在低于400℃的温度。在某些实施方式中，该方法使用全部热源和机械源来引发和维持裂开动作。
根据一些实施方式，在目标基底和薄膜材料区域之间发生最终粘合步骤。在一个实施方式中，一个金属晶片具有金属和导电材料的上覆层，包括铜的粘合层，其在裂开薄膜材料之前被沉积从而上覆该面。铜层也可以使用各种其他技术，例如溅射形成。使用热压粘合将晶片表面之间的铜层熔合在一起。铜-铜粘合的典型热压方法是(i)温度在100-400C之间，(ii)压力在0.5-1MPa之间，和(iii)处理时间从几分钟到几小时，这取决于确切的条件。
在某些条件下，将供体和目标基底之间的铜厚度比从50/50变为其中供体铜厚度最小化的铜厚度比可以是有利的，以便使粘合层尽可能靠近裂开面移动来促进裂开引发。例如，可以将lμm/lμm铜热压粘合层重新设计变为0.25μm/2μm(供体Cu厚度/目标基底Cu厚度)，以使粘合界面从供体材料表面移动至约0.25μm。使用Ansys模拟，在裂开传播期间，初始力矩-能量耦合(initiation moment-energy coupling)从参考配置的25％提高到31％(粘合界面与裂开界面重合)。
根据某些实施方式，降低引发能量的另一种方法包括在粘合之前去除或“开挖(挖沟，trenching)”与引发区域重合的供体块状材料的有限边缘区域。这可以将裂开面处的边缘引发能量增加2-3X。通过使用Ansys有限分析模拟证实了该结果和改进。
GaN材料膜的分离表面可能是粗糙的并且需要精加工。使用研磨和/或抛光技术的组合进行精加工。在一些实施方式中，分离的表面进行研磨和抛光步骤，例如使用诸如旋转研磨材料的技术，所述研磨材料在分离表面下面以从其中去除任何缺陷或表面粗糙度。诸如由(英国)苏格兰格拉斯哥的称作Logitech Limited的公司制造的“PM5研磨和抛光系统”的机器可以提供这种技术。
可替换地，化学机械抛光或平坦化(“CMP”)技术精加工膜的分离表面。在CMP中，将浆料混合物直接滴至抛光表面，抛光表面连接到旋转压板(rotating platen)上。该浆料混合物可以通过斜槽转移到抛光表面，该斜槽与浆料源连接。浆料通常是含有下述的溶液：氧化铝磨料粒子和氧化剂，例如次氯酸钠(NaOCl)或碱性胶体二氧化硅，它们由LogitechLimited以商品名SF1或Chemlox销售。研磨剂通常是氧化铝、三氧化铝、无定形二氧化硅、碳化硅、金刚石粉末以及它们的任何混合物。将该磨料在去离子水和氧化剂等的溶液中混合。溶液可以是酸性的。
该酸溶液通常在抛光工艺过程中与来自晶片的氮化镓材料相互作用。抛光工艺优选使用非常硬的聚氨酯抛光垫。该抛光垫的实例是由Rodel制造并以商品名IC-1000出售的抛光垫。抛光垫以选定的速度旋转。接载具有膜的目标晶片的载具头(carrier head)在目标晶片的背面上施加选定量的压力，使得选定的力施加到膜。抛光工艺除去大约选定量的膜材料，这为后续加工提供了相对光滑的膜表面。取决于是否要抛光N面或Ga面GaN，可以相应地使用具有合适的磨料粒子尺寸的浆料和抛光垫。例如，胶体二氧化硅可用于N面，并且次氯酸钠可用于Ga面。
不同于抛光或/或除了抛光之外，还有许多其他表面制备选项可用于制备GaN层的表面状态，一旦将其从高质量单晶GaN块状基底转移到工件。该表面制备的目的是恢复转移的GaN层的结晶质量，该结晶质量可能由于植入或裂开步骤而折中或受损。
a.在有或没有保护盖(protective cap)诸如二氧化硅或AlN的炉中进行热退火。如果退火温度和环境气体条件，则需要该盖。
b.对于1atm氮气氛中的GaN，GaN的分解温度可低至800-900℃。如果使用盖层，则没有GaN晶体分解的退火温度可以显著更高。
c.等离子体干法蚀刻去除有限厚度的GaN表面，从而去除受损表面区域并提供了高质量的外延生长。
d.湿化学蚀刻去除有限厚度的GaN表面，从而去除受损表面区域并提供了高质量外延生长。
e.在外延GaN生长之前，在MOCVD反应器中退火和蚀刻。这与上述a.中的技术类似，不同之处在于，这可以在MOCVD反应器中原位进行。
如果后续的外延生长步骤产生足够质量的GaN晶体，当然也可以在没有在先的表面制备的情况下使用被裂开的GaN表面。如本文和附图中所提及的，术语“抛光”可以指某种表面处理，其可以包括或可以不包括抛光，这取决于具体实施方式。
尽管以上描述是关于供体GaN块状材料方面，但是也可以使用其他材料。例如，供体可以是几乎任何单晶、多晶或甚至非晶型基底。另外，供体可以由蓝宝石、III/V材料诸如砷化镓或IV族材料诸如硅、碳化硅等制成。根据本发明也可以使用多层基底。多层基底包括GaN层基底、半导体基底上的各种夹层、以及许多其他类型的基底。另外，上述实施方式通常是有关提供能量脉冲以引发受控裂开动作方面。可以通过遍及基底的选定区域扫描的能量替换脉冲来引发受控的裂开动作。还可以遍及基底的选定区域扫描能量以维持或保持受控的裂开动作。本领域普通技术人员将容易地认识到可以根据本发明使用的各种替代、修改和变化。
另一个实施方式可以附着可以用作异质外延生长种子层的单晶膜的膜。可以通过将薄结晶金属膜的框架放置在目标基底上并在周边切割膜来进行附着。然后可以通过热处理等使膜永久化。用于GaN异质外延生长的金属单晶膜的实例是使用诸如AlN和HfN的缓冲层的Cu(111)和(110)，Mo(111)和(110)。还研究了诸如Ag的其他金属作为GaN生长的种子层。由于这些金属具有延展性，在某些情况下，可以通过在安装到目标基底上之前拉伸膜来解决负晶格失配(金属晶格间距<GaN晶格间距)。
总之，至少注意落入具体实施方式范围内的以下变化。某些实施方式可以利用各种下面的基底和反射器/阻挡层/包封层，包括用于增强裂开的背衬技术。根据一些实施方式，供体可以包括GaN、Si、SiC或其他半导体材料。在裂开之后，可以抛光/制备材料以进一步生长。
1A.一种方法，包括：
提供包括GaN且具有由植入的粒子形成的裂开区域的供体，
其中GaN种子层位于裂开区域之上；
将供体粘合到基底(基板，substrate)；
沿着裂开区域分离供体以产生具有GaN种子层的基底；
利用外延生长技术在GaN种子层上形成附加的GaN。
2A.根据条款1A中所述的方法，其中外延生长技术包括液相外延(LPE)。
3A.根据条款1A中所述的方法，其中外延生长技术包括气相外延。
4A.根据条款3A中所述的方法，其中气相生长技术包括氢化物气相外延(hydridevapor phase epitaxy)(HVPE)。
5A.根据条款3A中所述的方法，其中气相生长技术包括金属有机化学气相沉积(Metallo-Organic Chemical Vapor Deposition)(MOCVD)。
6A.根据条款1A中所述的方法，其中基底包括AlN。
7A.根据条款1A中所述的方法，其中基底包括莫来石。
8A.根据条款1A中所述的方法，其中基底包括钼。
9A.根据条款1A中所述的方法，其中基底包括钨。
10A.根据条款1A中所述的方法，进一步包括将附加的GaN结合到光电器件中。
11A.根据条款1A中所述的方法，其中种子层具有在约100-5000nm之间的厚度，并且附加的GaN具有在约0.2-10cm之间的厚度。
12A.根据条款1A中所述的方法，其中种子层具有在约0.5-2μm之间的厚度，并且附加的GaN具有在约0.5-2cm之间的厚度。
13A.根据条款1A中所述的方法，其中种子层具有在约0.5-1μm之间的厚度，并且附加的GaN具有在约0.5-1cm之间的厚度。
14A.根据条款1A中所述的方法，其中GaN种子层包括非极性GaN。
15A.根据条款1A中所述的方法，其中GaN种子层包括半极性GaN。
16A.根据条款1A中所述的方法，其中GaN种子层包括极性GaN。
17A.根据条款16A中所述的方法，其中从极性GaN的Ga面生长附加的GaN。
18A.根据条款16A中所述的方法，其中从极性GaN的N面生长附加的GaN。
实施方式涉及制造包括薄的高质量单晶GaN层的晶片，该单晶GaN层用作形成附加的GaN材料的模板。在一个实施方式中，对GaN材料的块状锭进行植入形成次表面裂开区域。可以将植入的块状材料粘合到具有晶格和/或与GaN相容的热膨胀系数(CTE)特性的基底。这种基底材料的实例可包括但不限于AlN和莫来石。可以通过受控裂开工艺将GaN种子层从植入的块状材料转移到基底表面。所得到的基底和GaN种子层的组合可以形成用于后续生长上覆的高质量GaN的模板。利用诸如液相外延(LPE)或气相外延的技术，例如金属有机化学气相沉积(MOCVD)或氢化物气相外延(HVPE)，可以进行高质量GaN的生长。
虽然以上是具体实施方式的全面描述，但是可以使用各种修改、替代构造和等同物。尽管已经使用所选择的步骤顺序描述了上述内容，但是可以使用所描述的步骤的任何要素以及其他的任何组合。另外，取决于实施方式，可以组合和/或省略某些步骤。此外，根据替代实施方式，可以使用氦和氢离子或氘和氢离子的共同植入来替换氢粒子，允许形成具有改变的剂量和/或裂开性质的裂开面。还进一步地，可以通过扩散工艺而不是植入工艺引入粒子。当然，可以有其他变化、修改和替代方案。因此，以上描述和说明不应被视为限制由所附权利要求限定的本发明的范围。

Claims (30)

1.一种方法，包括：
提供具有粘合层的基底；
利用第一裂开工艺将附加材料的层转移到所述粘合层；以及
在所述附加材料的层上形成GaN。
2.根据权利要求1所述的方法，还包括在所述附加材料的层上形成前体层。
3.根据权利要求2所述的方法，还包括在进行外延生长技术之前在所述前体层上沉积GaN种子层。
4.根据权利要求3所述的方法，其中所述沉积包括进行金属有机化学气相沉积(MOCVD)。
5.根据权利要求2所述的方法，其中所述前体层包括AlN。
6.根据权利要求5所述的方法，其中所述AlN包括单晶AlN。
7.根据前述任一项权利要求所述的方法，其中形成所述GaN包括进行外延生长技术。
8.根据权利要求7所述的方法，其中所述外延生长技术包括液相外延(LPE)。
9.根据权利要求7所述的方法，其中所述外延生长技术包括氢化物气相外延(HVPE)。
10.根据前述任一项权利要求所述的方法，其中所述附加材料包括单晶硅。
11.根据权利要求10所述的方法，其中所述单晶硅包括(111)单晶硅。
12.根据前述任一项权利要求所述的方法，其中所述附加材料包括碳化硅。
13.根据权利要求12所述的方法，其中所述碳化硅包括4H单晶碳化硅。
14.根据权利要求12所述的方法，其中所述碳化硅包括6H单晶碳化硅。
15.根据权利要求12所述的方法，其中所述碳化硅包括3C单晶碳化硅。
16.根据权利要求12至15中任一项所述的方法，其中所述第一裂开工艺包括植入后，粘合前退火。
17.根据权利要求12至16中任一项所述的方法，还包括在所述粘合之前对所述附加材料的植入供体进行热处理，以便减少所述第一裂开工艺的热平衡。
18.根据权利要求17所述的方法，其中所述热处理包括退火。
19.根据权利要求17所述的方法，其中所述热处理包括激光曝光。
20.根据权利要求1至11中任一项所述的方法，其中所述附加材料包括蓝宝石。
21.根据权利要求20所述的方法，其中所述蓝宝石包括c-切割取向的材料。
22.根据前述任一项权利要求所述的方法，其中通过所述裂开工艺将所述附加材料与具有2”或更大宽度的块状材料分开。
23.根据前述任一项权利要求所述的方法，其中所述基底包括多晶AlN。
24.根据前述任一项权利要求所述的方法，其中所述基底包括莫来石。
25.根据前述任一项权利要求所述的方法，其中所述基底包括钼。
26.根据前述任一项权利要求所述的方法，其中所述基底包括钨。
27.根据前述任一项权利要求所述的方法，还包括进行第二裂开工艺以转移来自GaN的层用于结合到光电器件中。
28.根据权利要求27所述的方法，其中所述第二裂开工艺包括将粒子植入到GaN材料中。
29.根据权利要求27或28所述的方法，其中所述层是独立式的。
30.根据权利要求27、28或29所述的方法，其中将所述层转移到支撑基底。
CN201780061091.1A 2016-08-02 2017-07-31 使用气相或液相外延用于GaN增厚的种子晶片 Pending CN109790642A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662370169P 2016-08-02 2016-08-02
US62/370,169 2016-08-02
US201662378126P 2016-08-22 2016-08-22
US62/378,126 2016-08-22
US15/662,201 US10186630B2 (en) 2016-08-02 2017-07-27 Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
US15/662,201 2017-07-27
PCT/IB2017/054668 WO2018025166A1 (en) 2016-08-02 2017-07-31 Seed wafer for gan thickening using gas- or liquid-phase epitaxy

Publications (1)

Publication Number Publication Date
CN109790642A true CN109790642A (zh) 2019-05-21

Family

ID=61069988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780061091.1A Pending CN109790642A (zh) 2016-08-02 2017-07-31 使用气相或液相外延用于GaN增厚的种子晶片

Country Status (6)

Country Link
US (2) US10186630B2 (zh)
EP (1) EP3494248A1 (zh)
JP (1) JP2019528225A (zh)
KR (1) KR20190036538A (zh)
CN (1) CN109790642A (zh)
WO (1) WO2018025166A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN111668353A (zh) * 2020-06-19 2020-09-15 錼创显示科技股份有限公司 发光半导体结构及发光半导体基板
CN114864380A (zh) * 2022-04-22 2022-08-05 江苏第三代半导体研究院有限公司 降低裂纹的外延方法及其外延片
WO2022222150A1 (zh) * 2021-04-23 2022-10-27 华为技术有限公司 一种hemt器件及其制作方法、电子设备
US11658268B2 (en) 2020-06-19 2023-05-23 PlayNitride Display Co., Ltd. Light-emitting semiconductor structure and light-emitting semiconductor substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
US10020212B1 (en) 2017-10-09 2018-07-10 Oculus Vr, Llc Micro-LED pick and place using metallic gallium
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
CN108878266B (zh) * 2018-07-03 2020-09-08 北京大学 一种在多晶或非晶衬底上生长单晶氮化镓薄膜的方法
CN111785609B (zh) * 2019-04-04 2023-06-23 世界先进积体电路股份有限公司 半导体结构及其制造方法
EP3754731A1 (en) * 2019-06-21 2020-12-23 Aledia Method for local removal of semiconductor wires
US11011391B2 (en) * 2019-07-03 2021-05-18 Vanguard International Semiconductor Corporation Semiconductor structure and method for fabricating the same
JP2023539399A (ja) * 2020-03-20 2023-09-14 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 半導体デバイスの製造方法
TWI785763B (zh) * 2021-08-27 2022-12-01 合晶科技股份有限公司 複合基板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
CN103074672A (zh) * 2013-01-06 2013-05-01 向勇 一种单晶硅的气相外延生长方法
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1988608A (en) 1934-04-18 1935-01-22 William A Ogg Zinc smelting
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP3749498B2 (ja) * 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
WO2005041283A1 (ja) * 2003-10-27 2005-05-06 Sumitomo Electric Industries, Ltd. 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8124499B2 (en) 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US7910458B2 (en) 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
JP5040977B2 (ja) * 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
US9099526B2 (en) * 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US20110254134A1 (en) * 2010-04-19 2011-10-20 Theeradetch Detchprohm Method of Group III Metal - Nitride Material Growth Using Metal Organic Vapor Phase Epitaxy
FI20115255A0 (fi) 2011-03-14 2011-03-14 Optogan Oy Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9466758B2 (en) * 2012-07-25 2016-10-11 Ananda H. Kumar Composite substrates of silicon and ceramic
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US9574287B2 (en) * 2013-09-26 2017-02-21 Globalfoundries Inc. Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
US9472518B2 (en) 2014-04-04 2016-10-18 Micron Technology, Inc. Semiconductor structures including carrier wafers and methods of using such semiconductor structures
US9716023B2 (en) 2014-07-15 2017-07-25 Micron Technology, Inc. Methods for temporarily bonding a device wafer to a carrier wafer, and related assemblies
WO2016106231A1 (en) * 2014-12-22 2016-06-30 Sunedison Semiconductor Limited Manufacture of group iiia-nitride layers on semiconductor on insulator structures
EP3311422A4 (en) * 2015-06-19 2019-06-12 Qmat, Inc. PROCESS FOR LAYER AND SEPARATION TRANSFER

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
CN103074672A (zh) * 2013-01-06 2013-05-01 向勇 一种单晶硅的气相外延生长方法
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN111668353A (zh) * 2020-06-19 2020-09-15 錼创显示科技股份有限公司 发光半导体结构及发光半导体基板
US11658268B2 (en) 2020-06-19 2023-05-23 PlayNitride Display Co., Ltd. Light-emitting semiconductor structure and light-emitting semiconductor substrate
WO2022222150A1 (zh) * 2021-04-23 2022-10-27 华为技术有限公司 一种hemt器件及其制作方法、电子设备
CN114864380A (zh) * 2022-04-22 2022-08-05 江苏第三代半导体研究院有限公司 降低裂纹的外延方法及其外延片

Also Published As

Publication number Publication date
EP3494248A1 (en) 2019-06-12
US20180040764A1 (en) 2018-02-08
JP2019528225A (ja) 2019-10-10
WO2018025166A1 (en) 2018-02-08
KR20190036538A (ko) 2019-04-04
US10186630B2 (en) 2019-01-22
US20190288158A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
CN109790642A (zh) 使用气相或液相外延用于GaN增厚的种子晶片
US10164144B2 (en) Bond and release layer transfer process
US20190024259A1 (en) Techniques for forming optoelectronic devices
EP2941782B1 (en) Engineered substrate assemblies with epitaxial templates and methods of forming the same
US20180138357A1 (en) Micro-light emitting diode (led) fabrication by layer transfer
US20170358704A1 (en) Techniques for forming optoelectronic devices
US7446346B2 (en) Semiconductor substrate for optoelectronic components and method for fabricating it
US20090068776A1 (en) Method for fabricating semiconductor substrate for optoelectronic components
Baumgart et al. Heterointegration of compound III-V semiconductors by wafer bonding and layer splitting for optoelectronic applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521

WD01 Invention patent application deemed withdrawn after publication