JP3749498B2 - 結晶成長用基板およびZnO系化合物半導体デバイス - Google Patents
結晶成長用基板およびZnO系化合物半導体デバイス Download PDFInfo
- Publication number
- JP3749498B2 JP3749498B2 JP2002086247A JP2002086247A JP3749498B2 JP 3749498 B2 JP3749498 B2 JP 3749498B2 JP 2002086247 A JP2002086247 A JP 2002086247A JP 2002086247 A JP2002086247 A JP 2002086247A JP 3749498 B2 JP3749498 B2 JP 3749498B2
- Authority
- JP
- Japan
- Prior art keywords
- zno
- single crystal
- layer
- crystal layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02472—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
本発明は、酸化亜鉛系(ZnO系)化合物半導体結晶を成長させるのに好適な結晶成長用基板、ZnO系化合物半導体デバイス、およびZnO系化合物半導体結晶の製造方法に関する。
【0002】
【従来の技術】
ZnO等のZnO系化合物半導体はワイドギャップ半導体の1つであり、その励起子結合エネルギーは60meV程度と大きい。このZnO系化合物半導体を活性層材料として用いて発光素子を構成することにより、窒化ガリウム系(GaN系)化合物半導体を活性層材料として用いた発光素子よりも発光効率の高い素子を得ることが理論上可能である。
【0003】
このため、ZnO系化合物半導体は、青色発光素子または紫外発光素子での活性層の材料等として期待されている。
ZnO系化合物半導体を発光素子の活性層材料として利用するためには、まず、この化合物半導体の単結晶層を得ることが必要となる。
【0004】
ZnO系化合物半導体の単結晶層は、例えばMBE(分子線エピタキシ)法やレーザアブレーション蒸着法によって、a面サファイア基板上もしくはc面サファイア基板上に直接またはテンプレート層を介して形成される。
【0005】
ZnO系化合物半導体の結晶構造は六方晶系の1つであるウルツ鉱型であり、a面サファイア基板上あるいはc面サファイア基板上での結晶成長は、通常、−c軸(酸素(O)面)方向に起こる。テンプレート層として例えばガリウム(Ga)面GaN膜を用いた場合には、ZnO系化合物半導体をその+c軸(亜鉛(Zn)面)方向に結晶成長させることも可能である。また、Zn面ZnO基板上においても、+c軸方向に結晶成長させることができる。
【0006】
【発明が解決しようとする課題】
ZnO系化合物半導体を例えば発光素子の活性層として用いるためには、結晶欠陥の少ない単結晶層を得ることが望まれる。しかしながら、ZnO系化合物半導体の単結晶中には結晶欠陥が生じやすい。
【0007】
本発明の目的は、結晶性の良好なZnO系化合物半導体結晶を得ることが容易な、ZnO系化合物半導体結晶用の結晶成長用基板を提供することである。
本発明の他の目的は、ZnO系化合物半導体単結晶層を備え、この単結晶層の結晶性が良好なものを得やすいZnO系化合物半導体デバイスを提供することである。
【0008】
本発明の更に他の目的は、結晶性の良好なZnO系化合物半導体結晶を得ることが容易なZnO系化合物半導体結晶の製造方法を提供することである。
【0009】
【課題を解決するための手段】
本発明の一観点によれば、a軸方向に階段状に連なった複数の(0001)面を表面に有する六方晶結晶構造の化合物単結晶層を備え、該化合物単結晶層上に、a軸方向に傾斜した六方晶結晶構造のZnO系化合物半導体が成長される結晶成長用基板が提供される。
【0010】
本発明の他の観点によれば、a軸方向に階段状に連なった複数の(0001)面を表面に有する六方晶結晶構造の化合物単結晶層を備えた結晶成長用基板と、前記化合物単結晶層上に形成され、a軸方向に傾斜した六方晶結晶構造のZnO系化合物半導体単結晶層とを備えたZnO系化合物半導体デバイスが提供される。
【0011】
本発明の更に他の観点によれば、(A)a軸方向に階段状に連なった複数の(0001)面を表面に有する六方晶結晶構造の化合物単結晶層を備えた結晶成長用基板を準備する工程と、(B)前記複数の(0001)面上に、a軸方向に傾斜した六方晶結晶構造のZnO系化合物半導体単結晶を成長させる工程とを含むZnO系化合物半導体結晶の製造方法が提供される。
【0012】
本件発明者らの知見によれば、ZnO系化合物半導体単結晶の結晶性を向上させるうえからは、ZnO系化合物半導体をその+c軸(Zn面)方向に成長させることが好ましい。
【0013】
上述の結晶成長用基板を用いることにより、上記化合物単結晶層上に、ZnO系化合物半導体を+c軸(Zn面)方向に結晶成長させることができ、かつ、結晶性の良好なZnO系化合物半導体単結晶を得ることができる。
【0014】
【発明の実施の形態】
図1は、実施例によるZnO系化合物半導体結晶用の結晶成長用基板10を概略的に示す。図示の結晶成長用基板10は、六方晶結晶構造を有する単結晶サファイア(α−Al2O3)基板2(以下、単に「サファイア基板2」という。)と、このサファイア基板2の一表面上に形成された単結晶窒化ガリウム層5(以下、単に「GaN層5」という。)とを有する。
【0015】
単結晶窒化ガリウムの結晶構造は六方晶系の1つであるウルツ鉱型であり、GaN層5はテンプレート層として機能する。
図2(A)は、図1に示した結晶成長用基板10の一部を拡大して示す分解斜視図である。
【0016】
図2(B)に示す座標系C1は、図2(A)に示したGaN層5での結晶軸(a軸、c軸、およびm軸)の方向を示し、図2(C)に示す座標系C2は、図2(A)に示したサファイア基板2での結晶軸(a軸、c軸、およびm軸)の方向を示す。
【0017】
座標系C1およびC2のいずれにおいても、ミラー指数[0001]で示されるc軸、ミラー指数[1−100]で示されるm軸、および、ミラー指数[11−20]で示されるa軸は、互いに直行する。
【0018】
なお、ミラー指数を表記する場合、負の値については数字の上に「バア(bar) 」を付すのが本来の表記法であるが、本明細書および図面においては、左側にマイナス記号「−」を付して、その右側の数値が負であることを表すものとする。
【0019】
図2(A)に示すGaN層5の結晶構造は、サファイア基板2と同じ六方晶構造であり、そのc軸はサファイア基板2でのc軸と同一方向に延在し、また、そのa軸方向はサファイア基板2でのm軸方向と同じ方向である。
【0020】
このGaN層5は、サファイア基板2上において+c面(Ga面)方向にエピタキシャル成長しており、a軸方向(GaN層5でのa軸方向)に階段状に連なった多数の(0001)面5a(以下、個々の(0001)面5aを「第1テラス5a」という。)を有する。
【0021】
1つの第1テラス5aと、この第1テラス5aに隣接する他の第1テラス5aとの段差は、概ね1分子ステップまたは2分子ステップとすることが好ましい。1分子分ステップは1分子のGaNの大きさに相当し、ほぼ0.26nmである。2分子分ステップは2分子のGaNの大きさに相当し、ほぼ0.52nmである。
【0022】
このようなGaN層5は、例えば有機金属気相成長(MOCVD)法、分子線エピタキシ(MBE)法、気相エピタキシ(VPE)法等によって形成される。また、下段の第1テラス5aから上段の第1テラス5aにかけての傾斜角は、概ね0.5°以下となるように、好適には0.1〜0.3°の範囲内となるように、選定される。
【0023】
このとき、個々の第1ステップ5aでのGaN層5の膜厚は、概ね1〜4μmの範囲内で選定することが好ましい。上記の膜厚が1μm未満では、サファイア基板2との格子不整合の影響が大きく、GaN層5の結晶性が悪くなりやすい。一方、上記の膜厚を4μmより厚くすると、製造コストが高くなる。
【0024】
結晶成長用基板10は、サファイア基板2とGaN層5という格子不整合材料によって形成されるので、GaN層5での上記の傾斜角が上述の範囲から外れると、GaN層5の表面モフォロジーが悪化しやすい。GaN層5の表面モフォロジーが悪化すると、その上に形成されるZnO系化合物半導体単結晶層の表面モフォロジーも悪化する傾向がある。GaN層5での上記の傾斜角が0.5°を超えると、その上に形成されるZnO系化合物半導体単結晶層での結晶性向上の効果が薄れる。
【0025】
GaN層5での上記の傾斜角は、その下地であるサファイア基板2の表面形状を選定することによって調整可能である。
このサファイア基板2は、そのm軸方向に階段状に連なった多数の(0001)面2a(以下、個々の(0001)面2aを「第2テラス2a」という。)を有する。
【0026】
1つの第2テラス2aと、この第2テラス2aに隣接する他の第2テラス2aとの段差は、概ね1分子ステップまたは2分子ステップとすることが好ましい。1分子分ステップは1分子のα−Al2O3の大きさに相当し、ほぼ0.22nmである。2分子分ステップは2分子のα−Al2O3の大きさに相当し、ほぼ0.44nmである。
【0027】
下段の第2テラス2aから上段の第2テラス2aにかけての傾斜角は、GaN層5での前述の傾斜角が所定の値となるように選定される。GaN層5での前述の傾斜角を例えば0.1〜0.3°とする場合には、下段の第2テラス2aから上段の第2テラス2aにかけての傾斜角を、その上に形成しようとするGaN層5での前述の傾斜角とほぼ同じ値にすることが好ましい。
【0028】
サファイア基板2での上記の傾斜角とGaN層5での前述の傾斜角とが上述の関係から外れると、格子不整合の影響により、所望のGaN層5を得ることが困難になる。
【0029】
上述の第2ステップ2aを有するサファイア基板2は、例えば、平坦な(0001)面を有するサファイア基板に、研磨、エッチング、酸素雰囲気中でのアニール等の処理を施すことによって作製することができる。
【0030】
エッチングによってサファイア基板2を作製する場合には、例えば、リン酸(H3PO4)と硫酸(H2SO4)との混液(H3PO4:H2SO4=1:3)をエッチャントとして用いることができる。この場合のエッチング条件は、例えば110℃、30分とすることができる。
【0031】
酸素雰囲気中でのアニールによってサファイア基板2を作製する場合には、アニール条件を、例えば1000℃、1時間とすることができる。
なお、サファイア基板2やGaN層5の結晶構造、および、上述の各傾斜角は、例えばX線回折装置を用いて確認することができる。
【0032】
上述した構成を有する結晶成長用基板10は、特に、ZnO系化合物半導体結晶を成長させるための基板として好適である。
GaN層5をテンプレート層として利用してその上にZnO系化合物半導体結晶を成長させることにより、結晶性の良好なZnO系化合物半導体単結晶層を得ることが可能である。結晶性の良好なZnO系化合物半導体単結晶層を備えたZnO系化合物半導体デバイスを得ることが可能である。
【0033】
図3(A)は、実施例によるZnO系化合物半導体デバイス20を模式的に示す分解斜視図である。同図に示した構成部材のうち、図2(A)に示した構成部材と共通するものには図2(A)で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【0034】
図3(B)に示す座標系C3は、図3(A)に示すZnO系化合物半導体単結晶層15での結晶軸(a軸、c軸、およびm軸)の方向を示す。同図においてミラー指数[0001]で示されるc軸、ミラー指数[1−100]で示されるm軸、および、ミラー指数[11−20]で示されるa軸は、互いに直交する。
【0035】
図3(A)に示すように、ZnO系化合物半導体デバイス20は、上述した結晶成長用基板10と、この結晶成長用基板10を構成しているGaN層5上に形成されたZnO系化合物半導体単結晶層15(以下、「ZnO系単結晶層15」と略記する。)とを有する。必要に応じて、GaN層5とZnO系単結晶層15との間に、ZnO系化合物半導体によって形成された膜厚10〜40nm程度のバッファ層を設けることができる。
【0036】
ZnO系単結晶層15でのm軸およびa軸は、テンプレート層であるGaN層5でのm軸およびa軸に各々平行であり、そのc軸はGaN層5でのc軸に平行である。
【0037】
このZnO系単結晶層15は、GaN層5上に+c面(Zn面)で成長しており、a軸方向(ZnO系単結晶層15でのa軸方向)に階段状に連なった多数の(0001)面15a(以下、個々の(0001)面15aを「第3テラス15a」という。)を有する。
【0038】
1つの第3テラス15aと、この第3テラス15aに隣接する他の第3テラス15aとの段差は、概ね1分子ステップまたは2分子ステップとすることが好ましい。1分子分ステップは1分子のZnOの大きさに相当し、ほぼ0.26nmである。2分子分ステップは2分子のZnOの大きさに相当し、ほぼ0.52nmである。
【0039】
下段の第3テラス15aから上段の第3テラス15aにかけての傾斜角は、概ね0.5°以下となるように、好適には0.1〜0.3°の範囲内となるように、選定される。この傾斜角は、その下地であるGaN層5での前述の傾斜角を選定することによって、調整可能である。なお、ZnO系単結晶層の結晶構造、および上記の傾斜角は、例えばX線回折装置を用いて確認することができる。
【0040】
上述のようにしてGaN層5上にZnO系化合物半導体を結晶成長させることにより、結晶性の良好なZnO系単結晶層15を得ることができる。結晶性の良好なZnO系単結晶層15を備えたZnO系化合物半導体デバイス20を得ることができる。
【0041】
以下、MBE(分子線エピタキシ)法によって酸化亜鉛(ZnO)単結晶層を形成する場合を例にとり、結晶成長用基板10を用いたZnO系単結晶層15の製造方法、ひいてはZnO系化合物半導体デバイス20の製造方法について説明する。
【0042】
まず、上述の結晶成長用基板10を用意し、GaN層5をメタンクロライド系洗浄剤(例えば(株)トクヤマ製のメタクレン)やアセトン等の有機溶剤で洗浄することによって脱脂する。
【0043】
この結晶成長用基板10をMBE装置における成長室内の基板ホルダに装着し、成長室内を例えば1×10-7Pa以下にまで減圧する。GaN層5に原子状水素を照射しながら概ね700℃程度で30分間程度熱処理を施し、GaN層5の表面を清浄化する。
【0044】
次いで、基板温度を概ね500℃以下(例えば350℃)にまで下げ、この状態でGaN層5に亜鉛(Zn)ビーム(亜鉛の分子線)および酸素(O)ラジカルビーム(酸素ラジカルの分子線)を照射して、膜厚が10〜40nm程度の酸化亜鉛(ZnO)バッファ層を形成する。
【0045】
ZnビームおよびOラジカルビームの照射を一旦中止し、ZnOバッファ層表面の平坦性を改善する。この平坦性の改善は、例えば基板温度を700℃程度にまで上げて数分間熱処理を施すことによって行うことができる。
【0046】
基板温度をZnO結晶の成長温度、例えば650℃程度にしてから、ZnOバッファ層にZnビームおよびOラジカルビームを同時に照射し、ZnOバッファ層上においてZnO結晶をその+c面(亜鉛(Zn)面)方向に成長させる。結晶性の良好なZnO単結晶層、ひいては、結晶性の良好なZnO単結晶層を備えたZnO系化合物半導体デバイスを得ることができる。
【0047】
なお、GaN層5の表面が酸化されている、すなわち、GaN層5がGa2O3膜によって覆われていると、このGa2O3膜上においては、ZnO結晶がその−c面(酸素(O)面)方向に成長する。ZnO結晶を+c面(Zn面)方向に成長させるうえからは、上述のように低温でZnOバッファ層を形成し、これによってGaN層5表面の酸化を抑制することが好ましい。
【0048】
上述した方法に従って、結晶性が互いに異なる3種類のZnO単結晶層(以下、これらのZnO単結晶層を第1〜第3のZnO単結晶層という。)をそれぞれ別個の結晶成長用基板上にRF−MBE(高周波プラズマアシスト分子線エピタキシ)装置を用いて形成した。
【0049】
また、比較のため、c面に傾斜がないことをX線回折で確認したc面サファイア基板上にGaN層(第1テラスは有していない。)が形成されている結晶成長用基板を用いて、ZnO単結晶層(以下、「第1の比較例によるZnO単結晶層」という。)を形成した。さらに、他の比較のため、m軸方向に0.2°の傾斜角の下に連なった多数の第1テラスを有するc面サファイア基板上にGaN層が形成されている結晶成長用基板を用いて、ZnO単結晶層(以下、「第2の比較例によるZnO単結晶層」という。)を形成した。
【0050】
表1は、第1〜第3のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層を形成する際に用いた結晶成長用基板での第1および第2テラスそれぞれの配列方向、隣り合う第1または第2テラス同士の段差、および下段の第1または第2テラスから上段の第1または第2テラスにかけての傾斜角、ならびにGaN層の膜厚を示す。
【0051】
表2は、第1〜第3のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層を形成する際の成長条件、ならびに、これらのZnO単結晶層それぞれでの第3テラスの配列方向、隣り合う第3テラス同士の段差、下段の第3テラスから上段の第3テラスにかけての傾斜角、およびZnO単結晶層の膜厚を示す。これらのZnO単結晶層は、いずれも、ZnO結晶をその+c軸(Zn面)方向に成長させたものである。
【0052】
【表1】
【0053】
【表2】
【0054】
図4は、第1〜第3のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層についての成長速度を示す。同図の横軸は、各ZnO単結晶層を得るにあたって用いた結晶成長用基板での第2テラスの傾斜角、ひいては第1テラスの傾斜角を示し、縦軸は成長速度である。
【0055】
同図中のプロットP1が第1のZnO単結晶層の成長速度を示し、プロットP2が第2のZnO単結晶層の成長速度を示し、プロットP3が第3のZnO単結晶層の成長速度を示す。第1の比較例によるZnO単結晶層の成長速度は同図中にプロットP5で示され、第2の比較例によるZnO単結晶層の成長速度は同図中にプロットP6で示されている。
【0056】
第1の比較例によるZnO単結晶層と他のZnO単結晶層との比較から明らかなように、結晶成長用基板に第1および第2テラスを形成すると、これらのテラスを形成しない場合に比べて、ZnO単結晶層の成長速度が遅くなる。ZnO単結晶層の成長速度には、第1および第2テラスの傾斜角が大きくなるほど遅くなる傾向が認められる。
【0057】
また、第2の比較例によるZnO単結晶層と第2のZnO単結晶層との比較から明らかなように、結晶成長用基板に第1および第2テラスを形成する場合、これらのテラスをm軸方向に連ならせるよりもa軸方向に連ならせた方が、ZnO単結晶層の成長速度が遅くなる。
【0058】
ZnO単結晶層の成長速度の相違が何に起因するものであるのかを調べるために、まず、各ZnO単結晶層の表面性状を高エネルギー反射電子回折(reflection high energy electron diffraction; 以下、「RHEED」と略記する。)によって評価した。
【0059】
図5(A)は第1のZnO単結晶層についての、図5(B)は第2のZnO単結晶層についてのRHEEDによる回折パターンを示す。
図6(A)は第1の比較例によるZnO単結晶層についての、図6(B)は第2の比較例によるZnO単結晶層についてのRHEEDによる回折パターンを示す。
【0060】
図5〜図6に示したいずれの回折パターンも、加速電圧20kVの電子線を用いて得たものである。
図5(B)に示したように、第2のZnO単結晶層からはきれいなストリーク状の回折パターンが得られた。このことから、第2のZnO単結晶層の表面には原子層ステップがあるものと考えられる。他のZnO単結晶層の表面は、スポット状の回折パターンが得られていることから、なだらかな凹凸表面であるか、または荒れた表面であるものと考えられる。
【0061】
各ZnO単結晶層の表面性状を確認するために、これらのZnO単結晶層の表面を原子間力顕微鏡(AFM)により観察した。
図7(A)は第1のZnO単結晶層についての、図7(B)は第2のZnO単結晶層についてのAFM写真を示す。
【0062】
図8(A)は第1の比較例によるZnO単結晶層についての、図8(B)は第2の比較例によるZnO単結晶層についてのAFM写真を示す。
図7〜図8に示したいずれの写真も、画像部分は、ZnO単結晶層表面での1×1μmの大きさの領域を示す。各図中の白抜きの矢印とその先に示された「a−axis」という文字は、ZnO単結晶のa軸方向を示す。図8(B)中の白抜きの矢印とその先に示された「m−axis」という文字は、ZnO単結晶のm軸方向を示す。
【0063】
図7(A)〜図7(B)と図8(A)〜図8(B)との対比から明らかなように、第1〜第2のZnO単結晶層では個々のZnO結晶が(0001)面(c面)内で2次元的に大きく成長してグレインサイズが大きいのに対し、第1〜第2の比較例によるZnO単結晶層ではc面内での個々のZnO結晶の成長が少なく、グレインサイズも小さい。
【0064】
図4に示したZnO単結晶層の成長速度の相違は、個々のZnO結晶のc面内での成長の多寡を大きく反映しているものと考えられる。また、第1のZnO単結晶層と第2の比較例によるZnO単結晶層との比較から明らかなように、同じ成長速度であっても、結晶成長用基板にa軸方向に連なる多数の第1ステップを形成した場合には、m軸方向に連なる多数の第1ステップを形成した場合に比べてZnO結晶がc面内で大きく成長し、グレインサイズが大きくなる。
【0065】
これら第1〜第2のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層について、フォトルミネッセンス法(以下、「PL法」と略記する。)およびX線回折法(以下、「XRD法」と略記する。)によって、その結晶性を評価した。
【0066】
図9は、第1〜第2のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層についてのPL法によるフォトルミネッセンス(以下、「PL」と略記する。)強度の測定結果を示す。
【0067】
同図中の実線L1が第1のZnO単結晶層についてのPL強度の測定結果を示し、実線L2が第2のZnO単結晶層についてのPL強度の測定結果を示す。第1の比較例によるZnO単結晶層についてのPL強度の測定結果は同図中に実線L5で示され、第2の比較例によるZnO単結晶層についてのPL強度の測定結果は同図中に実線L6で示されている。
【0068】
いずれのPL強度も、He−Cd+ レーザで発振したレーザ光(波長325nm、出力0.1mW)を測定光として用い、4.2Kの測定温度下で得たものである。
【0069】
図9に示したように、第1〜第2のZnO単結晶層から得られたスペクトルでは、約3.37eVのエネルギーを有する束縛励起子発光の強度が強く、しかも、この束縛励起子発光が支配的となっている。これらのZnO単結晶層では、非発光センターが少ない。
【0070】
これに対し、第1〜第2の比較例によるZnO単結晶層から得られたスペクトルでは、3.25eV程度のエネルギーを有するブロードな発光が支配的となっている。この発光は、結晶欠陥に起因するものであると考えられる。
【0071】
PL法による測定結果から、第1〜第2のZnO単結晶層は、いずれも、第1〜第2の比較例によるZnO単結晶層に比べて結晶性の良好なZnO単結晶によって形成されていることが判る。
【0072】
図10は、第1〜第2のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層についてのXRDによる測定結果を示す。同図の横軸は、各ZnO単結晶層を得るにあたって用いた結晶成長用基板(サファイア基板2)での第2テラスの傾斜角を示し、縦軸はX線ロッキングカーブ(以下、「XRC」と略記する。)の半値幅を示す。
【0073】
同図中のプロットP11が第1のZnO単結晶層についての測定結果を示し、プロットP12が第2のZnO単結晶層につての測定結果を示す。第1の比較例によるZnO単結晶層についての測定結果は同図中にプロットP15で示され、第2の比較例によるZnO単結晶層についての測定結果は同図中にプロットP16で示されている。
【0074】
図10に示したように、第1〜第2のZnO単結晶層では、XRCの半値幅が8arcmin以下と小さい。これに対して、第1〜第2の比較例によるZnO単結晶層では、XRCの半値幅が26arcminを超える。
【0075】
この測定結果から、第1〜第2のZnO単結晶層は、いずれも、第1〜第2の比較例によるZnO単結晶層に比べて非常に高い結晶性を有していることが判る。
【0076】
このように、a軸方向に連なった多数の第1テラスを有するGaN層上においてZnO結晶をその+c軸(Zn面)方向に成長させることにより、結晶性の良好なZnO単結晶層を得ることができる。
【0077】
これらの測定ないし評価結果は、+c軸(Zn面)方向に成長させたZnO単結晶層の結晶性を向上させるうえからは、ZnO結晶をc面内で十分に成長させることが重要であることを示唆する。+c軸(Zn面)方向に成長するZnO結晶では、a軸方向での成長速度がm軸方向での成長速度よりも速い。テンプレート層であるGaN層に、a軸方向に連なる多数のテラスを形成することにより、その上に成長するZnO結晶がa軸方向へステップフローしやすくなる。その結果として、ZnO結晶が2次元方向にも十分に成長し、結晶性が向上するものと考えられる。
【0078】
なお、第3のZnO単結晶層についても、その成長速度から、第1〜第2のZnO単結晶層と同様に、ZnO結晶が(0001)面(c面)内で2次元的に大きく成長しているものと考えられる。
【0079】
以上は、図1〜図2に示した結晶成長用基板10上にZnO単結晶を成長させた例であるが、結晶成長用基板10に代えて例えばZnO単結晶からなる結晶成長用基板を用いても、その上に結晶性の良好なZnO単結晶を成長させることができる。
【0080】
この場合には、六方晶系のウルツ鉱型結晶構造を有するZnO単結晶からなる結晶成長用基板(以下、「ZnO単結晶基板」という。)を用いることが好ましい。そして、このZnO単結晶基板には、例えば図2に示した第1テラス5aのように、a軸方向に階段状に連なった複数の(0001)面(以下、個々の(0001)面を「第4テラス」という。)を形成することが好ましい。第4テラスは、形状的には図2に示した第1テラス5aと同様であるので、ここではその図示を省略する。
【0081】
1つの第4テラスと、この第4テラスに隣接する他の第4テラスとの段差は、概ね1分子ステップまたは2分子ステップとすることが好ましい。1分子分ステップは1分子のZnOの大きさに相当し、ほぼ0.26nmである。2分子分ステップは2分子のZnOの大きさに相当し、ほぼ0.52nmである。
【0082】
また、下段の第4テラスから面から上段の第4テラスにかけての傾斜角は、概ね0.1〜2.0°の範囲内で選定することが好ましく、0.1〜1.0°の範囲内で選定することが更に好ましい。
【0083】
この傾斜角が0.1°未満では、上記複数の第4テラスを形成したとしても、それらの上に結晶性の良好なZnO単結晶を成長させにくくなる。一方、上記の傾斜角が2.0°を超えると、ZnO単結晶の成長に先立って一般に行われるサーマルクリーニング(熱処理)によってZnO単結晶基板の表面モフォロジーが悪化して、その上に結晶性の良好なZnO単結晶を成長させにくくなる。上記の傾斜角は、特に、0.2〜1.0°の範囲内で選定することが好ましい。
【0084】
複数の第4テラスを有する上述のZnO単結晶基板は、例えば、平坦な(0001)面を有するZnO単結晶基板に研磨、酸素雰囲気中でのアニール等の処理を施すことによって作製することができる。
【0085】
酸素雰囲気中でのアニールによってZnO単結晶基板に複数の第4テラスを形成する場合、そのアニール条件は、例えば1000℃、1時間とすることができる。
【0086】
なお、ZnO単結晶基板の結晶構造、および上述の傾斜角は、例えばX線回折装置を用いて確認することができる。
上記の傾斜角を0.5°としたZnO単結晶基板を用意し、このZnO単結晶基板における複数の第4テラス上に、前述した第1または第2のZnO単結晶層を形成する場合と同様にして、ZnO単結晶層(以下、「第4のZnO単結晶層」という。)を形成した。
【0087】
比較のため、c面((0001)面)に傾斜がないことをX線回折で確認したZnO単結晶基板を用意し、このZnO単結晶基板のc面上にも、同様にしてZnO単結晶層(以下、「第3の比較例によるZnO単結晶層」という。)を成長させた。
【0088】
これら第4のZnO単結晶層および第3の比較例によるZnO単結晶層について、前述した第1または第2のZnO単結晶層について行ったRHEEDと同条件でRHEEDによる回折パターンを調べ、また、その表面のAFM写真を撮影した。さらに、前述した第1または第2のZnO単結晶層について行ったPL強度の測定と同条件でPL強度を測定した。
【0089】
図11(A)は第4のZnO単結晶層についての、図11(B)は第3の比較例によるZnO単結晶層についてのRHEEDによる回折パターンを示す。
図12(A)は第4のZnO単結晶層についての、図12(B)は第3の比較例によるZnO単結晶層についてのAFM写真を示す。これらの図に示したいずれの写真も、画像部分は、ZnO単結晶層表面での1×1μmの大きさの領域を示す。
【0090】
図13は、第4のZnO単結晶層および第3の比較例によるZnO単結晶層についてのPL強度の測定結果を示す。図中の実線L10が第4のZnO単結晶層についてのPL強度の測定結果を示し、実線L11が第3の比較例によるZnO単結晶層についてのPL強度の測定結果を示す。
【0091】
これら図11〜図13から明らかなように、ZnO単結晶基板上にZnO単結晶を成長させる場合でも、a軸方向に連なった複数の第4テラスをZnO単結晶基板に予め形成しておくことにより、結晶性が良好なZnO結晶からなる第4のZnO単結晶層を成長させることができる。
【0092】
結晶性が良好なZnO系化合物半導体単結晶層に対しては、ドーピング効率を容易に高めることができる。ガリウム(Ga)、アルミニウム(Al)等のIII 属元素をドープすることにより、n型のZnO系化合物半導体単結晶層を得ることができる。また、窒素(N)、ナトリウム(Na)等をドープすることにより、p型のZnO系化合物半導体単結晶層を得ることができる。窒素とガリウムとをコ・ドーピングしても、p型のZnO系化合物半導体単結晶層を得ることができる。
【0093】
例えば、n型のZnO系化合物半導体単結晶層とp型のZnO系化合物半導体単結晶層とを所望形状、所望箇所に形成することによって、発光素子等として機能するZnO系化合物半導体デバイスを得ることができる。
【0094】
次に、他の実施例によるZnO系化合物半導体デバイスについて説明する。
図14は、実施例によるZnO系化合物半導体デバイス50(以下、「半導体デバイス50」と略記する。)を概略的に示す。同時に示した構成要素のうち、図2に示した構成要素と共通するものについては図2で用いた参照符号と同じ参照符号を付してその説明を省略する。
【0095】
図示の半導体デバイス50では、ZnO系化合物半導体単結晶層の製造方法についての説明の中で述べたバッファ層30がGaN層5上に形成され、その上にn型ZnO単結晶層32とp型ZnO単結晶層34とがこの順番で積層される。
【0096】
バッファ層30は、前述のようにZnO系化合物半導体、例えばZnOによって形成される。
n型ZnO単結晶層32は、例えばガリウム(Ga)やアルミニウム(Al)等のIII 族元素が1018cm-3程度ドープされた膜厚0.5〜2μm程度のZnO単結晶層である。このn型ZnO単結晶層32の表層が一部除去され、これによって露出した表面の一領域上に、中央部に貫通孔を有する電気的絶縁膜36が例えば窒化ケイ素によって形成されると共に、当該貫通孔を埋めるようにして第1電極38が形成される。
【0097】
n型ZnO単結晶層32と第1電極38とをオーミックコンタクトさせるうえからは、例えばインジウム(In)、アルミニウム(Al)等によって第1電極38を形成することが好ましい。
【0098】
膜厚が0.1〜1μm程度のp型ZnO単結晶層34をn型ZnO単結晶層32上に例えば円板状に設けて、pn接合を形成する。
p型ZnO単結晶層34の縁部および外周部は、例えば前述した電気的絶縁膜38によって、平面視上、環状に覆われる。
【0099】
例えば環状を呈する第2電極40が、p型ZnO単結晶層34の露出面の内周部から電気的絶縁膜38上にかけて形成される。p型ZnO単結晶層34と第2電極40とをオーミックコンタクトさせるうえからは、例えばニッケル(Ni)、ロジウム(Rh)、白金(Pt)、パラジウム(Pd)、金(Au)等の金属や、これらの金属の2種以上からなる合金、あるいは、これらの金属の薄膜を2種以上積層した積層膜等によって第2電極40を形成することが好ましい。
【0100】
このように構成された半導体デバイス50では、第1電極38に対して正の電圧を第2電極40に印加することにより、上記のpn接合に順方向電流を流すことができ、p型ZnO単結晶層34に注入された電子と当該p型ZnO単結晶層34中の正孔との再結合によって、禁制帯のエネルギーギャップにほぼ等しいエネルギーを有する発光をp型ZnO単結晶層34の上面から得ることが可能であろう。すなわち、発光ダイオードとして機能させることが可能であろう。
【0101】
以上、実施例による結晶成長用基板、ZnO系化合物半導体結晶の製造方法、およびZnO系化合物半導体デバイスについて説明したが、本発明はこれらの実施例に限定されるものではない。
【0102】
例えば、結晶成長用基板にテンプレート層を設ける場合、このテンプレート層は、GaN単結晶によって形成する他に、六方晶結晶構造を有する他の化合物の単結晶、例えば、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、炭化ケイ素(6H−SiC,4H−SiC、2H−SiC)等の単結晶によって形成することもできる。
【0103】
これらの単結晶によって形成されたテンプレート層にも、a軸方向に階段状に連なった複数の(0001)面(テラス)を形成する。
その上に結晶性の良好なZnO単結晶を成長させるうえからは、テンプレート層に設けた複数のテラスの傾斜角、すなわち、下段のテラスから上段のテラスにかけての傾斜角を、0.1〜0.5°の範囲内で選定することが好ましい。
【0104】
テンプレート層の材料としては、特に、六方晶系のウルツ鉱型結晶構造を有するGaN、AlN、ZnO、および6H−SiCの単結晶が好適である。
テンプレート層の下地となる基板としては、m軸方向に階段状に連なった複数の(0001)面(c面;以下、「テラス」という。)を有する単結晶サファイア基板(例えば図2に示したサファイア基板2)の他に、a軸方向に階段状に連なった複数の(0001)面(c面;以下、「テラス」という。)を有する単結晶6H−SiC基板や、c軸方向に階段状に連なった複数の(11−20)面(a面;以下、「テラス」という。)を有する単結晶サファイア(α−Al2O3)基板等を用いることもできる。
【0105】
いずれの基板を用いる場合でも、これらの基板における下段のテラスから上段のテラスにかけての傾斜角は、その上に形成されるテンプレート層でのテラスの傾斜角が0.1〜0.5°の範囲内となるように、概ね0.1〜0.5°の範囲内で選定することが好ましい。テンプレート層の下地となる基板におけるテラスは、研磨、エッチング、酸素雰囲気中でのアニール等の方法によって形成することができる。
【0106】
テンプレート層を設けずに結晶成長用基板を単層構造にする場合、この結晶成長用基板は、前述したZnO単結晶以外に、六方晶系のウルツ鉱型結晶構造を有するGaN、AlN、6H−SiC等の単結晶によって形成することができる。
【0107】
この場合でも、結晶成長用基板(単結晶基板)には、a軸方向に階段状に連なった複数の(0001)面(テラス)を形成し、これらのテラス上にZnO単結晶を成長させることが好ましい。下段のテラスから上段のテラスにかけての傾斜角は、0.1〜2.0°の範囲内で選定することが好ましく、0.2〜1.0°の範囲内で選定することが更に好ましい。
【0108】
テンプレート層を設ける場合および設けない場合のいずれにおいても、その上にZnO単結晶が成長するテラス同士の間の段差は、1分子ステップまたは2分子ステップとすることが好ましく、できるだけ1分子ステップとすることが好ましい。
【0109】
その上にZnO単結晶が成長する個々のテラスの幅(傾斜角方向の平面視上の幅)は、テンプレート層においては概ね30〜150nm程度、テンプレート層を設けない単結晶基板においては概ね7.5〜150nm程度の範囲内とすることが好ましい。
【0110】
なお、結晶軸のミラー指数はその結晶の結晶構造に応じて変化する。例えば「a軸」という同じ名称の結晶軸であっても、結晶構造が異なれば、異なるミラー指数によって表される。
【0111】
n型のZnO系化合物半導体単結晶層とp型のZnO系化合物半導体単結晶層とを用いれば、発光ダイオードやレーザ発振器等の発光素子、電界効果トランジスタやバイポーラトランジスタ等の回路素子、あるいは受光素子等、種々の半導体デバイスを構成することが可能である。
【0112】
その他、種々の変更、改良、組み合わせ等が可能であることは、当業者に自明であろう。
【0113】
【発明の効果】
以上説明したように、本発明によれば、結晶性の良好なZnO系化合物単結晶層を得ることが容易になる。ZnO系化合物単結晶層を用いた半導体デバイスの性能を向上させやすくなる。
【図面の簡単な説明】
【図1】実施例による結晶成長用基板を概略的に示す側面図である。
【図2】図2(A)は、図1に示した結晶成長用基板の一部を拡大して示す分解斜視図であり、図2(B)は、図2(A)に示したGaN層での結晶軸(a軸、c軸、およびm軸)の方向に対応した座標系を示す図であり、図2(C)は、図2(A)に示したサファイア基板での結晶軸(a軸、c軸、およびm軸)の方向に対応した座標系を示す図である。
【図3】図3(A)は、実施例による半導体単結晶層付き基板を模式的に示す分解斜視図であり、図3(B)は、図3(A)に示したZnO系化合物半導体単結晶層での結晶軸(a軸、c軸、およびm軸)の方向に対応した座標系を示す図である。
【図4】第1〜第3のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層それぞれの成長速度を示すグラフである。
【図5】図5(A)は、第1のZnO単結晶層についてのRHEED法による回折パターンを示す図であり、図5(B)は、第2のZnO単結晶層についてのRHEED法による回折パターンを示す図である。
【図6】図6(A)は、第1の比較例によるZnO単結晶層についてのRHEED法による回折パターンを示す図であり、図6(B)は、第2の比較例によるZnO単結晶層についてのRHEED法による回折パターンを示す図である。
【図7】図7(A)は、第1のZnO単結晶層についてのAFM写真であり、図7(B)は、第2のZnO単結晶層についてのAFM写真である。
【図8】図8(A)は、第1の比較例によるZnO単結晶層についてのAFM写真であり、図8(B)は第2の比較例によるZnO単結晶層についてのAFM写真である。
【図9】第1〜第2のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層についてのPL法によるPL強度の測定結果を示すグラフである。
【図10】第1〜第2のZnO単結晶層および第1〜第2の比較例によるZnO単結晶層についてのXRDによる測定結果を示すグラフである。
【図11】図11(A)は、第4のZnO単結晶層についてのRHEED法による回折パターンを示す図であり、図11(B)は、第3の比較例によるZnO単結晶層についてのRHEED法による回折パターンを示す図である。
【図12】図12(A)は、第4のZnO単結晶層についてのAFM写真であり、図12(B)は、第3の比較例によるZnO単結晶層についてのAFM写真である。
【図13】第4のZnO単結晶層および第3の比較例によるZnO単結晶層についてのPL法によるPL強度の測定結果を示すグラフである。
【図14】他の実施例によるZnO系化合物半導体デバイスを概略的に示す断面図である。
【符号の説明】
2…単結晶サファイア基板、 2a…第2テラス、 5…GaN層、 5a…第1テラス、 10…結晶成長用基板、 15…ZnO系化合物半導体単結晶層、 15a…第3テラス、 20、50…ZnO系化合物半導体デバイス、 32…n型ZnO単結晶層、 34…p型ZnO単結晶層。
Claims (9)
- a軸方向に階段状に連なった複数の(0001)面を表面に有する六方晶結晶構造の化合物単結晶層を備え、該化合物単結晶層上に、a軸方向に傾斜した六方晶結晶構造のZnO系化合物半導体が成長される結晶成長用基板。
- 前記化合物単結晶層が、窒化ガリウム、窒化アルミニウム、酸化亜鉛、または炭化ケイ素によって形成される請求項1に記載の結晶成長用基板。
- 前記化合物単結晶層が、窒化ガリウム、窒化アルミニウム、酸化亜鉛、2H型炭化ケイ素、4H型炭化ケイ素、または6H型炭化ケイ素からなり、該化合物単結晶層が単結晶サファイア基板上または単結晶炭化ケイ素基板上に形成されている請求項1または請求項2に記載の結晶成長用基板。
- 前記複数の(0001)面が0.1〜0.5°の傾斜角の下に階段状に連なる請求項3に記載の結晶成長用基板。
- 前記化合物単結晶層からなる単層構造を有し、該化合物単結晶層が窒化ガリウム、窒化アルミニウム、酸化亜鉛、または6H型炭化ケイ素によって形成されると共に、前記複数の(0001)面が0.1〜2.0°の傾斜角の下に階段状に連なる請求項1または請求項2に記載の結晶成長用基板。
- a軸方向に階段状に連なった複数の(0001)面を表面に有する六方晶結晶構造の化合物単結晶層を備えた結晶成長用基板と、
前記化合物単結晶層上に形成され、a軸方向に傾斜した六方晶結晶構造のZnO系化合物半導体単結晶層と
を備えたZnO系化合物半導体デバイス。 - 前記結晶成長用基板と前記ZnO系化合物半導体単結晶層との間に、亜鉛(Zn)面方向に成長した酸化亜鉛バッファ層を有する請求項6に記載のZnO系化合物半導体デバイス。
- (A)a軸方向に階段状に連なった複数の(0001)面を表面に有する六方晶結晶構造の化合物単結晶層を備えた結晶成長用基板を準備する工程と、
(B)前記複数の(0001)面上に、a軸方向に傾斜した六方晶結晶構造のZnO系化合物半導体単結晶を成長させる工程と
を含むZnO系化合物半導体結晶の製造方法。 - 前記結晶成長用基板として、(i) 前記化合物単結晶層が基板上に形成され、前記複数の(0001)面が0.1〜0.5°の傾斜角の下に階段状に連なった結晶成長用基板、または、(ii)前記化合物単結晶層からなる単層構造を有し、前記複数の(0001)面が0.1〜2.0°の傾斜角の下に階段状に連なった結晶成長用基板を準備する請求項8に記載のZnO系化合物半導体結晶の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086247A JP3749498B2 (ja) | 2002-03-26 | 2002-03-26 | 結晶成長用基板およびZnO系化合物半導体デバイス |
EP02021740.2A EP1349203B1 (en) | 2002-03-26 | 2002-09-25 | ZnO-containing compound semiconductor device |
US10/260,779 US6673478B2 (en) | 2002-03-26 | 2002-09-27 | Crystal-growth substrate and a ZnO-containing compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086247A JP3749498B2 (ja) | 2002-03-26 | 2002-03-26 | 結晶成長用基板およびZnO系化合物半導体デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282602A JP2003282602A (ja) | 2003-10-03 |
JP3749498B2 true JP3749498B2 (ja) | 2006-03-01 |
Family
ID=27800441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002086247A Expired - Fee Related JP3749498B2 (ja) | 2002-03-26 | 2002-03-26 | 結晶成長用基板およびZnO系化合物半導体デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US6673478B2 (ja) |
EP (1) | EP1349203B1 (ja) |
JP (1) | JP3749498B2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6887736B2 (en) * | 2002-06-24 | 2005-05-03 | Cermet, Inc. | Method of forming a p-type group II-VI semiconductor crystal layer on a substrate |
US20040108505A1 (en) * | 2002-09-16 | 2004-06-10 | Tuller Harry L. | Method for p-type doping wide band gap oxide semiconductors |
US7161173B2 (en) * | 2003-05-20 | 2007-01-09 | Burgener Ii Robert H | P-type group II-VI semiconductor compounds |
US7227196B2 (en) * | 2003-05-20 | 2007-06-05 | Burgener Ii Robert H | Group II-VI semiconductor devices |
US7141489B2 (en) * | 2003-05-20 | 2006-11-28 | Burgener Ii Robert H | Fabrication of p-type group II-VI semiconductors |
US7172813B2 (en) * | 2003-05-20 | 2007-02-06 | Burgener Ii Robert H | Zinc oxide crystal growth substrate |
JPWO2005006420A1 (ja) * | 2003-07-15 | 2006-09-28 | 財団法人神奈川科学技術アカデミー | 窒化物半導体素子並びにその作製方法 |
JP4210748B2 (ja) * | 2003-08-27 | 2009-01-21 | 独立行政法人物質・材料研究機構 | 酸化亜鉛基積層構造体 |
JP4455890B2 (ja) | 2004-01-06 | 2010-04-21 | スタンレー電気株式会社 | 半導体装置の製造方法 |
WO2006009783A2 (en) * | 2004-06-17 | 2006-01-26 | On International, Inc. | Low dielectric constant zinc oxide |
JP4451371B2 (ja) * | 2004-12-20 | 2010-04-14 | シャープ株式会社 | 窒化物半導体レーザ素子 |
JP4441415B2 (ja) * | 2005-02-07 | 2010-03-31 | 国立大学法人東京工業大学 | 窒化アルミニウム単結晶積層基板 |
US20060270201A1 (en) * | 2005-05-13 | 2006-11-30 | Chua Soo J | Nano-air-bridged lateral overgrowth of GaN semiconductor layer |
JP4968660B2 (ja) | 2005-08-24 | 2012-07-04 | スタンレー電気株式会社 | ZnO系化合物半導体結晶の製造方法、及び、ZnO系化合物半導体基板 |
KR100938000B1 (ko) * | 2005-08-24 | 2010-01-21 | 스탄레 덴끼 가부시키가이샤 | ZnO계 화합물 반도체 결정의 제조방법, 및 ZnO계화합물 반도체기판 |
US7723154B1 (en) | 2005-10-19 | 2010-05-25 | North Carolina State University | Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities |
CN101390223B (zh) * | 2005-10-24 | 2012-02-01 | 劳伦斯利弗莫尔国家安全有限公司 | 光激发碳化硅高压开关 |
JP5122738B2 (ja) * | 2005-11-01 | 2013-01-16 | スタンレー電気株式会社 | ZnO結晶またはZnO系半導体化合物結晶の製造方法、及びZnO系発光素子の製造方法 |
US7973379B2 (en) | 2005-12-26 | 2011-07-05 | Citizen Holdings Co., Ltd. | Photovoltaic ultraviolet sensor |
US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP5180189B2 (ja) | 2006-04-25 | 2013-04-10 | ナショナル ユニヴァーシティー オブ シンガポール | エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法 |
US7906415B2 (en) * | 2006-07-28 | 2011-03-15 | Xerox Corporation | Device having zinc oxide semiconductor and indium/zinc electrode |
JP2008218981A (ja) * | 2007-02-06 | 2008-09-18 | Rohm Co Ltd | ZnO系薄膜 |
US7851412B2 (en) * | 2007-02-15 | 2010-12-14 | Los Alamos National Security, Llc | Wide band gap semiconductor templates |
JP2008211040A (ja) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | 単結晶サファイア基板とその製造方法及びそれらを用いた半導体発光素子 |
JP2009029688A (ja) * | 2007-06-28 | 2009-02-12 | Rohm Co Ltd | ZnO系基板及びZnO系基板の処理方法 |
KR101041655B1 (ko) * | 2007-09-05 | 2011-06-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 투명 도전막 및 투명 도전막의 제조방법 |
JP2009062226A (ja) * | 2007-09-06 | 2009-03-26 | Rohm Co Ltd | ZnO系基板及びZnO系基板の処理方法 |
JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5355221B2 (ja) * | 2009-05-25 | 2013-11-27 | スタンレー電気株式会社 | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 |
JP5638772B2 (ja) * | 2009-05-25 | 2014-12-10 | スタンレー電気株式会社 | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 |
US7829376B1 (en) | 2010-04-07 | 2010-11-09 | Lumenz, Inc. | Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities |
KR20120029767A (ko) * | 2010-09-17 | 2012-03-27 | 엘지디스플레이 주식회사 | 반도체 발광소자 제조 방법 |
FR2968678B1 (fr) * | 2010-12-08 | 2015-11-20 | Soitec Silicon On Insulator | Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés |
US20150037897A1 (en) * | 2013-08-05 | 2015-02-05 | Gtat Corporation | Method of analyzing a sapphire article |
US20150037537A1 (en) * | 2013-08-05 | 2015-02-05 | Gtat Corporation | Method of reducing the thickness of a sapphire layer |
US9784717B2 (en) | 2013-09-30 | 2017-10-10 | Apple Inc. | Acoustic testing of sapphire components for electronic devices |
US9863927B2 (en) * | 2014-02-07 | 2018-01-09 | Apple Inc. | Method of inspecting sapphire structures and method of forming the same |
US10408722B2 (en) | 2015-09-30 | 2019-09-10 | Apple Inc. | Proof testing brittle components of electronic devices |
JP6851017B2 (ja) * | 2016-05-18 | 2021-03-31 | パナソニックIpマネジメント株式会社 | デバイス及びその製造方法 |
US10186630B2 (en) * | 2016-08-02 | 2019-01-22 | QMAT, Inc. | Seed wafer for GaN thickening using gas- or liquid-phase epitaxy |
TWI617047B (zh) * | 2017-06-30 | 2018-03-01 | 膠囊化基板、製造方法及具該基板的高能隙元件 | |
JP6998798B2 (ja) * | 2018-03-02 | 2022-01-18 | 株式会社サイオクス | GaN積層体およびその製造方法 |
US10903074B2 (en) * | 2018-03-02 | 2021-01-26 | Sciocs Company Limited | GaN laminate and method of manufacturing the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3664867A (en) * | 1969-11-24 | 1972-05-23 | North American Rockwell | Composite structure of zinc oxide deposited epitaxially on sapphire |
US6083812A (en) | 1993-02-02 | 2000-07-04 | Texas Instruments Incorporated | Heteroepitaxy by large surface steps |
US5585648A (en) * | 1995-02-03 | 1996-12-17 | Tischler; Michael A. | High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same |
JP2795226B2 (ja) * | 1995-07-27 | 1998-09-10 | 日本電気株式会社 | 半導体発光素子及びその製造方法 |
JPH10163114A (ja) * | 1996-11-29 | 1998-06-19 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JP3522114B2 (ja) * | 1998-07-21 | 2004-04-26 | 株式会社村田製作所 | 半導体発光素子及びその製造方法、並びにZnO膜の形成方法 |
US6423983B1 (en) * | 2000-10-13 | 2002-07-23 | North Carolina State University | Optoelectronic and microelectronic devices including cubic ZnMgO and/or CdMgO alloys |
-
2002
- 2002-03-26 JP JP2002086247A patent/JP3749498B2/ja not_active Expired - Fee Related
- 2002-09-25 EP EP02021740.2A patent/EP1349203B1/en not_active Expired - Lifetime
- 2002-09-27 US US10/260,779 patent/US6673478B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030186088A1 (en) | 2003-10-02 |
JP2003282602A (ja) | 2003-10-03 |
EP1349203A3 (en) | 2009-10-07 |
EP1349203B1 (en) | 2016-08-10 |
EP1349203A2 (en) | 2003-10-01 |
US6673478B2 (en) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3749498B2 (ja) | 結晶成長用基板およびZnO系化合物半導体デバイス | |
US7250320B2 (en) | Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof | |
JP5003033B2 (ja) | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
KR101067823B1 (ko) | 자외선 발광 디바이스 및 이를 제조하기 위한 방법 | |
KR101172942B1 (ko) | 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법 | |
JP4968660B2 (ja) | ZnO系化合物半導体結晶の製造方法、及び、ZnO系化合物半導体基板 | |
KR101010773B1 (ko) | 산화 아연계 화합물 반도체 소자 | |
KR20080101707A (ko) | GaN 기판, 그것을 사용한 에피택셜 기판 및 반도체발광소자 | |
JP2005286338A (ja) | 4h型ポリタイプ基板上に形成された4h型ポリタイプ窒化ガリウム系半導体素子 | |
WO2003072856A1 (fr) | Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii | |
WO2009005894A2 (en) | Non-polar ultraviolet light emitting device and method for fabricating same | |
KR20090023672A (ko) | ZnO계 반도체 소자 | |
JPH11135889A (ja) | 結晶成長用基板及びそれを用いた発光装置 | |
JP2002241198A (ja) | GaN単結晶基板及びその製造方法 | |
JP5392885B2 (ja) | ZnO系半導体素子 | |
JP4936653B2 (ja) | サファイア基板とそれを用いた発光装置 | |
JP4960621B2 (ja) | 窒化物半導体成長基板及びその製造方法 | |
JP4700464B2 (ja) | 化合物半導体素子 | |
JP4786587B2 (ja) | Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板 | |
JP4548117B2 (ja) | 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法 | |
JP2995186B1 (ja) | 半導体発光素子 | |
JP5375392B2 (ja) | 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法 | |
JP4757834B2 (ja) | Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板 | |
JP2003017412A (ja) | Iii族窒化物系化合物半導体素子の製造方法 | |
JP5005900B2 (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3749498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |